IT201900002961A1

IT201900002961A1 - Sistema di elaborazione, corrispondente apparato e corrispondente procedimento

Info

Publication number: IT201900002961A1
Application number: IT102019000002961A
Authority: IT
Inventors: Mirko Dondini; Daniele Mangano; Riccardo Condorelli
Original assignee: St Microelectronics Srl
Priority date: 2019-02-28
Filing date: 2019-02-28
Publication date: 2020-08-28
Also published as: CN211349065U; CN111624903A; US11543842B2; CN111624903B; US20200278711A1; CN117032042A

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Sistema di elaborazione, corrispondente apparato e corrispondente procedimento”

TESTO DELLA DESCRIZIONE

Campo tecnico

La descrizione è relativa ai sistemi di elaborazione, comprendenti un circuito di gestione dell’oscillatore che fornisce un segnale di oscillatore a un controllore del clock in detto microcontrollore che genera un clock di sistema, tale circuito di gestione dell’oscillatore comprendendo almeno un pad per l’accoppiamento di un oscillatore al quarzo esterno, un regolatore di tensione interno accoppiato a un pad di alimentazione di tensione digitale che fornisce come uscita un’alimentazione regolata, un circuito di Ingresso/Uscita General Purpose (GPIO, “General Purpose Input/Output”) comprendente una sezione analogica condivisa da una pluralità di circuiti analogici del microcontrollore mediante rispettivi collegamenti analogici sotto il controllo di un controllore di Ingresso/Uscita General Purpose, una sezione di ingresso uscita digitale condivisa da una pluralità di circuiti digitali del microcontrollore che funzionano anche sotto il controllo del controllore di Ingresso/Uscita General Purpose, detta sezione analogica e detta sezione digitale essendo accoppiate a un pad di ingresso/uscita comune.

Una o più forme di attuazione possono essere applicate a microcontrollori o a dispositivi System-on-Chip (SoC) per applicazioni non specializzate (“general purpose”).

Sfondo tecnologico

Nelle unità di elaborazione per un’applicazione general purpose, come i microcontrollori o i System-On-Chip (SoC), come il microcontrollore STM32, oscillatori al quarzo, posti all’interno del chip microcontrollore o all’esterno, sono usati per la generazione di una frequenza stabile e accurata. Questo richiede che il microcontrollore abbia la capacità di fornire un’alimentazione regolata quando necessario, in particolare all’oscillatore al quarzo esterno.

Tuttavia, i microcontrollori hanno in generale anche requisiti come un funzionamento a bassa potenza e un conteggio ridotto dei pin del package, che impongono per esempio di usare un pad di Ingresso/Uscita general purpose e non uno dedicato, al fine di risparmiare sul conteggio dei pin del package e di pilotare tale pad di Ingresso/Uscita general purpose secondo le necessità dell’applicazione.

Soluzioni note per fornire un regolatore di tensione interno in tali microcontrollori prevedono che un pin del package del microcontrollore sia dedicato alla connessione di alimentazione tra l’alimentatore regolato interno e l’oscillatore al quarzo esterno. Tuttavia, questo richiede l’aggiunta di un pad dedicato, siccome ciò non può essere ottenuto a scapito della flessibilità dello sfruttamento del GPIO, che consente di coprire una differente applicazione nel mercato general purpose.

Così può avvenire che un pin dedicato non sia disponibile per quelle applicazioni di microcontrollori in cui un oscillatore al quarzo esterno non è mai richiesto e per quelle applicazioni in cui un alimentatore regolato che alimenta l’oscillatore al quarzo esterno non è mai necessario e per quelle applicazioni in cui l’oscillatore al quarzo esterno che riceve una alimentazione regolata dal microcontrollore è usato soltanto durante specifiche finestre di tempo.

Scopo e sintesi

Nonostante la vasta attività in tale settore, sono desiderabili ulteriori soluzioni perfezionate per fornire un livello di sicurezza ragionevole senza dare origine a dispositivi eccessivamente complessi (e corrispondentemente costosi).

Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un’unità avente le caratteristiche esposte nelle rivendicazioni che seguono.

Una o più forme di attuazione possono essere relative a un corrispondente apparato (per es., un prodotto di largo consumo come un prodotto di largo consumo basato su microcontrollore, come un elettrodomestico) e a un corrispondente procedimento.

Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.

Una o più forme di attuazione prevedono che sia resa disponibile una uscita di tensione regolata senza un cambiamento del conteggio di pin, questo determinando una riduzione della distinta base materiali o BoM (Bill of Materials) della scheda senza un impatto sul package.

Una o più forme di attuazione forniscono anche una flessibilità di GPIO, siccome possono essere trattate applicazioni con o senza un oscillatore esterno, applicazioni con un oscillatore esterno con o senza una tensione regolata dall’unità di elaborazione, senza avere necessità di un differente package o di opzioni di package specifiche.

Breve descrizione delle varie viste dei disegni

Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:

- la Figura 1 è un esempio di uno schema a blocchi di un sistema secondo forme di attuazione,

- la Figura 2 è un esempio di uno schema a blocchi di un sistema secondo varianti di forme di attuazione,

- la Figura 3 è uno schema a blocchi del sistema della Figura 1 in una configurazione di uso,

- la Figura 4 è uno schema a blocchi del sistema della Figura 1 in una configurazione di uso ulteriore.

Descrizione dettagliata

Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.

Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.

Lo schema a blocchi della Figura 1 è un esempio di un sistema di elaborazione 10, in particolare un microcontrollore general purpose, che è rappresentato soltanto parzialmente. In particolare, il nucleo (“core”), che comprende un’unità di elaborazione centrale, non è rappresentato ed è indicato soltanto da segnali scambiati con un riferimento 30 che rappresenta tale unità di elaborazione centrale. Con il riferimento 11 è indicato un circuito di controllo dell’oscillatore 11. Un tale circuito di gestione dell’oscillatore 11 è un modulo circuitale al quale può essere accoppiato un oscillatore al quarzo esterno 50 per ottenere un riferimento di frequenza Xosc_ref e che fornisce un segnale di clock dell’oscillatore esterno Xosc_clk a un controllore del clock 13.

Come menzionato, un’unità di elaborazione centrale 30 del sistema di elaborazione 10, non visibile nella Figura 1, comanda una logica di controllo 132 del controllore del clock 13 attraverso registri di programma 131. La logica di controllo 132 del controllore del clock 13 è configurata per emettere un segnale di selezione CS a un multiplexer 133 che riceve una pluralità di segnali di clock, tra i quali c’è un segnale di clock dell’oscillatore esterno Xosc_clk e altri segnali di clock da altre sorgenti clk_srcs, per selezionare un clock di sistema sys_clk per l’uso nel sistema di elaborazione 10. Tale logica di controllo 132 è anche configurata, sotto il controllo dell’unità di elaborazione centrale 30 per emettere un segnale di controllo del clock, che comprende segnali di sincronizzazione consensuale (“handshake”), comprendendo un segnale di clock esterno di abilitazione Xosc_clk e un segnale di clock esterno di pronto Xosc_clk_ready per comunicare con il circuito di controllo dell’oscillatore 11, e anche un segnale di abilitazione dell’oscillatore esterno Xosc_en per controllare l’abilitazione e la disabilitazione dell’oscillatore esterno 50 da parte del circuito di controllo dell’oscillatore 11.

Secondo un aspetto della presente soluzione, la logica di controllo 132 è anche configurata sotto il controllo della CPU 30 per emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en, che abilita che l’alimentazione del chip del sistema di elaborazione 10 sia fornita a un oscillatore esterno 50 se presente. Come descritto meglio in dettaglio in seguito, il segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en esegue un controllo, o abilitazione, selettivo (“gating”) di un bit di controllo di uno switch che abilita l’alimentazione dell’oscillatore esterno 50.

A questo riguardo, nella Figura 1 l’oscillatore al quarzo esterno 50 è rappresentato in linee tratteggiate, per indicare che tale oscillatore al quarzo esterno 50 può essere presente accoppiato al sistema di elaborazione 10 (come rappresentato in seguito nella configurazione della Figura 4) oppure no. In particolare, il sistema di elaborazione 10 comprende due pad, o piazzole, P1 e P2 per l’uscita del riferimento di frequenza Xosc_ref e per l’ingresso di comandi del circuito di controllo 11 al quale è così accoppiato il circuito di controllo dell’oscillatore 11. I pad P1 e P2 sono usati in generale per accoppiare un quarzo esterno se l’oscillatore al quarzo è implementato all’interno dal microcontrollore. Nel caso della soluzione con un oscillatore al quarzo esterno, non è connesso alcun quarzo e uno tra i pad P1 o P2 è usato per fornire in ingresso al microcontrollore il clock Xosc_ref generato dall’oscillatore esterno 50.

Il sistema di elaborazione 10 comprende allora un regolatore di tensione interno 12 che è accoppiato a un terzo pad P3 su cui può essere accoppiata l’alimentazione di tensione digitale VDD e configurato per fornire in uscita un’alimentazione elettrica regolata Vreg ai circuiti dell’unità di elaborazione 10.

All’interno del sistema di elaborazione 10 è quindi fornito un circuito di Ingresso/Uscita General Purpose (GPIO) 14, che comprende una sezione analogica 14a. In generale, la sezione analogica 14a può essere condivisa da una pluralità di circuiti analogici (non rappresentati nella Figura 1, indicati con 40a nella Figura 2) del sistema di elaborazione 11 mediante rispettivi collegamenti analogici sotto il controllo di un controllore di Ingresso/Uscita General Purpose 15, che abilita un accoppiamento selettivo del collegamento desiderato a un rail comune 14c, e quindi a un pad di ingresso/uscita comune P4 controllando rispettivi switch sui collegamenti.

Il circuito di Ingresso/Uscita General Purpose 14 può così comprendere una capacità hardware per connettere circuiti analogici 40a plurali a uno stesso GPIO, permettendo così l’accesso a una stessa destinazione esterna da differenti sorgenti interne. A tal fine, un accesso a un percorso condiviso in un GPIO può essere guadagnato attraverso switch analogici dedicati, integrati (“embedded”) nel GPIO, uno per ciascun circuito analogico connesso a esso. Questi switch possono essere controllati per mezzo di segnali di abilitazione digitali da logiche digitali, cioè un controllo 15, associati ai circuiti analogici 40a, consentendo o negando con ciò la trasmissione di segnali analogici pertinenti a un certo circuito a un pad di uscita, cioè un pad P4, trattati dal circuito di Ingresso/Uscita General Purpose 14.

Si può ottenere di evitare contese elettriche tra queste possibili connessioni multiple per mezzo di un software in esecuzione su un core embedded, cioè la CPU 30. Questo può configurare un prodotto secondo una certa applicazione selezionata, abilitando accoppiamenti appropriati tra uno o più circuiti analogici 40a e un certo circuito di GPIO, cioè un rail comune 14c e un pad comune P4.

Il circuito di Ingresso/Uscita General Purpose 14 comprende anche una sezione di ingresso uscita digitale 14b condivisa anche da una pluralità di circuiti digitali 40b dell’unità di elaborazione 10, che funziona anche per accedere al circuito di Ingresso/Uscita General Purpose 14 sotto il controllo del controllore di Ingresso/Uscita General Purpose 15. La sezione digitale 143 comprende una circuiteria di ingresso digitale 143 e una circuiteria di uscita digitale 12, in particolare, dei buffer di ingresso e di uscita per i segnali digitali. Tale sezione analogica 142 e tale sezione digitale 143 sono accoppiate entrambe attraverso il rail comune 14c al pad di ingresso/uscita comune P4.

Nella Figura 1 in particolare, è rappresentato che il controllore di Ingresso/Uscita General Purpose 15 fornisce un segnale di abilitazione analogico analog_en alla sezione analogica 14a come un segnale di controllo di uno switch analogico 141 che è accoppiato all’uscita del regolatore di tensione 12 che fornisce la tensione regolata Vreg. A valle dello switch analogico 141, il corrispondente collegamento analogico è accoppiato al rail 14c/pad P4. Il controllore di Ingresso/Uscita General Purpose 15 è anche configurato per scambiare un segnale di ingresso digitale dig_in e un segnale di uscita digitale dig_out rispettivamente tra la circuiteria di ingresso digitale 143 e la circuiteria di uscita digitale 142 e i circuiti digitali 40b, fornendo anche segnali di controllo digitali, cioè segnali di abilitazione di ingresso digitale enable dig_in_en e di uscita digitale dig_out_en rispettivamente alla circuiteria di ingresso digitale 143 e alla circuiteria di uscita digitale 142 per abilitare/disabilitare, cioè mettere in uno stato di funzionamento di ON/OFF, tale circuiteria.

Il controllore di Ingresso/Uscita General Purpose 15 è configurato per eseguire la funzione precedente e per emettere i segnali precedenti sotto il controllo della CPU 30.

Nella Figura 1 è anche illustrato un blocco che rappresenta uno o più circuiti target esterni 60, che possono essere accoppiati al sistema di elaborazione 10. Essi sono rappresentati in linee tratteggiate che indicano che possono essere presenti e accoppiati al sistema di elaborazione 10 oppure no, secondo l’applicazione.

Nella Figura 3 è rappresentata la configurazione del sistema di elaborazione 10 quando l’oscillatore al quarzo esterno 50 è presente, ma è alimentato al di fuori del chip (“off-chip”), cioè l’alimentazione non è fornita dal regolatore di potenza 12 dell’unità di elaborazione 10. Come rappresentato nella Figura 3, un ingresso di alimentazione VXosc dell’oscillatore al quarzo esterno 50 è accoppiato a un’alimentazione di tensione esterna Vext.

In tal caso, il controllore di Ingresso/Uscita General Purpose 15 fornisce un segnale di abilitazione analogico analog_en con un valore, per es. un valore logico alto, che spegne, cioè apre, lo switch analogico 141. I segnali di abilitazione di ingresso digitale dig_in_en e di abilitazione di uscita digitale dig_out_en sono forniti dal controllore di GPIO 15 così da avere la circuiteria di ingresso digitale 143 in ON e la circuiteria di uscita digitale 142 in OFF quando è necessario un ingresso digitale da parte dei circuiti digitali 40b, e viceversa quando è necessaria l’uscita digitale, così da evitare una contesa sul pad condiviso P4. Possono così essere scambiati dati digitali con i circuiti target esterni 60.

Quindi, nella Figura 4 è rappresentata la configurazione del sistema di elaborazione 10 quando l’oscillatore al quarzo esterno 50 è presente ed è alimentato sul chip (“on-chip”), cioè l’alimentazione è fornita all’oscillatore 50, cioè all’ingresso di alimentazione VXosc, dal regolatore di alimentazione 12 del sistema di elaborazione 10.

In tal caso, il controllore di Ingresso/Uscita General Purpose 15 fornisce un segnale di abilitazione analogico analog_en che può accendere o spegnere, cioè chiudere o aprire, lo switch analogico 141. In questo modo, quando il segnale di abilitazione analog_en è ON, all’alimentazione regolata Vreg del regolatore di alimentazione 12 può essere consentito di raggiungere il pad condiviso P4, al quale è accoppiato l’oscillatore esterno 50. I segnali di abilitazione di ingresso digitale dig_in_en e di abilitazione di uscita digitale dig_out_en sono forniti dal controllore di Ingresso/Uscita General Purpose 15 con valori che determinano che la circuiteria di ingresso digitale 143 e la circuiteria di uscita digitale 142 siano OFF, così da evitare una contesa sul pad condiviso P4. In questa condizione, dati digitali non possono essere scambiati con il target di Proprietà Intellettuale (“Intellectual Property”) esterno 60.

In questa configurazione, il segnale di abilitazione software analog_en, cioè il segnale di controllo dello switch, è abilitato selettivamente dal segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en emesso dalla logica di controllo 132, secondo la modalità o la configurazione del pad:

- in modalità analogica, nella quale è disponibile una connessione di alimentazione sul pad condiviso P4, in particolare, per l’oscillatore esterno 50, il segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en è ON, cioè permette al segnale di abilitazione analog_en di essere propagato allo switch 141;

- in modalità digitale, nella quale la connessione dei circuiti digitali 40b è possibile sul pad condiviso P4, il segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en è OFF, perciò il segnale di abilitazione analog_en non è propagato e al pad condiviso P4 può accedere la sezione digitale 14b del circuito di GPIO 14, i quali segnali di abilitazione di ingresso digitale dig_in_en e di abilitazione di uscita digitale dig_out_en sono quindi pilotati dal controllore di Ingresso/Uscita General Purpose 15 secondo i requisiti delle applicazioni pertinenti.

Si osserva qui che la soluzione qui descritta consente di pilotare un’alimentazione o un ingresso/uscita digitale attraverso lo stesso pad condiviso P4, in una maniera controllata. Sullo stesso pad condiviso P4, configurato in modalità analogica, differenti segnali analogici possono essere connessi a circuiti analogici esterni, che condividono lo stesso collegamento con l’alimentazione regolata dell’oscillatore esterno, di nuovo sotto la supervisione dei controlli digitali del blocco del Controllore di GPIO, per es. segnali analog_en1, analog_en2 come rappresentato in seguito con riferimento alla Figura 2.

Così, è fornito un segnale di abilitazione di alimentazione con abilitazione selettiva, cioè analog_en abilitato selettivamente da ext_Xosc_pwr_en, per controllare lo switch analogico 141 dedicato all’accoppiamento dell’alimentazione.

Nella Figura 2 è rappresentata una forma di attuazione ulteriore del sistema di elaborazione, indicato con 10’, in cui è fornito un circuito di gestione dell’oscillatore 11’, che comprende un regolatore di tensione interno 12’, che è accoppiato al pin di alimentazione digitale P3 e fornisce come uscita un’alimentazione regolata Vreg che è fornita al circuito di Ingresso/Uscita General Purpose 14. Tuttavia, lo switch analogico, indicato con 111 in questo caso, è posto in serie sull’uscita del regolatore interno 12’, integrato anche all’interno del circuito di controllo dell’oscillatore 11’. Il circuito di controllo dell’oscillatore 11’ può essere una proprietà intellettuale di terzi, cioè un core già progettato con un regolatore e uno switch integrati, che ha embedded una circuiteria di oscillatore al quarzo per una comunicazione a RF. Tale circuiteria può essere condivisa con il microcontrollore che ha embedded tale proprietà intellettuale di terzi.

A valle dello switch analogico 111, il collegamento è connesso direttamente al pad condiviso P4. Lo switch analogico 111 è quindi controllato da un primo segnale di abilitazione analogico analog_en1 del controllore di Ingresso/Uscita General Purpose 15, allo stesso modo del segnale di abilitazione analogico analog_en delle Figure da 1 a 3. In altre parole, in questa forma di attuazione, lo switch analogico 111 è situato nell’unità di gestione dell’oscillatore 12’, non nell’interfaccia 14 del segnale di abilitazione analogico analog_en1.

Come rappresentato nella Figura 2, la sezione analogica 14c comprende un rispettivo ulteriore switch 141’, che può essere controllato da un ulteriore segnale di abilitazione analogico analog_en2 per abilitare l’accoppiamento di un circuito analogico 40a al pad comune P4. Quando il primo segnale di abilitazione analogico analog_en1 controlla lo switch 111 affinché sia ON, abilitando l’accoppiamento dell’alimentazione all’oscillatore 50, l’ulteriore segnale di abilitazione analogico analog_en2 è tale che lo switch 141’ sia OFF, come la sezione digitale 14b che controlla i segnali. Quando il primo segnale di abilitazione analogico analog_en1 controlla lo switch 111 affinché sia ON, eventualmente abilitato selettivamente dal segnale di abilitazione dell’alimentazione dell’oscillatore esterno ext_Xosc_pwr_en, pone lo switch 111 in uno stato di OFF, lo stato dello switch 141’ e di altri switch analogici che possono essere presenti e dei circuiti della sezione digitale 14b sono pilotati dal controllore 15 secondo i requisiti dell’applicazione e i comandi della CPU 30.

La soluzione fornisce il vantaggio di un’alimentazione regolata dal regolatore di tensione interno dell’unità di elaborazione, cioè il microcontrollore o il SoC, all’oscillatore al quarzo off-chip senza l’aggiunta di un pad dedicato allo scopo. Ciò mantenendo la flessibilità di sfruttamento del GPIO al fine di coprire differenti applicazioni nel mercato general purpose.

Questo è ottenuto con una combinazione di controlli software e hardware che consente di condividere lo stesso pad tra la connessione di alimentazione dal regolatore interno e le connessioni digitali/analogiche da altre IP embedded del microcontrollore; questa logica di controllo abilita la funzionalità richiesta, secondo la configurazione software/hardware, controllando in modo appropriato un Ingresso/Uscita general purpose (GPIO), assicurando che non avvenga alcun cortocircuito/alcuna contesa su un pad condiviso. Più specificamente, la connessione o l’accoppiamento di alimentazione è instradato attraverso un ingresso analogico reso disponibile dai GPIO del microcontrollore.

La soluzione fornisce così un bit di controllo software (analog_en o analog_en1) per abilitare/disabilitare la connessione di alimentazione per l’oscillatore al quarzo esterno.

La soluzione prevede anche che tale abilitazione dell’alimentazione dell’oscillatore al quarzo Xosc, cioè il bit di controllo software, sia abilitata selettivamente da una logica di controllo digitale, per es. una logica 132, secondo la configurazione di pad richiesta, cioè Modalità Analogica per la Connessione di Alimentazione e Modalità Digitale.

Così, una o più forme di attuazione possono così fornire un sistema di elaborazione, in particolare un microcontrollore per un’applicazione general purpose o un SoC,

comprendente

un circuito controllore dell’oscillatore, cioè che fornisce un segnale di oscillatore, per es. Xosc_cl a un controllore del clock 13 compreso in detto sistema di elaborazione, che genera un clock di sistema, tale circuito controllore dell’oscillatore comprendendo almeno un pad per l’accoppiamento di un oscillatore al quarzo esterno,

un regolatore di tensione interno (regolatore 12 o regolatore 12’ all’interno del controllore dell’oscillatore 11) accoppiato a un pad di alimentazione di tensione digitale che fornisce come uscita un’alimentazione regolata,

un circuito di Ingresso/Uscita General Purpose (GPIO) accoppiato a un pad di ingresso/uscita comune comprendente una sezione analogica, comprendente almeno uno switch configurato per accoppiare almeno un collegamento analogico del sistema di elaborazione a detto pad di ingresso/uscita comune sotto il controllo di un controllore di Ingresso/Uscita General Purpose,

una sezione di ingresso uscita digitale comprendente una circuiteria di ingresso digitale e una circuiteria di uscita digitale accoppiate a un pad di ingresso/uscita comune e condivise da una pluralità di circuiti digitali del sistema di elaborazione sotto il controllo di detto controllore di Ingresso/Uscita General Purpose,

in cui

detto sistema comprende uno switch analogico di accoppiamento dell’alimentazione configurato per accoppiare selettivamente, secondo un segnale di controllo emesso dal controllore di Ingresso/Uscita General Purpose, l’alimentazione regolata a detto pad di ingresso/uscita comune.

In una o più forme di attuazione il controllore di Ingresso/Uscita General Purpose è configurato per controllare detto switch in base a un segnale di abilitazione dell’alimentazione dell’oscillatore esterno emesso da una logica di controllo del controllore del clock.

In una o più forme di attuazione un oscillatore al quarzo esterno è accoppiato attraverso la sua uscita di segnale a detto almeno un pad per l’accoppiamento di un oscillatore al quarzo esterno e attraverso il suo ingresso di alimentazione a detto pad di ingresso/uscita comune, e la logica di controllo è configurata per emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno che abilita detto controllore di Ingresso/Uscita General Purpose a emettere un segnale di controllo per chiudere detto switch analogico e a impartire segnali di disabilitazione a detta circuiteria di ingresso digitale e a detta circuiteria di uscita digitale di detta sezione di ingresso uscita digitale.

In una o più forme di attuazione un oscillatore al quarzo esterno è accoppiato attraverso la sua uscita di segnale a detto almeno un pad per l’accoppiamento di un oscillatore al quarzo esterno e attraverso il suo ingresso di alimentazione a una sorgente di tensione esterna, e la logica di controllo è configurata per emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno che abilita detto controllore di Ingresso/Uscita General Purpose a emettere un segnale di controllo per chiudere detto switch analogico e a emettere rispettivi segnali di abilitazione per l’ingresso o l’uscita a detta circuiteria di ingresso digitale e a detta circuiteria di uscita digitale di detta sezione di ingresso uscita digitale.

In una o più forme di attuazione detto switch analogico (per es., 141) è compreso nel circuito di Ingresso/Uscita General Purpose (nel circuito 14, dove può anche essere uno tra molti switch che funzionano su collegamenti analogici differenti).

In una o più forme di attuazione detto switch analogico (per es., switch 111) è compreso nel circuito controllore dell’oscillatore e l’Ingresso/Uscita General Purpose è configurato per emettere almeno un ulteriore segnale di controllo ad almeno un ulteriore switch (per es., 141’) che funziona su almeno un collegamento analogico a un circuito analogico (40a).

In una o più forme di attuazione, un apparato (per es., un apparecchio basato su microcontrollore) può comprendere un sistema processore che si interfaccia con un pad di Ingresso/Uscita per mezzo di un sistema secondo una o più forme di attuazione.

Un procedimento per fare funzionare un sistema secondo una o più forme di attuazione può comprendere il procedimento che comprende di accoppiare selettivamente, secondo un segnale di controllo emesso dal controllore di Ingresso/Uscita General Purpose, l’alimentazione regolata a detto pad di ingresso/uscita comune.

In una o più forme di attuazione, tale procedimento comprende di emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno per abilitare selettivamente detto segnale di controllo emesso dal controllore di Ingresso/Uscita General Purpose.

In una o più forme di attuazione, emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno per abilitare selettivamente detto segnale di controllo emesso dal controllore di Ingresso/Uscita General Purpose comprende:

- in modalità analogica, condividere un accoppiamento di alimentazione sul pad comune, emettendo un segnale di abilitazione dell’alimentazione dell’oscillatore esterno che abilita la propagazione del segnale di abilitazione al corrispondente switch;

- in modalità digitale, permettere un accoppiamento dei circuiti digitali al pad comune, emettendo un segnale di abilitazione dell’alimentazione dell’oscillatore esterno che disabilita la propagazione del segnale di abilitazione al corrispondente switch.

Si apprezzerà che le forme di attuazione non sono limitate a un’applicazione nel contesto, per es., di applicazioni di largo consumo basate su microprocessore multi-purpose, in particolare, applicazioni a RF, come elettrodomestici e simili.

Per esempio, una o più forme di attuazione possono essere applicate a situazioni che si verificano in altre applicazioni industriali o di largo consumo.

Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.

L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims

RIVENDICAZIONI 1. Sistema di elaborazione (10; 10’), in particolare un microcontrollore per un’applicazione general purpose, comprendente un circuito controllore dell’oscillatore (11; 11’) che fornisce un segnale di oscillatore (Xosc_cl) a un controllore del clock (13) compreso in detto sistema di elaborazione che genera un clock di sistema (sys_clk), tale circuito controllore dell’oscillatore (11’) comprendendo almeno un pad (P2) per l’accoppiamento di un oscillatore al quarzo esterno (50), un regolatore di tensione interno (12; 12’) accoppiato a un pad di alimentazione di tensione digitale (VDD) che fornisce come uscita un’alimentazione regolata (Vreg) un circuito di Ingresso/Uscita General Purpose (GPIO) accoppiato a un pad di ingresso/uscita comune (P4, 14c) comprendente una sezione analogica (14a), comprendente almeno uno switch (141; 141’) configurato per accoppiare almeno un collegamento analogico (Vreg) del sistema di elaborazione (10) a detto pad di ingresso/uscita comune (P4, 14c) sotto il controllo di un controllore di Ingresso/Uscita General Purpose (15), una sezione di ingresso uscita digitale (14b) comprendente una circuiteria di ingresso digitale (143) e una circuiteria di uscita digitale (142) accoppiate a un pad di ingresso/uscita comune (P4) e condivise da una pluralità di circuiti digitali (40b) del sistema di elaborazione (10; 10’) sotto il controllo di detto controllore di Ingresso/Uscita General Purpose (15), in cui detto sistema (10; 10’) comprende uno switch analogico di accoppiamento dell’alimentazione (141; 111) configurato per accoppiare selettivamente, secondo un segnale di controllo (analog_en; analog_en1) emesso dal controllore di Ingresso/Uscita General Purpose (15), l’alimentazione regolata (Vreg) a detto pad di ingresso/uscita comune (P4, 14c).
2. Sistema di elaborazione secondo la rivendicazione 1, in cui il controllore di Ingresso/Uscita General Purpose (15) è configurato per controllare detto switch (141) in base a un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) emesso da una logica di controllo (132) del controllore del clock (13).
3. Sistema di elaborazione secondo la rivendicazione 2, in cui un oscillatore al quarzo esterno (50) è accoppiato attraverso la sua uscita di segnale (Xosc_ref) a detto almeno un pad (P2) per l’accoppiamento di un oscillatore al quarzo esterno (50) e attraverso il suo ingresso di alimentazione (VXosc) a detto pad di ingresso/uscita comune (P4), e la logica di controllo (132) è configurata per emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) che abilita detto controllore di Ingresso/Uscita General Purpose (15) a emettere un segnale di controllo per chiudere detto switch analogico (141; 111) e a impartire segnali di disabilitazione (dig_in_en, dig_in_eout) a detta circuiteria di ingresso digitale (142) e a detta circuiteria di uscita digitale (143) di detta sezione di ingresso uscita digitale (14b).
4. Sistema di elaborazione secondo la rivendicazione 2, in cui un oscillatore al quarzo esterno (50) è accoppiato attraverso la sua uscita di segnale (Xosc_ref) a detto almeno un pad (P2) per l’accoppiamento di un oscillatore al quarzo esterno (50) e attraverso il suo ingresso di alimentazione (VXosc) a una sorgente di tensione esterna (Vext), e la logica di controllo (132) è configurata per emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) che abilita detto controllore di Ingresso/Uscita General Purpose (15) a emettere un segnale di controllo per chiudere detto switch analogico (141) e a emettere rispettivi segnali di abilitazione (dig_in_en, dig_in_eout) per l’ingresso o l’uscita a detta circuiteria di ingresso digitale (142) e a detta circuiteria di uscita digitale (143) di detta sezione di ingresso uscita digitale (14b).
5. Sistema di elaborazione secondo una qualsiasi delle rivendicazioni da 1 a 4, in cui detto switch analogico di accoppiamento dell’alimentazione (141) è compreso nel circuito di Ingresso/Uscita General Purpose (14).
6. Sistema di elaborazione secondo una qualsiasi delle rivendicazioni da 1 a 4, in cui detto switch analogico di accoppiamento dell’alimentazione (111) è compreso nel circuito controllore dell’oscillatore (11) e l’Ingresso/Uscita General Purpose è configurato per emettere almeno un ulteriore segnale di controllo (analog_en2) almeno a uno switch (141’) che funziona su almeno un collegamento analogico a un circuito analogico (40a).
7. Apparato comprendente: - un sistema processore (10) che si interfaccia con un pad di Ingresso/Uscita (P4) per mezzo di un sistema secondo una qualsiasi delle rivendicazioni da 1 a 6.
8. Procedimento per fare funzionare un sistema secondo una qualsiasi delle rivendicazioni da 1 a 6, il procedimento comprendendo di accoppiare selettivamente, secondo un segnale di controllo (analog_en; analog_en1) emesso dal controllore di Ingresso/Uscita General Purpose (15), l’alimentazione regolata (Vreg) a detto pad di ingresso/uscita comune (P4, 14c).
9. Procedimento secondo la rivendicazione 8, comprendente di emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) per abilitare selettivamente detto segnale di controllo (analog_en; analog_en1) emesso dal controllore di Ingresso/Uscita General Purpose (15).
10. Procedimento secondo la rivendicazione 9, in cui emettere un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) per abilitare selettivamente detto segnale di controllo (analog_en; analog_en1) emesso dal controllore di Ingresso/Uscita General Purpose (15) comprende: - in modalità analogica, condividere un accoppiamento di alimentazione sul pad comune (P4), emettendo un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) che abilita la propagazione del segnale di abilitazione (analog_en; analog_en) al corrispondente switch (141; 111); - in modalità digitale, permettere un accoppiamento dei circuiti digitali (40b) al pad comune (P4), emettendo un segnale di abilitazione dell’alimentazione dell’oscillatore esterno (ext_Xosc_pwr_en) che disabilita la propagazione del segnale di abilitazione (analog_en; analog_en) al corrispondente switch (141; 111).