IT201600077188A1 - Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo - Google Patents
Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivoInfo
- Publication number
- IT201600077188A1 IT201600077188A1 IT102016000077188A IT201600077188A IT201600077188A1 IT 201600077188 A1 IT201600077188 A1 IT 201600077188A1 IT 102016000077188 A IT102016000077188 A IT 102016000077188A IT 201600077188 A IT201600077188 A IT 201600077188A IT 201600077188 A1 IT201600077188 A1 IT 201600077188A1
- Authority
- IT
- Italy
- Prior art keywords
- signal
- substrate
- stress
- semiconductor device
- strain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 13
- 230000000694 effects Effects 0.000 title description 7
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 3
- 238000010079 rubber tapping Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 230000035882 stress Effects 0.000 description 52
- 230000009467 reduction Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
- G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
- G01R17/10—AC or DC measuring bridges
- G01R17/12—AC or DC measuring bridges using comparison of currents, e.g. bridges with differential current output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
- Photovoltaic Devices (AREA)
Description
"Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo"
TESTO DELLA DESCRIZIONE
Campo tecnico
La presente descrizione si riferisce ai dispositivi a semiconduttore .
Una o più forme di attuazione possono essere applicate alla compensazione di effetti indotti dagli sforzi o stress di substrato in dispositivi a semiconduttore.
Sfondo tecnologico
Nella fabbricazione dei dispositivi a semiconduttore un aspetto di rilievo è rappresentato dal possibile ruolo dell'involucro o package del dispositivo.
Uno dei filoni seguiti nell'ambito della riduzione dei costi di tali dispositivi è quindi la riduzione del costo del package, perseguita ad es. attraverso una riduzione dei costi dei frame metallici (su cui viene attaccato il chip) e delle resine interne al package.
Un tale risparmio può incidere sugli spessori dei frame e/o sulla qualità delle resine e tradursi - in particolare nei dispositivi di tipo economico, destinati alla utilizzazione nei prodotti di largo consumo - in effetti quali ad es. una deriva (shift) di tensione di uscita V0UTdel dispositivo dopo 1'assemblaggio.
Un tale fenomeno può essere amplificato dal possibile svilupparsi di sforzi o stress, nel senso che è possibile riscontrare una discrepanza tra, ad esempio, il valore di V0UTottenuto a livello di selezione dei wafer (EWS Electrical Wafer Sorting) dopo il cosiddetto "trimming" del dispositivo ed i valori di V0UTrilevabili dopo l'incapsulamento del chip.
Il fenomeno può essere almeno in parte ricondotto alla pressione che la resina esercita sulla superficie del chip. Tale pressione può indurre una deformazione del chip, con una conseguente distorsione del reticolo cristallino del materiale a semiconduttore (ad esempio silicio), con l'effetto di distorsione suscettibile di risultare più marcato in presenza di frame con valori di spessore che, essendo ridotti rispetto a valori standard, sono esposti a flessioni di un certo rilievo.
A titolo esemplificativo, è possibile riscontrare valori di scostamento (shift) di tensione suscettibili di variare nel campo da 3-5 mV per raggiungere in alcuni casi valori dell'ordine di 100 mV. Valori di scostamento di /-3 mV sino a /- 12 mV possono essere riscontrati nella normale produzione per grossi lotti di produzione.
Il verso dello scostamento può risultare non prevedibile, ed essere quindi tanto positivo quanto negativo in funzione del tipo di package, con la possibilità di riscontrare per uno stesso chip valori di shift diversi - sia in modulo, sia in verso - in funzione del package in cui lo stesso è assemblato.
In un tale contesto, è in generale avvertita l'esigenza di disporre di soluzioni che permettano di controllare tali variazioni o scostamenti (shift), essendo auspicabile anche una riduzione dei costi di prova.
In tale prospettiva è stato proposto di "trimmare" il dispositivo dopo l'incapsulamento (packaging) utilizzando ad esempio un piedino o pin esterno, senza inserire nel chip blocchi circuitali programmabili dall'esterno. Questa soluzione, pur interessante, presenta limiti in termini di occupazione di spazio e di aumento di costo del die tali da farla considerare non applicabile a dispositivi di produzione standard.
Scopo e sintesi
Una o più forme di attuazione si prefiggono lo scopo di contribuire a soddisfare l'esigenza sopra delineata superando i limiti cui si è fatto cenno in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto grazie ad un procedimento avente le caratteristiche richiamate nelle rivendicazioni che seguono.
Una o più forme di attuazione possono riguardare anche un corrispondente dispositivo.
Le rivendicazioni formano parte integrante degli insegnamenti tecnici qui somministrati in relazione alle forme di attuazione esemplificate nella descrizione.
Una o più forme di attuazione permettono di conseguire uno o più vantaggi di rilievo.
Ad esempio, risulta possibile attuare una sorta di auto-regolazione dello shift (ad esempio di tensione) indipendente dal modulo e dal verso della variazione indotta da stress del reticolo cristallino, tale risultato potendo essere conseguito senza rendere necessario alcun intervento dall'esterno.
E' altresì possibile perseguire un annullamento o, quantomeno, una riduzione dello shift di parametri suscettibili di essere mantenuti nel tempo, per la vita utile prevista del dispositivo. A livello di applicazione, anche in presenza di variazioni degli stress a seguito di variazioni meccaniche o di temperatura, una o più forme di attuazione possono mantenere costante, ad esempio, la tensione erogata.
Un ulteriore vantaggio può essere legato alla possibilità di realizzare soluzioni di fatto trasparenti agli stress, con la capacità di fornire una correzione praticamente nulla in presenza di uno stress reticolare limitato per poi attivarsi, anche in un momento successivo (ad esempio dopo la saldatura del package) , qualora intervenga ad esempio una modifica del reticolo cristallino.
Un ulteriore vantaggio può essere apprezzato a livello di resa di produzione, in quanto può risultare possibile "saltare" taluni passi di controllo (ad esempio verifiche della tensione di uscita V0UT), con la possibilità di conseguire valori di scostamento costanti in modo indipendente dal package e suscettibili di essere contenuti in una fascia di variazione ridotta, ad esempio dell'ordine di /- 3 mV.
Una o più forme di attuazione possono quindi offrire caratteristiche quali:
- correzione automatica (ad esempio della tensione di uscita V0UTdel dispositivo) dopo il packaging senza alcun intervento esterno,
correzione che può mantenersi attiva indipendentemente dalle condizioni di utilizzo del dispositivo (a livello sia di sollecitazioni di montaggio, sia di sollecitazioni termiche),
- possibilità di facilitare il conseguimento della costanza di uno o più parametri, quale, ad esempio, la tensione di uscita V0UTdi un generatore di riferimento (reference) o di un regolatore per tutta la vita utile del dispositivo .
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio non limitativo, con riferimento alle figure annesse, in cui:
- la Figura 1 è una rappresentazione schematica del manifestarsi di sollecitazioni (stress) in un chip di semiconduttore,
la Figura 2 esemplifica possibili modalità di rilevazione di tali stress in una o più forme di attuazione, e
- la Figura 3 è uno schema circuitale di una o più forme di attuazione.
Descrizione particolareggiata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione della presente descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo che i vari aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a "una forma di attuazione" nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, frasi come "in una forma di attuazione" che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti qui utilizzati sono forniti semplicemente per comodità e quindi non definiscono l'ambito di protezione o la portata delle forme di attuazione .
In una o più forme di attuazione, un dispositivo a semiconduttore può essere configurato in modo tale da potersi "rendere conto" del valore e del verso di una variazione o deriva (shift) indotte in un parametro di funzionamento del dispositivo da sforzi (stress) nel substrato, ad es. di silicio. Il tutto con la capacità di intervenire per correggere in modo automatico lo scostamento risultante senza che sia a tal fine richiesto un intervento di trimming dall'esterno.
Una o più forme di attuazione possono trovare applicazione in un'ampia gamma di dispositivi, in modo indipendente dalla tecnologia utilizzata.
In alcuni casi cui si farà riferimento nel seguito - a titolo puramente esemplificativo - è possibile applicare una o più forme di attuazione a tecnologie di tipo bipolare, ad esempio nell'ambito di regolatori di tensione o generatori di riferimento di precisione sviluppati in tecnologia bipolare. Naturalmente, il riferimento alla tecnologia bipolare non è in alcun modo da intendersi come limitativo della portata delle forme di attuazione.
La Figura 1 illustra schematicamente un "chip" o "die" di materiale a semiconduttore (ad esempio silicio) S, ad esempio di forma quadrata: il riferimento a una tale forma ha naturalmente carattere puramente esemplificativo in quanto le considerazioni fatte nel seguito possono applicarsi a chip di qualunque forma.
Supponendo di applicare al chip o die S una deformazione, ad esempio una flessione, è possibile riscontrare che (in modo peraltro abbastanza evidente) la zona centrale, indicata con C, potrà presentare una minore densità di linee di stress o di sollecitazione SL rispetto alle zone situate ai bordi e agli angoli quale ad esempio la zona indicata con CC. In tali zone "periferiche" sarà riscontrabile una distorsione reticolare maggiore rispetto a quella riscontrabile nella zona centrale C.
Almeno a livello di prima approssimazione, in una zona periferica e d'angolo, quale la zona indicata dal cerchio CC nella Figura 1, si avrà il valore dello stress più elevato rispetto al valore di stress più basso (minimo) riscontrabile nella zona centrale C, in particolare nell'intorno del centro del chip o die S.
Supponendo di collocare una resistenza diffusa (ad esempio di tipo p-body) in una determinata zona del chip o die S è possibile pensare di utilizzare una tale resistenza diffusa, eventualmente organizzata in moduli, come sensore di distorsione reticolare.
In particolare, risulta possibile definire un fattore K secondo una relazione del tipo
K= (AR/R0)/ε
dove:
- Ro è il valore di resistenza iniziale,
- AR è la variazione di tale resistenza indotta da uno stress di deformazione del chip S, e
s=AL/Lo è la deformazione subita dalla resistenza nel senso della lunghezza.
Un fattore come il fattore K può essere definito fattore di gauge o costante di taratura. Ad esempio, si può verificare che esso può assumere valori dell'ordine di 2-4 per film metallici e valori 100-200 per strutture diffuse su un reticolo cristallino. Detto altrimenti, a parità di deformazione, un sensore diffuso può dimostrare una variazione più elevata rispetto ad un sensore metallico.
Una possibilità per contrastare gli effetti delle sollecitazioni o stress di deformazione può essere quella di posizionare le strutture più sensibili del dispositivo a semiconduttore in corrispondenza della zona centrale C. Una scelta di questo genere può però risultare limitativa e in molti casi difficilmente perseguibile, soprattutto se si ha a che fare con dimensioni del die S molto ridotte.
Nel caso di applicazioni di potenza la situazione può essere ancor più critica in considerazione del fatto che la regione centrale C può essere collocata più vicina alla sorgente di temperatura, essendo quindi maggiormente esposta all'onda termica.
Una o più forme di attuazione possono prevedere di generare un segnale elettrico suscettibile di tener conto della deformazione meccanica "differenziale" suscettibile di crearsi fra una resistenza (o più moduli di resistenza) posta/i in una zona del chip S a bassa deformazione (ad esempio nella zona centrale C) rispetto ad una resistenza (o moduli di resistenza) collocata/i in una zona a maggior deformazione, ad esempio in una zona quale la zona indicata con CC nella Figura 1. In questo modo risulta possibile generare un segnale elettrico indicativo non solo del modulo della suddetta variazione, ma anche del segno della variazione stessa.
In una o più forme di attuazione è così possibile realizzare un circuito in grado di compensare (in modo automatico) tale variazione: questo dando origine ad es. ad un livello di compensazione elevato in presenza di un segnale relativamente grande mentre nel caso in cui (quantomeno a livello di ipotesi) non si determini alcun segnale differenziale è possibile dare origine ad una compensazione di valore virtualmente nullo.
Detto altrimenti, in una o più forme di attuazione, risulta possibile realizzare un circuito di correzione tale da dimostrarsi "trasparente" nei confronti della funzionalità del dispositivo.
Una o più forme di attuazione possono trovare applicazione, ad esempio, in un generatore di tensione di riferimento (reference di tensione) integrato in cui sia presente una tensione (pre)regolata. Associando ad un tale circuito un segnale differenziale indicativo della distorsione reticolare (differenza di livello di deformazione fra ad esempio la zona centrale C e una zona periferica/d'angolo CC) è possibile dare origine ad un'azione di compensazione su un'ampia gamma di temperature, ad esempio in un arco di variazione termica che va da -40° a 150°.
La Figura 2 esemplifica (con riferimento ad un chip o die S sostanzialmente corrispondente a quello descritto con riferimento alla Figura 1) la possibile collocazione di quattro resistori R0, RI, R2, R3 nella zona centrale C (bassa deformazione) con un'ulteriore resistenza R43 collocata invece in corrispondenza di una zona ad elevata deformazione, quale ad esempio la zona CC descritta in precedenza.
Lo schema circuitale della Figura 3 esemplifica come i suddetti resistori (RO, RI, R2, R3 - nella zona a bassa deformazione C e R43 - nella zona ad elevata deformazione CC) possano essere accoppiati in un circuito sensore costituente una sorta di ponte di Wheatstone, suscettibile di essere inserito nel circuito elettrico di un dispositivo a semiconduttore ospitato sul chip o die S.
Questo in misura largamente indipendente dalla natura e dalle caratteristiche del circuito in questione: a puro titolo di riferimento orientativo si può considerare il caso di un generatore di tensione di riferimento o reference di tensione integrato.
Ad esempio, i resistori RI, R2, R43 e R3 possono essere visti come costituenti i quattro rami di un ponte di Wheatstone suscettibile di essere alimentato ad esempio tramite due transistori (ad esempio bipolari) TI e T2 compresi nel suddetto circuito (ad es. come transistori della cella di bandgap), con il resistore RO interposto fra il transistore T2 ed il ponte.
Tutto questo mentre l'uscita del ponte di Wheatstone, rilevata fra i punti A e B può essere alimentata agli ingressi - invertente 10a e non-invertente 10b - di uno stadio differenziale (comparatore) 10 che genera in uscita un segnale di tensione Vout.
Per semplicità di spiegazione, si può qui considerare l'uscita Vout (differenziale) dello stadio 10 come esemplificativa di un parametro, che a seguito di sforzi o stress nel chip o die S (ad es. indotti dal package del dispositivo) potrebbe andare soggetto ad una indesiderata variazione o deriva (shift), destinata invece - in una o più forma di attuazione - ad essere compensata, ad esempio in modo automatico.
In una o più forme di attuazione l'uscita Vout può essere "sentita" da uno stadio 12 comprendente ad es. quattro transistori quali transistori bipolari Ql, Q2, Q3 e Q4 suscettibile di attuare un'azione di retroazione di compensazione dello shift verso l'ingresso dello stadio 10.
A puro titolo di esempio, per illustrare un possibile funzionamento della configurazione circuitale esemplificata nella Figura 3, si può supporre che la resistenza R43, collocata nella zona a più elevata deformazione CC, possa andare soggetta:
ad un incremento o aumento del suo valore di resistenza, tale da sbilanciare il ponte RI, R2, R3, R43 in un primo verso, quando la deformazione del chip agisce ad es. in verso "concavo", e
ad un decremento o riduzione del suo valore di resistenza, tale da sbilanciare il ponte RI, R2, R3, R43 in un secondo verso, opposto al primo, quando la deformazione del chip agisce ad es. in verso "convesso".
Per il resto si può supporre che le altre resistenze del ponte RI, R2 e R3 (così come la resistenza R0) conservino in modo pressoché invariato il loro valore di resistenza in modo indipendente dalla deformazione del die S, essendo collocate nella zona centrale C, ove gli effetti delle sollecitazioni o stress risultano sostanzialmente irrilevanti.
Di conseguenza, la tensione sul punto A fra le resistenze RI e R43 (qui indicata con Va) può variare in funzione della sollecitazione o stress meccanico subito dalla resistenza R43 situata nella zona CC a stress "elevato", mentre la tensione sul punto B fra le resistenze R2 e R3 (qui indicata con Vb) sarà soggetta a variazioni inferiori, praticamente trascurabili, essendo le resistenze R2 e R3 collocate nella zona indicata con C, ossia in una zona a stress basso o ridotto.
In una o più forme di attuazione, i transistori Ql, Q2, Q3 e Q4 sono collegati con le loro basi (in generale, con il loro elettrodo di controllo, in considerazione del fatto che una o più forme di attuazione possano utilizzare, invece di transistori bipolari, transistori ad effetto di campo in cui il ruolo di elettrodo di controllo è svolta dai gate) all'uscita dello stadio comparatore 10.
In una o più forme di attuazione così come qui esemplificate, lo stadio 10 può presentare, due terminali di uscita (fra cui si rileva la tensione Vout) così come due ingressi. Questi ultimi sono stati indicati come e -negli ingressi per evidenziare che il segnale di ingresso (punto A) può essere differenziale, ossia può essere positivo o negativo rispetto al punto B.
Ad esempio, a titolo illustrativo (e con riferimento all'esempio di funzionamento descritto nel seguito) si può assumere che al ridursi della tensione Va sul punto A, ossia in presenza di un decremento della tensione verso l'ingresso invertente IOa dello stadio 10, il segnale di correzione/compensazione su Va potrà essere una iniezione di una corrente entrante verso l'ingresso IOa.
Viceversa, se la tensione Va sale, il corrispondente segnale di corrente potrà essere uscente dal nodo A, con verso negativo, potendosi quindi vedere l'ingresso IOa come ingresso invertente dello stadio.
In una o più forme di attuazione, i transistori Ql, Q2, Q3 e Q4 possono fare capo con il loro terminale di generazione di corrente (emettitore, nel caso di transistori bipolari, source nel caso di transistori ad effetto di campo) a massa, ad esempio con l'interposizione di rispettive resistenze di polarizzazione RIO, R20, R30, R40.
Quanto poi ai terminali di smaltimento di corrente (collettore, nel caso di transistori bipolari, drain nel caso di transistori ad effetto di campo) in una o più forme di attuazione la disposizione di collegamento può essere, la seguente:
- transistore Q1: collegamento ad un primo specchio di corrente 100;
- transistore Q3: collegamento ad un primo circuito di controllo 101 primo specchio di corrente 100;
- transistore Q4: collegamento ad un secondo specchio di corrente 200;
- transistore Q2: collegamento ad un secondo circuito di controllo 102 del secondo specchio di corrente 200.
Ancora, in una o più forme di attuazione, un terzo specchio di corrente, indicato con 300, può essere interposto fra il primo specchio di corrente 100 ed uno degli ingressi (ad esempio l'ingresso non-invertente 10a) del comparatore 10 cui fa anche capo il secondo specchio di corrente 200.
In una o più o forme di attuazione, i circuiti di controllo 101 e 102 possono comprendere specchi di corrente sostanzialmente uguali agli specchi di corrente controllati 100 e 200, dunque differenziali di corrente.
Supponendo dapprima di essere in una situazione in cui il valore della resistenza R43 tende a diminuire per effetto dello stress meccanico nella zona CC, una corrispondente riduzione di Va applicata all'ingresso IOa dello stadio 10 potrà condurre ad un abbassamento del livello di tensione sulle basi dei transistori Q1 e Q2 collegate ad uno dei terminali di uscita dello stadio differenziale 10, facendo in modo che entrambi questi transistori Q1 e Q2 presentino una corrente di collettore minore rispetto a quella che scorre nei transistori Q3 e Q4, collegati con le loro basi all'altro dei terminali di uscita dello stadio 10.
In tali condizioni, il transistore Q1 tenderà a specchiare la sua corrente di collettore sul primo specchio di corrente 100 mentre anche il transistore Q3 tenderà a specchiare la sua corrente sul circuito di controllo 101 del primo specchio 100.
Con la corrente del transistore Q3 sul circuito di controllo 101 maggiore della corrente di Q1 sullo specchio di corrente 100, si determinerà uno spegnimento del differenziale di corrente in condizioni per cui sul terzo specchio di corrente 300 non verrà specchiata alcuna corrente.
Detto altrimenti, in una o più forme di attuazione, se lo specchio di corrente fornisce una corrente minore - a causa del decremento di Va - e il circuito 101 fornisce la stessa corrente - dato che Vb non varia - si avrà che la corrente 1(101) del circuito 101 sarà maggiore la corrente 1(100) dello specchio 100. Essendo il circuito 101 collegato alle basi dello specchio 100 in configurazione differenziale di corrente (ovvero con una corrente di uscita data dalla differenza delle correnti dei due specchi), la corrente 1(101) prevale sulla corrente 1(100) agendo sul diodo dello specchio 100, facendo ad esempio sì che il collettore di un transistore pnp dello specchio 100 non riesca ad erogare corrente, facendo quindi in modo che il differenziale di corrente sia "spento".
Allo stesso tempo (sempre nelle condizioni in cui si assume Va<Vb per effetto di una riduzione del valore di resistenza della resistenza R43), il transistore Q2 tenderà a specchiare una corrente sul circuito di controllo 102 più bassa rispetto alla corrente specchiata dal transistore Q4 sul secondo specchio di corrente 200.
In tal caso il secondo specchio di corrente 200 potrà erogare una corrente differenziale (data dalla differenza delle correnti attraverso Q2 e Q4) verso il punto indicato con A.
Tale corrente entrante iniettata nel nodo A avrà un valore dipendente dal valore differenziale Vb-Va, per cui essendo Va minore si avrà la generazione di un differenziale di tensione AV tale da compensare la riduzione della tensione Vout dovuta alla distorsione reticolare del materiale del die S.
Si aprezzerà che in una o più forme di attuazione, la tensione Vout può essere una tensione di riferimento (reference), applicata ad es. alle basi di TI e T2.
In condizioni complementari rispetto a quelle descritte, ovverosia in presenza di uno stress del materiale del die S tale da indurre un aumento della resistenza di R43 (ossia in condizioni per cui Va>Vb), allora le tensioni base emettitore Vbe di Q1 e Q2 si innalzeranno con le loro correnti di collettore tali da prevalere rispetto a quelle di Q3 e Q4.
In tal caso lo specchio di corrente 200 risulterà spento in considerazione di una corrente di controllo erogata da Q2 maggiore rispetto a quella erogata da Q4.
Al contrario, il differenziale di corrente costituito dal circuito di controllo 101 e dallo specchio di corrente 100 riuscirà ad erogare una corrente differenziale che, specchiata dallo specchio di corrente 300, si presenterà come una corrente uscente dal nodo A.
Questo in quanto, in tali condizioni, così come qui esemplificate, 1(100) è maggiore di 1(101), per cui lo specchio 101 può essere in grado di fornire una corrente minore, che pertanto "tirerà" dal diodo dello specchio 100. Veduto che tale diodo sta "tirando" più corrente grazie al fatto che Va>Vb, lo specchio 100 riuscirà a prevalere fornendo una corrente differenziale destinata ad essere specchiata da 300 sul nodo A. Tale corrente differenziale sul nodo A permetterà di abbassare in modo proporzionale la tensione Va e riportarla come se non si avesse deformazione .
In questo modo, spillando corrente in eccesso da tale nodo, sarà possibile riportare il valore della tensione Va ad un ammontare circa corrispondente a Vb contrastando la variazione di Vout indotta dallo stress del materiale semiconduttore riportando il valore della tensione di riferimento Vout al valore desiderato prima della variazione indotta dalla sollecitazione meccanica.
Gli esperimenti condotti presso la Richiedente hanno dimostrato l'efficacia di tale azione di correzione in presenza di variazioni del valore di resistenza R43 in un campo piuttosto ampio, ad esempio con valori 2,5 ΚΩ, 5 ΚΩ e 10 ΚΩ. Ciò in presenza tanto di sollecitazioni tali da determinare un incremento del valore di resistenza R43 quanto in presenza di sollecitazioni tali da indurre una riduzione di tale resistenza, dunque in presenza tanto di sollecitazioni di estensione quanto in presenza di sollecitazioni di compressione della resistenza R43.
Una o più forme di attuazione possono dunque riguardare un procedimento per compensare variazioni indotte in un segnale generato (ad es. Vout) in un dispositivo a semiconduttore da sforzi (stress) nel substrato (ad es. S) di detto dispositivo a semiconduttore, il procedimento comprendendo:
accoppiare almeno un primo sensore di sforzo di deformazione (ad es. R43) ad una prima porzione (ad es. CC) del substrato del dispositivo a semiconduttore, detto almeno un primo sensore di sforzo provvedendo un primo segnale di sforzo (ad es. Va),
- accoppiare almeno un secondo sensore di sforzo di deformazione (ad es. RI, R2, R3) ad una seconda porzione (ad es. C) del substrato del dispositivo a semiconduttore, detto almeno un secondo sensore di sforzo provvedendo un secondo segnale di sforzo (ad es. Vb),
- elaborare (ad es. in 12, 100, 101, 102, 200, 300) detto primo segnale di sforzo e detto secondo segnale di sforzo per produrre almeno un segnale di compensazione (ad es. i segnali applicati da 200, 300 all'ingresso 10a) in funzione di detto primo segnale di sforzo e di detto secondo segnale di sforzo, e
- compensare (ad es. applicando in 10a i segnali di 200, 300) detto segnale generato (ad es.Vout) nel circuito a semiconduttore in funzione di detto almeno un segnale di compensazione.
Una o più forme di attuazione possono comprendere:
- accoppiare detto almeno un secondo sensore di sforzo ad una porzione del substrato del circuito a semiconduttore localizzata centralmente rispetto al substrato, e
- accoppiare detto almeno un primo sensore di sforzo ad una porzione del substrato localizzata perifericamente al substrato rispetto a detta porzione centrale.
In una o più forme di attuazione, detto segnale generato in detto circuito a semiconduttore può comprendere un segnale di uscita di uno stadio generatore (ad es. lo stadio comparatore 10), ed il procedimento può comprendere applicare detto almeno un segnale di compensazione all'ingresso di detto stadio generatore.
Una o più forme di attuazione possono comprendere compensare detto segnale generato dal circuito a semiconduttore in funzione di detto almeno un segnale di compensazione iniettando o spillando corrente in ingresso (ad es. in IOa) rispetto a detto stadio generatore.
In una o più forme di attuazione, un dispositivo a semiconduttore può comprendere un substrato con una prima porzione (ad es. CC) ed una seconda porzione (ad es. C), con:
- almeno un primo sensore di sforzo di deformazione accoppiato a detta prima porzione del substrato del dispositivo a semiconduttore, detto almeno un primo sensore di sforzo provvedendo un primo segnale di sforzo,
- almeno un secondo sensore di sforzo di deformazione accoppiato a detta seconda porzione del substrato del dispositivo a semiconduttore, detto almeno un secondo sensore di sforzo provvedendo un secondo segnale di sforzo
- un circuito elaboratore accoppiato a detto almeno un primo sensore di sforzo di deformazione ed a detto almeno un secondo sensore di sforzo di deformazione e configurato per:
elaborare detto primo segnale di sforzo e detto secondo segnale di sforzo per produrre almeno un segnale di compensazione in funzione di detto primo segnale di sforzo e di detto secondo segnale di sforzo,
- applicare detto almeno un segnale di compensazione ad un segnale generato dal circuito a semiconduttore compensando variazioni indotte in detto segnale generato da sforzi (stress) nel substrato del dispositivo a semiconduttore .
In una o più forme di attuazione, detto almeno un primo sensore di sforzo e detto almeno un secondo sensore di sforzo possono essere accoppiati in una configurazione a ponte di Wheatstone per fornire un segnale di uscita del ponte (ad es. Vb-Va) indicativo della deformazione di detto substrato.
In una o più forme di attuazione:
- detta seconda porzione del substrato può comprendere una porzione centrale del substrato stesso, e
- detta prima porzione del substrato può comprendere una porzione di detto substrato localizzata in posizione periferica rispetto a detta porzione centrale.
Una o più forme di attuazione possono comprendere uno stadio generatore (ad es. lo stadio differenziale 10) per generare in uscita detto segnale generato, con detto circuito elaboratore è accoppiato a detto stadio generatore per applicare detto almeno un segnale di compensazione in ingresso a detto stadio generatore.
Una o più forme di attuazione possono comprendere: - almeno uno specchio di corrente pilotato da detto stadio generatore, e
- almeno un cammino di retroazione che accoppia detto almeno uno specchio di corrente in ingresso a detto stadio generatore, con detto almeno uno specchio di corrente che accoppia in ingresso a detto stadio generatore detto almeno un segnale di compensazione.
Una o più forme di attuazione possono comprendere: - un primo (ad es. 100), un secondo (ad es. 200) ed un terzo (ad es. 300) specchio di corrente, in cui detto secondo e terzo specchio di corrente sono configurati per iniettare corrente in e, rispettivamente, spillare corrente all'ingresso di detto stadio generatore,
- detto secondo specchio di corrente e detto terzo specchio di corrente essendo attivabili alternativamente fra loro in funzione della attivazione di detto primo specchio di corrente.
Fermi restando i principi di fondo, i particolari di realizzazione e le forme di attuazione potranno variare, anche in modo significativo, rispetto a quanto qui illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito di protezione.
Tale ambito di protezione è definito dalle rivendicazioni annesse.
Claims (10)
- RIVENDICAZIONI 1. Procedimento per compensare variazioni indotte in un segnale generato (Vout) in un dispositivo a semiconduttore da sforzi (stress) nel substrato (S) di detto dispositivo a semiconduttore, il procedimento comprendendo: accoppiare almeno un primo sensore di sforzo di deformazione (R43) ad una prima porzione (CC) del substrato (S) del dispositivo a semiconduttore, detto almeno un primo sensore di sforzo (R43) provvedendo un primo segnale di sforzo (Va), - accoppiare almeno un secondo sensore di sforzo di deformazione (RI, R2, R3) ad una seconda porzione (C) del substrato (S) del dispositivo a semiconduttore, detto almeno un secondo sensore di sforzo (RI, R2, R3) provvedendo un secondo segnale di sforzo (Vb), - elaborare (12, 100, 101, 102, 200, 300) detto primo segnale di sforzo (Va) e detto secondo segnale di sforzo (Vb) per produrre almeno un segnale di compensazione (200, 300) in funzione di detto primo segnale di sforzo (Va) e di detto secondo segnale di sforzo (Vb), e - compensare (10a) detto segnale generato (Vout) nel circuito a semiconduttore in funzione di detto almeno un segnale di compensazione (200, 300).
- 2. Procedimento secondo la rivendicazione 1, comprendente: - accoppiare detto almeno un secondo sensore di sforzo (RI, R2, R3) ad una porzione (C) del substrato (S) del circuito a semiconduttore localizzata centralmente rispetto al substrato (S), e - accoppiare detto almeno un primo sensore di sforzo (R43) ad una porzione (CC) del substrato (S) localizzata perifericamente rispetto a detta porzione centrale (C).
- 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui detto segnale generato in detto circuito a semiconduttore comprende un segnale di uscita (Vout) di uno stadio generatore (10), il procedimento comprendendo applicare detto almeno un segnale di compensazione (200, 300) in ingresso (10a) a detto stadio generatore (10).
- 4. Procedimento secondo la rivendicazione 3, comprendente compensare (10a) detto segnale generato dal circuito a semiconduttore in funzione di detto almeno un segnale di compensazione (200, 300) iniettando corrente o spillando corrente in ingresso a detto stadio generatore (10).
- 5. Dispositivo a semiconduttore comprendente un substrato (S) con una prima porzione (CC) ed una seconda porzione (C), il dispositivo comprendendo: - almeno un primo sensore di sforzo di deformazione (R43) accoppiato a detta prima porzione (CC) del substrato (S) del dispositivo a semiconduttore, detto almeno un primo sensore di sforzo (R43) provvedendo un primo segnale di sforzo (Va), - almeno un secondo sensore di sforzo di deformazione (RI, R2, R3) accoppiato a detta seconda porzione (C) del substrato (S) del dispositivo a semiconduttore, detto almeno un secondo sensore di sforzo (RI, R2, R3) provvedendo un secondo segnale di sforzo (Vb), - un circuito elaboratore (12, 100, 101, 102, 200, 300) accoppiato a detto almeno un primo sensore di sforzo di deformazione (R43) ed a detto almeno un secondo sensore di sforzo di deformazione (RI, R2, R3) e configurato per: - elaborare detto primo segnale di sforzo (Va) e detto secondo segnale di sforzo (Vb) per produrre almeno un segnale di compensazione (200, 300) in funzione di detto primo segnale di sforzo (Va) e di detto secondo segnale di sforzo (Vb), applicare (10a) detto almeno un segnale di compensazione (200, 300) ad un segnale (Vout) generato dal circuito a semiconduttore compensando variazioni indotte in detto segnale generato (Vout) da sforzi (stress) nel substrato (S) del dispositivo a semiconduttore.
- 6. Dispositivo a semiconduttore secondo la rivendicazione 5, in cui detto almeno un primo sensore di sforzo (R43) e detto almeno un secondo sensore di sforzo (RI, R2, R3) sono accoppiati in una configurazione a ponte di Wheatstone per fornire un segnale di uscita del ponte (Vb-Va) indicativo della deformazione di detto substrato.
- 7. Dispositivo a semiconduttore secondo la rivendicazione 5 o la rivendicazione 6, in cui: - detta seconda porzione del substrato (S) comprende una porzione centrale (C) del substrato stesso, e - detta prima porzione (CC) del substrato comprende una porzione di detto substrato (S) localizzata in posizione periferica rispetto a detta porzione centrale (C).
- 8. Dispositivo a semiconduttore secondo una qualsiasi delle rivendicazioni 5 a 7, comprendente uno stadio generatore (10) per generare in uscita detto segnale generato (Vout), in cui detto circuito elaboratore (12, 100, 101, 102, 200, 300) è accoppiato a detto stadio generatore (10) per applicare detto almeno un segnale di compensazione (200, 300) in ingresso (10a) a detto stadio generatore (10).
- 9. Dispositivo a semiconduttore secondo la rivendicazione 8, comprendente: - almeno uno specchio di corrente (200, 300) pilotato da detto stadio generatore (10), e - almeno un cammino di retroazione (Ql, Q2, Q3, Q4; 100, 101, 102) che accoppia detto almeno uno specchio di corrente (200, 300) in ingresso (10a) a detto stadio generatore (10), con detto almeno uno specchio di corrente (200, 300) che accoppia in ingresso a detto stadio generatore (10) detto almeno un segnale di compensazione.
- 10. Dispositivo a semiconduttore secondo la rivendicazione 9, comprendente: - un primo (100), un secondo (200) ed un terzo (300) specchio di corrente, in cui detto secondo (200) e terzo (300) specchio di corrente sono configurati per iniettare e, rispettivamente, spillare una corrente all'ingresso di detto stadio generatore (10), - detto secondo specchio di corrente (200) e detto terzo specchio di corrente (300) essendo attivabili alternativamente fra loro in funzione della attivazione di detto primo specchio di corrente (100).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000077188A IT201600077188A1 (it) | 2016-07-22 | 2016-07-22 | Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo |
| US15/437,868 US10250233B2 (en) | 2016-07-22 | 2017-02-21 | Method for compensating effects of substrate stresses in semiconductor devices, and corresponding device |
| CN201720310073.XU CN206685363U (zh) | 2016-07-22 | 2017-03-27 | 半导体器件 |
| CN201710189437.8A CN107644844B (zh) | 2016-07-22 | 2017-03-27 | 用于补偿半导体器件中衬底应力的效应的方法及相应器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000077188A IT201600077188A1 (it) | 2016-07-22 | 2016-07-22 | Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201600077188A1 true IT201600077188A1 (it) | 2018-01-22 |
Family
ID=57610134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102016000077188A IT201600077188A1 (it) | 2016-07-22 | 2016-07-22 | Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10250233B2 (it) |
| CN (2) | CN206685363U (it) |
| IT (1) | IT201600077188A1 (it) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10107873B2 (en) * | 2016-03-10 | 2018-10-23 | Allegro Microsystems, Llc | Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress |
| US10162017B2 (en) | 2016-07-12 | 2018-12-25 | Allegro Microsystems, Llc | Systems and methods for reducing high order hall plate sensitivity temperature coefficients |
| US10520559B2 (en) | 2017-08-14 | 2019-12-31 | Allegro Microsystems, Llc | Arrangements for Hall effect elements and vertical epi resistors upon a substrate |
| US11650110B2 (en) * | 2020-11-04 | 2023-05-16 | Honeywell International Inc. | Rosette piezo-resistive gauge circuit for thermally compensated measurement of full stress tensor |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4522072A (en) * | 1983-04-22 | 1985-06-11 | Insouth Microsystems, Inc. | Electromechanical transducer strain sensor arrangement and construction |
| US6184561B1 (en) * | 1998-05-29 | 2001-02-06 | Denso Corporation | Semiconductor pressure sensor having strain gauges and stress balance film |
| US20070018655A1 (en) * | 2005-06-24 | 2007-01-25 | Udo Ausserlechner | Concept for Compensating Piezo-Influences on an Integrated Semiconductor Circuit |
| EP1840500A2 (en) * | 2006-03-29 | 2007-10-03 | Hitachi, Ltd. | Mechanical-quantity measuring device |
| US20110113891A1 (en) * | 2009-11-16 | 2011-05-19 | Freescale Semiconductor, Inc. | Apparatus and methods for applying stress-induced offset compensation in sensor devices |
| WO2012013977A1 (en) * | 2010-07-28 | 2012-02-02 | Eosemi Limited | Compensation for stress induced resistance variations |
| US20140118060A1 (en) * | 2012-10-31 | 2014-05-01 | Renesas Electronics Corporation | Resistance correction circuit, resistance correction method, and semiconductor device |
| EP2988136A1 (en) * | 2014-08-12 | 2016-02-24 | Simmonds Precision Products, Inc. | Sensor interface circuits |
| CN105607018A (zh) * | 2016-01-27 | 2016-05-25 | 南京邮电大学 | 一种集成霍尔磁传感器封装应力补偿电路和方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4858290B2 (ja) * | 2006-06-05 | 2012-01-18 | 株式会社デンソー | 負荷駆動装置 |
| US20080205023A1 (en) * | 2007-02-27 | 2008-08-28 | International Business Machines Corporation | Electronic components on trenched substrates and method of forming same |
| US8723515B2 (en) * | 2012-07-05 | 2014-05-13 | Infineon Technologies Ag | Vertical hall sensor circuit comprising stress compensation circuit |
| US9638764B2 (en) * | 2015-04-08 | 2017-05-02 | Allegro Microsystems, Llc | Electronic circuit for driving a hall effect element with a current compensated for substrate stress |
| US9910087B2 (en) * | 2016-03-14 | 2018-03-06 | Allegro Microsystems, Llc | Integrated circuit and method for detecting a stress condition in the integrated circuit |
-
2016
- 2016-07-22 IT IT102016000077188A patent/IT201600077188A1/it unknown
-
2017
- 2017-02-21 US US15/437,868 patent/US10250233B2/en active Active
- 2017-03-27 CN CN201720310073.XU patent/CN206685363U/zh active Active
- 2017-03-27 CN CN201710189437.8A patent/CN107644844B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4522072A (en) * | 1983-04-22 | 1985-06-11 | Insouth Microsystems, Inc. | Electromechanical transducer strain sensor arrangement and construction |
| US6184561B1 (en) * | 1998-05-29 | 2001-02-06 | Denso Corporation | Semiconductor pressure sensor having strain gauges and stress balance film |
| US20070018655A1 (en) * | 2005-06-24 | 2007-01-25 | Udo Ausserlechner | Concept for Compensating Piezo-Influences on an Integrated Semiconductor Circuit |
| EP1840500A2 (en) * | 2006-03-29 | 2007-10-03 | Hitachi, Ltd. | Mechanical-quantity measuring device |
| US20110113891A1 (en) * | 2009-11-16 | 2011-05-19 | Freescale Semiconductor, Inc. | Apparatus and methods for applying stress-induced offset compensation in sensor devices |
| WO2012013977A1 (en) * | 2010-07-28 | 2012-02-02 | Eosemi Limited | Compensation for stress induced resistance variations |
| US20140118060A1 (en) * | 2012-10-31 | 2014-05-01 | Renesas Electronics Corporation | Resistance correction circuit, resistance correction method, and semiconductor device |
| EP2988136A1 (en) * | 2014-08-12 | 2016-02-24 | Simmonds Precision Products, Inc. | Sensor interface circuits |
| CN105607018A (zh) * | 2016-01-27 | 2016-05-25 | 南京邮电大学 | 一种集成霍尔磁传感器封装应力补偿电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10250233B2 (en) | 2019-04-02 |
| CN206685363U (zh) | 2017-11-28 |
| CN107644844B (zh) | 2021-06-15 |
| US20180026609A1 (en) | 2018-01-25 |
| CN107644844A (zh) | 2018-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT201600077188A1 (it) | Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo | |
| TWI542967B (zh) | 低偏移帶隙電路和校正器 | |
| JP2012038930A (ja) | 半導体集積回路装置 | |
| TWI486741B (zh) | 參考電壓產生電路 | |
| CN105910735A (zh) | 机械应力的探测与补偿 | |
| CN110501031A (zh) | 补偿集成在半导体衬底中的霍尔传感器电路的机械应力 | |
| US20190013233A1 (en) | System reference with compensation of electrical and mechanical stress and life-time drift effects | |
| CN101795112B (zh) | 固定转导偏压电路装置以及提供固定转导偏压电路的方法 | |
| CN101763135A (zh) | 不受温度制约式参考电流发生器件 | |
| US20190064026A1 (en) | Packaged mems device with disturbance compensation | |
| JPWO2009060907A1 (ja) | 半導体装置ならびにそれを備えた電源および演算処理装置 | |
| DE102021200720B4 (de) | Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente | |
| CN104216451B (zh) | 具有温度补偿的v/i变换器 | |
| JP5050409B2 (ja) | 温度検知装置 | |
| TWI416301B (zh) | 參考電壓與電流電路 | |
| JP6144515B2 (ja) | ホール素子駆動回路 | |
| US20150346275A1 (en) | Method of compensating for effects of mechanical stresses in a microcircuit | |
| TWI581086B (zh) | A reference current generating circuit and a reference voltage generating circuit | |
| CN109710014A (zh) | 一种用于cmos带隙基准的分段线性补偿电路 | |
| JP2011149766A (ja) | ホール素子装置 | |
| KR102033528B1 (ko) | 스탠바이 전류를 감소시키는 반도체 메모리 장치 | |
| US9128503B2 (en) | Unified bandgap voltage curvature correction circuit | |
| CN114295885B (zh) | 电流检测电路及驱动装置 | |
| WO2015098379A1 (ja) | 半導体装置およびその設計方法 | |
| US20200333820A1 (en) | Constant current circuit and semiconductor device |