CN107644844B - 用于补偿半导体器件中衬底应力的效应的方法及相应器件 - Google Patents

用于补偿半导体器件中衬底应力的效应的方法及相应器件 Download PDF

Info

Publication number
CN107644844B
CN107644844B CN201710189437.8A CN201710189437A CN107644844B CN 107644844 B CN107644844 B CN 107644844B CN 201710189437 A CN201710189437 A CN 201710189437A CN 107644844 B CN107644844 B CN 107644844B
Authority
CN
China
Prior art keywords
signal
stress
semiconductor device
current
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710189437.8A
Other languages
English (en)
Other versions
CN107644844A (zh
Inventor
G·斯希拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN107644844A publication Critical patent/CN107644844A/zh
Application granted granted Critical
Publication of CN107644844B publication Critical patent/CN107644844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
    • G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/10—AC or DC measuring bridges
    • G01R17/12—AC or DC measuring bridges using comparison of currents, e.g. bridges with differential current output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

公开了用于补偿半导体器件中衬底应力的效应的方法及相应器件。一种半导体器件，该半导体器件包括具有第一部分和第二部分的衬底。耦合至该衬底的该第一部分的是能够提供第一应力信号的至少一个第一变形应力传感器，而耦合至该衬底的该第二部分的是能够提供第二应力信号的至少一个第二变形应力传感器。提供了一种处理电路，该处理电路耦合至该第一变形应力传感器和该第二变形应力传感器，并且被配置成用于：处理该第一应力信号和该第二应力信号，以便根据该第一应力信号和该第二应力信号产生补偿信号，并且将该补偿信号施加到该半导体电路生成的信号，以便对该生成的信号的由该半导体器件的该衬底中的应力引起的变化进行补偿。

Description

用于补偿半导体器件中衬底应力的效应的方法及相应器件
技术领域
本公开涉及半导体器件。
可以应用一个或多个实施例来补偿由半导体器件中的衬底应力引起的效应。
背景技术
在制造半导体器件时，一个重要方面由器件的封装的可能作用来表示。
因此，在减小这些器件的成本的背景下所遵循的路线之一是例如通过减小金属框(芯片附接在其上)以及封装之内的树脂的成本来追求的减小封装的成本。
这种节省可能对框的厚度和/或对树脂的质量有影响，并且可能——具体地，导致被设计成用于消费品的低成本型器件——导致如在装配之后的器件的输出电压V输出的移位。
这种现象可以通过可能产生的应力而被放大，其意义为有可能检测例如在对器件的所谓“修整”之后在电晶片分选(EWS)的水平上获得的输出值V输出与可以在对芯片的封装之后检测到的值V输出之间的差异。
以上现象可以至少部分地归因于树脂施加到芯片表面上的压力。这种压力可以引起芯片变形、连同随后的半导体材料(例如，硅)的晶格的畸变、连同畸变的效应(该效应可能在存在框的情况下更加显著)、连同小于标准值的经受显著弯曲度的厚度值。
通过示例的方式，有可能遇到范围可能在3mV与5mV之间的电压移位值并且在某些情况下达到在100mV的范围内的值。+/-3mV高达+/-12mV的移位值可以在大生产批量的情况下在正常生产中发现。
移位的方向可能不可预见，并且因此根据封装的类型是正向的或负向的，根据芯片所装配的封装，对于同一个芯片，有可能遇到不同的电压移位值——两者都关于模量和方向。
在这种背景下，通常需要具有将实现对这些移位的控制的可用解决方案，还期望减小执行测试的成本。
从这个角度看，已经提出了在不插入到可以从外侧编程的芯片电路块中的情况下，在使用例如外部引脚进行封装之后修整器件。虽然令人感兴趣，但是这种解决方案呈现出在占据空间和增大裸片的成本方面的限制，从而使得其可被认为不适用于标准生产器件。
发明内容
一个或多个实施例的目的是有助于满足以上所概述的需要，克服之前所提及的限制。
根据一个或多个实施例，由于具有在随后的权利要求书中所述的特性的方法而可以实现以上目的。
一个或多个实施例还可以涉及相应器件。
权利要求书形成本文中所提供的与在本说明书中所示例化的实施例相关的技术教导的组成部分。
一个或多个实施例使得能够实现一个或多个重要优点。
例如，无论晶格中的应力所引起的移位的模量和方向如何，有可能实施对移位(例如，电压移位)的某种自调节，有可能实现此结果，而无需来自外界的任何干预。
同样有可能追求对可以随着时间(贯穿器件的预期使用寿命)维持的参数的变化的归零或者至少减小。在应用层面，在机械变化或温度变化之后存在应力变化的情况下，一个或多个实施例还可以例如维持恒定提供的电压。
进一步优点可以与提供对应力实际上透明的解决方案的可能性、在存在受限的晶格应力的情况下提供实际上零点校正以及然后甚至后来(例如，在密封封装之后)在例如修改晶格的情况下被激活的能力相关联。
就有可能跳过一些控制步骤(例如，对输出电压V输出的验证)而言，可以在生产产量的水平下理解进一步优点，有可能实现恒定的移位值(无论封装如何)，并且移位值可以包含在一定限制范围内，例如，在+/-3mV的范围内。
一个或多个实施例可以由此提供如下特征：
-在封装后自动校正(例如，器件的输出电压V输出的自动校正)，而不需要任何外部干预；
-不论使用器件的条件如何都可以保持激活的校正(在由于装配过程而产生的应力和热应力两者的水平上)；以及
-促进实现贯穿器件的使用寿命的参考发生器或调节器的一个或多个参数(如输出电压V输出)恒定的可能性。
附图说明
现在纯粹通过非限制性示例的方式参照附图来描述一个或多个实施例，其中：
-图1是半导体芯片中应力的开始的示意性表示；
-图2例示了在一个或多个实施例中检测上述应力的可能的形式；并且
-图3是一个或多个实施例的电路图。
具体实施方式
在随后说明中，说明了各种具体细节，以便更加深入地理解本公开的实施例的各个示例。可以在没有具体细节中的一个或多个的情况下或者在使用其他方法、部件、材料等的情况下来得出实施例。在其他情况下，没有详细说明或描述已知的结构、材料或操作，使得不会模糊实施例的各个方面。
在本说明书的框架中提及“实施例”或“一个实施例”意在指示关于实施例而描述的特定配置、结构、或特性包括在至少一个实施例中。由此，可能出现在本说明书的各个点中的如“在实施例中”或“在一个实施例中”等短语不一定恰好指代同一个实施例。此外，可以在一个或者多个实施例中充分地组合具体形成、结构或者特性。
本文中所使用的附图标记仅为方便而提供，而非定义实施例的保护范围或范围。
在一个或多个实施例中，可以对半导体器件进行配置，其方式为使得能够“实现”器件的操作参数的由衬底(例如，硅衬底)中的应力引起的移位的值和方向。增加至此的是干预自动校正所产生的变化的能力，而不存在为此目的所需要的从外部修整的任何干预。
不论所使用的技术是什么，一个或多个实施例都可以在器件的广泛范围内获得应用。
在一些情况下，对以下将要参考的内容而言，纯粹通过示例的方式，例如在双极技术中发展的电压调节器或精确参考发生器领域中，可能将一个或多个实施例应用于双极型技术中。当然，参考双极技术不被理解为以任何方式限制实施例的范围。
图1是半导体材料(例如，硅)的芯片或裸片(S)的示意性图示，该芯片或裸片例如具有正方形形状：对以下内容发展的考虑可以应用到芯片或任何形状而言，参考这种形状当然纯粹是示例性的。
假设对芯片或裸片S施加变形(例如弯曲变形)，可能发现(换句话说，以很明显的方式)由C指定的中心区域相比于位于边缘和角落的区域(如由CC指定的区域)可以呈现应力线SL的更低的密度。在这些“外围”区域中，相比于中心区域C，能够看出更大的晶格畸变。
至少取一级近似，在外围和角落区域中(如包围在图1中圆CC中的区域)，将存在应力的最高值，而应力的最低(最小)值将在中心区域C(特别是芯片或裸片S的中心的周围)中检测到。
假设扩散电阻器(例如，P主体类型)位于芯片或裸片S的给定区域中，可能考虑使用可能在模块中组织的这种扩散电阻器作为晶格畸变的传感器。
具体地，可能根据以下类型的关系定义因子K：
K＝(ΔR/R0)/ε
其中：
-R0是电阻的初始值；
-ΔR是此电阻的由芯片S的变形应力引起的变化；并且
-ε＝ΔL/L0是电阻器在纵向方向上经历的变形。
与因子K相似的因子可以被定义为“应变系数”。例如，可以发现，假设在区域2至4中的值针对金属薄膜以及100至200的值针对晶格上扩散的结构。换言之，给定相同的变形，扩散传感器相比于金属传感器可能呈现更高的变化。
对抗变形应力的效果的可能性可以是将半导体器件的更敏感结构放在中心区域C中。然而，这种选择可能被限制，并且在许多情况下难以追求，尤其是如果所涉及的裸片S的维度非常小的情况下。
在功率应用的情况下，考虑到中心区域C可能位于靠近温度源由此被更多的暴露于热波中的事实，这种情况甚至更加严峻。
一个或多个实施例可以设想生成能够考虑“差动”机械变形的电信号，该“差动”机械变形可以在设置在芯片S的表示低变形的区域中(例如，在中心区域C中)的电阻器(或电阻器模块的数量)与位于高变形的区域中(例如，在如图1中的区域CC等区域中)的电阻器(或电阻器模块的数量)之间创建。以此方式，可能生成不仅指示前述变化的模量还指示变化本身的符号的电信号。
在一个或多个实施例中，由此可能提供能够补偿(自动地)此变化的电路：例如，在存在相对大的信号的情况下，可能设想高水平的补偿，而在没有检测到差动信号的情况下(至少在假设水平上)，可能设想几乎零值的补偿。
换言之，在一个或多个实施例中，可以提供关于器件的操作将是“透明的”校正电路。
一个或多个实施例可以发现应用于例如集成参考电压发生器中，在该集成参考电压发生器中存在(预先)已调电压。通过将这种电路与指示晶格畸变(例如，中心区域C与外围/角落区域CC之间的变形的不同)的差动信号相关联，可能设想例如在从-40℃到150℃的范围内的温度的广泛范围上的补偿动作。
图2例示了(参照基本上与参照图1所描述的芯片或裸片S相对应的芯片或裸片)中心区域C(低变形)中的四个电阻器R0、R1、R2、R3的可能安排，相反，另一个电阻器R43位于高变形的区域(如之前所描述的区域CC)中。
图3的电路图例示了前述电阻器(低变形区域C中的R0、R1、R2、R3，以及高变形区域CC中的R43)可以如何耦合到组成某种惠斯通电桥的传感器电路中，该传感器电路可以插入到容纳在芯片或裸片S中的半导体器件的电路中。
以上配置在很大程度上独立于所讨论的电路的性质和特性。纯粹通过方位参考的方式，可以考虑集成参考电压发生器的情况。
例如，电阻器R1、R2、R43和R3可以被看作组成惠斯通电桥的四个分支，该惠斯通电桥可以例如经由包括在前述电路中的两个晶体管(例如，双极晶体管)T1和T2(例如，如能带隙单元的晶体管)而提供，电阻器R0设置在晶体管T2与电桥之间。
在点A和点B之间需要的惠斯通电桥的输出端可以施加到差动级(比较器)10的输入端(即反相输入端10a和非反相输入端10b)，该差动级在输出端生成电压信号V输出。
为了简化说明，可以将级10的(差动)输出V输出考虑为例示在芯片或裸片S中的应力之后(例如，由器件的封装引起的应力)可能遭受不期望的变化的参数，相反，这种变化在一个或多个实施例中将被补偿(例如，自动地)。
在一个或多个实施例中，输出V输出可以由包括例如四个晶体管(如双极晶体管Q1、Q2、Q3和Q4)的级12“感测”，这些晶体管可以实施朝向级10的输入端的变化补偿反馈动作。
纯粹通过示例的方式，为展示图3中例示的电路配置的可能操作，可以假设，位于高变形区域CC中的电阻器R43可能遭受：
-当芯片变形例如在“凹陷”方向上起作用时，该电阻器可能遭受其电阻值的增加，如使电桥R1、R2、R3、R43在第一方向上失衡；并且
-当芯片的变形例如在“凸起”方向上起作用时，该电阻器可能遭受其电阻值的减小，如使电桥R1、R2、R3、R43在与第一方向相反的第二方向上失衡。
至于其他，不论位于中心区域C(在该区域中应力的效果基本上不明显)中的裸片S的变形如何，可以假设电桥的其他电阻器R1、R2和R3(与电阻器R0相似)以实际上不变的方式保存其电阻值。
因此，电阻器R1与R43之间的点A处的电压(此处由Va指定)可以根据位于高应力区域CC中的电阻器R43所经历的机械应力而变化，而假设电阻器R2和R3位于由C指定的区域中(即低应力区域中)，电阻器R2与R3之间的点B处的电压(此处由Vb指定)将遭受更低(实际上可以忽略)的变化。
在一个或多个实施例中，晶体管Q1、Q2、Q3和Q4在其基极处(通常，在其控制电极处，考虑替代双极晶体管，一个或多个实施例可能使用场效应晶体管的事实，其中，栅极扮演控制电极的角色)连接至比较器级10的输出端。
在如本文中所例示的一个或多个实施例中，级10可能存在两个输出端子(在两个输出端子之间检测到电压V输出)和两个输入端。后者由符号+和-表示，以便强调输入信号(点A)可能是差动的(即其相对于点B可能是正的或负的)事实。
例如，通过说明的方式(并且参照以下所描述的操作的示例)，随着点A处的电压Va减小(即存在级10的反相输入端10a处的电压的减小的情况下)，可以假设Va上的校正/补偿信号可以通过将电流注入到输入端10a中来获得。
相反，如果电压Va升高，相应电流信号可以从节点A中汲取，即它将是负的，由此可能将输入端10a看作级的反相输入端。
在一个或多个实施例中，晶体管Q1、Q2、Q3和Q4可以使用其电流生成端子(在双极晶体管的情况下的发射极；在场效应晶体管的情况下的源极)接地，例如，插入对应的基极晶体管R10、R20、R30、R40。
然后，关于一个或多个实施例中的电流损耗端子(在双极晶体管的情况下的集电极；在场效应晶体管的情况下的漏极)，连接安排可能如下：
-晶体管Q1：连接至第一电流镜100；
-晶体管Q3：连接至第一电流镜100的第一控制电路101；
-晶体管Q4：连接至第二电流镜200；以及
-晶体管Q2：连接至第二电流镜200的第二控制电路102。
再次，在一个或多个实施例中，由300指定的第三电流镜可以设置在第一电流镜100与比较器10的输入端之一(例如，非反相输入端10a)之间，第二电流镜200也连接至该比较器。
在一个或多个实施例中，控制电路101和102可以包括由此在电流差动方面与所控制的电流镜100和200基本上相同的电流镜。
首先假设电阻器R43的值趋于由于区域CC中的机械应力而减小，向级10的输入端10a施加的Va的相应减小可能导致连接至差动级10的输出端子之一的晶体管Q1和Q2的基极上的电压电平的减小，使这些晶体管Q1和Q2两者具有比在晶体管Q3和Q4中流动的电流更低的集电极电流，这些晶体管Q3和Q4连同它们的基极被连接至级10的另一个输出端子。
在这些条件下，晶体管Q1将趋于将其集电极电流镜像到第一电流镜100上，同时晶体管Q3将趋于将其电流镜像到第一电流镜100的控制电路101上。
在控制电路101上的晶体管Q3的电流高于电流镜100上的晶体管Q1的电流的情况下，在电流将不被镜像到第三电流镜300上的条件下，将发生电流差动的断开。
换言之，在一个或多个实施例中，如果电流镜由于Va的减小而提供更低电流——并且电路101提供相同的电流——假设Vb不变，则电路101的电流I(101)将比电流镜100的电流I(100)更高。因为电路101在电流差动配置(即，输出电流由两个电流镜的电流之差给出)中连接至电流镜100的基极，所以电流I(101)胜过电流I(100)，作用于电流镜100的二极管，使例如电流镜100的pnp晶体管的集电极不能提供电流，由此造成电流差动的断开。
同时(再次，在由于电阻器R43的电阻值的减小而假设Va<Vb的条件下)，晶体管Q2将趋于将比晶体管Q4镜像到第二电流镜200上的电流更低的电流镜像到控制电路102上。
在这种情况下，第二电流镜200可以朝向A指定的点提供差动电流(由通过晶体管Q2和Q4的电流之差给出)。
注入到节点A中的这种传入电流将具有取决于差动值Vb-Va的值，从而使得，因为Va更低，所以将生成电压差动ΔV以便补偿由于裸片S的材料的晶格畸变而产生的电压V输出减小。
将理解的是，在一个或多个实施例中，电压V输出可以是施加到例如晶体管T1和T2的基极的参考电压。
在与所描述的条件互补的条件下，即，存在裸片S的材料的应力以便引起R43的电阻的增大(即，在使得Va>Vb的条件下)，则晶体管Q1和Q2的基极-发射极电压Vbe将随着其集电极电流而升高，以便胜过晶体管Q3和Q4的集电极电流。
在这种情况下，因为晶体管Q2提供的控制电流高于晶体管Q4提供的电流，所以电流镜200将断开。
相反，控制电路101和电流镜100构成的电流差动将设法提供差动电流，由电流镜300镜像的该差动电流将作为退出节点A的电流而呈现。
前述情况的原因是，如本文中所例示的，在这些条件下，I(100)高于I(101)，从而使得电流镜101可能能够提供因此将从电流镜100的二极管中“汲取”的较低的电流。鉴于此二极管“汲取”更多电流，由于Va>Vb的事实，电流镜100将通过提供待由电流镜300在节点A上镜像的差动电流来设法占主导。节点A上的这个差动电流将使得能够成比例地减小电压Va并使其回到如同没有变形的值。
以此方式，通过从此节点汲取过剩电流，将可能使电压Va达到大约对应于Vb的值，从而抵消由半导体材料的应力引起的V输出的变化，使得参考电压V输出的值在由机械应力引起变化之前达到期望值。
本申请人进行的测试已经在以下情况下证明此校正动作的有效性：在电阻R43的值在相当宽的范围内(例如值为2.5kΩ，5kΩ和10kΩ)存在变化的情况下、在存在如用于确定电阻R43的值的增加的两种应力的情况下，以及在存在如用于引起此电阻的减小的应力的情况下，由此在存在电阻器R43的拉伸应力和压缩应力两者的情况下。
因此，一个或多个实施例可以涉及一种用于对半导体器件中生成的信号(例如，V输出)的由半导体器件的衬底(例如，S)中的应力引起的变化进行补偿的方法，该方法包括：
-将至少一个第一变形应力传感器(例如，R43)耦合至该半导体器件的该衬底的第一部分(例如，CC)，该至少一个第一应力传感器提供第一应力信号(例如，Va)；
-将至少一个第二变形应力传感器(例如，R1、R2、R3)耦合至半导体器件的衬底的第二部分(例如，C)，该至少一个第二应力传感器提供第二应力信号(例如，Vb)；
-处理(例如，在12、100、101、102、200、300中)该第一应力信号和该第二应力信号，以便根据该第一应力信号和该第二应力信号产生至少一个补偿信号(例如，由200、300施加到输入端10a的信号)，以及
-根据该至少一个补偿信号对半导体器件中生成的该信号(例如，V输出)进行补偿(例如，将200、300的信号施加到输入端10a)。
一个或多实施例可以包括：
-将该至少一个第二应力传感器耦合至该半导体器件的该衬底的位于该衬底的中心的部分；以及
-将该至少一个第一应力传感器耦合至该衬底的相对于该中心部分位于外围的部分。
在一个或多个实施例中，在半导体器件中生成的信号可以包括发生器级(例如，比较器级10)的输出信号，并且该方法可以包括在该发生器级的输入端处施加该至少一个补偿信号。
一个或多个实施例可以包括：根据该至少一个补偿信号通过将电流注入该发生器级的输入端(例如，10a)或从其中汲取电流来对由该半导体器件生成的该信号进行补偿。
在一个或多个实施例中，半导体器件可以包括衬底，该衬底具有第一部分(例如，CC)和第二部分(例如，C)，该器件具有：
-至少一个第一变形应力传感器，该至少一个第一变形应力传感器耦合至该半导体器件的该衬底的该第一部分，该至少一个第一应力传感器提供第一应力信号；
-至少一个第二变形应力传感器，该至少一个第二变形应力传感器耦合至该半导体器件的该衬底的该第二部分，该至少一个第二应力传感器提供第二应力信号；以及
-处理电路，该处理电路耦合至该至少一个第一变形应力传感器和该至少一个第二变形应力传感器，并且被配置成用于：
-处理该第一应力信号和该第二应力信号，以便根据该第一应力信号和该第二应力信号产生至少一个补偿信号；并且
-将该至少一个补偿信号施加到由该半导体电路生成的信号，以便对该生成的信号的由该半导体器件的该衬底中的应力引起的变化进行补偿。
在一个或多个实施例中，该至少一个第一应力传感器和该至少一个第二应力传感器可以耦合在惠斯通电桥配置中，以便提供该桥的指示该衬底变形的输出信号(例如，Vb-Va)。
在一个或多个实施例中：
-该衬底的该第二部分可以包括衬底本身的中心部分；并且
-该衬底的该第一部分可以包括该衬底的相对于该中心部分位于外围的部分。
一个或多个实施例可以包括发生器级(例如，差动级10)，该发生器级用于在输出端处生成该生成的信号，其中，该处理电路耦合至该发生器级，以便在该发生器级的输入端处施加至少一个补偿信号。
一个或多实施例可以包括：
-至少一个电流镜，该至少一个电流镜由该发生器级驱动；以及
-至少一个反馈路径，该至少一个反馈路径将该至少一个电流镜耦合至该发生器级的输入端，其中，该至少一个电流镜将该至少一个补偿信号耦合至该发生器级的输入端处。
一个或多实施例可以包括：
-第一电流镜(例如，100)、第二电流镜(例如，200)和第三电流镜(例如，300)，其中，该第二和第三电流镜被配置成用于分别将电流注入该发生器级的输入端并从其中汲取电流；
-该第二电流镜和该第三电流镜根据该第一电流镜的激活而可交替地激活。
在不侵害基本原理的情况下，可以仅通过非限制性示例的方式关于本文中所说明的内容更加显著地改变构造和实施例的细节，而不偏离保护范围。保护范围由所附权利要求书限定。

Claims (12)

1.一种对半导体器件中生成的信号（V输出）的变化进行补偿的方法，所述变化由所述半导体器件的衬底（S）中的应力引起，所述方法包括：
- 将至少一个第一变形应力传感器（R43）耦合至所述半导体器件的所述衬底（S）的第一部分（CC），所述至少一个第一变形应力传感器（R43）提供第一应力信号（Va），
- 将至少一个第二变形应力传感器（R1，R2，R3）耦合至所述半导体器件的所述衬底（S）的第二部分（C），所述至少一个第二变形应力传感器（R1，R2，R3）提供第二应力信号（Vb），
- 处理（12，100，101，102，200，300）所述第一应力信号（Va）和所述第二应力信号（Vb），以便根据所述第一应力信号（Va）和所述第二应力信号（Vb）产生至少一个补偿信号（200，300），以及
- 根据所述至少一个补偿信号（200，300）对在所述半导体器件中生成的所述信号（V输出）的变化进行补偿（10a），
其中在所述半导体器件中生成的所述信号包括发生器级的输出信号，所述发生器级被配置为接收所述第一应力信号和所述第二应力信号，并且进行补偿包括：在所述发生器级的输入端处施加所述至少一个补偿信号，以及
其中执行施加包括：将电流注入所述发生器级的所述输入端或从所述发生器级的所述输入端汲取电流。
2.如权利要求1所述的方法，包括：
- 将所述至少一个第二变形应力传感器（R1，R2，R3）与所述半导体器件的所述衬底（S）的位于所述衬底（S）的中心的部分（C）耦合，以及
- 将所述至少一个第一变形应力传感器（R43）与所述半导体器件的所述衬底（S）的相对于所述中心部分（C）位于外围的部分（CC）耦合。
3.一种半导体器件，所述半导体器件包括具有第一部分（CC）和第二部分（C）的衬底（S），所述半导体器件包括：
- 至少一个第一变形应力传感器（R43），所述至少一个第一变形应力传感器与所述半导体器件的所述衬底（S）的所述第一部分（CC）耦合，所述至少一个第一变形应力传感器（R43）提供第一应力信号（Va），
- 至少一个第二变形应力传感器（R1，R2，R3），所述至少一个第二变形应力传感器与所述半导体器件的所述衬底（S）的所述第二部分（C）耦合，所述至少一个第二变形应力传感器（R1，R2，R3）提供第二应力信号（Vb），
- 处理电路（12，100，101，102，200，300），所述处理电路与所述至少一个第一变形应力传感器（R43）和所述至少一个第二变形应力传感器（R1，R2，R3）耦合，并且被配置成用于：
- 处理所述第一应力信号（Va）和所述第二应力信号（Vb），并且根据所述第一应力信号（Va）和所述第二应力信号（Vb）产生至少一个补偿信号（200，300），
- 将所述至少一个补偿信号（200，300）施加到所述第一应力信号，以补偿由所述半导体器件的所述衬底（S）中的应力引起的变化，
其中所述处理电路包括发生器级（10），所述发生器级具有被配置为接收所述第一应力信号和所述至少一个补偿信号两者的第一输入端，所述发生器级在其输出端处生成输出信号，所述至少一个补偿信号从所述输出信号生成。
4.如权利要求3所述的半导体器件，其中，所述至少一个第一变形应力传感器（R43）和所述至少一个第二变形应力传感器（R1，R2，R3）耦合在惠斯通电桥安排中，以便提供指示所述衬底的所述变形的桥输出信号（Vb-Va）。
5.如权利要求3或4所述的半导体器件，其中：
- 所述衬底（S）的所述第二部分包括所述衬底的中心部分（C），并且
- 所述衬底（S）的所述第一部分（CC）包括所述衬底（S）的相对于所述中心部分（C）位于外围的部分。
6.如权利要求3或4所述的半导体器件，其中所述处理电路进一步包括：
- 至少一个电流镜（200，300），所述至少一个电流镜由所述发生器级（10）驱动，以及
- 至少一个反馈路径（Q1，Q2，Q3，Q4；100，101，102），所述至少一个反馈路径将所述至少一个电流镜（200，300）与所述发生器级（10）的所述第一输入端（10a）耦合，以将所述至少一个补偿信号施加到所述发生器级（10）的所述第一输入端。
7.如权利要求6所述的半导体器件，其中所述至少一个电流镜包括：
- 第一电流镜（100）、第二电流镜（200）和第三电流镜（300），其中，所述第二电流镜（200）和第三电流镜（300）被配置成用于：分别将电流注入所述发生器级（10）的所述第一输入端，并且从所述发生器级（10）的所述第一输入端汲取电流，
- 所述第二电流镜（200）和所述第三电流镜（300）根据所述第一电流镜（100）被激活而可交替地激活。
8.一种半导体器件，包括：
受到弯曲变形的封装的半导体芯片，所述弯曲变形在所述半导体芯片的第一部分中引起相对较高程度的应力并且在所述半导体芯片的第二部分中引起相对较低程度的应力；
应力感测电路，包括：
第一电阻器元件，位于所述半导体芯片的所述第一部分内；以及
第二电阻器元件，位于所述半导体芯片的所述第二部分内；
差分放大器电路，具有连接到所述第一电阻器元件的第一输入和连接到所述第二电阻器元件的第二输入；以及
负反馈电路，具有与所述差分放大器电路的输出耦合的输入和被配置为生成反馈电流的输出，所述反馈电流是向所述差分放大器电路的所述第一输入提供的电流或者从所述差分放大器电路的所述第一输入汲取的电流中的一个。
9.如权利要求8所述的半导体器件，其中所述第一电阻器和所述第二电阻器是惠斯通电桥电路的电阻器组件。
10.如权利要求8所述的半导体器件，其中：
所述半导体芯片的所述第一部分位于所述半导体芯片的角落附近；并且
所述半导体芯片的所述第二部分位于所述半导体芯片的中央区域中。
11.如权利要求8所述的半导体器件，其中所述负反馈电路包括：
第一电流镜电路，被配置为生成向所述差分放大器电路的所述第一输入提供的所述反馈电流；
第二电流镜电路，被配置为生成从所述差分放大器电路的所述第一输入汲取的所述反馈电流；以及
控制电路，被配置为响应于所述差分放大器电路的输出而交替地激活所述第一电流镜电路和所述第二电流镜电路。
12.如权利要求11所述的半导体器件，其中所述差分放大器电路的输出包括具有差分信号关系的第一输出和第二输出，并且其中：
所述第一电流镜电路和所述第二电流镜电路各自具有由所述第一输出驱动的第一电流源晶体管；并且
所述控制电路具有由所述第二输出驱动的第二电流源晶体管和电流比较电路，所述电流比较电路被配置为比较来自所述第一电流源晶体管和所述第二电流源晶体管的电流以控制所述第一电流镜电路和所述第二电流镜电路的交替激活。
CN201710189437.8A 2016-07-22 2017-03-27 用于补偿半导体器件中衬底应力的效应的方法及相应器件 Active CN107644844B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102016000077188 2016-07-22
IT102016000077188A IT201600077188A1 (it) 2016-07-22 2016-07-22 Procedimento per compensare effetti di stress di substrato in dispositivi a semiconduttore e corrispondente dispositivo

Publications (2)

Publication Number Publication Date
CN107644844A CN107644844A (zh) 2018-01-30
CN107644844B true CN107644844B (zh) 2021-06-15

Family

ID=57610134

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201720310073.XU Active CN206685363U (zh) 2016-07-22 2017-03-27 半导体器件
CN201710189437.8A Active CN107644844B (zh) 2016-07-22 2017-03-27 用于补偿半导体器件中衬底应力的效应的方法及相应器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201720310073.XU Active CN206685363U (zh) 2016-07-22 2017-03-27 半导体器件

Country Status (3)

Country Link
US (1) US10250233B2 (zh)
CN (2) CN206685363U (zh)
IT (1) IT201600077188A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10107873B2 (en) 2016-03-10 2018-10-23 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
US10162017B2 (en) 2016-07-12 2018-12-25 Allegro Microsystems, Llc Systems and methods for reducing high order hall plate sensitivity temperature coefficients
US10520559B2 (en) 2017-08-14 2019-12-31 Allegro Microsystems, Llc Arrangements for Hall effect elements and vertical epi resistors upon a substrate
US11650110B2 (en) * 2020-11-04 2023-05-16 Honeywell International Inc. Rosette piezo-resistive gauge circuit for thermally compensated measurement of full stress tensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125021A (zh) * 2010-07-28 2013-05-29 亿欧塞米有限公司 应力诱导电阻变化的补偿
CN203550968U (zh) * 2012-07-05 2014-04-16 英飞凌科技股份有限公司 包括应力补偿电路的垂直霍尔传感器电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522072A (en) * 1983-04-22 1985-06-11 Insouth Microsystems, Inc. Electromechanical transducer strain sensor arrangement and construction
JP3873454B2 (ja) * 1998-05-29 2007-01-24 株式会社デンソー 半導体圧力センサ
DE102005029464B4 (de) * 2005-06-24 2009-11-26 Infineon Technologies Ag Vorrichtung und Verfahren zum Ermitteln eines Kompensationssignals zum Kompensieren von Piezo-Einflüssen auf eine integrierte Halbleiterschaltung
JP4697004B2 (ja) * 2006-03-29 2011-06-08 株式会社日立製作所 力学量測定装置
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
US20080205023A1 (en) * 2007-02-27 2008-08-28 International Business Machines Corporation Electronic components on trenched substrates and method of forming same
US8215177B2 (en) * 2009-11-16 2012-07-10 Freescale Semiconductor, Inc. Apparatus and methods for applying stress-induced offset compensation in sensor devices
JP6080497B2 (ja) * 2012-10-31 2017-02-15 ルネサスエレクトロニクス株式会社 抵抗補正回路、抵抗補正方法、及び半導体装置
US9726705B2 (en) * 2014-08-12 2017-08-08 Hamilton Sundstrand Corporation Sensor interface circuits
US9638764B2 (en) * 2015-04-08 2017-05-02 Allegro Microsystems, Llc Electronic circuit for driving a hall effect element with a current compensated for substrate stress
CN105607018B (zh) * 2016-01-27 2019-05-21 南京邮电大学 一种集成霍尔磁传感器封装应力补偿电路和方法
US9910087B2 (en) * 2016-03-14 2018-03-06 Allegro Microsystems, Llc Integrated circuit and method for detecting a stress condition in the integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125021A (zh) * 2010-07-28 2013-05-29 亿欧塞米有限公司 应力诱导电阻变化的补偿
CN203550968U (zh) * 2012-07-05 2014-04-16 英飞凌科技股份有限公司 包括应力补偿电路的垂直霍尔传感器电路

Also Published As

Publication number Publication date
US10250233B2 (en) 2019-04-02
IT201600077188A1 (it) 2018-01-22
US20180026609A1 (en) 2018-01-25
CN107644844A (zh) 2018-01-30
CN206685363U (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107644844B (zh) 用于补偿半导体器件中衬底应力的效应的方法及相应器件
EP2675749B1 (en) Compensation of stress effects on pressure sensor components
TWI503648B (zh) 能隙電路及產生參考電壓的方法
Guo et al. High temperature smart-cut SOI pressure sensor
Ishihara et al. CMOS integrated silicon pressure sensor
US12127480B2 (en) On-substrate mechanical stress sensing and compensation
CN110501031B (zh) 补偿集成在半导体衬底中的霍尔传感器电路的机械应力
US11643324B2 (en) MEMS sensor
US9035252B2 (en) Detection circuit, sensor device, and electronic apparatus
TW202043793A (zh) 應力補償控制電路以及半導體感測裝置
JP2002116105A (ja) 物理量検出装置
US12085462B2 (en) Transistor-based stress sensor and method for determining a gradient-compensated mechanical stress component
JP2532149B2 (ja) 半導体センサ
US6683358B1 (en) Silicon integrated accelerometer
CN105892513B (zh) 具有电气和机械应力和寿命漂移效应的补偿的系统参考
CN109374192B (zh) 一种用于微压测量的压力传感器
CN101165985A (zh) 保护装置和方法
US4654621A (en) Semiconductor strain measuring apparatus
JP2015143713A (ja) 半導体圧力センサ
JP2737481B2 (ja) 半導体加速度センサー
JPH08184505A (ja) 温度検出装置
JP2002310827A (ja) 圧力センサ
CN210221328U (zh) 温度检测模块、温度监控电路以及功率芯片
JP2018021796A (ja) 半導体歪ゲージ
KR20080114407A (ko) 온도 센서 회로 및 그 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant