IT201600076746A1 - Circuito comparatore a tempo continuo ad alta velocita' - Google Patents
Circuito comparatore a tempo continuo ad alta velocita'Info
- Publication number
- IT201600076746A1 IT201600076746A1 IT102016000076746A IT201600076746A IT201600076746A1 IT 201600076746 A1 IT201600076746 A1 IT 201600076746A1 IT 102016000076746 A IT102016000076746 A IT 102016000076746A IT 201600076746 A IT201600076746 A IT 201600076746A IT 201600076746 A1 IT201600076746 A1 IT 201600076746A1
- Authority
- IT
- Italy
- Prior art keywords
- terminal
- node
- output
- comparator circuit
- transistor
- Prior art date
Links
- 230000001960 triggered effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 230000008713 feedback mechanism Effects 0.000 description 5
- 230000009024 positive feedback mechanism Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003698 anagen phase Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
"CIRCUITO COMPARATORE A TEMPO CONTINUO AD ALTA VELOCITA'"
La presente invenzione si riferisce ad un circuito comparatore a tempo continuo, il quale ha un'elevata velocità.
Come è noto, sono oggi disponibili circuiti elettronici conosciuti come comparatori, i quali sono atti a confrontare un segnale di ingresso, tipicamente in tensione, con un segnale di riferimento, rappresentato tipicamente da una tensione di riferimento, e a generare un segnale di uscita, il quale è indicativo del fatto che il segnale di ingresso sia maggiore o minore del segnale di riferimento.
In dettaglio, sono noti comparatori di tipo cosiddetto "clock-triggered", in cui la cosiddetta decisione del comparatore, cioè la commutazione del segnale d'uscita tra un primo ed un secondo valore in seguito all'attraversamento, da parte del segnale di ingresso, del livello di tensione rappresentato dalla tensione di riferimento, viene eseguita in modo sincrono con un segnale di temporizzazione di tipo periodico, generalmente noto come segnale di clock. In particolare, le decisioni vengono prese sui fronti ("edges") del segnale di clock; tipicamente, le decisioni vengono prese sui fronti di salita del segnale di clock, mentre nei fronti di discesa viene eseguito un reset.
In generale, i comparatori di tipo clock-triggered eseguono le rispettive decisioni in tempi molto ridotti, dal momento che implementano meccanismi di latch, i quali si caratterizzano per una retroazione positiva. Pertanto, i comparatori di tipo clock-triggered si caratterizzano per un'elevata velocità e per un'elevata risoluzione, cioè sono in grado di commutare i propri segnali di uscita in seguito a minimi scostamenti presenti tra i segnali di ingresso e le tensioni di riferimento. Tuttavia, i comparatori di tipo clock-triggered devono appunto implementare un circuiteria del tipo a latch con reset ed inoltre non possono essere impiegati nei casi in cui occorre monitorare in modo continuo il segnale di ingresso.
Al fine di fornire comparatori capaci di ovviare almeno in parte agli inconvenienti associati a comparatori di tipo clock-triggered, sono stati proposti comparatori di tipo "signal-triggered", anche noti come comparatori a tempo continuo ( "continuous-time") in cui la decisione viene presa nel momento in cui il segnale di ingresso attraversa un livello di segnale pari al livello del segnale di riferimento. In tal caso, il segnale di clock non viene utilizzato ed il comparatore monitora continuamente il segnale di ingresso.
In maggior dettaglio, la figura 1 mostra un circuito comparatore 1 di tipo tempo continuo.
Il circuito comparatore 1 comprende un primo, un secondo, un terzo, un quarto, un quinto, un sesto, un settimo ed un ottavo transistore MOSFET Mi, M2, M3, M4, Ms, Μδ, M7, Me, i quali operano in regime di saturazione; il circuito comparatore 1 comprende inoltre un generatore di corrente 2 atto a generare un corrente IBOdi tipo continuo.
In dettaglio, il primo ed il secondo transistore MOSFET Mi, M2formano un coppia differenziale e sono del tipo ad arricchimento a canale P. In particolare, i terminali di sorgente del primo e del secondo transistore MOSFET Mi, M2sono collegati ad un primo terminale del generatore di corrente 2, il cui secondo terminale è collegato ad un primo nodo Ni, il quale in uso viene posto ad una tensione di alimentazione VCcad esempio pari a 3V.
I terminali di gate del primo e del secondo transistore MOSFET Mi, M2formano rispettivamente un terminale di ingresso negativo ed un terminale di ingresso positivo del circuito comparatore 1, i quali sono atti a ricevere, rispettivamente, il segnale di ingresso ed il segnale di riferimento (o viceversa), quest'ultimo segnale essendo formato ad esempio da una tensione di riferimento.
I terminali di drain del primo e del secondo transistore MOSFET Mi, M2sono collegati, rispettivamente, ai terminali di drain del terzo e del quarto transistore MOSFET M3, M4, i quali sono transistori MOSFET del tipo ad arricchimento a canale N. Più in particolare, ciascuno tra il terzo ed il quarto transistore MOSFET M3, M4è collegato a diodo. Pertanto, i terminali di gate del terzo e del quarto transistore MOSFET M3, M4sono collegati, rispettivamente, ai terminali di drain del terzo e del quarto transistore MOSFET M3, M4; i terminali di gate del terzo e del quarto transistore MOSFET M3, M4sono quindi collegati, rispettivamente, ai terminali di drain del primo e del secondo transistore MOSFET Mi, M2.
I terminali di sorgente del terzo e del quarto transistore MOSFET M3, M4sono collegati ad un secondo nodo N2, il quale, in uso, può essere posto a massa.
II quinto ed il sesto transistore MOSFET M5, M6sono del tipo ad arricchimento a canale N. Inoltre, il terminale di gate ed il terminale di sorgente del quinto transistore MOSFET M5sono collegati, rispettivamente, al terminale di gate del terzo transistore MOSFET M3ed al secondo nodo N2. Il terminale di gate ed il terminale di sorgente del sesto transistore MOSFET Me sono collegati, rispettivamente, al terminale di gate del quarto transistore MOSFET M4ed al secondo nodo N2.
Il settimo e l'ottavo transistore MOSFET M7, Ms sono del tipo ad arricchimento a canale P.
I terminali di sorgente del settimo e dell'ottavo transistore MOSFET M7, Ms sono collegati al primo nodo Ni. I terminali di gate del settimo e dell'ottavo transistore MOSFET M7, Ms sono collegati tra loro.
I terminali di drain del settimo e dell'ottavo transistore MOSFET M7, Ms sono collegati, rispettivamente, ai terminali di drain del quinto e del sesto transistore MOSFET M5, Μδ. Inoltre, il settimo transistore MOSFET M7è collegato a diodo, pertanto il terminale di drain ed il terminale di gate del settimo transistore MOSFET M7sono collegati tra loro.
In maggior dettaglio, il primo ed il secondo transistore MOSFET Mi, M2sono uguali tra loro. Il settimo e l'ottavo transistore MOSFET M7, Ms sono uguali tra loro. Inoltre, il terzo ed il quarto transistore MOSFET M3, M4sono uguali tra loro; in aggiunta, il quinto ed il sesto transistore MOSFET Ms, Μβ sono uguali tra loro e sono tali per cui valgono le relazioni (W/L)MS = (W/L)M6 = k*(W/L)M3= k* (W/L)M4/in cui (W/L)MS, (W/L)M6, (W/L)M3e (W/L)M4indicano rispettivamente i cosiddetti rapporti W/L relativi ai canali del quinto, del sesto, del terzo e del quarto transistore MOSFET M5, M6, M3, M4.
In pratica, come precedentemente accennato, il primo ed il secondo transistore MOSFET Mi, M2formano i transistori di ingresso di una coppia differenziale, i cui transistori di carico sono formati dal terzo e dal quarto transistore MOSFET M3, M4. Inoltre, i terminali di drain del sesto e dell'ottavo transistore MOSFET M6, Ms formano un terzo nodo N3, il quale rappresenta un nodo di uscita.
Il circuito comparatore 1 comprende inoltre una cascata di invertitori 6, i quali sono connessi in serie, l'ingresso del primo invertitore essendo collegato al terzo nodo N3.
In pratica, indicando con rispettivamente con IBIe IB2le correnti che scorrono rispettivamente nel primo e nel secondo transistore MOSFET Mi, M2, valgono le relazioni IBI= (IBO/2)+Δ e IB2= (IBO/2)-Δ, in cui il segno di Δ dipende dalla relazione presente tra il segnale di ingresso e la tensione di riferimento. Ad esempio, se la tensione di riferimento, presente sul terminale di gate del secondo transistore MOSFET M2, è superiore al segnale di ingresso, presente sul termina di gate del primo transistore MOSFET Mi, Δ è positivo; viceversa, se la tensione di riferimento è inferiore al segnale di ingresso, Δ è negativo.
Il terzo ed il quinto transistore MOSFET M3, M5formano un primo specchio di corrente, in maniera tale per cui nel quinto transistore MOSFET M5scorre una corrente I* pari alla corrente IBI. Similmente, il quarto ed il sesto transistore MOSFET M4, M6formano un secondo specchio di corrente, in maniera tale per cui nel sesto transistore MOSFET Μδscorre una corrente I** pari alla corrente IB2.
Il settimo e l'ottavo transistore MOSFET M7, Ms formano un terzo specchio di corrente, in maniera tale per cui nell'ottavo transistore MOSFET Ms scorre una corrente I*** pari alla corrente I*, e quindi alla corrente IBI.
Operativamente, il circuito comparatore 1 funziona come descritto nel seguito, assumendo che, in seguito ad un istante (noto come "Crossing time") in cui il segnale di ingresso e la tensione di riferimento assumono uno stesso valore, il segnale di ingresso assuma un valore che differisce dal valore assunto nel Crossing time ed è tale per cui si abbia IBI= (IBO/2)+Δ and IB2= (IBO/2)-Δ, con Δ positivo; nel Crossing time si ha Δ=0 . In pratica, si assume che il segnale di ingresso attraversi il valore della tensione di riferimento in discesa.
Ciò premesso, a causa della presenza del primo, del secondo e del terzo specchio di corrente, si ha I***= IBI= (IBO/2)+Δ IB2= (IBO/2)-Δ e I**=IB2= (IBO/2)-Δ. Inoltre, la tensione presente sul terminale di drain del terzo transistore MOSFET M3aumenta rispetto al corrispondente valore assunto al Crossing time, mentre la tensione presente sul terminale di drain del quarto transistore MOSFET M4diminuisce rispetto al corrispondente valore assunto al Crossing time. A tal proposito, l'impedenza vista dal terminale di drain del primo transistore MOSFET Mi verso il secondo nodo N2è pari a l/gm, in cui gmè la transconduttanza del terzo transistore MOSFET M3; anche l'impedenza vista dal terminale di drain del secondo transistore MOSFET M2verso il secondo nodo N2è pari a l/gm, dal momento che si è assunto che il terzo ed il quarto transistore MOSFET M3, M4siano uguali.
In aggiunta, dal momento che nell'ottavo transistore MOSFET Me scorre più corrente di quanta non ne scorra nel sesto transistore MOSFET M6, la tensione sul terzo nodo N3tende ad aumentare, portandosi su un valore alto.
Qualora Δ fosse negativo, cioè qualora il segnale di ingresso attraversasse il valore della tensione di riferimento in fase di crescita, il comportamento del circuito comparatore 1 sarebbe opposto rispetto a quanto descritto.
La commutazione della tensione presente sul terzo nodo N3dal valore basso al valore alto (o viceversa) causa in successione la commutazione delle uscite degli invertitori 6 e rappresenta quindi una sorta di segnale preliminare di uscita. Sull'uscita dell'ultimo invertitore 6 è presente una tensione VOUT, la quale forma il segnale di uscita del circuito comparatore 1; la commutazione della tensione VOUT, come anche la commutazione del segnale preliminare di uscita, è indicativa dell'attraversamento, da parte del segnale di ingresso, del valore di tensione indicato dalla tensione di riferimento, oltre che della relazione presente tra il segnale di ingresso e la tensione di riferimento.
Indipendentemente dalla presenza degli invertitori 6, il circuito comparatore 1 si caratterizza per il fatto di implementare una sorta di retroazione negativa. Infatti, osservando ad esempio il primo ed il terzo transistore MOSFET Mi, M3, si nota come, se la tensione presente sul terminale di drain del terzo transistore MOSFET M3tende ad aumentare a causa di un incremento della corrente IBI, anche la tensione presente sul terminale di gate del terzo transistore MOSFET M3tende ad aumentare; dal momento che un aumento della tensione presente sul terminale di gate del terzo transistore MOSFET M3induce un riduzione della tensione presente sul terminale di drain del terzo transistore MOSFET M3, quest'ultima tensione è soggetta ad un meccanismo di retroazione negativa, come anche la tensione presente sul terminale di drain del quarto transistore MOSFET M4. Il circuito comparatore 1 non necessita quindi di alcun reset, ma si caratterizza per tempi relativamente lunghi di commutazione della tensione sul terzo nodo N3; inoltre, il circuito comparatore 1 ha un guadagno relativamente ridotto, cioè, successivamente al Crossing time, occorre che la tensione del segnale di ingresso differisca dalla tensione di riferimento per uno scarto non trascurabile, prima che il circuito comparatore 1 esegua la commutazione.
Al fine di velocizzare la risposta del comparatore, ed in particolare al fine di velocizzare le variazioni di tensione sul terzo nodo N3, è stato proposto il circuito comparatore 10 mostrato in figura 2, il quale viene descritto nel seguito limitatamente alle differenze rispetto al circuito comparatore 1; inoltre, componenti del circuito comparatore 10 già presenti nel circuito comparatore 1 sono indicati con i medesimi segni di riferimento.
In dettaglio, il circuito comparatore 10 comprende un nono ed un decimo transistore MOSFET Μ3χ, NUx, ai quali nel seguito ci si riferisce rispettivamente come al primo e al secondo transistore MOSFET di retroazione M3X, M3⁄4x.
Il primo ed il secondo transistore MOSFET di retroazione Μ3χ, M3⁄4x sono del tipo ad arricchimento a canale N e sono uguali tra loro.
I terminali di drain e di sorgente del primo transistore MOSFET di retroazione Μ3χsono collegati, rispettivamente, al terminale di drain del terzo transistore MOSFET M3ed al secondo nodo N2. Il terminale di gate del primo transistore MOSFET di retroazione Μ3χè collegato al terminale di drain del quarto transistore MOSFET M4e quindi anche al terminale di drain del secondo transistore MOSFET M2.
I terminali di drain e di sorgente del secondo transistore MOSFET di retroazione M3⁄4x sono collegati, rispettivamente, al terminale di drain del quarto transistore MOSFET M4ed al secondo nodo N2. Il terminale di gate del secondo transistore MOSFET di retroazione M4Xè collegato al terminale di drain del terzo transistore MOSFET M3, e quindi anche ai terminali di drain del primo transistore MOSFET Mi e del primo transistore MOSFET di retroazione Μ3χ. Il terminale di gate del primo transistore MOSFET di retroazione Μ3χè quindi collegato anche al terminale di drain del secondo transistore MOSFET di retroazione M4X.
II primo ed il secondo transistore MOSFET di retroazione Μ3χ, M4x implementano una sorta di retroazione positiva. Infatti, assumendo che si abbia ancora IBI= (IBO/2)+Δ e IB2= (IBO/2)-Δ, con Δ positivo, l'aumento della tensione presente sul terminale di drain del terzo transistore MOSFET M3, contemporaneo alla diminuzione della tensione presente sul terminale di drain del quarto transistore MOSFET M4, causa l'aumento della tensione presente sul terminale di gate del secondo transistore MOSFET di retroazione M4X, tale aumento tendendo a causare a sua volta un'accelerazione della diminuzione della tensione presente sul terminale di drain del quarto transistore MOSFET M4. In modo del tutto speculare, la diminuzione della tensione presente sul terminale di drain del quarto transistore MOSFET M4, contemporanea all'aumento della tensione presente sul terminale di drain del terzo transistore MOSFET M4M3, tende a causare un'accelerazione dell'aumento della tensione presente sul terminale di drain del terzo transistore MOSFET M3.
In maggior dettaglio, l'impedenza vista dal terminale di drain del primo transistore MOSFET Mi verso il secondo nodo N2 è pari a (gm-gmx)<-1>, in cui gmx indica la transconduttanza del primo e del secondo transistore MOSFET di retroazione MOSFET M3X, Μ4χ.
Ancora in maggior dettaglio, il comportamento del circuito comparatore 10 dipende dalle transconduttanze gm, gmx, e quindi dai rapporti W/L relativi ai canali del terzo e del quarto transistore MOSFET M3, M4e del primo e del secondo transistore MOSFET di retroazione M3X, Μ4χ. In particolare, indicando con W/L(M3,M4)il rapporto tra la larghezza e la lunghezza del canale di uno tra il terzo ed il quarto transistore MOSFET M3, NU ed indicando con W/L(M3X,M4X> il rapporto tra la larghezza e la lunghezza del canale di uno tra il primo ed il secondo transistore MOSFET di retroazione MOSFET M3X, M3⁄4x, si verifica quanto segue:
- se W/L(M3,M4>> W/L(M3X,M4X>, il meccanismo di retroazione negativo garantito dal terzo e dal quarto transistore MOSFET M3, M4, connessi a diodo, sovrasta il meccanismo di retroazione positiva dato dal primo e dal secondo transistore MOSFET di retroazione MOSFET M3X, M4X, i quali sono accoppiati in modo incrociato ("cross-coupled") , pertanto il circuito comparatore 10 opera in modo analogo a quanto descritto con riferimento al circuito comparatore 1, ma con tempi di decisione più rapidi e guadagno maggiore;
- se W/L(M3,M4>< W/L(M3X,M4X>, il meccanismo di retroazione positiva prevale, di poco, sul meccanismo di retroazione negativa, pertanto circuito comparatore 10 ha una risposta con isteresi e non può essere impiegato come comparatore a tempo continuo; e
- se W/L(M3,M4><<W/L(M3X,M4X>, il meccanismo di retroazione positiva prevale sul meccanismo di retroazione negativa al punto tale per cui, una volta che il circuito comparatore 10 ha eseguito una commutazione, esso non può più resettarsi; pertanto, anche in tal caso il circuito comparatore 10 non può essere impiegato come comparatore a tempo continuo.
Ai fini pratici, il circuito comparatore 10 consente di monitorare in tempo continuo il segnale di ingresso e quindi consente di rilevare l'istante in cui il segnale di ingresso attraversa il livello di tensione del segnale di riferimento. Tuttavia, il circuito comparatore 10, e più in generale i comparatori a tempo continuo, ha un tempo di decisione, e quindi velocità, inferiore rispetto ai comparatori clock-triggered. Inoltre, la risoluzione del circuito comparatore 10 non è particolarmente elevata.
Scopo della presente invenzione è quindi fornire un circuito comparatore a tempo continuo, il quale risolva almeno in parte gli inconvenienti dell'arte nota.
Secondo la presente invenzione, viene fornito un circuito comparatore come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, puramente a titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- le figure 1 e 2 mostrano schemi circuitali di circuiti comparatori di tipo noto; e
- la figura 3 mostra uno schema circuitale di una forma di realizzazione del presente circuito comparatore a tempo continuo.
La figura 3 mostra un circuito comparatore 30, il quale viene descritto nel seguito limitatamente alle differenze rispetto al circuito comparatore 10 mostrato in figura 2; inoltre, componenti del circuito comparatore 30 già presenti nel circuito comparatore 10 sono indicati con i medesimi segni di riferimento. Valgono quindi le relazioni di uguaglianza tra i transistori menzionate con riferimento al circuito comparatore 10, e quindi valgono le relazioni di uguaglianza menzionate con riferimento al circuito comparatore 1. In aggiunta, si assume che valga la relazione W/L(M3,M4)> W/L(M3X,M4X>.
In dettaglio, il circuito comparatore 30 comprende un primo ed un secondo resistore Rax, R4x, i quali hanno sostanzialmente un medesimo valore di resistenza, tale valore di resistenza essendo maggiore o uguale a 100kQ e preferibilmente inferiore a 1000kQ.
In maggior dettaglio, un primo terminale del primo resistore Rax è collegato al terminale di gate del terzo transistore MOSFET M3, mentre un secondo terminale del primo resistore Rax è collegato al terminale di gate del quinto transistore MOSFET M5, ai terminali di drain del primo e del terzo transistore MOSFET Mi, M3ed al terminale di gate del secondo transistore MOSFET di retroazione MOSFET M4X, nonché al terminale di drain del primo transistore MOSFET di retroazione Μ3χ. In figura 3, il nodo formato dai terminali di gate del quinto transistore MOSFET M5e del secondo transistore MOSFET di retroazione M3⁄4x, nonché dai terminali di drain del primo transistore MOSFET di retroazione Μ3χe del primo e del terzo transistore MOSFET Mi, M3, è indicato come N4e ad esso ci si riferisce come al quarto nodo N4.
Similmente, un primo terminale del secondo resistore R.4Xè collegato al terminale di gate del quarto transistore MOSFET M4, mentre un secondo terminale del secondo resistore R.4Xè collegato al terminale di gate del sesto transistore MOSFET M6, ai terminali di drain del secondo e del quarto transistore MOSFET M2, M4 e del secondo transistore MOSFET di retroazione M4X, nonché al terminale di gate del primo transistore MOSFET di retroazione MOSFET Μ3χ. In figura 3, il nodo formato dai terminali di gate del sesto transistore MOSFET M6e del primo transistore MOSFET di retroazione Μ3χ, nonché dai terminali di drain del secondo transistore MOSFET di retroazione M4Xe del secondo e del quarto transistore MOSFET M2, M4, è indicato come N5e ad esso ci si riferisce come al quinto nodo N5.
Il primo e il secondo resistore R3x, R.4Xformano, rispettivamente con le capacità di gate del terzo e del quarto transistore MOSFET M3, M4, corrispondenti circuiti di tipo RC, i quali si caratterizzano per una prima costante di tempo, la quale determina la velocità con cui si instaura il summenzionato meccanismo di retroazione negativa, tale velocità essendo ridotta rispetto a quanto avviene nel caso del circuito comparatore 10 mostrato in figura 2.
Per quanto concerne la velocità di instaurazione del meccanismo di retroazione positiva, essa dipende da una seconda costante di tempo, la quale, non essendo determinata dalle resistenze del primo e del secondo resistore R3x, R.4X, ma solo dal primo e dal secondo transistore MOSFET di retroazione Μ3χ, NUx, è inferiore alla prima costante di tempo.
Operativamente, in seguito al "Crossing time" ed alla successiva variazione del segnale di ingresso, presente (ad esempio) sul terminale di gate del primo transistore MOSFET Mi, l'intervento della retroazione negativa causata dalla presenza del terzo e del quarto transistore MOSFET M3, M4viene ritardato rispetto all'intervento della retroazione positiva causata dalla presenza del primo e del secondo transistore MOSFET di retroazione M3X, M4X. Ne consegue che, durante un primo intervallo di tempo, successivo al "Crossing time", è presente, in prima approssimazione, la sola retroazione positiva; pertanto, il circuito comparatore 30 si comporta come un comparatore latchato e quindi mostra tempi di decisione molto ridotti, cioè si caratterizza per una rapida commutazione della tensione sul terzo nodo N3(da un valore basso ad un valore alto, o viceversa); il primo intervallo di tempo è comparabile con la prima costante di tempo. Successivamente, si instaura anche la retroazione negativa, la quale prevale sulla retroazione positiva ed induce una sorta di reset del circuito comparatore 30, il quale diventa quindi pronto a rilevare nuovi attraversamenti, da parte del segnale di ingresso, del livello di tensione rappresentato dalla tensione di riferimento.
Da quanto è stato descritto ed illustrato precedentemente, i vantaggi che la presente soluzione consente di ottenere emergono chiaramente.
In particolare, il presente circuito comparatore è di tipo tempo continuo, ma esibisce prestazioni, in termini di risoluzione e velocità, comparabili con quelle di un comparatore di tipo clock-triggered, pur senza necessitare di alcun reset, quindi consentendo un monitoraggio continuo del segnale di ingresso. Più in particolare, è possibile dimostrare che il tempo di commutazione che intercorre tra il Crossing time e la successiva commutazione della tensione presente sul terzo nodo N3si riduce al crescere del valore di resistenza del primo e del secondo resistore Rsx, R.4X.
In conclusione, è chiaro che modifiche e varianti possono essere apportate a quanto è stato descritto ed illustrato sin qui, senza tuttavia scostarsi dall'ambito di tutela della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, i transistori possono essere di tipo differente rispetto a quanto descritto.
Come precedentemente accennato, il numero degli invertitori 6 può essere qualsiasi ed essi possono anche essere assenti.
E' inoltre possibile che le correnti IBI, IB2siano generate in modo differente rispetto all'impiego di una coppia differenziale. A tal proposito, in generale il quarto ed il quinto nodo N4, N5formano una coppia di nodi di ingresso atti a ricevere un segnale di corrente differenziale non nullo.
Infine, il circuito comparatore può essere diverso da quanto mostrato; in particolare, è possibile che esso sia tale per cui la relazione presente tra la tensione sul terzo nodo N3e le correnti I* e I** sia diversa da quanto mostrato. Più in generale, sono possibili forme di realizzazione diverse da quanto mostrato, ma in cui si verifica ancora che la tensione sul terzo nodo N3varia in modo da aumentare al crescere di una tra le correnti I* e I** e diminuire al crescere dell'altra. Ancora più in generale, sono possibili forme di realizzazione in cui, indipendentemente dall'eventuale presenza e dal tipo degli invertitori 6, il segnale preliminare d'uscita non è di tipo single-ended, come nel caso illustrato in figura 3, ma di tipo differenziale.
Claims (7)
- RIVENDICAZIONI 1. Circuito comparatore tempo continuo comprendente un primo ed un secondo nodo di ingresso (N4, N5)configurati per ricevere rispettivamente una prima ed una seconda corrente (IBI, IB2) che formano un segnale differenziale, detto circuito comparatore comprendendo inoltre: - un primo specchio di corrente (M3, M5)comprendente un primo transistore di carico (M3), il quale ha un terminale di controllo ed un terminale di conduzione, ed un primo transistore di uscita (M5), il quale ha un rispettivo terminale di controllo, il terminale di conduzione del primo transistore di carico essendo collegato al primo nodo, detto primo transistore di uscita essendo configurato per essere attraversato da una prima corrente specchiata (I*) che è funzione della prima corrente; - un secondo specchio di corrente (NU, M6)comprendente un secondo transistore di carico (NU), il quale ha un rispettivo terminale di controllo ed un rispettivo terminale di conduzione, ed un secondo transistore di uscita (Μδ), il quale ha un rispettivo terminale di controllo, il terminale di conduzione del secondo transistore di carico essendo collegato al secondo nodo, detto secondo transistore di uscita essendo configurato per essere attraversato da una seconda corrente specchiata (I**) che è funzione della seconda corrente; - un primo transistore di retroazione (Μ3χ)avente un rispettivo terminale di conduzione ed un rispettivo terminale di controllo, i quali sono collegati rispettivamente a detto primo nodo e a detto secondo nodo; - un secondo transistore di retroazione (NUx) avente un rispettivo terminale di conduzione ed un rispettivo terminale di controllo, i quali sono collegati rispettivamente a detto secondo nodo e a detto primo nodo; - una circuiteria di uscita (M7, Ms) elettricamente accoppiata al primo e al secondo transistore di uscita e configurata per generare un segnale di uscita che commuta tra un primo ed un secondo valore, in funzione di dette prima e seconda corrente specchiata; caratterizzato da fatto di comprendere inoltre: - un primo resistore (R3x), il quale ha un primo terminale, il quale è collegato al terminale di controllo del primo transistore di carico, ed un secondo terminale, il quale è collegato al primo nodo e al terminale di controllo del primo transistore di uscita; e - un secondo resistore (R.4x), il quale ha un rispettivo primo terminale, il quale è collegato al terminale di controllo del secondo transistore di carico, ed un rispettivo secondo terminale, il quale è collegato al secondo nodo e al terminale di controllo del secondo transistore di uscita.
- 2. Circuito comparatore secondo la rivendicazione 1 in cui ciascuno tra il primo ed il secondo resistore (R.3X,R.4X) ha un valore di resistenza maggiore o uguale a 100kQ.
- 3. Circuito comparatore secondo la rivendicazione 1 o 2, in cui detta circuiteria di uscita (M7, Ms) forma un nodo di uscita (N3) ed è configurata per variare una tensione presente su detto nodo di uscita in funzione della differenza tra dette prima e seconda corrente specchiata (I**, 1***).
- 4. Circuito comparatore secondo la rivendicazione 3, in cui ciascuno di detti primo e secondo transistore di uscita (M5, Μδ) ha un rispettivo terminale di conduzione; ed in cui detta circuiteria di uscita comprende un terzo specchio di corrente (M7, Ms), il quale è elettricamente accoppiato ai terminali di conduzione del primo e del secondo transistore di uscita e a detto nodo di uscita (N3).
- 5. Circuito comparatore secondo la rivendicazione 3 o 4, comprendente inoltre almeno un invertitore (6) avente un ingresso collegato a detto nodo di uscita (N3).
- 6. Circuito comparatore secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre una coppia differenziale (Mi, M2) includente un primo ed un secondo transistore di ingresso (Mi, M2), ciascuno dei quali ha un rispettivo terminale di conduzione ed un rispettivo terminale di controllo; ed in cui uno tra i terminali di controllo del primo e del secondo transistore di ingresso è configurato per essere posto ad una tensione di riferimento, l'altro terminale essendo configurato per ricevere un segnale di ingresso; ed in cui i terminali di conduzione del primo e del secondo transistore di ingresso sono collegati rispettivamente al primo e al secondo nodo di ingresso (N4, Ns).
- 7. Circuito comparatore secondo una qualsiasi delle rivendicazioni precedenti, in cui detti primo e secondo transistore di carico (M3, M4), detti primo e secondo transistore di uscita (M5, M6)e detti primo e secondo transistore di retroazione (Μ3χ, M4x) sono transistori MOSFET ,
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000076746A IT201600076746A1 (it) | 2016-07-21 | 2016-07-21 | Circuito comparatore a tempo continuo ad alta velocita' |
| US15/394,472 US10056892B2 (en) | 2016-07-21 | 2016-12-29 | High-speed continuous-time comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102016000076746A IT201600076746A1 (it) | 2016-07-21 | 2016-07-21 | Circuito comparatore a tempo continuo ad alta velocita' |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201600076746A1 true IT201600076746A1 (it) | 2018-01-21 |
Family
ID=57610129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102016000076746A IT201600076746A1 (it) | 2016-07-21 | 2016-07-21 | Circuito comparatore a tempo continuo ad alta velocita' |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10056892B2 (it) |
| IT (1) | IT201600076746A1 (it) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI652904B (zh) * | 2018-01-10 | 2019-03-01 | 威盛電子股份有限公司 | 高速內遲滯型比較器 |
| CN109039311A (zh) * | 2018-07-25 | 2018-12-18 | 湖南国科微电子股份有限公司 | 比较器 |
| EP3672077B1 (en) * | 2018-12-19 | 2022-07-27 | Socionext Inc. | Comparator circuitry |
| CN111865274B8 (zh) * | 2019-04-24 | 2024-03-08 | 雅特力科技(重庆)有限公司 | 比较器电路 |
| US11656642B2 (en) | 2021-02-05 | 2023-05-23 | Analog Devices, Inc. | Slew rate improvement in multistage differential amplifiers for fast transient response linear regulator applications |
| US11626868B1 (en) | 2022-01-27 | 2023-04-11 | Elite Semiconductor Microelectronics Technology Inc. | Comparator circuit with dynamic biasing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211712B1 (en) * | 1998-06-02 | 2001-04-03 | Samsung Electronics Co., Ltd. | CMOS comparator with hysteresis |
| US20020060607A1 (en) * | 2000-11-20 | 2002-05-23 | Forejt Brett E. | Novel high output swing comparator stage |
| WO2006034313A1 (en) * | 2004-09-20 | 2006-03-30 | The Trustees Of Columbia University In The City Ofnew York | Low voltage operational transconductance amplifier circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771126B2 (en) * | 2001-03-30 | 2004-08-03 | Winbond Electronics Corporation | Slew rate enhancement circuit and method |
| EP1863171A1 (en) * | 2006-05-31 | 2007-12-05 | STMicroelectronics S.r.l. | Operational amplifier of class AB |
| CN102571044A (zh) * | 2010-12-22 | 2012-07-11 | 无锡华润上华半导体有限公司 | 电压比较器 |
| US8482317B2 (en) * | 2011-06-16 | 2013-07-09 | Texas Instruments Incorporated | Comparator and method with adjustable speed and power consumption |
| CN106292813B (zh) * | 2015-05-14 | 2018-11-16 | 快捷半导体(苏州)有限公司 | 迟滞比较器、集成电路及电压比较方法 |
-
2016
- 2016-07-21 IT IT102016000076746A patent/IT201600076746A1/it unknown
- 2016-12-29 US US15/394,472 patent/US10056892B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211712B1 (en) * | 1998-06-02 | 2001-04-03 | Samsung Electronics Co., Ltd. | CMOS comparator with hysteresis |
| US20020060607A1 (en) * | 2000-11-20 | 2002-05-23 | Forejt Brett E. | Novel high output swing comparator stage |
| WO2006034313A1 (en) * | 2004-09-20 | 2006-03-30 | The Trustees Of Columbia University In The City Ofnew York | Low voltage operational transconductance amplifier circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180026618A1 (en) | 2018-01-25 |
| US10056892B2 (en) | 2018-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT201600076746A1 (it) | Circuito comparatore a tempo continuo ad alta velocita' | |
| JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
| US8471634B2 (en) | Method and apparatus of common mode compensation for voltage controlled delay circuits | |
| US9852860B2 (en) | Parameter setting circuit of a power conversion apparatus and a method for generating a current | |
| JP2011061337A (ja) | ヒステリシスコンパレータ | |
| JP6628552B2 (ja) | 半導体装置およびセル電圧の測定方法 | |
| US20080258702A1 (en) | Output circuit | |
| WO2017037780A1 (ja) | 電力変換装置、および、半導体装置 | |
| TW202033969A (zh) | 電壓偵測器 | |
| US20100073036A1 (en) | High-speed low-voltage differential signaling system | |
| US20170117888A1 (en) | Voltage comparison circuit | |
| JP6524829B2 (ja) | レベルシフト回路 | |
| US20080290902A1 (en) | Level converter | |
| US9577661B2 (en) | Voltage-controlled oscillator and analog-digital converter | |
| JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
| US9432015B2 (en) | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages | |
| ITTO20000493A1 (it) | Circuito ad amplificatore operazionale a condensatori commutati, totalmente differenziale, con controllo di modo comune in uscita. | |
| US20080278346A1 (en) | Single-Pin Multi-Bit Digital Circuit Configuration | |
| US5473278A (en) | Filter circuit including a switch circuit inserted between input terminal and RC filter | |
| JP2006285953A (ja) | 基準電圧発生回路、及び基準電流発生回路 | |
| TW201823908A (zh) | 分壓器 | |
| KR102153872B1 (ko) | 비교 회로 | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| US10454458B2 (en) | Latch circuit and comparator circuit | |
| KR950022162A (ko) | 커패시터형 전압분배기 회로 |