FR3047380A1 - Detection d'un branchement analogique dans un decodeur video - Google Patents

Detection d'un branchement analogique dans un decodeur video Download PDF

Info

Publication number
FR3047380A1
FR3047380A1 FR1650731A FR1650731A FR3047380A1 FR 3047380 A1 FR3047380 A1 FR 3047380A1 FR 1650731 A FR1650731 A FR 1650731A FR 1650731 A FR1650731 A FR 1650731A FR 3047380 A1 FR3047380 A1 FR 3047380A1
Authority
FR
France
Prior art keywords
terminal
analog
signal
decoder
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650731A
Other languages
English (en)
Other versions
FR3047380B1 (fr
Inventor
Serge Hembert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Alps SAS filed Critical STMicroelectronics Alps SAS
Priority to FR1650731A priority Critical patent/FR3047380B1/fr
Priority to US15/237,103 priority patent/US9813655B2/en
Priority to CN201610743730.XA priority patent/CN107026997A/zh
Priority to CN201620963340.9U priority patent/CN206061013U/zh
Publication of FR3047380A1 publication Critical patent/FR3047380A1/fr
Priority to US15/725,476 priority patent/US10368028B2/en
Application granted granted Critical
Publication of FR3047380B1 publication Critical patent/FR3047380B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/05—Detection of connection of loudspeakers or headphones to amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

L'invention concerne un décodeur vidéo et/ou audio (103) muni d'une première borne (Pr_out) de fourniture d'un signal audio et/ou vidéo analogique, comprenant : un premier circuit (104) adapté à fournir un signal numérique (Pr_dig) image dudit signal analogique ; un convertisseur numérique-analogique (Pr_DAC) adapté à recevoir en entrée ledit signal numérique (Pr_dig) ; un amplificateur (G) reliant une deuxième borne (Pr_ana) de sortie du convertisseur numérique-analogique (Pr_DAC) à la première borne (Pr out) ; et un deuxième circuit (201) adapté à comparer un signal représentatif du niveau de tension ou de courant sur la première borne (Pr_out) à un signal de référence (REF), et à en déduire si la première borne (Pr_out) est connectée ou non à une borne d'entrée analogique (Pr_in) d'un dispositif (101) d'affichage de signaux vidéo et/ou de lecture de signaux audio.

Description

DÉTECTION D'UN BRANCHEMENT ANALOGIQUE DANS UN DÉCODEUR VIDÉO
Domaine
La présente demande concerne le domaine des décodeurs vidéo de façon générale, et vise plus particulièrement des décodeurs adaptés à fournir des signaux vidéo analogiques en vue de leur affichage par des dispositifs d'affichage munis d'entrées vidéo analogiques.
Exposé de l'art antérieur
Un décodeur vidéo est classiquement placé en amont d'un dispositif d'affichage tel qu'un téléviseur, un vidéoprojecteur, un écran d'ordinateur, etc. Le décodeur reçoit un flux vidéo numérique compressé, par exemple en provenance d'internet (ADSL, câble, etc.), d'un disque optique numérique (DVD, Blu-ray, etc.), d'un disque dur, d'un récepteur hertzien numérique, ou de tout autre support de stockage ou de transmission numérique, et convertit ce flux en un signal vidéo adapté au dispositif d'affichage aval. Pour garantir la compatibilité avec des dispositifs d'affichage variés, un décodeur vidéo possède généralement plusieurs interfaces de sortie adaptées à fournir le flux vidéo décodé dans des fomats distincts. Dans les installations récentes, la liaison entre le décodeur et le dispositif d'affichage est le plus souvent une liaison numérique, par exemple une liaison HDMI ou une liaison DVI. Toutefois, pour assurer la compatibilité avec des installations plus anciennes et/ou avec certaines applications spécifiques, les décodeurs vidéo sont en outre presque systématiquement équipés d'une ou plusieurs sorties vidéo analogiques, par exemple une sortie au format CVBS (vidéo composite) et/ou une sortie au format YPbPr. Dans le cas d'une liaison numérique, des protocoles de communication nomalisés permettent au décodeur et au dispositif d'affichage de détecter qu'un branchement entre les deux appareils a été effectué. Ceci permet par exemple au dispositif d'affichage de s ' auto-configurer pour afficher le flux vidéo transmis sur son entrée numérique, sans que l'utilisateur n'ait à intervenir. Dans le cas d'une liaison analogique, le décodeur et le dispositif d'affichage ne détectent pas automatiquement le branchement, et l'utilisateur doit configurer manuellement le dispositif d'affichage pour que ce dernier affiche le flux vidéo reçu sur son entrée analogique. Il serait souhaitable de pouvoir disposer d'un décodeur vidéo capable de détecter automatiquement un branchement analogique avec un dispositif d'affichage, afin par exemple que le décodeur puisse communiquer l'information du branchement au dispositif d'affichage, ou pour toute autre application susceptible d'exploiter cette information. Résumé
Ainsi, un mode de réalisation prévoit un décodeur vidéo et/ou audio muni d'une première borne de fourniture d'un signal audio et/ou vidéo analogique, comprenant : un premier circuit adapté à fournir un signal numérique image dudit signal analogique ; un convertisseur numérique-analogique adapté à recevoir en entrée ledit signal numérique ; un amplificateur reliant une deuxième borne de sortie du convertisseur numérique-analogique à la première borne ; et un deuxième circuit adapté à comparer un signal représentatif du niveau de tension ou de courant sur la première borne à un signal de référence, et à en déduire si la première borne est connectée ou non à une borne d'entrée analogique d'un dispositif d'affichage de signaux vidéo et/ou de lecture de signaux audio.
Selon un mode de réalisation, le signal de référence est représentatif d'un signal vidéo et/ou audio généré en amont de 1' amplificateur.
Selon un mode de réalisation, le deuxième circuit comprend un comparateur de tension analogique dont une première entrée est reliée à la première borne et dont une deuxième entrée est reliée à la deuxième borne.
Selon un mode de réalisation, le deuxième circuit comprend en outre un pont diviseur de tension résistif reliant la première entrée du comparateur à la première borne.
Selon un mode de réalisation, le facteur d'atténuation R2/(R1+R2) du pont diviseur résistif est tel que la valeur G*R2/(R1+R2) soit supérieure à 1 et que la valeur (G/2)*R2/(R1+R2) soit inférieure al, où G désigne le gain en tension de 1'amplificateur.
Selon un mode de réalisation, le deuxième circuit comprend un convertisseur analogique-numérique dont l'entrée est reliée à la première borne.
Selon un mode de réalisation, le deuxième circuit comprend en outre un troisième circuit de traitement numérique adapté à comparer le signal de sortie du convertisseur analogique-numérique au signal numérique de sortie du premier circuit.
Selon un mode de réalisation, le premier circuit et le convertisseur numérique-analogique sont intégrés sur une même puce semiconductrice.
Selon un mode de réalisation, le deuxième circuit est totalement ou partiellement intégré dans ladite puce.
Selon un mode de réalisation, le deuxième circuit est adapté à générer un signal indicateur de la présence ou non d'une connexion entre la première borne et une borne d'entrée analogique d'un dispositif d'affichage de signaux vidéo et/ou de lecture de signaux audio, et à transmettre ce signal à ladite puce.
Selon un mode de réalisation, le décodeur comprend une résistance d'adaptation d'impédance entre la première borne et une borne de sortie de l'amplificateur, et le deuxième circuit est adapté à comparer un signal représentatif de la tension aux bornes de ladite résistance audit signal de référence, et à en déduire si la première borne est connectée ou non à une borne d'entrée analogique d'un dispositif d'affichage de signaux vidéo et/ou de lecture de signaux audio.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique simplifié d'un exemple d'une installation comportant un décodeur vidéo adapté à fournir des signaux vidéo analogiques ; la figure 2 est un schéma électrique simplifié d'un exemple d'une installation comportant un mode de réalisation d'un décodeur vidéo adapté à fournir des signaux vidéo analogiques ; la figure 3 est un schéma électrique de l'installation de la figure 2, illustrant plus en détail un exemple de réalisation du décodeur vidéo ; et la figure 4 est un schéma électrique de l'installation de la figure 2, illustrant plus en détail un autre exemple de réalisation du décodeur vidéo.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, dans les exemples de décodeurs vidéo des figures 1, 2, 3 et 4, seuls les circuits de fourniture des signaux vidéo analogiques ont été représentés et sont détaillés. Les autres éléments que peut comporter un décodeur vidéo (interfaces d'entrée/sortie numériques, circuits de traitement numérique, mémoires, circuits de gestion des signaux audio, etc.) ne sont pas détaillés, les modes de réalisation décrits étant compatibles avec les composants usuels d'un décodeur vidéo. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices ou d'un ou plusieurs fils conducteurs, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, diode, condensateur, etc.). Sauf précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est un schéma électrique simplifié d'un exemple d'une installation comportant un décodeur vidéo adapté à fournir des signaux vidéo analogiques. L'installation de la figure 1 comprend un dispositif d'affichage 101, par exemple un téléviseur (TV), et un décodeur vidéo 103.
Dans cet exemple, le décodeur 103 est adapté à fournir un flux vidéo décodé dans deux formats analogiques distincts, le format CVBS, aussi appelé vidéo composite, et le format YPbPr. Dans le format CVBS, le signal vidéo transite sur un conducteur unique véhiculant à la fois les informations liées à la chrominance et celles liées à la luminance de l'image. Dans le format YPbPr, le signal vidéo transite en parallèle sur trois conducteurs distincts transportant respectivement un signal correspondant à la luminance Y de l'image, un signal correspondant à la différence Pb = Y - B entre la luminance Y et la composante bleue de l'image, et un signal correspondant à la différence Pr = Y - R entre la luminance Y et la composante rouge de l'image. Ainsi, le décodeur 103 comprend quatre bornes de sortie analogiques CVBS_out, Pr_out, Pb_out, et Y_out, fournissant respectivement le signal vidéo analogique au format CVBS, la composante Pr du signal vidéo analogique au format YPbPr, la composante Pb du signal vidéo analogique au format YPbPr, et la composante Y du signal vidéo analogique au format YPbPr. Dans l'exemple représenté, le dispositif d'affichage 101 comprend quatre bornes d'entrée analogiques CVBS_in, Pr_in, Pb_in, et Y_in adaptées à recevoir respectivement le signal vidéo analogique au format CVBS, la composante Pr du signal vidéo analogique au format YPbPr, la composante Pb du signal vidéo analogique au format YPbPr, et la composante Y du signal vidéo analogique au format YPbPr. Pour utiliser la sortie analogique CVBS du décodeur 103, l'utilisateur connecte la borne de sortie CVBS_out du décodeur 103 à la borne d'entrée CVBS_in du dispositif d'affichage 101 au moyen d'un câble non représenté. Pour utiliser la sortie analogique YPbPr du décodeur 103, l'utilisateur connecte les bornes de sortie Y_out, Pb_out et Pr_out du décodeur 103 respectivement aux bornes d'entrée Y_in, Pb_in et Pr_in du dispositif d'affichage 101 au moyen de câbles non représentés. A l'intérieur du décodeur 103, les signaux vidéo aux fomats CVBS et YPbPr sont d'abord générés sous forme numérique à partir du flux vidéo compressé, au moyen de circuits de traitement non détaillés. Plus particulièrement, le décodeur 103 inclut un circuit de traitement 104 (non détaillé) fournissant en parallèle, sur quatre voies de transmission de signaux numériques distinctes, un signal numérique CVBS_dig représentatif du signal vidéo analogique CVBS à transmettre, un signal numérique Y_dig représentatif de la composante Y du signal vidéo analogique YPbPr à transmettre, un signal numérique Pb_dig représentatif de la composante Pb du signal vidéo analogique YPbPr à transmettre, et un signal numérique Pr_dig représentatif de la composante Pr du signal vidéo analogique YPbPr à transmettre.
Le décodeur 103 comprend en outre quatre convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, et CVBS_DAC, recevant respectivement sur leurs entrées numériques le signal Y_dig, le signal Pb_dig, le signal Pr_dig et le signal CVBS_dig. La sortie du convertisseur Y_DAC est reliée à une borne Y_ana fournissant un signal analogique représentatif de la composante Y du signal vidéo YPbPr à transmettre. La sortie du convertisseur Pb_DAC est reliée à une borne Pb_ana fournissant un signal analogique représentatif de la composante Pb du signal vidéo YPbPr à transmettre. La sortie du convertisseur Pr_DAC est reliée à une borne Pr_ana fournissant un signal analogique représentatif de la composante Pr du signal vidéo YPbPr à transmettre. La sortie du convertisseur CVBS_DAC est reliée à une borne CVBS_ana fournissant un signal analogique représentatif du signal vidéo CVBS à transmettre.
Dans l'exemple de la figure 1, les bornes de sortie Y_ana, Pb_ana, Pr_ana et CVBS_ana des convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC ne sont pas directement connectées aux bornes de sortie Y_out, Pb_out, Pr_out et CVBS_out du décodeur 103, mais sont reliées à ces dernières par 1 ' intemédiaire de divers éléments d'adaptation des signaux de sortie des convertisseurs numérique-analogique. Dans l'exemple représenté, chacune des bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana est reliée à la borne de sortie correspondante Y_out, Pb_out, Pr_out, CVBS_out du décodeur 103 par l'intermédiaire d'un amplificateur G, d'une résistance d'adaptation d'impédance R_TV et d'un filtre analogique F. Plus particulièrement, dans l'exemple représenté, chacune des bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana est reliée à l'entrée d'un amplificateur G, et est en outre reliée à un noeud de potentiel de référence GND, par exemple la masse, par l'intermédiaire d'une résistance de charge RL. La sortie de l'amplificateur G est reliée à une première extrémité d'une résistance d'adaptation d'impédance R_TV, la deuxième extrémité de la résistance R_TV étant reliée à la borne de sortie Y_out, Pb_out, Pr_out, CVBS_out correspondante par l'intermédiaire d'un filtre F. L'amplificateur G a pour fonction d'augmenter la puissance du signal analogique fourni par le convertisseur numérique-analogique, qui est généralement trop faible pour être transmise directement au dispositif d'affichage.
La résistance d'adaptation d'impédance R_TV est choisie sensiblement égale à l'impédance de la borne d'entrée correspondante Y_in, Pb_in, Pr_in, CVBS_in du dispositif d'affichage 101, c'est-à-dire de l'ordre de 75 ohms dans la plupart des installations.
Le filtre F, optionnel, permet d'éliminer d'éventuels signaux parasites, liés par exemple à la conversion numérique-analogique.
Le plus souvent, les convertisseurs numérique-analogique d'un décodeur vidéo (les convertisseurs Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC dans l'exemple représenté) sont intégrés sur une même puce semiconductrice 105 (SoC) . La puce 105 peut être une puce de dimensions importantes, mettant en oeuvre non seulement les fonctions de conversion numérique-analogique des signaux vidéo à transmettre, mais aussi d'autres fonctions du décodeur vidéo, par exemple la décompression du flux vidéo numérique d'entrée, la génération des signaux numériques Y_dig, Pb_dig, Pr_dig, CVBS_dig représentatifs des signaux analogiques à transmettre, la gestion des différentes interfaces numériques et analogiques du décodeur, la gestion des signaux audio, etc. Les éléments d'adaptation de sortie G, RL, R_TV, F sont quant à eux généralement externes à la puce 105.
Du fait de la présence des amplificateurs G entre les bornes de sortie Y_ana, Pb__ana, Pr_ana, CVBS_ana des convertisseurs numérique-analogique et les bornes de sortie Y_out, Pb_ana, Pr_ana, CVBS_ana, il n'est pas possible de détecter la présence ou non d'un branchement analogique entre le décodeur 103 et le dispositif d'affichage 101 par des mesures de tension ou de courant sur les bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana. Il en résulte en particulier que lorsque les circuits de fourniture des signaux vidéo analogiques décodés sur les bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana sont intégrés sur une même puce 105, cette dernière ne peut pas détecter si une liaison analogique est présente entre le décodeur et le dispositif d'affichage.
La figure 2 est un schéma électrique simplifié d'un exemple d'une installation comportant un mode de réalisation d'un décodeur vidéo adapté à fournir des signaux vidéo analogiques. L'installation de la figure 2 comprend par exemple les mêmes éléments que l'installation de la figure 1, agencés de façon similaire ou identique. Par souci de simplification des schémas, seule une voie de sortie analogique du décodeur 103 a été représentée sur la figure 2, correspondant à la voie de fourniture de la composante Pr du signal vidéo analogique au format YPbPr. De même seule une voie d'entrée analogique du dispositif d'affichage 101 a été représentée sur la figure 2, correspondant à la voie de réception de la composante Pr du signal vidéo analogique au format YPbPr.
Outre les éléments décrits en relation avec la figure 1, le décodeur 103 de la figure 2 comprend un circuit 201 adapté à comparer un signal représentatif du niveau de tension sur la borne de sortie Pr_out du décodeur à un signal de référence REF, et à en déduire si la borne Pr_out est connectée ou non à la borne d'entrée Pr_in du dispositif d'affichage 101. En effet, en présence d'une connexion entre les bornes Pr_out et Pr_in, la résistance de sortie R_TV du décodeur 103 forme avec la résistance d'entrée R_TV du dispositif d'affichage 101 un pont diviseur de tension de rapport 1/2. Ainsi, le niveau de tension sur la borne de sortie Pr_out du décodeur 103 est environ deux fois plus faible en présence d'une connexion entre les bornes Pr_out et Pr_in qu'en l'absence de connexion.
Le circuit 201 comprend une borne d'entrée el reliée à la borne Pr_out, et une entrée e2 recevant le signal de référence REF. Dans l'exemple représenté, la borne d'entrée el du circuit 201 est connectée à la borne Pr_out. A titre de variante, la borne d'entrée el peut être connectée en amont du filtre F, entre la résistance d'adaptation d'impédance R_TV et le filtre F. Le circuit 201 comprend par ailleurs un noeud si de fourniture d'un signal load_detect_out indiquant si la borne de Pr_out est ou non connectée à la borne Pr_in. Le signal load_detect_out est par exemple un signal binaire mis à un premier état lorsque la borne Pr_out et connectée à la borne Pr_in et à deuxième état lorsque la borne Pr_out est non connectée. Comme cela sera décrit plus en détail ci-après en relation avec les figures 3 et 4, le circuit 201 peut être totalement ou partiellement intégré à la puce 105. En tout état de cause, le signal load_detect_out peut être transmis à la puce 105 afin que cette dernière puisse adapter son fonctionnement en tenant compte du résultat de la détection effectuée.
La figure 3 est un schéma électrique de l'installation de la figure 2, illustrant plus en détail un exemple de réalisation du circuit 201 de détection de branchement analogique entre le décodeur 103 et le dispositif d'affichage 101.
Dans l'exemple de la figure 3, le circuit 201 comprend un comparateur de tension CMP, une résistance RI reliant l'entrée positive (+) du comparateur CMP à la borne d'entrée el du circuit 201, et une résistance R2 reliant l'entrée positive (+) du comparateur CMP à un noeud GND d'application d'un potentiel de référence, par exemple la masse. Dans cet exemple, l'entrée e2 du circuit 201 correspond à la borne négative (-) du comparateur CMP, et est connectée à la borne de sortie Pr_ana du convertisseur numérique-analogique Pr_DAC. Ainsi, le signal de référence REF est le signal de sortie du convertisseur numérique-analogique Pr_DAC. La sortie si du circuit 201 correspond à la sortie du comparateur CMP. A titre d'exemple, le comparateur CMP est intégré à la puce 105, et les résistances RI et R2 sont des composants externes à la puce 105. Dans cet exemple, la puce 105 comprend, en plus de la borne Pr_ana, une borne de connexion à l'extérieur Pr_outimg connectée d'une part (à l'intérieur de la puce 105) à la borne positive du comparateur CMP, et d'autre part (à l'extérieur de la puce 105) au point milieu entre les résistances RI et R2.
Le fonctionnement du circuit 201 de la figure 3 est le suivant. Si on désigne par VI le niveau de tension sur la borne Pr_ana à un instant donné et par V2 le niveau de tension sur la borne Pr_out à ce même instant, la valeur V2 est sensiblement égale à G*V1 en 1'absence de connexion entre les bornes Pr_out et Pr_in, et à G*Vl/2 en présence d'une connexion entre les bornes Pr_out et Pr_in (G désignant le gain de l'amplificateur G). Le comparateur CMP compare le niveau du signal REF, c'est-à-dire la valeur VI, à une image atténuée d'un facteur R2/(R1+R2) du signal de sortie du décodeur, c'est-à-dire à la valeur V2*R2/(R1+R2). Les valeurs des résistances RI et R2 sont choisies de façon que la valeur (G*V1)*R2/(R2+R1) soit supérieure à la valeur VI, et que la valeur (G*Vl/2)*R2/(R2+R1) soit inférieure à la valeur VI. Ainsi, le signal load_detect_out de sortie du comparateur CMP est à un premier état lorsqu'un câble relie la borne Pr_out à la borne Pr_in, et à un deuxième état lorsque la borne Pr_out n'est pas reliée à la borne Pr_in. A titre d'exemple illustratif, si on considère un décodeur dans lequel l'amplificateur G a un gain en tension de l'ordre de 2, le rapport R2/(R2+R1) peut être compris entre 0,5 et 1, par exemple de l'ordre de 2/3. Les résistances RI et R2 ont de préférence des valeurs élevées devant la valeur de la résistance R_TV, par exemple au moins 100 fois plus élevées que la valeur de la résistance R_TV, de façon à ne pas perturber le signal vidéo de sortie et à limiter la consommation du circuit 201. A titre d'exemple, les résistances RI et R2 ont des valeurs supérieures à 50 kü. A titre d'exemple, la résistance R2 a une valeur de l'ordre de 200 kD et la résistance RI a une valeur de l'ordre de 100 kD dans le cas d'un amplificateur de gain G=2. On notera que le choix d'un ratio R2/(R2+R1) inférieur à 1 permet de garantir le bon fonctionnement du détecteur de branchement, en tenant compte d'éventuelles dispersions de fabrication et notamment d'éventuelles dispersions des offsets du comparateur CMP et/ou de l'amplificateur G. En particulier, plus les dispersions sont importantes, plus le rapport R2/(R2+R1) sera choisi faible devant 1 (dans le cas d'exemple susmentionné d'un gain G=2) de façon à limiter les risques de fausse détection.
On notera que dans la plupart des formats vidéo analogiques, pour des raisons de synchronisation, le signal transmis passe périodiquement par un niveau de tension de référence connu et non nul. La détection de branchement analogique est de préférence effectuée pendant ces périodes de synchronisation du signal vidéo. Ceci permet de limiter les risques de fausse détection liés par exemple à des fluctuations trop rapides du signal vidéo, ou à un passage par une valeur nulle du signal vidéo.
La figure 4 est un schéma électrique de l'installation de la figure 2, illustrant plus en détail un autre exemple de réalisation du circuit 201 de détection de branchement analogique entre le décodeur 103 et le dispositif d'affichage 101.
Dans l'exemple de la figure 4, le circuit 201 comprend un convertisseur analogique-numérique Pr_ADC dont l'entrée est reliée à la borne d'entrée el du circuit 201. La sortie du convertisseur Pr_ADC est reliée à un circuit numérique de traitement 401, ce circuit recevant en outre le signal numérique Pr_dig appliqué en entrée du convertisseur numérique-analogique Pr_DAC, qui correspond au signal de référence REF du circuit 201 dans cet exemple. A titre d'exemple, le convertisseur analogique-numérique Pr_ADC et le circuit 401 sont intégrés à la puce 105. La puce 105 comprend alors, en plus de la borne Pr_ana, une borne de connexion à 1 ' extérieur Pr__outimg correspondant à la borne d'entrée el du circuit 201.
Le fonctionnement du circuit 201 de la figure 4 est similaire à celui du circuit 201 de la figure 3, à la différence près que, dans l'exemple de la figure 4, la comparaison entre le niveau de tension de la borne de sortie Pr_out du décodeur et un signal de référence REF image du signal vidéo généré par le décodeur, est effectuée dans le domaine numérique par le circuit de traitement 401. Ceci permet notamment de se passer du pont diviseur résistif formé par les résistances RI et R2 dans l'exemple de la figure 3. Dans l'exemple de la figure 4, le circuit 401 génère et fournit sur un noeud si le signal load_detect_out indiquant si un branchement est présent ou non entre les bornes Pr_out et Pr_in.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples décrits en relation avec les figures 3 et 4 de réalisation du circuit 201 de comparaison d'un signal représentatif du niveau de tension sur la borne Pr_out de sortie du décodeur avec un signal référence représentatif du signal vidéo généré par le décodeur en amont de l'amplificateur G. D'autres circuits adaptés à réaliser cette comparaison peuvent être prévus.
En outre, on a décrit ci-dessus des modes de réalisation dans lesquels le circuit 201 est adapté à comparer un signal représentatif du niveau de tension sur la borne de sortie Pr_out du décodeur à un signal de référence, et à en déduire si la borne Pr_out est connectée ou non à la borne d'entrée Pr_in du dispositif d'affichage 101. A titre de variante, le circuit 201 peut être adapté à comparer un signal représentatif du niveau de courant sur la borne de sortie Pr_out du décodeur à un signal de référence, et à en déduire si la borne Pr_out est connectée ou non à la borne d'entrée Pr_in du dispositif d'affichage 101. A titre d'exemple, le circuit 201 est adapté à comparer la tension aux bornes de la résistance R_TV du décodeur 103 (qui est l'image du courant circulant dans la résistance R_TV) à un signal de référence, et à en déduire si la borne Pr_out est connectée ou non à la borne d'entrée Pr_in du dispositif d'affichage 101. En effet, en l'absence de branchement entre les bornes Pr_out et Pr_in, le courant dans la résistance R_TV est sensiblement nul, et la tension aux bornes de la résistance R_TV est donc sensiblement nulle, alors qu'en présence d'un tel branchement, le courant circulant dans la résistance R_TV est à l'image du signal vidéo fourni par le décodeur.
Par ailleurs, la solution décrite ci-dessus pour la détection d'un branchement analogique entre les bornes Pr_out et Pr_in peut bien entendu être appliquée de façon identique ou similaire à d'autres bornes de sortie vidéo analogiques du décodeur 103.
De plus, la solution décrite ci-dessus peut être appliquée sensiblement à l'identique pour la détection d'un branchement entre une borne de sortie analogique d'un décodeur audio et une borne d'entrée analogique d'un lecteur audio.

Claims (11)

  1. REVENDICATIONS
    1. Décodeur vidéo et/ou audio (103) muni d'une première borne (Pr_out) de fourniture d'un signal audio et/ou vidéo analogique, comprenant : un premier circuit (104) adapté à fournir un signal numérique (Pr_dig) image dudit signal analogique ; un convertisseur numérique-analogique (Pr_DAC) adapté à recevoir en entrée ledit signal numérique (Pr_dig) ; un amplificateur (G) reliant une deuxième borne (Pr_ana) de sortie du convertisseur numérique-analogique (Pr_DAC) à la première borne (Pr_out) ; et un deuxième circuit (201) adapté à comparer un signal représentatif du niveau de tension ou de courant sur la première borne (Pr_out) à un signal de référence (REF), et à en déduire si la première borne (Pr_out) est connectée ou non à une borne d'entrée analogique (Pr_in) d'un dispositif (101) d'affichage de signaux vidéo et/ou de lecture de signaux audio.
  2. 2. Décodeur (103) selon la revendication 1, dans lequel le signal de référence (REF) est représentatif d'un signal vidéo et/ou audio généré en amont de l'amplificateur (G).
  3. 3. Décodeur (103) selon la revendication 1 ou 2, dans lequel le deuxième circuit (201) comprend un comparateur de tension analogique (CMP) dont une première entrée (+) est reliée à la première borne (Pr_out) et dont une deuxième entrée (-) est reliée à la deuxième borne (Pr_ana).
  4. 4. Décodeur (103) selon la revendication 3, dans lequel le deuxième circuit (201) comprend en outre un pont diviseur de tension résistif (RI, R2) reliant la première entrée (+) du comparateur (CMP) à la première borne (Pr_out).
  5. 5. Décodeur (103) selon la revendication 4, dans lequel le facteur d'atténuation R2/(R1+R2) du pont diviseur résistif (RI, R2) est tel que la valeur G*R2/(R1+R2) soit supérieure à 1 et que la valeur (G/2) *R2/ (R1+R2) soit inférieure à 1, où G désigne le gain en tension de l'amplificateur (G).
  6. 6. Décodeur (103) selon la revendication 1 ou 2, dans lequel le deuxième circuit (201) comprend un convertisseur analogique-numérique (Pr_ADC) dont l'entrée est reliée à la première borne (Pr_out).
  7. 7. Décodeur (103) selon la revendication 6, dans lequel le deuxième circuit (201) comprend en outre un troisième circuit (401) de traitement numérique adapté à comparer le signal de sortie du convertisseur analogique-numérique (Pr_DAC) au signal numérique (Pr_dig) de sortie du premier circuit (104).
  8. 8. Décodeur (103) selon l'une quelconque des revendications 1 à 7, dans lequel le premier circuit (104) et le convertisseur numérique-analogique (Pr_DAC) sont intégrés sur une même puce semiconductrice (105) .
  9. 9. Décodeur (103) selon la revendication 8, dans lequel le deuxième circuit (201) est totalement ou partiellement intégré dans ladite puce (105).
  10. 10. Décodeur (103) selon la revendication 8 ou 9, dans lequel le deuxième circuit (201) est adapté à générer un signal (load_detect_out) indicateur de la présence ou non d'une connexion entre la première borne (Pr_out) et une borne d'entrée analogique (Pr_in) d'un dispositif (101) d'affichage de signaux vidéo et/ou de lecture de signaux audio, et à transmettre ce signal à ladite puce (105) .
  11. 11. Décodeur (103) selon l'une quelconque des revendications 1 à 10, comprenant une résistance d'adaptation d'impédance (R_TV) entre la première borne (Pr_out) et une borne de sortie de l'amplificateur (G), dans lequel le deuxième circuit (201) est adapté à comparer un signal représentatif de la tension aux bornes de ladite résistance (R_TV) audit signal de référence (REF) , et à en déduire si la première borne (Pr_out) est connectée ou non à une borne d'entrée analogique (Pr_in) d'un dispositif (101) d'affichage de signaux vidéo et/ou de lecture de signaux audio.
FR1650731A 2016-01-29 2016-01-29 Detection d'un branchement analogique dans un decodeur video Expired - Fee Related FR3047380B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1650731A FR3047380B1 (fr) 2016-01-29 2016-01-29 Detection d'un branchement analogique dans un decodeur video
US15/237,103 US9813655B2 (en) 2016-01-29 2016-08-15 Detection of an analog connection in a video decoder
CN201610743730.XA CN107026997A (zh) 2016-01-29 2016-08-26 视频解码器中的模拟连接的检测
CN201620963340.9U CN206061013U (zh) 2016-01-29 2016-08-26 视频和/或音频解码器
US15/725,476 US10368028B2 (en) 2016-01-29 2017-10-05 Detection of an analog connection in a video decoder

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650731 2016-01-29
FR1650731A FR3047380B1 (fr) 2016-01-29 2016-01-29 Detection d'un branchement analogique dans un decodeur video

Publications (2)

Publication Number Publication Date
FR3047380A1 true FR3047380A1 (fr) 2017-08-04
FR3047380B1 FR3047380B1 (fr) 2018-05-18

Family

ID=55451476

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650731A Expired - Fee Related FR3047380B1 (fr) 2016-01-29 2016-01-29 Detection d'un branchement analogique dans un decodeur video

Country Status (3)

Country Link
US (2) US9813655B2 (fr)
CN (2) CN107026997A (fr)
FR (1) FR3047380B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video
FR3047378B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Circuit de fourniture d'un signal video analogique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004215054A (ja) * 2003-01-07 2004-07-29 Matsushita Electric Ind Co Ltd ビデオ装置
US20050036758A1 (en) * 2003-08-11 2005-02-17 Cheng-Chieh Huang Output circuit and related apparatus and method for electrically detecting whether cable is connected to output port of output circuit
US20100128177A1 (en) * 2008-11-25 2010-05-27 Mediatek Inc. Signal processing units capable of providing plug-in detection
US20120200172A1 (en) * 2011-02-09 2012-08-09 Apple Inc. Audio accessory type detection and connector pin signal assignment

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721943A (en) * 1985-10-11 1988-01-26 Tektronix, Inc. Digital-to-analog converter for video application
US5512961A (en) * 1993-03-24 1996-04-30 Apple Computer, Inc. Method and system of achieving accurate white point setting of a CRT display
US5760729A (en) * 1995-05-01 1998-06-02 Thomson Consumer Electronics, Inc. Flash analog-to-digital converter comparator reference arrangement
US5798802A (en) * 1996-01-31 1998-08-25 Deutsche Itt Industries Gmbh Video signal clamping circuit
US5844629A (en) * 1996-05-30 1998-12-01 Analog Devices, Inc. Digital-to-analog video encoder with novel equalization
US5811993A (en) * 1996-10-04 1998-09-22 International Business Machines Corporation Supply voltage independent bandgap based reference generator circuit for SOI/bulk CMOS technologies
US7145962B2 (en) * 2000-08-04 2006-12-05 Lg-Nortel Co., Ltd. Predistortion digital linearizer and gain controlling method thereof
JP3638121B2 (ja) * 2000-10-19 2005-04-13 シャープ株式会社 データ信号線駆動回路およびそれを備える画像表示装置
TWI288528B (en) * 2002-06-21 2007-10-11 Realtek Semiconductor Corp Impedance matching circuit
DE10259054B4 (de) * 2002-12-17 2006-10-26 Infineon Technologies Ag Spannungsgeneratoranordnung
US7002352B2 (en) * 2003-06-24 2006-02-21 General Motors Corporation Reference voltage diagnostic suitable for use in an automobile controller and method therefor
TWI249683B (en) * 2003-08-11 2006-02-21 Benq Corp Computer system
JP2005094678A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd ビデオ信号処理装置及びテレビジョン受像装置
JP4143588B2 (ja) * 2003-10-27 2008-09-03 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
US20050177653A1 (en) * 2004-02-06 2005-08-11 Via Technologies, Inc. Apparatus and method for installing a AV system easily and flexibly
JP2005269400A (ja) * 2004-03-19 2005-09-29 Sanyo Electric Co Ltd 比較装置及び方法、その比較方法を利用可能なアナログデジタル変換装置、及びその比較方法に利用可能な判定装置
KR101039451B1 (ko) * 2004-04-30 2011-06-07 텔레전트 시스템즈, 인크. 집적 아날로그 비디오 수신기
US7265792B2 (en) * 2004-07-01 2007-09-04 Xceive Corporation Television receiver for digital and analog television signals
US7142140B2 (en) * 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
US7233365B2 (en) * 2004-09-01 2007-06-19 Maxim Integrated Products, Inc. Digital DC restore methods and apparatus
KR100753151B1 (ko) * 2005-04-22 2007-08-30 삼성전자주식회사 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
TWI260915B (en) * 2005-06-14 2006-08-21 Princeton Technology Corp Video player and electronic system utilizing the same
KR100756041B1 (ko) * 2005-06-27 2007-09-07 삼성전자주식회사 믹서를 이용한 도허티 증폭장치 및 송신기
JP4293206B2 (ja) * 2005-08-10 2009-07-08 ソニー株式会社 ワイヤーハーネス、照明装置、バックライト装置および液晶ディスプレイ装置
US7379004B2 (en) * 2006-01-27 2008-05-27 Hannstar Display Corp. Driving circuit and method for increasing effective bits of source drivers
US20070229439A1 (en) * 2006-03-29 2007-10-04 Fansen Wang Gamma reference voltage generating device and liquid crystal display using the same
TW200810545A (en) * 2006-08-04 2008-02-16 Realtek Semiconductor Corp An analog front end device
TWI332799B (en) * 2006-09-13 2010-11-01 Realtek Semiconductor Corp A video data source system and an analog back end device
TWI355198B (en) * 2006-09-25 2011-12-21 Realtek Semiconductor Corp An analog front end device
TWI342163B (en) * 2006-10-11 2011-05-11 Princeton Technology Corp Av player chip, av system, and related method capable of sharing digital-to-analog converter
KR101361275B1 (ko) * 2007-08-08 2014-02-11 엘지전자 주식회사 디지털 디스플레이의 디지털 아날로그 변환 장치
US8791984B2 (en) * 2007-11-16 2014-07-29 Scallop Imaging, Llc Digital security camera
JP4530033B2 (ja) * 2007-12-06 2010-08-25 ソニー株式会社 受信装置および受信装置における入力切換制御方法
US7924802B2 (en) * 2008-01-23 2011-04-12 Wilinx Corporation Wireless communication systems and methods
AU2009298992B2 (en) * 2008-10-02 2014-11-20 Hochiki Corporation Transmission input circuit
CN201503689U (zh) * 2009-08-21 2010-06-09 鸿富锦精密工业（深圳）有限公司 视频设备
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
TW201123724A (en) * 2009-12-31 2011-07-01 Sunplus Technology Co Ltd Detector for detecting connection of video signal applied to multi-media apparatus
JP2011155541A (ja) * 2010-01-28 2011-08-11 Toshiba Corp 音量調整装置
JP2011228815A (ja) * 2010-04-15 2011-11-10 Tektronix Inc 任意波形発生器の周波数特性補正方法
JP2012076330A (ja) * 2010-09-30 2012-04-19 Toshiba Tec Corp プリンタヘッド
US8957647B2 (en) * 2010-11-19 2015-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for voltage regulation using feedback to active circuit element
US8462036B2 (en) * 2010-12-09 2013-06-11 Qualcomm, Incorporated Digital-to-analog converter with non-uniform resolution
US9391650B2 (en) * 2011-02-11 2016-07-12 Qualcomm Incorporated Front-end RF filters with embedded impedance transformation
CN103502866B (zh) * 2011-04-01 2014-12-31 富士胶片株式会社 摄影装置
CN102752899B (zh) * 2011-04-02 2015-11-25 英飞特电子（杭州）股份有限公司 一种调整led电流的电路
JP5758795B2 (ja) * 2011-12-22 2015-08-05 ルネサスエレクトロニクス株式会社 無線通信装置
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
US9124296B2 (en) * 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8896757B2 (en) * 2012-08-27 2014-11-25 Sony Corporation Delta-sigma A/D converter, limiter circuit and television receiver
US9319101B2 (en) * 2012-09-28 2016-04-19 Siemens Industry, Inc. System and method for ground fault detection in a transformer isolated communication channel of a network device
JP5965290B2 (ja) * 2012-10-31 2016-08-03 ルネサスエレクトロニクス株式会社 アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法
JP2014187838A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路
KR102017726B1 (ko) * 2013-04-11 2019-09-03 에스케이하이닉스 주식회사 멀티 칩 패키지 시스템
CN104284112A (zh) * 2013-07-05 2015-01-14 智原科技股份有限公司 具负载检测装置的视频输出系统及其检测方法
CN103916004B (zh) * 2014-04-22 2017-03-08 成都芯源系统有限公司 一种功率因数校正电路及其控制电路和控制方法
US10008104B2 (en) * 2014-04-25 2018-06-26 Tyco Safety Products Canada Ltd. Security system output interface with overload detection and protection
US9729964B2 (en) * 2014-06-26 2017-08-08 Apple Inc. Audio apparatus having dynamic ground break resistance
FR3047378B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Circuit de fourniture d'un signal video analogique
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004215054A (ja) * 2003-01-07 2004-07-29 Matsushita Electric Ind Co Ltd ビデオ装置
US20050036758A1 (en) * 2003-08-11 2005-02-17 Cheng-Chieh Huang Output circuit and related apparatus and method for electrically detecting whether cable is connected to output port of output circuit
US20100128177A1 (en) * 2008-11-25 2010-05-27 Mediatek Inc. Signal processing units capable of providing plug-in detection
US20120200172A1 (en) * 2011-02-09 2012-08-09 Apple Inc. Audio accessory type detection and connector pin signal assignment

Also Published As

Publication number Publication date
US9813655B2 (en) 2017-11-07
US20170223299A1 (en) 2017-08-03
US10368028B2 (en) 2019-07-30
CN107026997A (zh) 2017-08-08
US20180035069A1 (en) 2018-02-01
CN206061013U (zh) 2017-03-29
FR3047380B1 (fr) 2018-05-18

Similar Documents

Publication Publication Date Title
EP3297118B1 (fr) Procédé et système de gestion de la tension d'alimentation d'un dispositif source usb type c
FR2760163A1 (fr) Appareil de telecommunication muni d'un dispositif de reconnaissance de peripheriques
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
EP2600125A1 (fr) Dispositif de détection de rayonnement à étendue d'illumination améliorée
FR3047380A1 (fr) Detection d'un branchement analogique dans un decodeur video
EP0414328A1 (fr) Amplificateur différentiel à couplage capacitif
EP0194177B1 (fr) Circuit d'interface de ligne d'abonné téléphonique avec mode de veille à puissance réduite
EP2538229B1 (fr) Dispositif de comparaison de phases à double borne de raccordement
CA2039283C (fr) Etage differentiel de sortie d'equipement electronique
FR2745666A1 (fr) Circuit de reglage de gain automatique utilisant un condensateur pour reduire le couplage de bruit numerique
FR2640839A1 (fr) Appareil de reproduction d'image video muni d'un reglage de contraste, et procede de reglage du contraste d'un tel appareil de reproduction
FR2832579A1 (fr) Dispositif de calibrage pour un etage d'entree video
FR2615055A1 (fr) Amplificateur a contre-reaction a plusieurs sorties
EP2658151A1 (fr) Dispositif de communication destiné a relier une installation d'utilisateur à une fibre optique
FR2579045A1 (fr) Transducteur optoelectronique
FR2905211A1 (fr) Procede et dispositif d'adaptation d'impedance de sortie d'un emetteur.
FR3047378A1 (fr) Circuit de fourniture d'un signal video analogique
EP2214397B1 (fr) Circuit d'acquisition comportant un condensateur tampon
FR2563066A1 (fr) Dispositif destine a augmenter la dynamique d'un recepteur optoelectrique integrateur
CH406669A (fr) Appareil indicateur de la valeur de pointe des sollicitations mécaniques dans une partie de machine
FR2755805A1 (fr) Circuit d'amplification comprenant un dispositif de compensation de courant d'entree
EP3114442B1 (fr) Circuit de detection d'un rayonnement lumineux
FR3070797A1 (fr) Circuit de protection contre les hautes tensions pour recepteur usb type c
FR2464604A1 (fr) Circuit de detection de boucle pour systemes telephoniques
FR2977035A1 (fr) Dispositif de comparaison de phases auto alimente

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170804

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20210905