FR3047378A1 - Circuit de fourniture d'un signal video analogique - Google Patents

Circuit de fourniture d'un signal video analogique Download PDF

Info

Publication number
FR3047378A1
FR3047378A1 FR1650733A FR1650733A FR3047378A1 FR 3047378 A1 FR3047378 A1 FR 3047378A1 FR 1650733 A FR1650733 A FR 1650733A FR 1650733 A FR1650733 A FR 1650733A FR 3047378 A1 FR3047378 A1 FR 3047378A1
Authority
FR
France
Prior art keywords
dac
cvbs
analog
digital
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650733A
Other languages
English (en)
Other versions
FR3047378B1 (fr
Inventor
Serge Hembert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Alps SAS filed Critical STMicroelectronics Alps SAS
Priority to FR1650733A priority Critical patent/FR3047378B1/fr
Priority to US15/235,714 priority patent/US10205464B2/en
Priority to CN201620948212.7U priority patent/CN206237553U/zh
Priority to CN201610728883.7A priority patent/CN107027034B/zh
Publication of FR3047378A1 publication Critical patent/FR3047378A1/fr
Application granted granted Critical
Publication of FR3047378B1 publication Critical patent/FR3047378B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

L'invention concerne un circuit (205) de fourniture de signaux vidéo analogiques, comprenant : un premier circuit (204) de fourniture de premier (CVBS_dig) et deuxième (Y_dig) signaux vidéo numériques ; des premier (CVBS_DAC) et deuxième (Y_DAC) convertisseurs numérique-analogique ; et un deuxième circuit (M1, M2, M3, M4) de contrôle configurable pour, dans une première configuration, appliquer simultanément le premier signal vidéo numérique (CVBS_dig) sur l'entrée du premier convertisseur (CVBS DAC) et le deuxième signal vidéo numérique (Y_dig) sur l'entrée du deuxième convertisseur (Y_DAC), et, dans une deuxième configuration, appliquer le premier signal vidéo numérique (CVBS dig) simultanément sur l'entrée du premier convertisseur (CVBS DAC) et sur l'entrée du deuxième convertisseur (Y_DAC).

Description

CIRCUIT DE FOURNITURE D'UN SIGNAL VIDÉO ANALOGIQUE
Domaine
La présente demande concerne le domaine des décodeurs vidéo de façon générale, et vise plus particulièrement des décodeurs adaptés à fournir des signaux vidéo analogiques en vue de leur affichage par des dispositifs d'affichage munis d'entrées vidéo analogiques.
Exposé de l'art antérieur
Un décodeur vidéo est classiquement placé en amont d'un dispositif d'affichage tel qu'un téléviseur, un vidéoprojecteur, un écran d'ordinateur, etc. Le décodeur reçoit un flux vidéo numérique compressé, par exemple en provenance d'internet (ADSL, câble, etc.), d'un disque optique numérique (DVD, Blu-ray, etc.), d'un disque dur, d'un récepteur hertzien numérique, ou de tout autre support de stockage ou de transmission numérique, et convertit ce flux en un signal vidéo adapté au dispositif d'affichage aval. Pour garantir la compatibilité avec des dispositifs d'affichage variés, un décodeur vidéo possède généralement plusieurs interfaces de sortie adaptées à fournir le flux vidéo décodé dans des formats distincts. Dans les installations récentes, la liaison entre le décodeur et le dispositif d'affichage est le plus souvent une liaison numérique, par exemple une liaison HDMI ou une liaison DVI. Toutefois, pour assurer la compatibilité avec des installations plus anciennes et/ou avec certaines applications spécifiques, les décodeurs vidéo sont presque systématiquement équipés, en plus d'une ou plusieurs sorties numériques, d'une ou plusieurs sorties vidéo analogiques, par exemple une sortie au format CVBS (vidéo composite) et/ou une sortie au format YPbPr. On s'intéresse ici plus particulièrement aux circuits de fourniture des signaux vidéo décodés en analogique. Résumé
Un mode de réalisation prévoit un circuit de fourniture de signaux vidéo analogiques, comprenant : un premier circuit de fourniture de premier et deuxième signaux vidéo numériques ; des premier et deuxième convertisseurs numérique-analogique ; et un deuxième circuit de contrôle configurable pour, dans une première configuration, appliquer simultanément le premier signal vidéo numérique sur l'entrée du premier convertisseur et le deuxième signal vidéo numérique sur l'entrée du deuxième convertisseur, et, dans une deuxième configuration, appliquer le premier signal vidéo numérique simultanément sur l'entrée du premier convertisseur et sur l'entrée du deuxième convertisseur.
Selon un mode de réalisation, le deuxième circuit est adapté, dans la première configuration, à appliquer au premier convertisseur un premier signal d'horloge et au deuxième convertisseur un deuxième signal d'horloge distinct du premier signal d'horloge, et, dans la deuxième configuration, à appliquer le premier signal d'horloge aux premier et deuxième convertisseurs.
Selon un mode de réalisation, le circuit de fourniture de signaux vidéo analogiques comprend en outre des troisième et quatrième convertisseurs numérique-analogique, et : le premier circuit est adapté à fournir des troisième et quatrième signaux vidéo numériques ; et le deuxième circuit est adapté, dans la première configuration, à appliquer simultanément le troisième signal vidéo numérique sur l'entrée du troisième convertisseur et le quatrième signal vidéo numérique sur l'entrée du quatrième convertisseur, et, dans la deuxième configuration, à appliquer le premier signal vidéo numérique simultanément sur l'entrée des troisième et quatrième convertisseurs.
Selon un mode de réalisation, le deuxième circuit est adapté, dans la première configuration, à appliquer aux troisième et quatrième convertisseurs le deuxième signal d'horloge, et, dans la deuxième configuration, à appliquer le premier signal d'horloge aux troisième et quatrième convertisseurs.
Selon un mode de réalisation, le deuxième circuit comprend un ou plusieurs multiplexeurs.
Un autre mode de réalisation prévoit un décodeur vidéo comprenant un circuit de fourniture de signaux vidéo analogiques tel que défini ci-dessus.
Selon un mode de réalisation, le circuit de fourniture de signaux vidéo analogiques est programmé dans la première configuration, et les bornes de sorties des premier et deuxième convertisseurs numérique-analogique sont reliées à des bornes de sortie analogique distinctes du décodeur.
Selon un mode de réalisation, le circuit de fourniture de signaux vidéo analogiques est programmé dans la deuxième configuration, et les bornes de sorties des premier et deuxième convertisseurs numérique-analogique sont reliées à une même borne de sortie analogique du décodeur.
Un autre mode de réalisation prévoit un système comportant un décodeur vidéo tel que défini ci-dessus, et un dispositif d'affichage de signaux vidéo comportant une entrée analogique, dans lequel la somme des puissances de sortie desdits convertisseurs numérique-analogique est sensiblement égale à la puissance requise par le dispositif d'affichage sur son entrée analogique.
Brève description des dessins
Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique simplifié d'un exemple d'une installation comportant un décodeur vidéo adapté à fournir des signaux vidéo analogiques ; et la figure 2 est un schéma électrique simplifié d'un exemple d'une installation comportant un mode de réalisation d'un décodeur vidéo adapté à fournir des signaux vidéo analogiques. Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, dans les exemples de décodeurs vidéo des figures 1 et 2, seuls les circuits de fourniture des signaux vidéo analogiques ont été représentés et sont détaillés. Les autres éléments que peut comporter un décodeur vidéo (interfaces d'entrée/sortie numériques, circuits de traitement numérique, mémoires, circuits de gestion des signaux audio, etc.) ne sont pas détaillés, les modes de réalisation décrits étant compatibles avec les composants usuels d'un décodeur vidéo. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intemédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices ou d'un ou plusieurs fils conducteurs, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intemédiaires (résistance, diode, condensateur, etc.). Sauf précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est un schéma électrique simplifié d'un exemple d'une installation comportant un décodeur vidéo adapté à fournir des signaux vidéo analogiques. L'installation de la figure 1 comprend un dispositif d'affichage 101, par exemple un téléviseur (TV), et un décodeur vidéo 103.
Dans cet exemple, le décodeur 103 est adapté à fournir un flux vidéo décodé dans deux formats analogiques distincts, le format CVBS, aussi appelé vidéo composite, et le format YPbPr. Dans le format CVBS, le signal vidéo transite sur un conducteur unique véhiculant à la fois les informations liées à la chrominance et celles liées à la luminance de l'image. Dans le format YPbPr, le signal vidéo transite en parallèle sur trois conducteurs distincts transportant respectivement un signal correspondant à la luminance Y de l'image, un signal correspondant à la différence Pb = Y - B entre la luminance Y et la composante bleue de l'image, et un signal correspondant à la différence Pr = Y - R entre la luminance Y et la composante rouge de l'image. Ainsi, le décodeur 103 comprend quatre bornes de sortie analogiques CVBS_out, Pr_out, Pb_out, et Y_out, fournissant respectivement le signal vidéo analogique au format CVBS, la composante Pr du signal vidéo analogique au format YPbPr, la composante Pb du signal vidéo analogique au format YPbPr, et la composante Y du signal vidéo analogique au format YPbPr. Dans l'exemple représenté, le dispositif d'affichage 101 comprend quatre bornes d'entrée analogiques CVBS_in, Pr_in, Pb_in, et Y_in adaptées à recevoir respectivement le signal vidéo analogique au format CVBS, la composante Pr du signal vidéo analogique au format YPbPr, la composante Pb du signal vidéo analogique au format YPbPr, et la composante Y du signal vidéo analogique au format YPbPr. Pour utiliser la sortie analogique CVBS du décodeur 103, l'utilisateur connecte la borne de sortie CVBS_out du décodeur 103 à la borne d'entrée CVBS_in du dispositif d'affichage 101 au moyen d'un câble non représenté. Pour utiliser la sortie analogique YPbPr du décodeur 103, l'utilisateur connecte les bornes de sortie Y_out, Pb_out et Pr_out du décodeur 103 respectivement aux bornes d'entrée Y_in, Pb_in et Pr_in du dispositif d'affichage 101 au moyen de câbles non représentés. A l'intérieur du décodeur 103, les signaux vidéo aux formats CVBS et YPbPr sont d'abord générés sous forme numérique à partir du flux vidéo compressé, au moyen de circuits de traitement non détaillés. Plus particulièrement, le décodeur 103 inclut un circuit de traitement 104 (non détaillé) fournissant en parallèle, sur quatre voies de transmission de signaux numériques distinctes, un signal numérique CVBS_dig représentatif du signal vidéo analogique CVBS à transmettre, un signal numérique Y_dig représentatif de la composante Y du signal vidéo analogique YPbPr à transmettre, un signal numérique Pb_dig représentatif de la composante Pb du signal vidéo analogique YPbPr à transmettre, et un signal numérique Pr_dig représentatif de la composante Pr du signal vidéo analogique YPbPr à transmettre.
Le décodeur 103 comprend en outre quatre convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, et CVBS_DAC, recevant respectivement sur leurs entrées numériques le signal Y_dig, le signal Pb_dig, le signal Pr_dig et le signal CVBS_dig. La sortie du convertisseur Y_DAC est reliée à une borne Y_ana fournissant un signal analogique représentatif de la composante Y du signal vidéo YPbPr à transmettre. La sortie du convertisseur Pb_DAC est reliée à une borne Pb_ana fournissant un signal analogique représentatif de la composante Pb du signal vidéo YPbPr à transmettre. La sortie du convertisseur Pr_DAC est reliée à une borne Pr_ana fournissant un signal analogique représentatif de la composante Pr du signal vidéo YPbPr à transmettre. La sortie du convertisseur CVBS_DAC est reliée à une borne CVBS_ana fournissant un signal analogique représentatif du signal vidéo CVBS à transmettre. Dans l'exemple représenté, les convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, et CVBS_DAC, sont cadencés par des signaux d'horloge. Du fait des natures différentes des signaux vidéo YPbPr et CVBS, les convertisseurs Y_DAC, Pb_DAC, Pr_DAC dédiés à la fourniture du signal YPbPr ne sont pas cadencés à la même fréquence que le convertisseur CVBS_DAC dédié à la fourniture du signal CVBS. Les convertisseurs Y_DAC, Pb_DAC, Pr_DAC reçoivent un même signal d'horloge YPbPr_clk, et le convertisseur CVBS_DAC reçoit un signal d'horloge CVBS_clk en général distinct du signal YPbPr_clk. Hormis cette différence de cadencement, les convertisseurs Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC peuvent être identiques ou similaires.
Dans l'exemple de la figure 1, les bornes de sortie Y_ana, Pb_ana, Pr_ana et CVBS_ana des convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC ne sont pas directement connectées aux bornes de sortie Y_out, Pb_out, Pr_out et CVBS_out du décodeur 103, mais sont reliées à ces dernières par l'intermédiaire de divers éléments d'adaptation des signaux de sortie des convertisseurs numérique-analogique. Dans l'exemple représenté, chacune des bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana est reliée à la borne de sortie correspondante Y_out, Pb_out, Pr_out, CVBS_out du décodeur 103 par l'intermédiaire d'un amplificateur G, d'une résistance d'adaptation d'impédance R_TV et d'un filtre analogique F. Plus particulièrement, dans l'exemple représenté, chacune des bornes Y_ana, Pb_ana, Pr_ana, CVBS_ana est reliée à l'entrée d'un amplificateur G, et est en outre reliée à un noeud de potentiel de référence GND, par exemple la masse, par l'intermédiaire d'une résistance de charge RL. La sortie de l'amplificateur G est reliée à une première extrémité d'une résistance d'adaptation d'impédance R_TV, la deuxième extrémité de la résistance R_TV étant reliée à la borne de sortie Y_out, Pb_out, Pr_out, CVBS_out correspondante par l'intermédiaire d'un filtre F. L'amplificateur G a pour fonction d'augmenter la puissance du signal analogique fourni par le convertisseur numérique-analogique, qui est généralement trop faible pour être transmise directement au dispositif d'affichage.
La résistance d'adaptation d'impédance R_TV est choisie sensiblement égale à l'impédance de la borne d'entrée correspondante Y_in, Pb_in, Pr_in, CVBS_in du dispositif d'affichage 101, c'est-à-dire de l'ordre de 75 ohms dans la plupart des installations.
Le filtre F, optionnel, permet d'éliminer d'éventuels signaux parasites, liés par exemple à la conversion numérique-analogique.
Le plus souvent, les convertisseurs numérique-analogique d'un décodeur vidéo (les convertisseurs Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC dans l'exemple représenté) sont intégrés sur une même puce semiconductrice 105 (DEC) . La puce 105 peut être une puce de dimensions importantes, mettant en oeuvre non seulement les fonctions de conversion numérique-analogique des signaux vidéo à transmettre, mais aussi d'autres fonctions du décodeur vidéo, par exemple la décompression du flux vidéo numérique d'entrée, la génération des signaux numériques Y_dig, Pb_dig, Pr_dig, CVBS_dig représentatifs des signaux analogiques à transmettre, la gestion des différentes interfaces numériques et analogiques du décodeur, la gestion des signaux audio, etc. Les éléments d'adaptation de sortie G, RL, R_TV, F sont quant à eux généralement externes à la puce 105.
Pour certaines applications, on réalise des décodeurs simplifiés, comportant un nombre de sorties analogiques limité, par exemple une seule sortie analogique de type CVBS. Ceci permet de réduire le coût et l'encombrement du décodeur, par exemple lorsque l'on sait à l'avance que le dispositif d'affichage ne comporte pas d'entrée analogique YPbPr. Toutefois, par souci de simplification et pour réduire les coûts liés à la conception et à la réalisation du circuit 105 de génération des signaux analogiques, on souhaite pouvoir utiliser le même circuit 105 dans des décodeurs présentant à la fois une sortie analogique au format CVBS et une sortie analogique au format YPbPr, et dans des décodeurs présentant uniquement une sortie analogique au format CVBS.
Un objet d'un mode de réalisation est de prévoir un circuit adapté à fournir des signaux vidéo analogiques dans au moins deux formats analogiques distincts, ce circuit pouvant être utilisé soit pour réaliser un décodeur présentant des sorties analogiques dans les deux formats, soit pour réaliser un décodeur simplifié présentant une sortie analogique dans un seul des deux formats.
Un objet d'un mode de réalisation est de prévoir un tel circuit permettant, lorsqu'il est utilisé pour sa deuxième destination (décodeur simplifié), de réaliser un décodeur particulièrement simple et compact, notamment en permettant de réduire le nombre et/ou 1'encombrement et/ou la consommation des éléments d'adaptation de sortie nécessaires à la réalisation du décodeur.
La figure 2 est un schéma électrique simplifié d'un exemple d'une installation comportant un mode de réalisation d'un décodeur vidéo adapté à fournir des signaux vidéo analogiques. L'installation de la figure 2 comprend un dispositif d'affichage 201, par exemple un téléviseur (TV), et un décodeur vidéo 203.
Le décodeur 203 est un décodeur simplifié adapté à fournir le signal vidéo décodé dans un seul format analogique, le format CVBS dans l'exemple représenté. Ainsi, le décodeur 203 comprend une borne de sortie analogique CVBS_out fournissant le signal vidéo analogique au format CVBS, mais ne comporte pas de sortie analogique au format YPbPr. Bien entendu, le décodeur 203 peut en outre être adapté à fournir le signal vidéo décodé dans un ou plusieurs formats numériques (HDMI, DVI, etc.), via des sorties non représentées. A l'intérieur du décodeur 203, des signaux vidéo aux formats CVBS et YPbPr sont générés sous forme numérique à partir du flux vidéo compressé, au moyen de circuits de traitement non détaillés. Plus particulièrement, le décodeur 203 inclut un circuit de traitement 204 (non détaillé) fournissant en parallèle, sur quatre voies de transmission de signaux numériques distinctes, un signal numérique CVBS_dig représentatif du signal vidéo analogique CVBS à transmettre, un signal numérique Y_dig représentatif de la composante Y du signal vidéo YPbPr, un signal numérique Pb_dig représentatif de la composante Pb du signal vidéo YPbPr, et un signal numérique Pr_dig représentatif de la composante Pr du signal vidéo YPbPr.
Le décodeur 203 comprend en outre, comme dans l'exemple de la figure 1, quatre convertisseurs numérique-analogique Y_DAC,
Pb_DAC, Pr_DAC, et CVBS_DAC, par exemple identiques ou similaires. La sortie du convertisseur Y_DAC est reliée à une borne Y ana, la sortie du convertisseur Pb_DAC est reliée à une borne Pb ana, la sortie du convertisseur Pr_DAC est reliée à une borne Pr ana, et la sortie du convertisseur CVBS_DAC est reliée à une borne CVBS_ana.
Le décodeur 203 comprend en outre un circuit de contrôle configurable pour : - dans une première configuration, appliquer simultanément le signal numérique Y_dig sur l'entrée du convertisseur Y_DAC, le signal numérique Pb_dig sur l'entrée du convertisseur Pb_DAC, le signal numérique Pr_dig sur l'entrée du convertisseur Pr_DAC, et le signal numérique CVBS_dig sur l'entrée du convertisseur CVBS_DAC ; et - dans une deuxième configuration, appliquer simultanément le signal numérique CVBS_dig sur les entrées des quatre convertisseurs Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC. A titre d'exemple, le circuit de contrôle comprend : un premier multiplexeur Ml à deux entrées vers une sortie, dont les première et deuxième entrées reçoivent respectivement les signaux de données numériques Y_dig et CVBS_dig et dont la sortie est reliée à l'entrée du convertisseur Y_DAC ; un deuxième multiplexeur M2 à deux entrées vers une sortie, dont les première et deuxième entrées reçoivent respectivement les signaux de données numériques Pb_dig et CVBS_dig et dont la sortie est reliée à l'entrée du convertisseur Pb_DAC ; et un troisième multiplexeur M3 à deux entrées vers une sortie, dont les première et deuxième entrées reçoivent respectivement les signaux de données numériques Pr_dig et CVBS_dig et dont la sortie est reliée à l'entrée du convertisseur Pr_DAC.
Dans l'exemple représenté, les convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, et CVBS_DAC, sont cadencés par des signaux d'horloge, et le circuit de contrôle est en outre adapté à : - dans la première configuration, appliquer un même premier signal d'horloge YPbPr_clk aux convertisseurs Y_DAC, Pb_DAC et Pr_DAC et appliquer un deuxième signal d'horloge CVBS_clk distinct du signal YPbPr_clk sur le convertisseur CVBS_DAC ; et dans la deuxième configuration, appliquer simultanément le signal d'horloge CVBS_clk sur les quatre convertisseurs Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC. A titre d'exemple, le circuit de contrôle comprend en outre un quatrième multiplexeur M4 à deux entrées vers une sortie, dont les première et deuxième entrées reçoivent respectivement les signaux d'horloge numériques YPbPr_clk et CVBS_clk dont la sortie est reliée à un noeud d'application d'un signal d'horloge commun aux convertisseurs Y_DAC, Pb_DAC et Pr_DAC.
Dans cet exemple, l'entrée de données du convertisseur CVBS_DAC reçoit directement (sans multiplexeur interposé) le signal numérique CVBS__dig, et le noeud d'application du signal d'horloge du convertisseur CVBS_DAC reçoit directement (sans multiplexeur interposé) le signal CVBS_clk.
Les multiplexeurs Ml, M2, M3 et M4 sont par exemple commandables simultanément par l'intermédiaire d'un même signal de configuration CONF, par exemple un signal binaire. La première configuration du circuit de contrôle (signaux numériques Y_dig, Pb_dig, Pr_dig et CVBS_dig convertis en signaux analogiques par les convertisseurs Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC respectivement) correspond à un premier état du signal CONF, et la deuxième configuration du circuit de contrôle (signal numérique CVBS_dig converti simultanément en analogique par les quatre convertisseurs Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC) correspond à un deuxième état du signal CONF.
Dans l'exemple de la figure 2, le circuit de contrôle est programmé dans sa deuxième configuration, c'est-à-dire que les quatre convertisseurs numérique-analogique Y_DAC, Pb_DAC,
Pr_DAC et CVBS_DAC convertissent simultanément le même signal vidéo numérique CVBS_dig en un signal analogique. Les bornes de sortie Y_ana, Pb_ana et Pr_ana des convertisseurs Y_DAC, Pb_DAC et Pr_DAC sont toutes les trois connectées à la borne de sortie CVBS_ana du convertisseur CVBS_DAC. Dans l'exemple représenté, la borne de sortie CVBS_ana du circuit de conversion numérique-analogique est reliée à la borne de sortie CVBS_out du décodeur 203 par l'intermédiaire d'un filtre F. Le filtre F permet d'éliminer d'éventuels signaux parasites, liés par exemple à la conversion numérique-analogique. Le filtre F peut toutefois être omis, la borne CVBS_ana pouvant alors être connectée directement à la borne CVBS_out. La borne CVBS_ana est en outre reliée à un noeud de potentiel de référence GND, par exemple la masse, par l'intermédiaire d'une résistance d'adaptation d'impédance R_TV. La résistance d'adaptation d'impédance R__TV est choisie sensiblement égale à l'impédance de la borne d'entrée correspondante CVBS_in du dispositif d'affichage 201, c'est-à-dire de l'ordre de 75 ohms dans la plupart des installations.
Comme cela apparaît sur la figure 2, le décodeur 203 ne comporte pas d'amplificateur entre la borne CVBS_ana du circuit de conversion numérique-analogique et la borne de sortie CVBS_out du décodeur. En effet, dans l'exemple de la figure 2, les convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC contribuent tous les quatre, en parallèle, à la fourniture d'un signal analogique de sortie sur la borne CVBS_ana. Il en résulte que, à dimensionnements identiques des convertisseurs numérique-analogique, la puissance du signal analogique fourni sur la borne de sortie CVBS_ana dans l'exemple de la figure 2 est environ quatre fois plus importante que dans l'exemple de la figure 1. Ceci permet de réduire, voire de supprimer totalement, les besoins d'amplification du signal de sortie du circuit de conversion numérique-analogique.
Pour réaliser un décodeur comportant une sortie analogique au format CVBS et une sortie analogique au format YPbPr, le circuit de contrôle peut être programmé dans sa première configuration, c'est-à-dire pour que les quatre convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC convertissent respectivement les quatre signaux numériques Y_dig, Pb_dig, Pr_dig et CVBS_dig en quatre signaux analogiques distincts. Dans ce cas, les bornes de sortie Y_ana, Pb_ana, Pr_ana et CVBS_ana ne sont pas connectées, mais sont reliées respectivement aux bornes de sortie Y_out, Pb_out, Pr__out et CVBS_out du décodeur par l'intermédiaire d'éléments d'adaptation, de façon similaire ou identique à ce qui a été décrit en relation avec la figure 1.
Les convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC et CVBS_DAC, ainsi que les multiplexeurs Ml, M2, M3 et M4, peuvent être intégrés dans une même puce semiconductrice 205 (DEC). Le signal de configuration CONF peut être stocké dans une mémoire de configuration du décodeur 203, par exemple intégrée à la puce 205. La puce 205 peut en outre comprendre d'autres circuits mettant en oeuvre d'autres fonctions du décodeur, par exemple la décompression du flux vidéo numérique d'entrée, la génération des signaux numériques Y_dig, Pb_dig, Pr_dig, CVBS_dig représentatifs des signaux analogiques aux formats CVBS et YPbPr, la gestion des différentes interfaces numériques et analogiques du décodeur, la gestion des signaux audio, etc.
Un avantage du circuit 205 de fourniture de signaux vidéo analogiques décrit en relation avec la figure 2 est qu'il peut être utilisé soit pour réaliser un décodeur présentant des sorties analogiques dans les deux formats CVBS et YPbPr, soit pour réaliser un décodeur simplifié présentant une sortie analogique dans le seul format CVBS.
Un autre avantage est que lorsqu'il est utilisé pour sa deuxième destination (décodeur à une seule sortie analogique), ce circuit permet de réaliser un décodeur particulièrement simple et compact, dans la mesure où il fournit un signal analogique de puissance relativement élevée, ce qui réduit voire supprime le besoin d'amplifier le signal de sortie du circuit de conversion numérique-analogique.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas au seul exemple susmentionné dans lequel les deux formats vidéo considérés sont le format YPbPr et le format CVBS. Plus généralement, les modes de réalisation décrits peuvent être adaptés à d'autres formats vidéo analogiques, par exemple le format RGB, le format YUV, etc. En outre, le nombre de formats vidéo analogiques que peut fournir le circuit 205 dans sa première configuration peut être supérieur à deux, et le nombre de formats vidéo analogiques que peut fournir le circuit 205 dans sa deuxième configuration peut être supérieur à un. De plus, le nombre de composantes de chaque format vidéo analogique peut être différent de ce qui a été décrit dans les exemples susmentionnés.
On remarquera que dans l'exemple de la figure 1, la puissance de sortie des convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC peut être choisie indépendamment de la puissance requise par le dispositif d'affichage 101, les charges de sortie (résistances RL dans l'exemple de la figure 1) et le gain de l'amplificateur G pouvant être ajustées pour fournir la puissance requise au dispositif d'affichage 101. Dans l'exemple de la figure 2, les puissances de sortie des convertisseurs numérique-analogique Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC sont de préférence choisies de façon que la somme des puissances de sortie des convertisseurs Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC soit sensiblement égale à la puissance requise par le dispositif d'affichage 201, de façon à pouvoir se passer totalement d'un amplificateur lorsque le circuit 205 est utilisé dans un décodeur simplifié à sortie analogique unique. Cette contrainte sur la puissance de sortie des convertisseurs Y_DAC, Pb_DAC, Pr_DAC, CVBS_DAC reste cependant compatible avec la réalisation d'un décodeur classique du type décrit en relation avec la figure 1.

Claims (9)

  1. REVENDICATIONS
    1. Circuit (205) de fourniture de signaux vidéo analogiques, comprenant : un premier circuit (204) de fourniture de premier (CVBS_dig) et deuxième (Y_dig) signaux vidéo numériques ; des premier (CVBS_DAC) et deuxième (Y_DAC) convertisseurs numérique-analogique ; et un deuxième circuit (Ml, M2, M3, M4) de contrôle configurable pour, dans une première configuration, appliquer simultanément le premier signal vidéo numérique (CVBS_dig) sur l'entrée du premier convertisseur (CVBS_DAC) et le deuxième signal vidéo numérique (Y_dig) sur l'entrée du deuxième convertisseur (Y_DAC), et, dans une deuxième configuration, appliquer le premier signal vidéo numérique (CVBS_dig) simultanément sur l'entrée du premier convertisseur (CVBS_DAC) et sur l'entrée du deuxième convertisseur (Y_DAC).
  2. 2. Circuit (205) selon la revendication 1, dans lequel le deuxième circuit (Ml, M2, M3, M4) est adapté, dans la première configuration, à appliquer au premier convertisseur (CVBS_DAC) un premier signal d'horloge (CVBS_clk) et au deuxième convertisseur (Y_DAC) un deuxième signal d'horloge (YPbPr_clk) distinct du premier signal d'horloge, et, dans la deuxième configuration, à appliquer le premier signal d'horloge (CVBS_clk) aux premier (CVBS_DAC) et deuxième (Y_DAC) convertisseurs.
  3. 3. Circuit (205) selon la revendication 1 ou 2, comportant en outre des troisième (Pb_DAC) et quatrième (Pr_DAC) convertisseurs numérique-analogique, dans lequel : le premier circuit est adapté à fournir des troisième (Pb_dig) et quatrième (Pr_dig) signaux vidéo numériques ; et le deuxième circuit (Ml, M2, M3, M4) est adapté, dans la première configuration, à appliquer simultanément le troisième signal vidéo numérique (Pb_dig) sur l'entrée du troisième convertisseur (Pb_DAC) et le quatrième signal vidéo numérique (Pr_dig) sur l'entrée du quatrième convertisseur (Pr_DAC), et, dans la deuxième configuration, à appliquer le premier signal vidéo numérique (CVBS_dig) simultanément sur l'entrée des troisième (Pb_DAC) et quatrième (Pr_DAC) convertisseurs.
  4. 4. Circuit (205) selon la revendication 3, dans lequel le deuxième circuit (Ml, M2, M3, M4) est adapté, dans la première configuration, à appliquer aux troisième (Pb_DAC) et quatrième (Pr_DAC) convertisseurs le deuxième signal d'horloge (YPbPr_clk), et, dans la deuxième configuration, à appliquer le premier signal d'horloge (CVBS_clk) aux troisième (Pb_DAC) et quatrième (Pr_DAC) convertisseurs.
  5. 5. Circuit (205) selon l'une quelconque des revendications 1 à 3, dans lequel le deuxième circuit (Ml, M2, M3, M4) comprend un ou plusieurs multiplexeurs.
  6. 6. Décodeur vidéo (203) comprenant un circuit (205) de fourniture de signaux vidéo analogiques selon l'une quelconque des revendications 1 à 5.
  7. 7. Décodeur (203) selon la revendication 6, dans lequel : le circuit (205) de fourniture de signaux vidéo analogiques est programmé dans la première configuration ; et les bornes de sorties (CVBS_ana, Y_ana) des premier (CVBS_DAC) et deuxième (Y_DAC) convertisseurs numérique- analogique sont reliées à des bornes de sortie analogique (CVBS_out, Y_out) distinctes du décodeur.
  8. 8. Décodeur (203) selon la revendication 6, dans lequel : le circuit (205) de fourniture de signaux vidéo analogiques est programmé dans la deuxième configuration ; et les bornes de sorties (CVBS_ana, Y_ana) des premier (CVBS_DAC) et deuxième (Y_DAC) convertisseurs numérique- analogique sont reliées à une même borne de sortie analogique (CVBS_out) du décodeur.
  9. 9. Système comportant : un décodeur vidéo (203) selon l'une quelconque des revendications 6 à 8 ; et un dispositif d'affichage (201) de signaux vidéo comportant une entrée analogique, dans lequel la somme des puissances de sortie desdits convertisseurs numérique-analogique est sensiblement égale à la puissance requise par le dispositif d'affichage (201) sur son entrée analogique.
FR1650733A 2016-01-29 2016-01-29 Circuit de fourniture d'un signal video analogique Expired - Fee Related FR3047378B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1650733A FR3047378B1 (fr) 2016-01-29 2016-01-29 Circuit de fourniture d'un signal video analogique
US15/235,714 US10205464B2 (en) 2016-01-29 2016-08-12 Analog video signal supply circuit
CN201620948212.7U CN206237553U (zh) 2016-01-29 2016-08-25 模拟视频信号提供电路、视频解码器和系统
CN201610728883.7A CN107027034B (zh) 2016-01-29 2016-08-25 模拟视频信号提供电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650733 2016-01-29
FR1650733A FR3047378B1 (fr) 2016-01-29 2016-01-29 Circuit de fourniture d'un signal video analogique

Publications (2)

Publication Number Publication Date
FR3047378A1 true FR3047378A1 (fr) 2017-08-04
FR3047378B1 FR3047378B1 (fr) 2018-05-18

Family

ID=55451477

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650733A Expired - Fee Related FR3047378B1 (fr) 2016-01-29 2016-01-29 Circuit de fourniture d'un signal video analogique

Country Status (3)

Country Link
US (1) US10205464B2 (fr)
CN (2) CN107027034B (fr)
FR (1) FR3047378B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052864A1 (en) * 2000-04-27 2001-12-20 Atsushi Shimizu Method of interleaving with redundancy, and A/D converter, D/A converter and track-hold circuit using such method
US6518970B1 (en) * 2000-04-20 2003-02-11 Ati International Srl Graphics processing device with integrated programmable synchronization signal generation
US20080030584A1 (en) * 2006-08-04 2008-02-07 Realtek Semiconductor Corp. Image processing system
US20130113994A1 (en) * 2011-06-17 2013-05-09 Huawei Device Co., Ltd. Method and Apparatus for Determining Type of Video Signal to be Output
CN203632782U (zh) * 2013-10-31 2014-06-04 深圳市朗驰欣创科技有限公司 一种画面拼接装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999406A (en) * 1995-02-23 1999-12-07 Avid Technology, Inc. Dockable electronic equipment container
JP2001095005A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd クロック発生回路
JP2001211463A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 映像信号処理装置
US6507296B1 (en) * 2001-08-14 2003-01-14 Xilinx, Inc. Current source calibration circuit
US20040218269A1 (en) * 2002-01-14 2004-11-04 Divelbiss Adam W. General purpose stereoscopic 3D format conversion system and method
TW591593B (en) * 2003-05-15 2004-06-11 Au Optronics Corp Digital data driver and LCD
JP2005017817A (ja) * 2003-06-27 2005-01-20 Pioneer Electronic Corp 映像信号供給装置と映像表示端末装置及び当該装置における信号入力端子選択方法
JP4317851B2 (ja) * 2003-08-11 2009-08-19 パナソニック株式会社 テレビジョン受像機、及び外部機器
CN100520429C (zh) * 2003-09-01 2009-07-29 Nxp股份有限公司 具有特征计算的集成电路
JP3882830B2 (ja) * 2004-06-24 2007-02-21 ソニー株式会社 信号処理装置、信号処理方法
CN100411422C (zh) * 2004-09-13 2008-08-13 威盛电子股份有限公司 影像系统输出入调整装置及方法
CN101116112B (zh) * 2005-01-04 2010-12-29 新世代株式会社 绘制装置及绘制方法
JP4661324B2 (ja) * 2005-04-26 2011-03-30 日本電気株式会社 デジタルアナログ回路とデータドライバ及び表示装置
US20070052733A1 (en) * 2005-09-07 2007-03-08 Seiko Epson Corporation Image display device and projector
US8319894B2 (en) * 2006-02-09 2012-11-27 Canon Kabushiki Kaisha Display apparatus capable of discriminating the type of input signal from different signals
US20080062328A1 (en) * 2006-09-11 2008-03-13 Brett Bilbrey Signal format selection based on physical connections
TWI355198B (en) * 2006-09-25 2011-12-21 Realtek Semiconductor Corp An analog front end device
CN101170634A (zh) * 2006-10-23 2008-04-30 普诚科技股份有限公司 共享数字模拟转换器的影音播放芯片、系统及其相关方法
US8324909B2 (en) * 2007-07-06 2012-12-04 Apple Inc. Video signal analyzer
JP2009021745A (ja) * 2007-07-11 2009-01-29 Sharp Corp 受信機及びそれを備える受信システム
US9402062B2 (en) * 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof
JP4530033B2 (ja) * 2007-12-06 2010-08-25 ソニー株式会社 受信装置および受信装置における入力切換制御方法
JP5125998B2 (ja) * 2008-07-30 2013-01-23 株式会社Ｊｖｃケンウッド 投射型表示装置及び画像表示方法
JP4682231B2 (ja) * 2008-08-01 2011-05-11 株式会社沖データ 光プリントヘッドおよび画像形成装置
TW201123724A (en) * 2009-12-31 2011-07-01 Sunplus Technology Co Ltd Detector for detecting connection of video signal applied to multi-media apparatus
US9516372B2 (en) * 2010-12-10 2016-12-06 Lattice Semiconductor Corporation Multimedia I/O system architecture for advanced digital television
US8571137B2 (en) * 2011-01-14 2013-10-29 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US9071169B2 (en) * 2011-02-18 2015-06-30 Ge Hybrid Technologies, Llc Programmable gate controller system and method
US8638168B1 (en) * 2011-07-14 2014-01-28 Marvell International Ltd. Digital power amplifier
JP2013026647A (ja) * 2011-07-15 2013-02-04 Sony Corp 増幅器、液晶表示用駆動回路、及び液晶表示装置
TWI478512B (zh) * 2012-02-21 2015-03-21 Realtek Semiconductor Corp 用於通信裝置的信號放大模組
KR101963387B1 (ko) * 2012-12-28 2019-03-28 엘지디스플레이 주식회사 액정표시장치
JP5882539B2 (ja) * 2013-08-21 2016-03-09 旭化成エレクトロニクス株式会社 Ｄ／ａ変換器及びｄ／ａ変換器の制御方法
CN106160725B (zh) * 2015-04-10 2019-08-23 扬智科技股份有限公司 输出电路与侦测负载是否连接于对应于输出电路的连接端口的方法
KR102350392B1 (ko) * 2015-04-30 2022-01-17 엘지디스플레이 주식회사 표시장치
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518970B1 (en) * 2000-04-20 2003-02-11 Ati International Srl Graphics processing device with integrated programmable synchronization signal generation
US20010052864A1 (en) * 2000-04-27 2001-12-20 Atsushi Shimizu Method of interleaving with redundancy, and A/D converter, D/A converter and track-hold circuit using such method
US20080030584A1 (en) * 2006-08-04 2008-02-07 Realtek Semiconductor Corp. Image processing system
US20130113994A1 (en) * 2011-06-17 2013-05-09 Huawei Device Co., Ltd. Method and Apparatus for Determining Type of Video Signal to be Output
CN203632782U (zh) * 2013-10-31 2014-06-04 深圳市朗驰欣创科技有限公司 一种画面拼接装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MALINIAK D: "COLOR PALETTE D-A CONVERTERS PAINT A BRIGHT VIDEO PICTURE", ELECTRONIC DESIGN, PENTON MEDIA, CLEVELAND, OH, US, vol. 35, no. 26, SPECIAL ISS, 1 November 1987 (1987-11-01), pages 81 - 84,86/87, XP000003735, ISSN: 0013-4872 *

Also Published As

Publication number Publication date
CN107027034A (zh) 2017-08-08
US10205464B2 (en) 2019-02-12
CN206237553U (zh) 2017-06-09
FR3047378B1 (fr) 2018-05-18
US20170222656A1 (en) 2017-08-03
CN107027034B (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
EP1713177A1 (fr) Amplificateur differentiel à gain variable
FR2962273A1 (fr) Convertisseur analogique-numerique sigma-delta muni d'un circuit de test
FR3070774A1 (fr) Procede de compensation de chute de tension sur un cable usb type c, et circuit correspondant
EP0194177B1 (fr) Circuit d'interface de ligne d'abonné téléphonique avec mode de veille à puissance réduite
FR3047378A1 (fr) Circuit de fourniture d'un signal video analogique
EP0913931B1 (fr) Amplificateur à fort gain ayant une dynamique de sortie limitée
EP0517599B1 (fr) Circuit amplificateur large bande à contrôle automatique de gain et de tension de décalage
EP3629573B1 (fr) Capteur d'images rapide a regroupement de pixels
FR3047380A1 (fr) Detection d'un branchement analogique dans un decodeur video
FR2793970A1 (fr) Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant
EP0477100A1 (fr) Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide
EP0318379A1 (fr) Amplificateur linéaire hyperfréquence à très large bande passante
EP1313309A1 (fr) Dispositif de calibrage pour un étage d'entrée vidéo
FR2656484A1 (fr) Dispositif de correction de gamma des signaux video destines a un ecran de visualisation et recepteur de television comportant un ecran recevant des signaux d'un tel dispositif.
EP0998031A1 (fr) Amplificateur de courant à faible impédance d'entrée
FR2712413A1 (fr) Procédé et appareil pour intégrer une pluralité de signaux d'entrée.
FR2843250A1 (fr) Convertisseur numerique-analogique comprenant des moyens pour ameliorer la linearite de conversion.
EP0109106A1 (fr) Circuit convertisseur de niveaux de signaux entre une logique de type saturée et une logique de type non saturée
FR2619972A1 (fr) Etage amplificateur differentiel et configurations de circuits utilisant un tel etage
FR2481541A1 (fr) Amplificateur a gain regle et a contre-reaction d'emetteur variable
EP0273803B1 (fr) Convertisseur numérique-analogique pour circuit de génération d'images vidéo
EP0809397B1 (fr) Camera vidéo numérique à débit sensiblement constant et système de transmission utilisant une telle camera
EP0886382A1 (fr) Convertisseur analogique/numérique.
FR2755805A1 (fr) Circuit d'amplification comprenant un dispositif de compensation de courant d'entree
EP4272428A1 (fr) Capteur d'image numérique utilisant un quantificateur basé sur un comparateur à entrée unique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170804

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20210905