FR3038775A1 - Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi - Google Patents
Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi Download PDFInfo
- Publication number
- FR3038775A1 FR3038775A1 FR1556515A FR1556515A FR3038775A1 FR 3038775 A1 FR3038775 A1 FR 3038775A1 FR 1556515 A FR1556515 A FR 1556515A FR 1556515 A FR1556515 A FR 1556515A FR 3038775 A1 FR3038775 A1 FR 3038775A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- contact
- source
- mos transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 239000002689 soil Substances 0.000 title description 2
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 101150071172 PCS2 gene Proteins 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 101100028908 Lotus japonicus PCS3 gene Proteins 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 101150003196 PCS1 gene Proteins 0.000 description 4
- 101100493726 Phalaenopsis sp. BIBSY212 gene Proteins 0.000 description 4
- 101100030895 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPT4 gene Proteins 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 101150017059 pcd1 gene Proteins 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Pour réaliser au moins une prise de contact substrat (BC1) pour un transistor MOS (TR1) réalisé dans et sur une zone active (5) d'un substrat de type silicium sur isolant (SOI), on réalise dans ladite zone active (5) au moins un deuxième transistor MOS (TR2) exempt de jonction PN possédant au moins une prise de contact (PCD2, PCS2) sur au moins l'une de ses régions de source (S1) ou de drain (S2). Cette prise de contact source et/ou drain forme ladite au moins une prise de contact substrat (BC1).
Description
PRISE DE CONTACT SUBSTRAT POUR UN TRANSISTOR MOS DANS UN SUBSTRAT SOI, EN PARTICULIER FDSOI
Des modes de réalisation de l’invention concernent les circuits intégrés et plus particulièrement les transistors MOS à fonctionnement hybride réalisés sur des substrats de type silicium sur isolant, communément désignés par l’homme du métier sous l’acronyme anglo-saxon « SOI » (« Silicon On Insulator »), en particulier un substrat du type silicium totalement déserté sur isolant, connu par l’homme du métier sous l’acronyme anglo-saxon « FDSOI » (« Fully Depleted Silicon On Insulator »).
On connaît des transistors MOS à fonctionnement hybride, qui sont intéressants notamment pour des applications de protection contre les décharges électrostatiques (ESD). L’homme du métier pourra par exemple se référer à la demande PCT/EP2011/050740 qui décrit ce type de transistor.
Ces transistors sont réalisés sur des substrats massifs. Or des simulations électriques ont montrées ( Article de Ph. Galy et autres intitulé « BIMOS transistor in thin Silicon film and new solutions for ESD protection in FDSOI UTBB CMOS technology », EUROSOI-ULIS 2015, 26-28 janvier 2015, Bologne, Italie », qu’il y aurait des avantages d’un point de vue électrique à réaliser ces transistors à fonctionnement hybride sur un substrat de type FDSOI pour une application de protection ESD.
Cependant la très faible épaisseur du film semi-conducteur (Typiquement de l’ordre de 7 nm) ne permet pas de réaliser directement une prise de contact au niveau d’un substrat FDSOI pour ce type de transistor.
Selon un mode de réalisation, il est proposé de réaliser de façon simple, un transistor sur un substrat de type FDSOI, dans lequel on a réalisé une prise de contact substrat.
Ainsi selon un aspect il est proposé un procédé de réalisation d’au moins une prise de contact substrat pour un transistor MOS, par exemple un transistor NMOS, réalisé dans et sur une zone active d’un substrat de type silicium sur isolant (SOI), en particulier du type silicium totalement déserté sur isolant (FDSOI), comprenant une réalisation dans ladite zone active d’au moins un deuxième transistor MOS, par exemple un transistor PMOS, exempt de jonction PN possédant au moins une prise de contact sur au moins l’une de ses régions de source ou de drain, cette prise de contact source et/ou drain formant ladite au moins une prise de contact substrat.
Ainsi on utilise un transistor exempt de jonction non pas fonctionnellement en tant que transistor mais en tant qu’élément de connexion permettant d’utiliser la région de source et/ ou de drain comme prise substrat.
En effet, les inventeurs ont observé que lors de la polarisation du drain ou de la source du deuxième transistor, et malgré la résistance élevée du silicium intrinsèque, il circule un courant faible mais suffisant pour permettre une polarisation de substrat du premier transistor.
Et ceci est aisément réalisable de par une réalisation conjointe des deux transistors MOS sur la même zone active en utilisant un procédé CMOS classique, et tout particulièrement intéressant dans la technologie FDSOI car on utilise avantageusement les régions de source et de drain surélevées (la surélévation étant inhérente au procédé de fabrication) du transistor sans jonction pour prendre aisément un contact sur l’une au moins de ces zones de source ou de drain de façon à réaliser une prise de contact substrat sans risque de détérioration du film semi-conducteur du substrat FDSOI.
Le procédé peut comprendre en outre une réalisation dans la zone active d’au moins un troisième transistor MOS exempt de jonction PN, le premier transistor MOS étant encadré par le deuxième et le troisième transistor MOS, le troisième transistor MOS comprenant au moins une prise de contact sur au moins l’une de ses région de source ou de drain, cette prise de contact de source ou de drain formant une deuxième prise de contact de substrat pour le transistor NMOS, les région de grilles isolées des trois transistor MOS étant avantageusement réalisées au sein de la même ligne de matériau de grille.
Selon un autre aspect, il est proposé un dispositif électronique intégré, comprenant - un film semi-conducteur intrinsèque au dessus d’une couche isolante enterrée, elle-même située au dessus d’un substrat porteur, une région isolante délimitant une zone active au sein du film semi-conducteur, - un premier transistor MOS, situé dans et sur une première partie de la zone active (comportant typiquement des jonctions PN entre les régions de source/drain et la région de canal, une région de grille isolée au-dessus de la région de canal, une prise de contact de source, une prise de contact de drain, et une prise de contact de grille) et - au moins un élément de connexion situé dans et sur une deuxième partie de la zone active, structurellement analogue à un deuxième transistor MOS, exempt de jonctions PN entre ses régions de source/ drain et sa région de canal (possédant typiquement une région de grille isolée au-dessus de sa région de canal), au moins une prise de contact de source ou de drain formant au moins une prise de contact de substrat pour le premier transistor.
Avantageusement, les régions de grilles des deux transistors sont reliées et incorporées au sein d’une même ligne de matériau de grille.
Le deuxième transistor comporte en outre une prise de contact de source et une prise de contact de drain mutuellement électriquement reliées par une liaison électriquement conductrice.
Selon un mode de réalisation, le dispositif peut comprendre un deuxième élément de connexion, structurellement analogue au premier élément de connexion et donc à un troisième transistor MOS exempt de jonction PN entre ses régions de source/drain et sa région de canal, situé dans et sur une troisième partie de la zone active, la première partie de la zone active étant située entre les deuxième et troisième parties, au moins une prise de contact de source ou de drain du troisième transistor MOS formant une deuxième prise de contact substrat pour le premier transistor MOS.
Avantageusement, les régions de grilles des trois transistors sont reliées et incorporées au sein d’une même ligne de matériau de grille.
Le troisième transistor comprend en outre une prise de contact de source et une prise de contact de drain mutuellement électriquement reliées par une liaison électriquement conductrice.
Le dispositif comporte également, au sein du substrat porteur, un unique caisson semi-conducteur situé sous ladite zone active et une prise de caisson destinée à polariser ledit caisson.
Avantageusement le film de silicium est de type P intrinsèque, le premier transistor est un transistor NMOS, et le ou les autres transistors sont des transistors PMOS. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels : - Les figures 1 à 8 représentent schématiquement des modes de mise en œuvre et de réalisation selon l’invention.
La figure 1 illustre une vue de dessus d’un dispositif intégré DIS selon un mode de réalisation de l’invention, pour lequel les figures 2 et 3 sont des vues en coupe selon les lignes II-II et III-III de la figure 1.
Le dispositif DIS comprend un substrat de type FDSOI, qui comporte un film semi-conducteur 1 au dessus d’une couche isolante enterrée 2 (« BOX », Burried OXied selon la dénomination anglo-saxonne), elle-même située au dessus d’un substrat porteur comprenant un caisson semi-conducteur 3.
Le caisson 3 est ici de type P et comprend une zone supérieure (en contact avec le BOX) de type P+ qui permet de polariser le dispositif par la face arrière.
Une région isolante 4 de type tranchée peu profonde (« STI », Shallow Trench Isolation selon l’appellation anglo-saxonne) délimite une zone active 5 dans le film semi-conducteur 1.
Le film semi-conducteur 1 comprend un matériau semi-conducteur totalement déserté qui en pratique est un matériau, intrinsèque, par exemple du silicium intrinsèque de type P, c'est-à-dire très faiblement dopé (1015 atomes.cm'3).
On a réalisé dans une première partie PI du dispositif un premier transistor MOS TRI, par exemple un transistor NMOS.
Ce premier transistor TRI comprend des régions semi-conductrices de source SI et de drain Dl, dopée de type N+, une région de canal 80 et une région de grille isolée Gl.
La référence B1 désigne le substrat (« Bulk ») du transistor TRI.
Selon une réalisation classique dans les substrats de type FDSOI, les régions de drain Dl et de source SI sont réalisées de façon surélevées par reprise d’épitaxie, mais cette surélévation n’a pas été représentée sur les figures à des fins de simplification.
Des zones de siliciuration PCG1, PCD1, et PCS1, sont dans cet exemple réalisées respectivement sur les régions de grille Gl, de drain Dl et de source SI, et forment respectivement des prises de contact de grille, drain et sources.
Dans une deuxième partie P2 du film semi-conducteur 1, on a réalisé un deuxième transistor MOS TR2, par exemple un transistor de type PMOS.
Il comporte des régions semi-conductrices de drain D2 et de source S2 dopée de type P+, une région de canal, et une région de grille isolée G2.
La référence B2 désigne le substrat du transistor TR2. Les substrats B1 et B2 sont donc électriquement reliés car formés au sein de la même zone active 5.
Des zones de siliciuration PCD2 et PCS2, sont réalisées respectivement sur les régions de drain D2 et de source S2 et forment respectivement des prises de contact de drain et de source.
Les régions de grille G1 et G2 des deux transistors TRI et TR2 sont réalisées dans une même ligne de matériau de grille. Elles sont donc ici électriquement connectées et la prise PCG1 est commune aux grilles G1 et G2.
Le film semi-conducteur 1 étant de type P intrinsèque, le deuxième transistor TR2 est exempt de jonction PN. Par conséquent, la polarisation de l’une de ses régions de source S2 ou de drain D2 permet de polariser le substrat B2 et donc le substrat B1 du premier transistor TRI.
Dans cet exemple, une liaison électrique 9 formée par des vias et une métallisation relie les régions de source S2 et de drain D2 du transistor TR2.
Le dispositif DIS comprend donc un transistor TRI sur un substrat de type FDSOI comprenant une prise de substrat (ici PCS1 et PCD1) réalisée par l’intermédiaire du deuxième transistor TR2. Le deuxième transistor TR2 n’est donc pas utilisé comme tel, mais sert simplement d’élément de connexion pour la polarisation du substrat Bl.
Le dispositif DIS comprend en outre une prise de contact BG permettant de polariser les caissons 3. Etant donné que les caissons 3 des deux transistors TRI et TR2 sont communs, le contact BG permet de polariser à la fois la face arrière du premier transistor TRI et celle du deuxième transistor TR2.
Une représentation schématique du dispositif DIS d’un point de vue électrique est illustrée à la figure 4.
Il y est représenté le transistor TRI, comprenant ses régions de drain Dl, de source SI et de grille Gl, les prises de contact PCG1, PCD1, PCS1, et le deuxième transistor TR2 avec ses régions de drain D2, de source S2 et de grille G2, et les prises de contact PCG1, PCD2, PCS2 les deux dernières formant une prise de contact substrat BC1.
Deux condensateurs Cl et C2 représentent schématiquement les condensateurs formés sous chacun des transistors TRI et TR2 par le film semi-conducteur 1, la couche isolante 2, et le caisson 3. Etant donné que dans ce mode de réalisation les caissons des deux transistors TRI et TR2 sont reliés, les condensateurs Cl et C2 sont représentés comme connectés au même contact de grille arrière BG.
De la même manière, étant donné que les grilles G1 et G2 sont réalisées dans la même ligne de matériau de grille, elles sont représentées comme connectées à la même prise de contact de grille PCG1.
Il aurait été possible de réaliser deux grilles indépendantes pour par exemple polariser la grille du deuxième transistor TR2 indépendamment de celle du premier transistor TRI. Il serait ainsi possible, en jouant sur la valeur de tension de polarisation de la grille G2 du deuxième transistor TR2, de moduler la résistance d’accès du premier transistor TRI sans en impacter le fonctionnement.
Cependant la réalisation des deux grilles G1 et G2 dans une même ligne de matériau de grille est avantageuse du point de vue du procédé de réalisation.
Les régions de source et de drain du deuxième transistor TR2 sont ici reliées à la même prise de substrat BC1 par la métallisation 9. Bien que cette connexion ne soit pas indispensable, elle permet de polariser à la fois la région de source S2 et la région de drain D2 et donc d’obtenir un courant de polarisation du substrat B1 plus important.
Fonctionnellement, le dispositif peut être considéré (figure 5) comme un unique transistor TR, ayant une prise de contact de grille avant PCG1, une prise de contact de grille arrière BG, une prise de contact drain PCD1, une prise de contact source PCS1 et une prise de contact substrat BC1.
Un tel dispositif permet d’obtenir un gain en courant très important (de l’ordre de 105).
En fonction de la manière dont on va polariser le transistor TR, on peut obtenir des modes de fonctionnement différents, notamment un fonctionnement en transistor MOS, en transistor bipolaire, ou un fonctionnement hybride tel que celui décrit dans la demande PCT/EP2011/050740.
La figure 6 illustre un dispositif selon un mode de réalisation de l’invention analogue à celui décrit à la figure 3 qui comporte en outre une troisième partie P3 contenant un troisième transistor PMOS TR3, ayant une structure analogue au deuxième transistor TR2, et se comportant comme un deuxième élément de connexion pour la polarisation du substrat B1 du transistor TRI.
Le deuxième et le troisième transistors TR2 et TR3 sont situés chacun de part et d’autre du premier transistor TRI.
Le fait de rajouter ce troisième transistor TR3 permet de polariser de manière plus efficace le substrat B1 du transistor TRI, et d’obtenir un mode de fonctionnement supplémentaire du transistor, qui sera décrit ci-après.
Le transistor TR3 étant dépourvu de jonction PN entre ses régions de source/ drain et sa région de canal, la polarisation de l’une de ses régions de source S3 ou de drain D3 permet de polariser son substrat et donc le substrat du premier transistor TRI.
De plus, les caissons du premier transistor TRI et du troisième transistor TR3 étant identiques et électriquement connectés, le contact BG permet de polariser à la fois la face arrière du premier transistor TRI, celle du deuxième transistor TR2 et aussi celle du troisième transistor TR3.
Une représentation schématique de ce mode de réalisation d’un point de vue électrique est illustrée à la figure 7.
Il y est représenté un dispositif analogue à celui illustré par la figure 4, auquel est ajouté le troisième transistor TR3, comprenant ses régions de drain D3, de source S3, de substrat B3 et de grille G3, et les prises de contact PCD2, PCS2 formant une deuxième prise de contact substrat BC2 pour le transistor TRI.
Le condensateur C3 représente schématiquement le condensateur formé sous le transistor TR3 par le film semi-conducteur 1, la couche isolante 2 et le caisson 3. Dans ce mode de réalisation, les trois caissons des transistors TRI, TR2 et TR3 étant reliés, ils sont représentés comme connectés au même contact BG.
De la même manière, la grille G3 étant réalisée dans la même ligne de matériau de grille que les grilles G1 et G2 des transistors TRI et TR2, elle est représentée comme connectée à la prise de contact de grille PCG1.
Les régions de source S2 et de drain D2 du deuxième transistor sont ici reliées à la même prise de substrat BC1 par la métallisation 91, et les régions de source et de drain du troisième transistor sont ici reliées à la même prise de contact BC2 par la métallisation 90.
La résistance R symbolise la résistance du substrat B1 du premier transistor TRI.
Fonctionnellement, le dispositif peut être considéré (Figure 8) comme un transistor MOS T à 4 grilles, également connu par l’homme du métier sous l’appellation « G4-FET », et comprenant six prises de contact.
Dans ce mode de fonctionnement, les deux prises de contact BC1 et BC2 sont utilisées comme les électrodes du transistor T. Par exemple, la prise de contact BC1 correspond à la source et la prise de contact BC2 correspond au drain.
La source SI et le drain DI du premier transistor TRI sont utilisées comme deux grilles d’un transistor JFET à canal P. Elles peuvent donc ici être polarisées afin de moduler le courant circulant entre la source BC1 et le drain BC2 du transistor T.
La grille G1 et la grille arrière du transistor TRI, reliées respectivement aux prises de contact PCG1 et BG, peuvent également être polarisées afin de moduler le courant, et également la valeur de résistance R du substrat Bl. Ces deux grilles forment les deux autres grilles du transistor T à quatre grilles.
Il convient de noter que les modes de réalisation représentés ici ne sont nullement limitatifs.
Notamment, bien que l’on ait représenté dans cet exemple une même prise de caisson BG, il aurait été possible moyennant une isolation des caissons sous-jacents de polariser de façon indépendante chacun des caissons par la face arrière.
De plus, bien que l’on ait réalisé ici un premier transistor NMOS TRI associé à un deuxième transistor PMOS TR2 sans jonction, il aurait été possible que le premier transistor TRI soit un transistor PMOS et que le deuxième transistor TR2 soit un transistor NMOS sans jonction. Dans ce cas là, le film semi-conducteur 1 aurait été de type N intrinsèque, obtenu à partir d’un substrat de type P intrinsèque par un dopage approprié.
Claims (10)
- REVENDICATIONS1. Procédé de réalisation d’au moins une prise de contact substrat (BC1) pour un transistor MOS (TRI) réalisé dans et sur une zone active (5) d’un substrat de type silicium sur isolant (SOI), comprenant une réalisation dans ladite zone active (5) d’au moins un deuxième transistor MOS (TR2) exempt de jonction PN possédant au moins une prise de contact (PCD2, PCS2) sur au moins l’une de ses régions de source (SI) ou de drain (S2), cette prise de contact source et/ou drain formant ladite au moins une prise de contact substrat (BC1).
- 2. Procédé selon la revendication 1, comprenant en outre une réalisation dans la zone active (5) d’au moins un troisième transistor MOS (TR3) exempt de jonction PN, le premier transistor MOS (TRI) étant encadré par le deuxième et le troisième transistor MOS (TR2, TR3), le troisième transistor MOS (TR3) possédant au moins une prise de contact (PCD3, PCS3) sur au moins l’une de ses régions de source (S3) ou de drain (D3), cette prise de contact de source ou de drain formant une deuxième prise de contact substrat (BC2) pour le transistor NMOS (TRI).
- 3. Dispositif électronique (DIS) intégré, comprenant un film semi-conducteur intrinsèque (1) au dessus d’une couche isolante enterrée (2), elle-même située au dessus d’un substrat porteur, une région isolante (4) délimitant une zone active (5) au sein du film semi-conducteur intrinsèque (1), un premier transistor MOS (TRI), situé dans et sur une première partie (PI) de la zone active (5), , et au moins un premier élément de connexion situé dans et sur une deuxième partie (P2) de la zone active (5), le premier élément de connexion étant structurellement analogue à un deuxième transistor MOS (TR2) exempt de jonctions PN entre ses régions de source/drain (S2, D2) et sa région de canal (81), au moins une prise de contact de source ou de drain du deuxième transistor MOS formant au moins une prise de contact substrat (BC1) pour le premier transistor (TRI).
- 4. Dispositif électronique selon la revendication 3, dans lequel les régions de grilles (Gl, G2) des deux transistors (TRI, TR2) sont reliées et incorporées au sein d’une même ligne de matériau de grille (G).
- 5. Dispositif selon l’une des revendications 3 ou 4, dans lequel le deuxième transistor (TR2) comporte une prise de contact de source et une prise de contact de drain mutuellement électriquement reliées par une liaison électriquement conductrice (9, 91).
- 6. Dispositif électronique selon l’une des revendications 3 à 5, comprenant un deuxième élément de connexion (TR3) structurellement analogue à un troisième transistor MOS exempt de jonction PN entre ses régions de source/drain et sa région de canal, situé dans et sur une troisième partie de la zone active (5), la première partie de la zone active étant située entre les deuxième et troisième parties (P2, P3), au moins une prise de contact de source ou de drain du troisième transistor MOS (TR3) formant une deuxième prise de contact substrat pour le premier transistor MOS (TRI).
- 7. Dispositif électronique selon la revendication 6, dans lequel les régions de grilles (Gl, G2, G3) des trois transistors sont reliées et incorporées au sein d’une même ligne de matériau de grille (G).
- 8. Dispositif selon l’une des revendications 6 ou 7, dans lequel le troisième transistor (TR3) comporte une prise de contact de source et une prise de contact de drain mutuellement électriquement reliées par une liaison électriquement conductrice (90).
- 9. Dispositif électronique selon l’une des revendications 3 à 8, comprenant, au sein du substrat porteur, un unique caisson semi-conducteur (3) situé sous ladite zone active (5) et une prise de caisson (BG) destinée à polariser ledit caisson (3).
- 10. Dispositif électronique selon l’une des revendications 3 à 9, dans lequel le film de silicium (1) est de type P intrinsèque, le premier transistor (TRI) est un transistor NMOS, et le ou les autres transistors (TR2, TR3) sont des transistors PMOS.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1556515A FR3038775A1 (fr) | 2015-07-09 | 2015-07-09 | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi |
US15/041,593 US9837413B2 (en) | 2015-07-09 | 2016-02-11 | Substrate contact land for an MOS transistor in an SOI substrate, in particular an FDSOI substrate |
US15/804,669 US10128242B2 (en) | 2015-07-09 | 2017-11-06 | Substrate contact land for an MOS transistor in an SOI substrate, in particular an FDSOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1556515A FR3038775A1 (fr) | 2015-07-09 | 2015-07-09 | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3038775A1 true FR3038775A1 (fr) | 2017-01-13 |
Family
ID=55361572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1556515A Pending FR3038775A1 (fr) | 2015-07-09 | 2015-07-09 | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi |
Country Status (2)
Country | Link |
---|---|
US (2) | US9837413B2 (fr) |
FR (1) | FR3038775A1 (fr) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3038775A1 (fr) * | 2015-07-09 | 2017-01-13 | St Microelectronics Sa | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi |
US10096708B2 (en) | 2016-03-30 | 2018-10-09 | Stmicroelectronics Sa | Enhanced substrate contact for MOS transistor in an SOI substrate, in particular an FDSOI substrate |
FR3053834B1 (fr) * | 2016-07-05 | 2020-06-12 | Stmicroelectronics Sa | Structure de transistor |
FR3057394B1 (fr) | 2016-10-10 | 2019-05-03 | Stmicroelectronics Sa | Dispositif de protection contre les decharges electrostatiques avec circuit de declenchement distribue |
US10836291B2 (en) * | 2019-02-27 | 2020-11-17 | Ford Global Technologies, Llc | Seating assembly for a vehicle with source of liquid sanitizer and nozzles to dispense liquid sanitizer onto exterior surface of seating assembly to sanitize the exterior surface |
WO2024092689A1 (fr) * | 2022-11-04 | 2024-05-10 | Innoscience (suzhou) Semiconductor Co., Ltd. | Dispositif à semi-conducteur et son procédé de fabrication |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5573961A (en) * | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
US6387739B1 (en) * | 1998-08-07 | 2002-05-14 | International Business Machines Corporation | Method and improved SOI body contact structure for transistors |
US20030155615A1 (en) * | 2002-02-21 | 2003-08-21 | Yoshifumi Yoshida | Structure of a semiconductor integrated circuit and method of manufacturing the same |
US7084462B1 (en) * | 2005-04-15 | 2006-08-01 | International Business Machines Corporation | Parallel field effect transistor structure having a body contact |
US20120205744A1 (en) * | 2011-02-10 | 2012-08-16 | O Kenneth K | Body contact structure for a semiconductor device |
US20140346601A1 (en) * | 2013-05-22 | 2014-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164805A (en) * | 1988-08-22 | 1992-11-17 | Massachusetts Institute Of Technology | Near-intrinsic thin-film SOI FETS |
JP3364559B2 (ja) | 1995-10-11 | 2003-01-08 | 三菱電機株式会社 | 半導体装置 |
JP2002033484A (ja) | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
US6919236B2 (en) | 2002-03-21 | 2005-07-19 | Advanced Micro Devices, Inc. | Biased, triple-well fully depleted SOI structure, and various methods of making and operating same |
JP2004063600A (ja) | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US7163851B2 (en) | 2002-08-26 | 2007-01-16 | International Business Machines Corporation | Concurrent Fin-FET and thick-body device fabrication |
US20080290413A1 (en) | 2007-05-21 | 2008-11-27 | International Business Machines Corporation | Soi mosfet with a metal semiconductor alloy gate-to-body bridge |
JP2009277963A (ja) | 2008-05-16 | 2009-11-26 | Toshiba Corp | 半導体装置 |
JP2011040458A (ja) * | 2009-08-07 | 2011-02-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9019666B2 (en) | 2010-01-22 | 2015-04-28 | Stmicroelectronics S.A. | Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges |
FR3038775A1 (fr) * | 2015-07-09 | 2017-01-13 | St Microelectronics Sa | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi |
US9716136B1 (en) | 2016-03-16 | 2017-07-25 | Globalfoundries Inc. | Embedded polysilicon resistors with crystallization barriers |
-
2015
- 2015-07-09 FR FR1556515A patent/FR3038775A1/fr active Pending
-
2016
- 2016-02-11 US US15/041,593 patent/US9837413B2/en active Active
-
2017
- 2017-11-06 US US15/804,669 patent/US10128242B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5573961A (en) * | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
US6387739B1 (en) * | 1998-08-07 | 2002-05-14 | International Business Machines Corporation | Method and improved SOI body contact structure for transistors |
US20030155615A1 (en) * | 2002-02-21 | 2003-08-21 | Yoshifumi Yoshida | Structure of a semiconductor integrated circuit and method of manufacturing the same |
US7084462B1 (en) * | 2005-04-15 | 2006-08-01 | International Business Machines Corporation | Parallel field effect transistor structure having a body contact |
US20120205744A1 (en) * | 2011-02-10 | 2012-08-16 | O Kenneth K | Body contact structure for a semiconductor device |
US20140346601A1 (en) * | 2013-05-22 | 2014-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
Non-Patent Citations (1)
Title |
---|
GALY PH ET AL: "BIMOS transistor in thin silicon film and new solutions for ESD protection in FDSOI UTBB CMOS technology", EUROSOI-ULIS 2015: 2015 JOINT INTERNATIONAL EUROSOI WORKSHOP AND INTERNATIONAL CONFERENCE ON ULTIMATE INTEGRATION ON SILICON, IEEE, 26 January 2015 (2015-01-26), pages 29 - 32, XP032748011, DOI: 10.1109/ULIS.2015.7063765 * |
Also Published As
Publication number | Publication date |
---|---|
US20180061833A1 (en) | 2018-03-01 |
US9837413B2 (en) | 2017-12-05 |
US10128242B2 (en) | 2018-11-13 |
US20170012043A1 (en) | 2017-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR3038775A1 (fr) | Prise de contact substrat pour un transistor mos dans un substrat soi, en particulier fdsoi | |
FR2986370A1 (fr) | Circuit integre 3d | |
FR2558010A1 (fr) | Procede pour la fabrication de transistors mos complementaires a basses tensions de seuil dans des circuits integres a haute densite et structure resultant de ce procede | |
EP2685500A1 (fr) | Circuit integré sur soi comprenant un thyristor (scr) de protection contre des décharges électrostatiques | |
FR2957186A1 (fr) | Cellule memoire de type sram | |
US10096708B2 (en) | Enhanced substrate contact for MOS transistor in an SOI substrate, in particular an FDSOI substrate | |
EP1722421A2 (fr) | Photodiode intégrée de type à substrat flottant | |
FR2957193A1 (fr) | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante | |
EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
EP1153435A1 (fr) | Transistor mos a tension de seuil dynamique equipe d'un limiteur de courant, et procede de realisation d'un tel transistor | |
FR2993394A1 (fr) | Transistor tunnel a fort courant par amplification bipolaire | |
FR3009432A1 (fr) | Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques | |
FR2981503A1 (fr) | Transistor mos non sujet a l'effet hump | |
EP2685502A1 (fr) | Circuit integre sur soi comprenant un transistor bipolaire a tranchees d'isolation de profondeurs distinctes | |
FR2484142A1 (fr) | Dispositif en circuit integre | |
EP2750179B1 (fr) | Circuit intégré comprenant une cellule d'arbre d'horloge | |
EP2757590B1 (fr) | Transistor à grille et à plan de masse couplés | |
WO2014057112A1 (fr) | Circuit integre comportant des transistors avec des tensions de seuil differentes | |
FR2789226A1 (fr) | Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi | |
FR3057394A1 (fr) | Dispositif de protection contre les decharges electrostatiques avec circuit de declenchement distribue | |
FR3056331A1 (fr) | Polarisation de la region de substrat d'un transistor mos | |
FR3098984A1 (fr) | Circuit intégré avec double isolation du type tranchées profondes et peu profondes | |
FR3069374A1 (fr) | Transistor mos a effet bosse reduit | |
EP2685497A1 (fr) | Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques | |
EP1006573A1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 2 |
|
PLSC | Publication of the preliminary search report |
Effective date: 20170113 |