FR2975224A1 - Dispositif de protection haute performance contre des decharges electrostatiques - Google Patents

Dispositif de protection haute performance contre des decharges electrostatiques Download PDF

Info

Publication number
FR2975224A1
FR2975224A1 FR1154120A FR1154120A FR2975224A1 FR 2975224 A1 FR2975224 A1 FR 2975224A1 FR 1154120 A FR1154120 A FR 1154120A FR 1154120 A FR1154120 A FR 1154120A FR 2975224 A1 FR2975224 A1 FR 2975224A1
Authority
FR
France
Prior art keywords
modules
module
mdi
tri
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1154120A
Other languages
English (en)
Other versions
FR2975224B1 (fr
Inventor
Philippe Galy
Jean Jimenez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1154120A priority Critical patent/FR2975224B1/fr
Priority to US13/457,134 priority patent/US9324703B2/en
Priority to CN201210153845.5A priority patent/CN102779817B/zh
Priority to CN2012202240059U priority patent/CN202678313U/zh
Publication of FR2975224A1 publication Critical patent/FR2975224A1/fr
Application granted granted Critical
Publication of FR2975224B1 publication Critical patent/FR2975224B1/fr
Priority to US15/087,622 priority patent/US9455247B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

Le dispositif semi conducteur de protection contre des décharges électrostatiques, comprend plusieurs modules (MDi) de protection contre des décharges électrostatiques comportant des éléments déclenchables (TRi) couplés à des moyens de déclenchement, lesdits modules étant connectés entre deux bornes par l'intermédiaire d'un réseau résistif (R). Une couche semi conductrice commune contacte tous les modules, chaque élément déclenchable (TRi) ayant chacun au moins une gâchette (GHi), et les moyens de déclenchement comportent un unique circuit de déclenchement (TC) commun à tous les éléments déclenchables et dont la sortie est connectée aux gâchettes de tous les éléments déclenchables.

Description

B 11-0422FR 1 Dispositif de protection haute performance contre des décharges électrostatiques L'invention concerne des dispositifs électroniques, et notamment ceux destinés à la protection des composants contre les décharges électrostatiques. Une décharge électrostatique (ElectroStatic Discharge : ESD) se traduit par exemple par un pic de courant de 30 ampères en une nanoseconde puis par une intensité de 10 ampères pendant 10 nanosecondes. Une première approche de protection consiste à utiliser un unique circuit de protection, par exemple un triac de grandes dimensions, associé à des moyens de déclenchement. Cependant, si un tel circuit est efficace pour absorber de fortes décharges ESD, il n'est pas efficace pour déclencher rapidement en présence de faibles décharges ESD. Une sonde approche consiste à utiliser plusieurs circuits de protection ESD, de taille plus petite, associés chacun à un circuit de déclenchement. De tels moyens de protection sont cette fois-ci efficaces en présente de faibles décharges ESD mais non efficaces en présence de fortes impulsions ESD car le déclenchement d'un seul circuit de protection ne garantit pas un déclenchement des autres circuits de protection.
Un exemple de structure de protection ESD est décrit dans la demande de brevet européen publiée sous le numéro 2 246 885 Al. Cette structure comporte un ensemble de cellules identiques disposées matriciellement dans une couronne de façon à former des triplets de triacs déclenchables. Cela étant les distances anode/cathode ne sont pas identiques pour tous les triacs d'un triplet, ce qui peut être pénalisant en terme d'efficacité. Par ailleurs dans certains cas, des zones mortes peuvent exister entre des déclenchements consécutifs de plusieurs triplets pouvant conduire lors de l'événement ESD à des surtensions ponctuelles aux bornes du composant ou du plot à protéger. Selon un mode de réalisation, il est proposé un dispositif de protection contre les décharges électrostatiques qui permet d'être efficace à la fois vis-à-vis de décharges ESD faibles et rapides et vis-à-vis de décharges ESD importantes, tout en réduisant le risque d'apparition de zones mortes lors d'un évènement ESD. Selon un aspect, il est proposé un dispositif semi conducteur de protection contre des décharges électrostatiques, comprenant plusieurs modules de protection contre des décharges électrostatiques comportant des éléments déclenchables couplés à des moyens de déclenchement, lesdits modules étant connectés entre deux bornes par l'intermédiaire d'un réseau résistif ; Selon une caractéristique générale de cet aspect, le dispositif comprenant une couche semi conductrice commune contactant tous les modules, chaque élément déclenchable ayant chacun au moins une gâchette, chaque module étant dimensionné de façon à être dans un état de saturation en présence de ladite décharge électrostatique, et les moyens de déclenchement comportent un unique circuit de déclenchement commun à tous les éléments déclenchables et dont la sortie est connectée aux gâchettes de tous les éléments déclenchables. Le dimensionnement du module de protection ESD est réalisé de telle sorte que ce module arrive à saturation lors de l'événement ESD. Arrivé à saturation, le module est parcouru par un courant supérieur au courant de saturation et l'excédent de courant est diffusé par le module dans la couche semiconductrice commune. Et, de part la présence de cette couche semi conductrice commune contactant tous les modules, dès que l'un des modules a déclenché, cet excédent de courant contribue à déclencher le ou les voisins les plus proche dudit module. En d'autres termes le courant de saturation est partagé par tous les modules de proche en proche et chaque module en saturation contribue à déclencher son ou ses voisins les plus proches par effet domino, réduisant ainsi fortement le risque d'apparition de zones mortes.
Ceci permet donc d'avoir un déclenchement très rapide des modules de protection et de pouvoir absorber de fortes décharges électrostatiques en évitant le claquage des modules individuels de protection qui peuvent être aussi de taille réduite.
La structure des modules de protection peut être très diverse. Ainsi, chaque module peut comprendre un triac formant ledit élément déclenchable du module ou encore, par exemple, un thyristor formant ledit élément déclenchable du module et une diode connectée antiparallèlement aux bornes du thyristor.
Les modules peuvent être agencés en réseau matriciel. Selon un autre aspect, il est proposé un circuit intégré comprenant au moins un dispositif tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaitront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels - les figures 1 à 9 illustrent schématiquement différents modes de réalisation d'un dispositif selon l'invention. Sur la figure 1, la référence DIS désigne un dispositif électronique formant un dispositif de protection d'un composant électronique CMP contre les décharges électrostatiques (ElectroStatic Discharges : ESD, selon un acronyme anglosaxon). Le composant CMP est connecté à une première borne BP et une deuxième borne BN du dispositif DIS. L'ensemble peut faire partie d'un circuit intégré.
A titre indicatif, lorsque le composant CMP est en fonctionnement, la borne BP peut être reliée à une tension VP positive et la borne BN peut être reliée à une tension VN négative ou égale à 0 (la masse). Lorsque le composant CMP n'est pas en fonctionnement, il peut être soumis à une décharge électrostatique se traduisant typiquement par une impulsion très brève de courant qui peut atteindre plusieurs ampères. I1 convient alors que cette impulsion courant circule à travers le dispositif DIS et non à travers le composant CMP à protéger.
Le dispositif DIS vise par conséquent à absorber cette impulsion de courant et à éviter les surtensions aux bornes du composant CMP. I1 convient de noter que les bornes BP et BN du dispositif peuvent aussi être connectées respectivement par exemple à un plot d'entrée/sortie du circuit intégré et à un rail de masse, ou bien à un plot d'entrée/sortie du circuit intégré et à un rail d'alimentation. Le dispositif DIS comporte, comme illustré sur la figure 2, plusieurs modules de protection MDi contre des décharges électrostatiques. Ces modules MDi comportent des éléments déclenchables, par exemple des triacs sur la figure 2, couplés à des moyens de déclenchement comportant un unique circuit de déclenchement TC commun à tous les éléments déclenchables. Les modules MDi sont connectés entre les deux bornes BN et BP du dispositif DIS par l'intermédiaire d'un réseau résistif R. Comme on le verra plus en détail ci-après, le dispositif DIS comprend une couche semi conductrice commune contactant tous les modules et la sortie du circuit de déclenchement TC est connectée aux gâchettes de tous les éléments déclenchables.
Chaque module MDi forme à lui seul un module de protection ESD. I1 est par ailleurs dimensionné de façon à arriver à saturation lors d'un évènement ESD ayant un seuil choisi, par exemple 2kVolts HBM. Le test HBM (Human Body Model) correspond au courant de décharge généré par une personne qui toucherait avec le bout de son doigt un composant relié à la masse. Le circuit électrique permettant de simuler ce type de décharge comprend classiquement un condensateur, typiquement de 100 picofarads, en série avec une résistance typiquement de 1500 Ohms, le circuit étant connecté au composant sous test. Le condensateur est chargé alors à une tension de l'ordre de quelques kilovolts. L'impulsion ESD correspondante correspond à une impulsion de courant dont la durée moyenne est de 300 nanosecondes avec un pic de courant variant entre 1 et 3 ampères en fonction de la valeur de la tension de précharge. D'autres modèles sont possibles comme par exemple le modèle MM (Machine Model) ou CDM (Charged Device Model).
Le modèle MM correspond à une décharge ESD que produirait une machine touchant le composant ou une personne manipulant un outil métallique touchant le composant. Le modèle MM est sensiblement le même que le modèle HBM mais avec des valeurs de condensateur et de résistance différentes.
Le modèle CDM diffère des modèles HBM et MM et permet de simuler un composant chargé qui se décharge au travers d'au moins une de ses broches contactant par exemple un plan de masse. Une telle décharge ESD se présente alors comme une impulsion de courant de grande amplitude (typiquement 15 ampères) pendant une durée extrêmement faible, typiquement une nanoseconde. L'homme du métier saura aisément dimensionner le module MDi pour qu'il arrive à saturation en présence de l'évènement ESD, connaissant la valeur Imax du courant maximum ESD (par exemple 1,33 ampères pour 2kVolts HBM) et la valeur Jsat du courant de saturation du matériau destiné à être parcouru par ce courant, par exemple le silicium. Ce courant de saturation dépend de nombreux paramètres comme le dopage, la température, la topologie... Généralement la valeur de ce courant de saturation est obtenue par simulation en utilisant des modèles de simulation bien connus.
Compte tenu que le courant Imax est égal au produit du courant de saturation Jsat par la surface S des électrodes du module, il devient alors aisé de dimensionner les électrodes du module de façon à ce que celui-ci passe dans son état saturé avec Imax supérieur au produit Jsat.S, de façon à obtenir un excédent de courant qui va se diffuser dans la couche semiconductrice commune et contribuer au déclenchement du ou des plus proches voisins dudit module MDi. Dans l'exemple illustré sur la figure 2, chaque module MDi comporte, comme indiqué ci-avant, un triac TRi formant ledit élément déclenchable du module.
La sortie du circuit de déclenchement TC est reliée aux gâchettes GHi des triacs TRi et les deux électrodes Al et A2 d'un triac sont reliées aux électrodes Al et A2 d'un triac voisin par l'intermédiaire de deux résistances R du réseau résistif.
Tout circuit de déclenchement connu convient. On peut citer par exemple, comme illustré sur la figure 3, un transistor TR, par exemple un transistor NMOS ayant sa grille, sa source, et son substrat BK connectés à la borne BN du dispositif, et son drain connecté à la borne BP. Le drain du transistor TR forme ainsi la sortie du circuit TC connectée aux gâchettes GHi des triacs. Bien qu'il soit possible d'utiliser tout type de triac, il est particulièrement avantageux, notamment pour des raisons d'encombrement, d'utiliser un triac à gâchette unique du type de celui illustré sur la figure 4.
Plus précisément, dans cet exemple, le triac TRi à gâchette unique GHi comporte un premier caisson semi conducteur CSli ayant un premier type de conductivité, par exemple type de conductivité N, formant la gâchette GHi du triac et deux deuxièmes caissons semi conducteurs CS20i et CS21i ayant un deuxième type de conductivité opposé au premier, ici le type de conductivité P. Ces deux caissons CS20i et CS21i sont disposés de part et d'autre du premier caisson CSli. Par ailleurs, une zone dopée N+ et une zone dopée P+, mutuellement en contact, contactent toutes les deux le caisson CS20i et forme l'électrode Ali du triac TRi. De même, une zone dopée P+ et une zone dopée N+, mutuellement en contact, contactent toutes les deux le deuxième caisson CS21i et forment la deuxième électrode A2i du triac TRi. Les zones P+ et N+ sont isolées du premier caisson CSli par des tranchées d'isolation TIS, du type tranchée d'isolation peu profonde (STI: Shalow Trench Isolation). De même, des tranchées d'isolation TIS isolent latéralement vers l'extérieur, les zones N+ et P+ du triac TRi.
Chaque paire de zones (N+, P+) mutuellement en regard et séparée par le caisson CSli forme, avec les couches P et N sous-jacente un demi triac (thyristor). Par ailleurs, une couche semi conductrice enterrée CSC (dopée N et communément désignée par « couche Niso ») contacte les premier et deuxièmes caissons du triac TRi et d'une façon plus générale les caissons de tous les triacs TRi. Ceci est illustré plus précisément sur la figure 5 où le dispositif DIS comporte six modules (six triacs TRi) avec la couche semi conductrice SCS commune et contactant tous les triacs. Par ailleurs, les gâchettes GHl-GH6 des triacs TRl-TR6 sont reliées par des métallisations MTL à la sortie du circuit de déclenchement TC. De part la présence de la couche semi conductrice commune CSC, le courant de saturation est partagé de proche en proche par tous les modules. Par ailleurs, même si toutes les gâchettes de tous triacs sont reliées à la sortie de l'unique circuit de déclenchement, il y a toujours un triac qui va déclencher en premier, généralement celui qui est situé le plus proche de circuit de déclenchement TC. Et, dans ce cas, le premier triac qui va déclencher va passer en saturation et contribuer au déclenchement du ou de ses voisins les plus proches. Le dispositif selon l'invention permet ainsi d'allier rapidité de déclenchement et capacité d'encaisser de fortes décharges électrostatiques.
Par ailleurs, la présence d'un seul circuit de déclenchement TC et la non nécessité d'avoir un anneau de garde entre chaque module, (puisque tous les modules sont contactés par la couche semi conductrice commune), permet une réduction de l'encombrement sur silicium.
Comme indiqué ci-avant et comme illustré sur la figure 6, les thyristors TRi peuvent être remplacés par des modules MDi de protection contre des décharges électrostatiques et pouvant être de structures différentes de celle illustrée sur la figure 2.
Ainsi, chaque module MDi peut comprendre, comme illustré sur la figure 7, un thyristor THi formant ledit élément déclenchable du module et une diode Di connectée antiparallèlement aux bornes du thyristor.
Plus précisément, la cathode N+ de la diode Di forme l'électrode Ali du module MDi et est reliée à la couche P+ du thyristor THi. Par ailleurs, l'anode P+ de la diode Di, qui forme l'autre électrode A2i du module MDi est connectée à la zone N+ du thyristor THi. La sortie du circuit de déclenchement TC est reliée à la gâchette GHi du thyristor THi. Un exemple particulièrement avantageux, notamment en terme d'encombrement, d'un tel module MDi est illustré sur la figure 8.
Sur cette figure, chaque module présente une structure concentrique. Une telle structure est, par exemple, décrite dans la demande de brevet européen n° 2 290 691 auquel l'homme du métier pourra se référer à toutes fins utiles. On rappelle néanmoins, en se référant à la figure 8, les principales caractéristiques d'une telle structure. Le module MDi présente un axe de symétrie AxC et comporte deux caissons CSAi et CSBi ayant des types de conductivité opposés. Ainsi, par exemple, le caisson CSAi a le type de conductivité N tandis que le caisson CSBi a le type de conductivité P.
La couche semi conductrice CSC (Niso) est là encore une couche enterrée contactant les deux caissons du module MDi et plus particulièrement les deux caissons de tous les modules MDi comme illustré sur la figure 9. Le module MDi comporte par ailleurs des régions N+, P+ et N+ mutuellement séparées par des régions d'isolations TIS et contactant le caisson SCBi, ainsi que des régions P+ et N+ également séparées par des régions d'isolation TIS et contactant le caisson CSAi.
Comme illustré sur la figure 8 en pointillé, cette structure permet de former le thyristor THi et la diode Di, la gâchette GHi du thyristor étant formée par la zone N+ contactant le caisson CSAi. Par ailleurs, des métallisations relient les différentes zones P+ et N+ de façon à former les électrodes Ali et A2i du module MDi. Par analogie à ce qui a été décrit à la figure 5, les modules MDi peuvent être agencés également en réseau matriciel comme illustré sur la figure 9, ce réseau pouvant être de forme quelconque. Sur la figure 9, on a représenté une matrice de trois lignes et trois colonnes comportant par conséquent neuf modules MD1-MD9. Les gâchettes GHl-GH9 de ces modules sont toutes reliées par des métallisations MTL à la sortie de l'unique circuit de déclenchement TC. La couche semi conductrice commune CSC contacte les caissons de tous les modules MDi permettant, d'une façon analogue à ce qui a été décrit ci-avant, un partage du courant de saturation des différents modules et un déclenchement de proche en proche des modules. Le dispositif de l'invention permet notamment une protection efficace des entrées-sorties et/ou des coeurs internes des circuits intégrés à la fois envers des décharges ESD rapides et de faible intensité et envers des décharges ESD de forte intensité, et ce quelle que soit la technologie utilisée.

Claims (7)

  1. REVENDICATIONS1. Dispositif semiconducteur de protection contre des décharges électrostatiques, comprenant plusieurs modules (MDi) de protection contre des décharges électrostatiques comportant des éléments déclenchables (TRi) couplés à des moyens de déclenchement (TC), lesdits modules étant connectés entre deux bornes par l'intermédiaire d'un réseau résistif (R), caractérisé en ce qu'il comprend une couche semiconductrice commune (CSC) contactant tous les modules (MDi), chaque élément déclenchable (TRi, THi) ayant chacun au moins une gâchette (GHi), chaque module étant dimensionné de façon à être dans un état de saturation en présence de ladite décharge électrostatique, et les moyens de déclenchement (TC) comportent un unique circuit de déclenchement commun à tous les éléments déclenchables et dont la sortie est connectée aux gâchettes (GHi) de tous les éléments déclenchables.
  2. 2. Dispositif selon la revendication 1, dans lequel chaque module (MDi) comprend un triac (TRi) formant ledit élément déclenchable du module.
  3. 3. Dispositif selon la revendication 2, dans lequel le triac (TRi) a une seule gâchette (GHi) et comporte un premier caisson semiconducteur (CS1i) ayant un premier type de conductivité formant la gâchette (GHi) du triac et deux deuxièmes caissons semiconducteurs (CS20i, CS21i) ayant un deuxième type de conductivité opposé au premier et disposés de part et d'autre du premier caisson (CSli), et ladite couche semiconductrice commune (CSC) est une couche enterrée (Niso) contactant les premiers et deuxièmes caissons de tous les triacs.
  4. 4. Dispositif selon la revendication 1, dans lequel chaque module (MDi) comprend un thyristor (THi) formant ledit élément déclenchable du module et une diode (Di) connectée antiparallèlement aux bornes du thyristor.
  5. 5. Dispositif selon la revendication 4, dans lequel chaque module (MDi) présente une structure concentrique comportant deux caissons (CSAi, CSBi) ayant des types de conductivité opposés etladite couche semiconductrice commune (CSC) est une couche enterrée (Niso) contactant les deux caissons de tous les modules.
  6. 6. Dispositif selon l'une des revendications précédentes, dans lequel les modules (MDi) sont agencés en réseau matriciel.
  7. 7. Circuit intégré comprenant au moins un dispositif selon l'une des revendications 1 à 6.
FR1154120A 2011-05-12 2011-05-12 Dispositif de protection haute performance contre des decharges electrostatiques Expired - Fee Related FR2975224B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1154120A FR2975224B1 (fr) 2011-05-12 2011-05-12 Dispositif de protection haute performance contre des decharges electrostatiques
US13/457,134 US9324703B2 (en) 2011-05-12 2012-04-26 High-performance device for protection from electrostatic discharge
CN201210153845.5A CN102779817B (zh) 2011-05-12 2012-05-11 用于保护不受静电放电伤害的高性能器件
CN2012202240059U CN202678313U (zh) 2011-05-12 2012-05-11 用于保护不受静电放电伤害的半导体器件和集成电路
US15/087,622 US9455247B2 (en) 2011-05-12 2016-03-31 High-performance device for protection from electrostatic discharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1154120A FR2975224B1 (fr) 2011-05-12 2011-05-12 Dispositif de protection haute performance contre des decharges electrostatiques

Publications (2)

Publication Number Publication Date
FR2975224A1 true FR2975224A1 (fr) 2012-11-16
FR2975224B1 FR2975224B1 (fr) 2013-07-26

Family

ID=44549642

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1154120A Expired - Fee Related FR2975224B1 (fr) 2011-05-12 2011-05-12 Dispositif de protection haute performance contre des decharges electrostatiques

Country Status (3)

Country Link
US (2) US9324703B2 (fr)
CN (2) CN202678313U (fr)
FR (1) FR2975224B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3001085A1 (fr) * 2013-01-15 2014-07-18 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2975224B1 (fr) * 2011-05-12 2013-07-26 St Microelectronics Sa Dispositif de protection haute performance contre des decharges electrostatiques
US8901715B1 (en) 2013-07-05 2014-12-02 Infineon Technologies Ag Method for manufacturing a marked single-crystalline substrate and semiconductor device with marking
CN112310066A (zh) 2019-07-29 2021-02-02 力特半导体（无锡）有限公司 具有二极管和硅控制整流器布置的半导体放电防护装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880488A (en) * 1996-05-28 1999-03-09 Windbond Electronics Corp. Segmented silicon-control-rectifier (SCR) electrostatic discharge (ESD) protection circuit
US20020041007A1 (en) * 2000-10-10 2002-04-11 Russ Christian C. Multifinger silicon controlled rectifier structure for electrostatic discharge protection
WO2002075892A1 (fr) * 2001-03-16 2002-09-26 Sarnoff Corporation Structures de protection contre les decharges electrostatiques a courant de maintien eleve pour eviter les declenchements parasites
FR2838881A1 (fr) * 2002-04-22 2003-10-24 St Microelectronics Sa Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors
US20060011939A1 (en) * 2004-07-07 2006-01-19 Russell Mohn Two-dimensional silicon controlled rectifier
US20070262386A1 (en) * 2006-05-11 2007-11-15 Harald Gossner ESD protection element and ESD protection device for use in an electrical circuit
US20100027174A1 (en) * 2008-08-04 2010-02-04 Stmicroelectronics Sa Circuit for protecting an integrated circuit against electrostatic discharges in cmos technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5820552B2 (ja) * 1977-01-26 1983-04-23 株式会社東芝 サイリスタ変換装置
US6952335B2 (en) * 2002-03-22 2005-10-04 Virginia Tech Intellectual Properties, Inc. Solid-state DC circuit breaker
JP2006186249A (ja) 2004-12-28 2006-07-13 Toshiba Corp 半導体装置
TWI496272B (zh) * 2006-09-29 2015-08-11 Fairchild Semiconductor 用於功率金氧半導體場效電晶體之雙電壓多晶矽二極體靜電放電電路
US7706157B2 (en) * 2007-12-05 2010-04-27 General Electric Company Systems and methods involving balancing currents for thyristors
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
EP2290691A1 (fr) * 2009-08-24 2011-03-02 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
FR2975224B1 (fr) 2011-05-12 2013-07-26 St Microelectronics Sa Dispositif de protection haute performance contre des decharges electrostatiques

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880488A (en) * 1996-05-28 1999-03-09 Windbond Electronics Corp. Segmented silicon-control-rectifier (SCR) electrostatic discharge (ESD) protection circuit
US20020041007A1 (en) * 2000-10-10 2002-04-11 Russ Christian C. Multifinger silicon controlled rectifier structure for electrostatic discharge protection
WO2002075892A1 (fr) * 2001-03-16 2002-09-26 Sarnoff Corporation Structures de protection contre les decharges electrostatiques a courant de maintien eleve pour eviter les declenchements parasites
FR2838881A1 (fr) * 2002-04-22 2003-10-24 St Microelectronics Sa Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors
US20060011939A1 (en) * 2004-07-07 2006-01-19 Russell Mohn Two-dimensional silicon controlled rectifier
US20070262386A1 (en) * 2006-05-11 2007-11-15 Harald Gossner ESD protection element and ESD protection device for use in an electrical circuit
US20100027174A1 (en) * 2008-08-04 2010-02-04 Stmicroelectronics Sa Circuit for protecting an integrated circuit against electrostatic discharges in cmos technology

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3001085A1 (fr) * 2013-01-15 2014-07-18 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
US9991173B2 (en) 2013-01-15 2018-06-05 Stmicroelectronics Sa Bidirectional semiconductor device for protection against electrostatic discharges

Also Published As

Publication number Publication date
US9455247B2 (en) 2016-09-27
US9324703B2 (en) 2016-04-26
CN102779817A (zh) 2012-11-14
US20120286321A1 (en) 2012-11-15
FR2975224B1 (fr) 2013-07-26
CN102779817B (zh) 2016-10-05
CN202678313U (zh) 2013-01-16
US20160218098A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
EP2290691A1 (fr) Structure de protection d'un circuit intégré contre des décharges électrostatiques
FR2982416A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques
FR3005203A1 (fr) Circuit integre sur soi comprenant un transistor de protection contre des decharges electrostatiques
FR2994335A1 (fr) Dispositif de protection d'un circuit integre contre des surtensions
FR3016999A1 (fr) Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
FR2975224A1 (fr) Dispositif de protection haute performance contre des decharges electrostatiques
EP0742591A1 (fr) Composant de protection complet de circuit d'interface de lignes d'abonnés
FR3057087A1 (fr) Puce electronique protegee
EP3276662B1 (fr) Structure de protection d'un circuit intégré contre les décharges électrostatiques
FR2613131A1 (fr) Circuit integre protege contre des surtensions
EP0264415B1 (fr) Composant semiconducteur de protection contre les surtensions et surintensites
FR2976725A1 (fr) Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
WO2000045439A1 (fr) Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
FR2513032A1 (fr) Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif
FR2987938A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique
AU2020200217A1 (en) Built-in bypass diode
EP1544919B1 (fr) Triac
FR3057394A1 (fr) Dispositif de protection contre les decharges electrostatiques avec circuit de declenchement distribue
FR2984610A1 (fr) Montage de photodiode a avalanche pour la detection de photons uniques
EP0246139B1 (fr) Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS
FR3074961A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques
FR2993402A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contre des decharges electrostatiques
FR3049766A1 (fr) Dispositif de protection contre des decharges electrostatiques a seuil de declenchement ajustable
FR2764137A1 (fr) Composant de protection d'un transistor mos integre contre des gradients de tension
US20120275075A1 (en) Electrostatic Discharge Protection Device

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150130