FR2838881A1 - Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors - Google Patents
Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors Download PDFInfo
- Publication number
- FR2838881A1 FR2838881A1 FR0205009A FR0205009A FR2838881A1 FR 2838881 A1 FR2838881 A1 FR 2838881A1 FR 0205009 A FR0205009 A FR 0205009A FR 0205009 A FR0205009 A FR 0205009A FR 2838881 A1 FR2838881 A1 FR 2838881A1
- Authority
- FR
- France
- Prior art keywords
- doping
- output
- thyristors
- transistor
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004224 protection Effects 0.000 title claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000002159 abnormal effect Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims abstract description 3
- 230000000087 stabilizing effect Effects 0.000 claims abstract 3
- 239000000463 material Substances 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un dispositif de protection contre des décharges électrostatiques comprend plusieurs thyristors (10, 20) connectés en parallèle entre deux noeuds (1, 2) d'un circuit électrique. Il comprend aussi des moyens de commande (30, 40) ayant une sortie (43) connectée à la gâchette (12, 23) de chacun des thyristors. En réponse à une détection d'une variation anormale d'une tension entre lesdits noeuds, les moyens de commande initient un courant de déclenchement sur ladite sortie afin de déclencher les thyristors. De façon préférée, les thyristors (10, 20) sont agencés dans un substrat semiconducteur (100) de façon à présenter de faibles tensions de maintien ainsi que des dimensions géométriques réduites.
Description
d'un orifice (lO) de passage d'un outil d'actionnement de ['element (8").
DISPOSITIF DE PROTECTION CONTRE DES DECHARGES
ELECTROSTATIQUES COMPRENANT PLUSIEURS THYRISTORS
La presente invention se rapporte a des dispositifs de protection de circuits electriques integres contre des decharges electrostatiques. Wile concerne plus particulierement de tels dispositifs de protection comprenant plusieurs thyristors, ou, de fa,con equivalente, un thyristor realise de fa,con segmentee (<<multifinger>). Dans le cas considere de la protection de circuits electriques integres, le dispositif de protection est incorpore sur le meme
support que le circuit protege.
De nombreux circuits electriques, en fonction de leur utilisation, de leur sensibilite ou de leur implantation, necessitent d'etre proteges contre des deteriorations causees par d'eventuelles decharges electrostatiques. De telles decharges vent provoquees, par exemple, par un operateur qui touche une
partie d'un circuit electrique sans precaution particuliere.
Le document intitule K A synthesis of ESD input protection scheme >> de Ch. Duwury et R. Rountree, Journal of Electrostatics, 29 (1992), pp. 1-19 decrit differentes conceptions de dispositifs de protection contre des decharges electrostatiques. Certains de ces dispositifs utilisent lteffet d'avalanche d'une jonction electrique disposee dans un substrat semiconducteur ou l'effet <<snapback>> d'un transistor MOS pour ouvrir un chemin d'evacuation des charges electriques d'une dbcharge electrostatique. Plus, couramment, ce chem in d'evacuation com prend u n thyristor, ou SC R (<< silicon controlled
rectifier >>).
Un inconvenient de ce type de protections electrostatiques basees sur les effets d'avalanche ou de <<snapback>> est du au fait que les seuils d'apparition de ces effets dependent des densites des dopages electriques realises. De telles protections deviennent inefficaces lorsque ces seuils vent trop eleves par rapport a certaines caracteristiques des circuits electriques a proteger. Differentes ameliorations de ces protections ont ete proposees, mais
qui aboutissent a des combinaisons complexes de composants electroniques.
De plus, certaines decharges electrostatiques peuvent correspondre a - 2 des quantites de charges electriques particulierement importantes, telles qu'un unique chemin d'evacuation peut etre insufffisant pour procurer une protection
efficace du circuit electrique.
Un but de la presente invention est pallier ces inconvenients en proposant un dispositif de protection contre des decharges electrostatiques qui
comporte notamment plusieurs chemins d'evacuation des charges electriques.
Selon ['invention, un dispositif de protection contre des decharges electrostatiques comprend plusieurs thyristors et des moyens de commande connectes en parallele entre deux nceuds d'un circuit electrique. Les moyens 0 de commande possedent une sortie connedee a la gachette de chacun des thyristors. Ils comprennent des moyens de detection d'une variation anormale de tension entre lesdits nceuds et des moyens de declenchement adaptes pour faire circuler un courant de declenchement sur ladite sortie en reponse a une
variation anormale de tension detectee afin de declencher les thyristors.
On entend par plusieurs thyristors connectes en parallele aussi bien des thyristors individuals separes ainsi connectes qu'un unique thyristor seg mente (<< mu ltifinger SCR >>) con n u de lthom me d u metier. U n tel thyristor segmente comporte plusieurs gachettes et est equivalent electriquement a autant de thyristors individuals disposes en parallele qu'il comporte de
gachettes.
On entend par variation anormale de la tension entre lesdits nceuds une variation de cette tension qui ne resulte pas d'une modification d'un signal
electrique conforme a la fonction audit circuit electrique.
Un premier avantage de ['invention reside dans la simultaneite des declenchements de tous les thyristors du dispositif de protection, ce qui garantit
une efficacite maximale de la protection ainsi apportee.
Un second avantage de ['invention reside dans la possibilite d'utiliser des thyristors ayant chacun une capacite de conduction limitee, et qui de ce fait ont des dimensions reduites plus facilement compatibles avec les procedes
utilises pour la fabrication des dispositifs auxquels ils vent incorpores.
Dans un mode de realisation particulier de ['invention, les moyens de - 3 declenchement comprennent un transistor de declenchement ayant une entree de commande reliee a une sortie des moyens de detection, une premiere electrode reliee a la sortie des moyens de commande, et une seconde electrode reliee a un premier desdits nceuds. Selon ce mode de realisation, le courant de declenchement des thyristors n'est pas directement un courant d'effet d'avalanche dans une jonction ou un courant de << snapback >> d'un transistor. Preferentiellement, ladite premiere electrode du transistor de declenchement est reliee a la sortie des moyens de commande par une resistance. Cette resistance isole partiellement les moyens de commande par rapport aux thyristors, de telle sorte que la circulation des charges electriques destinees a etre evacuees est en partie limitee aux thyristors. Ainsi, les moyens de commande vent eux-memes proteges contre d'eventuelles degradations provoquees par des courants de decharges electrostatiques particulierement importantes. Eventuellement, les moyens de declenchement peuvent comprendre en outre un transistor de stabilisation ayant une entree de commande reliee a la sortie des moyens de detection, une premiere electrode reliee a un second desdits nceuds, et une seconde electrode reliee a la sortie des moyens de
commande.
Les moyens de detection peuvent etre de differents types, adaptes en fonction du circuit electrique destine a etre protege. Ce circuit peut etre directement dispose a la sortie d'une alimentation de tension electrique, ou etre une cellule d'entree/sortie presente, par exemple, a ['interface entre un bus de
transfert de signaux et un dispositif recepteur eVou emetteur de ces signaux.
Dans le mode de realisation prefere de ['invention, chaque thyristor possede une configuration particulierement adaptee a un dispositif de protection electrostatique. Selon ce mode de realisation, chaque thyristor comprend deux caissons contigus de dopages respectifs n et p formes dans un substrat de materiau semiconducteur, une zone de dopage n formant cathode et s'etendant a l'interieur du caisson de dopage p sans contact avec ['interface entre les deux caissons, au moins une zone de dopage p formant anode et - 4 s'etendant a l'interieur du caisson de dopage n sans contact avec ['interface entre les deux caissons, au moins une zone de dopage n formant g3chette et s'etendant a l'interieur du caisson de dopage n sans contact avec ['interface entre les deux caissons ni avec les zones d'anode ou de cathode, ladite zone de dopage n formant g3chette ayant une densite de dopage superieure a la
densite de dopage du caisson de dopage n.
Des thyristors ayant u ne tel le conflg u ration peuvent presenter des
dimensions geometriques tres reduites, notamment submicroniques.
Un autre avantage des thyristors ayant une telle configuration reside 0 dans le fait qutils peuvent presenter une tension de maintien particulierement faible, liee au rapprochement entre les zones d'anode et de cathode. Ainsi, une evacuation prolongee de charges electrostatiques peut etre obtenue, contribuant a l'efficacite du dispositif de protection. De plus, le passage du courant des charges electrostatiques au travers de tels thyristors provoque un
echauffement particulierement falble de ceux-ci.
L'invention concerne aussi un circuit integre comprenant un circuit electrique a proteger et un dispositif de protection contre des decharges
electrostatiques tel que decrit plus haut.
D'autres particularites et avantages de la presente invention
appara^'tront dans la description ci-apres d'exemples de realisation non
limitatifs, en reference aux dessins annexes, dans lesquels: - la figure 1 est un schema electrique d'un dispositif de protection selon ['invention; - les flgures 2a et 2b vent des schemes electriques de deux circuits de detection pouvant etre utilises dans le dispositif de protection de la flgure 1; - la figure 3 represente une structure de SCR selon le mode de realisation prefere de ['invention; - la figure 4 represente un agencement de deux SCR conformes a la
structure de la figure 3.
La flgure 1 represente un dispositif de protection contre des decharges 5
electrostatiques dispose entre deux nceuds 1 et 2 d'un circuit electrique non-
represente. Les ncouds 1 et 2 peuvent etre les bornes de sorties d'une alimentation de tension electrique, par exemple continue, le nceud 1 etant la borne negative et le naeud 2 etant la borne positive. lls peuvent etre aussi deux pistes d'un bus de transport de signaux binaires, le nceud 1 etant relic a une piste de reference, et le naeud 2 etant relic a une piste portent un signal correspondent a une tension positive ou nulle par rapport a la piste de reference. Au moins deux SCR 10, 20 vent connectes par leurs cathodes respectives 11, 21 au nceud 1 et par leurs anodes respectives 12, 22 au naeud 2. Les gachettes respectives 13, 23 des SCR 10, 20 vent reliees a la sortie 43 des moyens de commande 40 par des liaisons electriques respectives 41, 42. La sortie 43 est alimentee en courant sous le contrdie de moyens de declenchement 40 comprenant un transistor N-MOS 45 et un transistor P-MOS 46. Le transistor N-MOS a une grille reliee a une sortie 31 d'un circuit 30 de detection de decharge electrostatique, un drain relic a la sortie 43 par une resistance 44, et une source reliee au ncoud 1. La resistance 44 peut etre constituee de polysilicium et avoir, par exemple, une valeur de 50 ohms
environ.
En fonctionnement normal, la tension entre la sortie 31 du circuit de detection 30 et le naeud 1 est nulle. Le transistor 45 est alors bloque, si bien qu'aucun courant electrique n'est extrait des gachettes 13, 23 par les
connexions 41, 42. Les SCR 10,20 vent alors bloques.
2s Selon la figure 2a, le circuit 30 de detection est par exemple compose d'un condensateur 32 connecte entre le noeud 2 et la sortie 31, et d'une resistance 33, par exemple de 1 kiloohm, connectee entre la sortie 31 et le nosud 1. Le condensateur 32 peut avoir une capacite tres faible, et notamment etre constitue d'un transistor P-MOS dont la source et le drain vent relies au ncaud 2, et la grille reliee a la sortie 31. Un tel circuit de detection est en particulier adapte a un dispositif de protection dispose a la sortie d'une
alimentation de tension electrique continue.
- 6 Lors d'une brusque augmentation de la tension entre les nceuds 1 et 2, causee par une decharge electrique, la tension entre la sortie 31 et le naeud 1 est soudainement augmentee, par continuite de la charge electrique du condensateur 32. Cette augmentation de la tension entre la sortie 31 et le ncaud 1 rend passant le transistor N-MOS 45. Un courant instantane circule alors du ncoud 2 vers le naeud 1, en passant par les anodes respectives 12, 22
des SCR, leurs gachettes respectives13, 23, la resistance 44 et le transistor N-
MOS 45. Ce courant instantane declenche alors les SCR 10, 20 qui deviennent passants, de facon connue en soi, entre leurs anodes et leurs cathodes 0 respectives. Les charges electrostatiques vent alors ecoulees, dans un second temps, depuis le nceud 2 vers le ncoud 1, principalement en traversant les SCR , 20 grace a la resistance 44 qui limite l'intensite du courant au travers du
transistor N-MOS 45.
Cette limitation de l'intensite du courant amene a traverser le transistor N-MOS 45 permet de staffranchir des precautions usuellement adoptees pour garantir une bonne repartition du courant electrique sur la surface des contacts de transistors de capacite de conduction elevee. En particulier, le contact de la liaison en provenance de la resistance 44 sur le drain du transistor N-MOS 45 peut ne pas comporter de masque de repartition du courant sur cette electrode,
malgre l'utilisation de siliciure (titane, cobalt,) comme materiau de contact.
L'ensemble du dispositif de protection electrostatique peut meme beneficier de cette simplification de la realisation des surfaces de contact d'electrodes, ce qui
contribue encore a la reduction du prix de revient du dispositif.
Un transistor P-MOS 46, de stabilisation, est ajoute aux moyens de declenchement 40. Ce transistor 46 a une grille reliee a la sortie 31 du circuit de detection 30, un drain relic au nceud 2 et une source reliee a la sortie 43 des moyens de commande. En fonctionnement normal, le transistor P-MOS 46 est dans un etat passant. II assure une faible resistance electrique entre le nceud 2 et les gachettes 13, 23 des SCR 10, 20 reliees a la sortie 43. Ainsi, une augmentation moderee de la tension entre les naeuds 1 et 2 due au fonctionnement normal des dispositifs connectes aux nceuds 1 et 2 ne provoque pas le declenchement des SCR 10, 20. Ces SCR 10, 20 ne vent declenches que pour des variations de la tension entre les nceuds 1 et 2 - 7 suffisamment importantes par rapport a la capacite de conduction du transistor P-MOS 46. Cette precaution evite done des declenchements intempestifs des SCR 10, 20, notamment provoques par des signaux de fonctionnement normal parvenant aux nceuds 1 et 2, ou par n'importe quel bruit parasite de falble amplitude qui affecterait la tension electrique entre les naeuds 1 et 2. La figure 2b illustre un autre mode de realisation du circuit de detection , plus particulierement adapte a un dispositif destine a la protection d'une cel l u le d 'entree/sortie, ou d 'i nterface, disposee entre u n bus de don nees et un circuit peripherique. La tension electrique du ncaud 2 par rapport au nceud 1 o est supposee positive. Selon ce mode de realisation, le circuit 30 de detection comprend un circuit inverseur. Une entree 36 de ce circuit inverseur est reliee, par exemple, a une source de tension electrique, positive, pouvant aussi servir
d'alimentation au circuit peripherique.
Un tel circuit inverseur est par exemple constitue, selon la figure 2b, d'un transistor N-MOS 34 et d'un transistor P-MOS 35 ayant leurs grilles respectives reliees entre elles et a ['entree 36 du circuit de detection 30. Le
drain du transistor P-MOS 35 est relic au nosud 2, la source du transistor N-
MOS 34 est reliee au nceud 1, et la source du transistor P-MOS 35 est reliee
au drain du transistor N-MOS 34 ainsi qu'a la sortie 31 du circuit de detection.
En fonctionnement normal, la tension entre la sortie 31 du circuit de detection 30 et le nceud 1 est nulle. Le transistor N-MOS 45 est bloque, de
meme que les SCR 10, 20.
La protection ainsi realisee est active lorsque le circuit protege est manipule avant son installation definitive, par exemple avant sa connexion aux z5 nceuds 1 et 2. L'entree 36 n'est alors pas non plus encore reliee a la source de tension electrique, et la tension electrique entre ['entree 36 et le nceud 1 est nulle. Lors d'une augmentation de la tension entre les noeuds 1 et 2 causee par une decharge electrostatique, la tension entre la sortie 31 et le nceud 1 est aussi augmentee, du fait du comportement du circuit inverseur. Le fonctionnement du dispositif de protection se pour-quit alors de la fa,con decrite precedemment. La figure 3 correspond au mode de realisation prefere de ['invention, - 8 dans lequel chaque SCR est forme d'un caisson 50 dope n et d'un caisson 51 dope p, par exemple parallelepipediques rectangulaires de memes dimensions, formes au niveau de la surface S d'un substrat 100 plan de silicium. Ces deux caissons 50 et 51 s'etendent parallelement a la surface S selon une grande longueur de ces caissons. Ils vent contigus selon l'une des faces du parallelepipede de chaque caisson 50, 51 disposee perpendiculairement a la surface S du substrat 100. On designe par D la direction de ['interface entre les deux caissons 50 et 51 dans le plan de la surface S. La cathode du SCR est constituee d'une zone 52 de dopage n situee au niveau de la surface S. dans une partie centrale de la face du caisson 51 de dopage p portee par la surface S. Wile a par exemple, dans le plan de la surface S. une forme rectangulaire dont les cotes vent paralleles a ceux de la face du caisson 51 portee par la surface S. et situes a une distance e2 de ceux-ci, a l'interieur de cette face. Dans la configuration decrite, la zone de cathode 52 presente done un tel eloignement e2 par rapport a ['interface entre
les deux caissons 50 et 51.
L'anode est constituee de deux zones 53 de dopage p formees dans le caisson 50 de dopage n au niveau de la face de celui-ci portee par la surface S. Chacune de ces zones d'anode 53 est rectangulaire dans le plan de la surface S. et s'etend au niveau des deux extremites de ladite face du caisson selon la direction D. Chaque zone 53 possede un cote parallele a la direction D et situe a une distance e1 de ['interface entre les deux caissons 50 et 51. Les deux zones d'anode 53 vent connectees entre elles par une liaison
electrique non representee.
La gachette du SCR est constituee d'une zone 54 de dopage n formee au niveau de la surface S. autour du centre de la face du caisson 50 portee par la surface S. entre les deux zones d'anode 53. La densite de dopage de cette zone de gachette 54 est superieure a la densite de dopage du caisson 50 de dopage n. Cette zone de gachette 54 est par exemple aussi rectangulaire dans le plan de la surface S. avec des cotes situes respectivement a une distance e1 des cotes de ladite face du caisson 50 ou d'un des cotes des zones d'anode 53. Ainsi les zones d'anode 53 et la zone de gachette 54 vent disposees sur une meme face du caisson 50 de dopage n, en etant alignees et alternees entre elles selon la direction D. Selon cette configuration, la zone de cathode 52 est separee de chaque zone d'anode 53 selon la distance e1+e2. Cette distance e1 +e2 peut etre reduite au maximum par rapport aux regles d'espacement imposees par les procedes de photolithographie utilises pour
['elaboration du SCR.
Eventuellement, un plus grand nombre de zones d'anode et de zones
de gachette peuvent etre disposees a la surface du caisson 50 de dopage n.
Avantageusement, elles vent alignees scion la direction D et alternees entre elles, une zone de gachette etant situee entre deux zones successives d'anode. Des zones d'anode vent disposees aux deux extremites de l'alignement. Toutes les zones de g3chette vent reliees entre elles par des
liaisons electriques exterieures, de meme que les zones d'anode entre elles.
Une telle multiplicite des zones de gachette et des zones d'anode procure une repartition plus homogene, selon la direction D, du courant electrique traversant le SCR. De plus, un tel SCR presente une commutation
plus rapide entre son etat bloque et son etat passant.
Un tel SCR peut presenter une tension de maintien particulierement faible, grace a la course distance entre les zones d'anode 53 et la zone de cathode 52. Une telle distance limite en effet la chute de tension ohmique provoquee par le passage d'un courant electrique entre ['anode et la cathode du SCR. La tension de maintien peut ainsi etre inferieure a 2 volts, et notamment etre situee autour de 1 volt. Du meme coup, le degagement de chaleur par effet Joule lie au passage d'un tel courant electrique est aussi limite. La figure 4 illustre une configuration particulierement compacte de deux SCR tels que decrits precedemment, connectes en parallele par leurs cathodes. Selon cette configuration, deux tels SCR 10, 20 partagent un meme caisson 51 de dopage p et une meme zone de cathode 52 disposee a l'interieur de ce caisson 51. Les deux SCR ont des caissons respectifs distincts , 60 de dopage n, des zones d'anode respectives distinctes 53, 63 et des -
zones de gachette respectives distinctes 54, 64.
Cette configuration compacte peut encore etre prolongee en creant dans le substrat 100 une alternance de caissons de dopage n et p, avec des caissons de dopage n aux deux extremites de cette alternance. Les caissons de dopage p comportent des zones de cathode analogues a celle decrite plus haut. De meme, les caissons de dopage n comportent des zones d'anode et des zones de gachette analogues a celles decrites plus haut. Une telle configuration permet un niveau d'integration, c'est-a-dire de concentration de SCR formes dans le substrat semiconducteur, encore accru, combine avec une capacite de conduction electrique tres elevee de ltensemble de SCR ainsi constitue. Des tests d'evaluation ont ete menes sur un dispositif de protection electrostatique conforme au mode de realisation prefere de ['invention. Le dispositif utilise pour ces tests comporte deux SCR jumeles par leur caisson 51 de dopage p et par leur cathode 52, tels que representes sur la figure 4. La longueur de cette cathode 52 selon la direction D est de 35 micrometres. Les transistors MOS ont ete realises selon une technologie a 0,18 micrometre de largeur de grille, sans disposer de masque de repartition de courant sur les electrodes de ces transistors. Une protection efficace a ete observee contre des decharges de plus de 8 000 volts selon la norme HBM (<< Human Body
Model >>), sans defaillance ni deterioration du dispositif de protection.
Des tests ont aussi ete menes sur un dispositif de protection electrostatique comprenant quatre SCR realises selon une succession de cinq caissons de dopage contigus, avec un circuit de detection 30 a condensateur et resistance tel que represente sur la figure 2a. Des mesures electriques et des mesures d'emission lumineuse ont montre que les quatre SCR etaient effectivement declenches simultanement, et participaient selon des contributions egales entre elles a ['evacuation des charges electriques de
decharges correspondent a des tensions variables.
- 11
Claims (16)
1. Dispositif de protection contre des decharges electrostatiques, comprenant plusieurs thyristors (10, 20) et des moyens de commande (30, 40) connectes en parallele entre deux naeuds (1, 2) d'un circuit electrique, les moyens de commande ayant une sortie (43) connectee a la gachette (13, 23) de chacun des thyristors, dans lequel les moyens de commande comprennent des moyens (30) de detection d'une variation anormale de tension entre lesdits ncouds et des moyens de declenchement (40) adaptes pour faire circuler un courant de declenchement sur la sortie des moyens de commande en reponse
a une variation anormale de tension detectee afin de declencher les thyristors.
2. Dispositif la revendication 1, dans lequel les moyens de declenchement (40) comprennent un transistor de declenchement (45) ayant une entree de commande reliee a une sortie (31) des moyens de detection, une premiere electrode reliee a la sortie (43) des moyens de commande, et
une seconde electrode reliee a un premier desdits nuds (1).
3. Dispositif selon la revendication 2, dans lequel ladite premiere electrode du transistor de declenchement (45) est reliee a la sortie (43) des
moyens de commande par une resistance (44).
4. Dispositif selon la revendication 2 ou 3, dans lequel le transistor (45) o de declenchement est un transistor N-MOS ayant une grille reliee a la sortie (31) des moyens de detection, un drain relic a la sortie (43) des moyens de commande, et une source reliee a des cathodes respectives (11, 21) des
thyristors (10, 20).
5. Dispositif selon l'une quelconque des revendications 2 a 4, dans
lequel les moyens de declenchement (40) comprennent en outre un transistor de stabilisation (46) ayant une entree de commande reliee a la sortie (31) des moyens de detection, une premiere electrode reliee a un second desdits naeuds (2), et une seconde electrode reliee a la sortie (43) des moyens de commande. - 12
6. Dispositif selon les revendications 4 et 5, dans lequel le transistor de
stabilisation (46) est un transistor P-MOS ayant une grille reliee a la sortie (31) des moyens de detection, un drain relic a des anodes respectives (12, 22) des thyristors (10, 20), et une source reliee a la sortie (43) des moyens de commande.
7. Dispositif selon l'une quelconque des revendications 1 a 6, dans
lequel les moyens de detection (30) comprennent un condensateur (32) connecte entre l'un desdits nccuds (2) et la sortie (31) des moyens de detection, et une resistance (33) connectee entre la sortie (31) des moyens de
detection et l'autre desdits nceuds (1).
8. Dispositif selon l'une quelconque des revendications 1 a 6, dans
lequel les moyens de detection (30) comprennent un circuit inverseur.
9. Dispositif selon la revendication 8, dans lequel les moyens de detection (30) comprennent un transistor N-MOS (34) et un transistor PMOS (35) ayant deux grilles respectives reliees entre elles et a une entree (36) des moyens de detection (30), des sources et des drains respectifs, le drain du
transistor P-MOS etant relic a l'un desdits nceuds (2), la source du transistor N-
MOS etant reliee a l'autre desdits noeuds (1), la source du transistor PMOS et le drain du transistor N-MOS etant relies entre eux et a la sortie (31) des
moyens de detection.
10. Dispositif selon l'une quelconque des revendications 1 a 9, dans
lequel les thyristors (10, 20) et les moyens de commande (30, 40) vent realises dans un circuit integre semiconducteur incorporant une partie au moins audit
circuit electrique.
11. Dispositif selon l'une quelconque des revendications 1 a 10, dans
lequel cheque thyristor comprend deux caissons contigus (50, 51) de dopages respectifs n et p formes dans un substrat (100) de materiau semiconducteur, une zone (52) de dopage n formant cathode et s'etendant a l'interieur du caisson (51) de dopage p sans contact avec ['interface entre les deux caissons, au moins une zone (53) de dopage p formant anode et s'etendant a l'interieur du caisson (50) de dopage n sans contact avec ['interface entre les deux caissons, au moins une zone (54) de dopage n formant gachette et s'etendant - 13 a l'interieur du caisson (50) de dopage n sans contact avec ['interface entre les deux caissons ni avec les zones d'anode ou de cathode, ladite zone (54) de dopage n formant gachette ayant une densite de dopage superieure a la
densite de dopage du caisson (50) de dopage n.
12. Dispositif selon la revendication 11, dans lequel la ou les zones d'anode (53) et la ou les zones de gachette (54) vent alignees et alternees entre elles selon une direction (D) parallele a ['interface entre les deux caissons
(50, 51).
13. Dispositif selon la revendication 12, dans lequel la ou les zones 0 d'anode (53) et la ou les zones de gachette (54) alignees ont des cotes
respectifs sensiblement paralleles a ['interface entre les deux caissons (50, 51).
14. Dispositif selon la revendication 13, dans loquel la zone de cathode (52) possede un cote sensiblement parallele a la direction (D) d'alignement des
zones d'anode et de gachette (53, 54).
15. Dispositif selon l'une quelconque des revendications 11 a 14,
comprenant deux thyristors (11, 21) partageant un meme caisson (51) de dopage p et une meme zone de cathode (52) stetendant a l'interieur audit caisson de dopage p, et ayant des caissons respectifs distincts (50, 60) de dopage n, des zones d'anode respectives distinctes (53, 63) et des zones de
gachette respectives distinctes (54, 64).
16. Circuit integre, comprenant un circuit electrique a proteger et un dispositif de protection contre des decharges electrostatiques selon l'une
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0205009A FR2838881B1 (fr) | 2002-04-22 | 2002-04-22 | Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors |
| US10/419,707 US7113377B2 (en) | 2002-04-22 | 2003-04-17 | Electrostatic discharge protection device comprising several thyristors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0205009A FR2838881B1 (fr) | 2002-04-22 | 2002-04-22 | Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2838881A1 true FR2838881A1 (fr) | 2003-10-24 |
| FR2838881B1 FR2838881B1 (fr) | 2004-07-09 |
Family
ID=28686250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0205009A Expired - Fee Related FR2838881B1 (fr) | 2002-04-22 | 2002-04-22 | Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7113377B2 (fr) |
| FR (1) | FR2838881B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2975224A1 (fr) * | 2011-05-12 | 2012-11-16 | St Microelectronics Sa | Dispositif de protection haute performance contre des decharges electrostatiques |
| US9991173B2 (en) | 2013-01-15 | 2018-06-05 | Stmicroelectronics Sa | Bidirectional semiconductor device for protection against electrostatic discharges |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342282B2 (en) * | 2004-09-10 | 2008-03-11 | Altera Corporation | Compact SCR device and method for integrated circuits |
| US7298599B1 (en) * | 2004-08-13 | 2007-11-20 | National Semiconductor Corporation | Multistage snapback ESD protection network |
| WO2006061793A2 (fr) * | 2004-12-10 | 2006-06-15 | Koninklijke Philips Electronics N.V. | Dispositif protege contre les decharges electrostatiques |
| DE102005000801A1 (de) * | 2005-01-05 | 2006-07-13 | Infineon Technologies Ag | Vorrichtung, Anordnung und System zum ESD-Schutz |
| WO2007040612A2 (fr) * | 2005-03-30 | 2007-04-12 | Sarnoff Europe Bvba | Circuit de protection contre les decharges electrostatiques |
| US7714356B2 (en) * | 2007-10-31 | 2010-05-11 | International Business Machines Corporation | Design structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage |
| US7826185B2 (en) * | 2007-03-28 | 2010-11-02 | International Business Machines Corporation | Structure and circuit technique for uniform triggering of multifinger semiconductor devices with tunable trigger voltage |
| US7800128B2 (en) | 2008-06-12 | 2010-09-21 | Infineon Technologies Ag | Semiconductor ESD device and method of making same |
| US8456785B2 (en) | 2010-10-25 | 2013-06-04 | Infineon Technologies Ag | Semiconductor ESD device and method |
| CN103915436B (zh) * | 2014-03-31 | 2016-04-06 | 电子科技大学 | 一种集成电路用rc触发式esd保护电路 |
| US11201466B2 (en) * | 2018-07-12 | 2021-12-14 | Globalfoundries U.S. Inc. | Electrostatic discharge clamp structures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0027888A1 (fr) * | 1979-09-21 | 1981-05-06 | Hitachi, Ltd. | Interrupteur à semiconducteur |
| US5485024A (en) * | 1993-12-30 | 1996-01-16 | Linear Technology Corporation | Electrostatic discharge circuit |
| US5742085A (en) * | 1996-07-19 | 1998-04-21 | Winbond Electronics Corporation | Low-voltage trigger electrostatic discharge protection circuit |
| US20020021538A1 (en) * | 1999-09-14 | 2002-02-21 | United Microelectronics Corp. | Electrostatic discharge protective circuitry equipped with a common discharge line |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US21538A (en) * | 1858-09-14 | Machine-by for drawing and twisting wool | ||
| TW356593B (en) * | 1998-01-09 | 1999-04-21 | Winbond Electric Corp | Electrostatic discharge protection circuit triggered by removable editing formula ROM device |
| US5959820A (en) * | 1998-04-23 | 1999-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode LVTSCR and ESD protection circuit |
| US6594132B1 (en) * | 2000-05-17 | 2003-07-15 | Sarnoff Corporation | Stacked silicon controlled rectifiers for ESD protection |
| US6803633B2 (en) * | 2001-03-16 | 2004-10-12 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
-
2002
- 2002-04-22 FR FR0205009A patent/FR2838881B1/fr not_active Expired - Fee Related
-
2003
- 2003-04-17 US US10/419,707 patent/US7113377B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0027888A1 (fr) * | 1979-09-21 | 1981-05-06 | Hitachi, Ltd. | Interrupteur à semiconducteur |
| US5485024A (en) * | 1993-12-30 | 1996-01-16 | Linear Technology Corporation | Electrostatic discharge circuit |
| US5742085A (en) * | 1996-07-19 | 1998-04-21 | Winbond Electronics Corporation | Low-voltage trigger electrostatic discharge protection circuit |
| US20020021538A1 (en) * | 1999-09-14 | 2002-02-21 | United Microelectronics Corp. | Electrostatic discharge protective circuitry equipped with a common discharge line |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2975224A1 (fr) * | 2011-05-12 | 2012-11-16 | St Microelectronics Sa | Dispositif de protection haute performance contre des decharges electrostatiques |
| US9324703B2 (en) | 2011-05-12 | 2016-04-26 | Stmicroelectronics Sa | High-performance device for protection from electrostatic discharge |
| US9455247B2 (en) | 2011-05-12 | 2016-09-27 | Stmicroelectronics Sa | High-performance device for protection from electrostatic discharge |
| US9991173B2 (en) | 2013-01-15 | 2018-06-05 | Stmicroelectronics Sa | Bidirectional semiconductor device for protection against electrostatic discharges |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2838881B1 (fr) | 2004-07-09 |
| US20040021998A1 (en) | 2004-02-05 |
| US7113377B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2838881A1 (fr) | Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors | |
| FR2776837A1 (fr) | Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees | |
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| EP2246885A1 (fr) | Structure de protection d'un circuit intégré contre des décharges électrostatiques | |
| FR2986356A1 (fr) | Dispositif de protection d'un circuit integre contre des attaques en face arriere | |
| FR2976721A1 (fr) | Dispositif de detection d'une attaque dans une puce de circuit integre | |
| EP3291293B1 (fr) | Puce protégée contre les attaques face arrière | |
| FR2998419A1 (fr) | Protection d'un circuit integre contre des attaques | |
| EP0600810A1 (fr) | Dispositif de protection contre des surtensions | |
| FR2976722A1 (fr) | Dispositif de protection d'une puce de circuit integre contre des attaques | |
| EP3151277A1 (fr) | Circuit intégré sécurisé | |
| WO2000046858A1 (fr) | Transistor mos a tension de seuil dynamique equipe d'un limiteur de courant, et procede de realisation d'un tel transistor | |
| US6088256A (en) | Integrated circuit with electrically programmable fuse resistor | |
| JP4267297B2 (ja) | 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法 | |
| EP1012881B1 (fr) | Procede de fabrication d'un circuit integre et circuit integre realise selon ce procede | |
| FR2829582A1 (fr) | Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ | |
| FR3112004A1 (fr) | Détection d'une impulsion électromagnétique | |
| FR3091019A1 (fr) | Mémoire de puce électronique | |
| FR2787637A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| FR3085530A1 (fr) | Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible. | |
| FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
| FR3091018A1 (fr) | Mémoire de puce électronique | |
| FR2987938A1 (fr) | Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique | |
| FR3123501A1 (fr) | Capteur passif de décharges éléctrostatiques et procédé de détection de décharges électrostatiques. | |
| FR3071101A1 (fr) | Empilement de puces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091231 |