FR2829582A1 - Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ - Google Patents

Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ Download PDF

Info

Publication number
FR2829582A1
FR2829582A1 FR0211041A FR0211041A FR2829582A1 FR 2829582 A1 FR2829582 A1 FR 2829582A1 FR 0211041 A FR0211041 A FR 0211041A FR 0211041 A FR0211041 A FR 0211041A FR 2829582 A1 FR2829582 A1 FR 2829582A1
Authority
FR
France
Prior art keywords
trench
magnetic field
substrate
effect transistor
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0211041A
Other languages
English (en)
Inventor
A Henning Hauenstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2829582A1 publication Critical patent/FR2829582A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

Dispositif de mesure de l'intensité d'une composante vectorielle (40, 41, 42, 43) d'un champ magnétique à l'aide d'un dispositif de mesure d'intensité utilisant un transistor à effet de champ : l'orientation de la paroi d'au moins l'une des portes en tranchée (35, 36, 38) est perpendiculaire à la composante vectorielle à mesurer (40, 41, 42, 43) du champ magnétique.

Description

concentration de la protéine AA4RP dans les particules HDL.
Etat de la technique La présente invention concerne un dispositif de mesure de l'intensité d'une composante vectorielle d'un champ magnétique par un
transistor à effet de champ.
s Elle concerne également un ampèremètre utilisant le dispo
sitif et les applications du dispositif.
En particulier dans le domaine automobile, le nombre d'applications potentielles de capteurs à champ magnétique augmente puisque la mesure du champ magnétique permet entre autres une mesure o d'intensité sans contact, avec des pertes réduites et sans nécessiter de potentiel. Par exemple déterminer les paramètres de fonctionnement élec triques de générateurs et de moteurs électriques comme par exemple l'inten sité du cou rant, le s ens de p ass age du c o urant ou analo gu e de s
trois phases d'un alternateur sont des applications envisageables.
s Actuellement l'état de la technique général consiste à mesu rer un champ magnétique ou l'intensité du champ à l'aide de capteurs de champ magnétique comme par exemple des capteurs à effet Hall, des ma gnétotransistors bipolaires, des résistances magnétorésistantes, des tran sistors à effet de champ magnétique latéraux (structures MagFET) ou des o composants analogues. Les capteurs sont en général fabriqués comme des composants indépendants et doivent être montés séparément pour leur application. Cela peut engendrer des coûts d'intégration supplémentaires
considérables pour les fabricants de systèmes.
Avantages de l' invention s En particulier dans le domaine automobile sans que cette application ne soit exclusive, il est souhaitable d'avoir des capteurs ro bustes et économiques de petites dimensions permettant de mesurer d'une façon aussi précise que possible le champ magnétique de manière générale et en particulier les champs magnétiques engendrés par des cou
so rants électriques passant dans des conducteurs.
A cet effet, l'invention concerne un dispositif du type défini ci-dessus, caractérisé en ce que le transistor à effet de champ comprend au moins une première porte en tranchée, l'orientation de la paroi d'au moins une première porte en tranchée étant perpendiculaire à la compo
ss sante vectorielle à mesurer du champ magnétique.
Ainsi, l'invention concerne un nouveau type d'élément cap teur rep osant sur la technique connue des semi- conducteurs MOS en tranchée et qui permet ainsi une fabrication relativement simple par les procédés existants ou qui peut s'intégrer dans ceux-ci. De plus, l'invention permet d'avoir de nouveaux commutateurs de puissance intelligents, avec un capteur de courant intégré en particulier dans un même substrat c'est
à-dire sur une même puce.
s L'élément principal de l'invention consiste à utiliser le canal MOS vertical d'un MOSFET en tranchée pour détecter le champ magnéti que. En présence d'un champ magnétique, la force de Lorenz dévie les porteurs de charges en mouvement et augmente ainsi la résistance dans le canal MOS. Cette augmentation de la résistance conduit à une variation o de l'intensité entre la source et le drain ou en variante à une variation de tension lorsqu'on applique un courant prédéterminé au canal MOS, cette variation peut s'utiliser comme mesure de l'intensité du champ magnéti que appliquée. Par une mise en structure appropriée des cellules MOSFET, il est également proposé selon l'invention de détecter la dévia s tion des porteurs de charges par rapport à la direction à l'origine verticale du courant, pour l'utiliser comme signal de mesure. Le tracé vertical des canaux MOS en tranchée permet, selon l'invention, contrairement aux structures MOS planaires comme par exemple dans les MagFET, de mesu rer des champs magnétiques parallèles à la surface supérieure du subs
o trat ou à la surface de la puce.
Selon l'invention, on obtient notamment les avantages sui vants: le dispositif selon l'invention et le capteur de courant selon l'invention reposent sur la technologie connue des MOS en tranchée qui permet ainsi une intégration relativement simple et économique dans des s flux de procédés de fabrication semi-conducteurs existants. Les procédés MOS en tranchée sont utilisés par les fabricants de semi-conducteurs ré putés, en grand nombre pour les transistors à effet de champ (FEI) et en particulier les transistors de puissance et notamment dans le domaine
automobile de sorte que les procédés et l'expérience existent déjà.
o L'avantage décisif de l'invention est d'utiliser la technique MOS en tranchée à la fois pour la réalisation de la fonction de commuta tion du transistor à effet de champ et pour la fonction de capteur. On crée ainsi la possibilité d'un nouveau transistor à effet de champ, intelligent intégrant un capteur d'intensité dans un unique flux de procédé ou sur
3s une seule puce c'est-à-dire une intégration monolithique.
Comme de nombreuses applications reposent de plus en plus actuellement sur la technique MOS, c'est-à-dire une régulation et une commutation active, il est intéressant de réaliser dans la même tech nique les éléments de capteurs nécessaires à la mesure des courants et des champs magnétiques. Une combinaison de la fonction de commuta tion et de la fonction de capteur est dans ce cas particulièrement avanta geuse à réaliser. La technique MOSFET est applicable selon l'invention s notamment pour des courants forts comme par exemple ceux que l'on rencontre dans le domaine des moteurs électriques et des générateurs ou alternateurs. Pour les applications dans lesquelles on veut à la fois com muter et contrôler ou mesurer de manière active les courants, l'invention o constitue une combinaison optimale de ces deux fonctions. La régulation du courant se fait par exemple par un MOSFET ou par un MOSFET de puissance traversé par le courant principal. Comme le capteur de courant ou le dispositif de mesure de courant (mesure d'intensité) se trouve direc tement sur la puce notamment le substrat semi-conducteur du transistor s de puissance, par intogration, l'élément de capteur c'est-à- dire le dispositif de mesure de courant est au voisinage immédiat c'est-à- dire à une dis tance microscopique du champ magnétique généré par le courant princi pal. Contrairement à cela, pour des éléments de capteur séparés o reposant sur d'autres concepts il faut appliquer les techniques de montage compliquées pour placer l'élément de capteur à une distance suffisam ment proche du conducteur traversé par le courant. En même temps il faut se couper aussi bien que possible des influences perturbatrices en gendrées par des champs magnétiques parasites, dispersés. Pour cela on a s notamment l'inconvénient que l'intensité du champ magnétique à mesurer diminue en général fortement avec la distance par rapport au conducteur de courant traversé par le courant à mesurer et en même temps l'influence des champs parasites voisins augmente. C'est pourquoi pour une bonne qualité de mesure par le dispositif de mesure de courant selon l'invention, il est particulièrement avantageux que l'élément de capteur se trouve à proximité immédiate du conducteur traversé par le courant principal. On peut ainsi éviter des moyens de protection compliqués et l'éventuelle utili sation de concentrateurs de flux, supplémentaires pour le champ magné tique à mesurer grâce à l'invention ou d'utiliser de tels moyens de façon 3s plus réduite ce qui se répercute avantageusement à la fois sur le coût et l'encombrement du dispositif selon l'invention ou du dispositif de mesure
de courant selon l'invention.
Selon l'invention, il est également prévu que le dispositif et l'ampèremètre puissent être utilisés dans un environnement fortement perturbé de manière électromagnétique. Pour cela il est prévu, selon l'invention, une protection contre les champs parasites; cette protection s se réalise simplement en ce que l'ensemble de la puce c'est-à-dire à la fois le commutateur de puissance et le capteur sont protégés par un encap sulage approprié contre les influences externes sans détériorer le couplage
entre le capteur et le commutateur de puissance traversé par le courant.
Un autre avantage du dispositif selon l'invention ou de o l'ampèremètre selon l'invention est que les canaux MOS verticaux pré sentent une plus grande sensibilité vis-a-vis des champs magnétiques la téraux parallèles à la surface de la puce. La présente invention se distingue ainsi en particulier des capteurs MagFET latéraux, qui mesurent les champs magnétiques verticaux par rapport à la surface supérieure de s la puce supposée horizontale, par modification de la direction du courant dans le canal MOS parallèle à la surface supérieure de la puce. Selon la présente invention, on peut ainsi utiliser le côté de la puce avec la grande surface, même notamment pour des mesures de protection contre les champs perturbateurs alors que les composantes de champ nécessaires o aux mesures arrivent latéralement dans la puce. Le capteur MOS en tran chée, vertical est seulement sensible aux composantes latérales du champ
alors que les champs verticaux perturbateurs ne sont pas pris en compte.
En variant la densité des cellules en tranchée, le dimen sionnement de ces cellules en tranchée et la conception des cellules en s tranchée on peut régler la sensibilité du capteur de champ magnétique ou de l'ampèremètre selon l'invention. I1 est également possible de combiner différentes géométries de cellule sur une puce pour réaliser de cette ma nière en même temps différentes sensibilités. Une telle puce de capteur à plusieurs canaux s'utilise avantageusement selon l'invention comme uni que puce de capteur dans une plage de mesure très importante alors que dans d'autres conditions, une telle plage de mesure importante ne pour rait être couverte que par la combinaison de différents éléments de cap teur. Selon l'invention les cellules MOS en tranchée du dispositif 3s selon l'invention ou de l'ampèremètre selon l'invention, contrairement aux commutateurs de puissance classiques à structure cellulaire sont avanta geusement prévues pour que les cellules de mesure de courant et en par ticulier la paroi de la porte en tranchée puisse être alignée avec des cellules couplées électriquement, toutes de façon orthogonale par rapport aux composantes de champ magnétique à mesurer, pour d'une part opti miser la sensibilité de la mesure et d'autre part éviter que la mesure ne soit faussée par des composantes de champ magnétique d'orientation dif s férente. Dans le cas d'une direction de champ magnétique linéaire, les ca naux MOS sont alignés le long des parois des sillons en tranchée selon l'invention, parallèlement de façon que tous les canaux soient perpendi
culaires à cette direction linéaire du champ magnétique.
Si l'on veut mesurer avec une seule puce plusieurs direc o tions de champ magnétique ou différentes composantes vectorielles d'un champ magnétique, alors pour chaque composante de champ magnétique à mesurer, on prévoit un certain nombre de cellules de capteur combinées avec chaque fois des canaux MOS parallèles. Les zones de cellule prévues pour les différentes directions de champ magnétique ou composantes s vectorielles d'un champ magnétique sont séparées les unes des autres du point de vue des techniques de mesure et de traitement. Le courant de fonctionnement source-drain respectif pour les différentes zones de cellule de mesure est fourni séparément pour permettre des mesures séparées des différentes composantes de champ magnétique et d'éviter ainsi le mé
o lange des mesures des différentes composantes de champ magnétique.
Cela signifie que le courant de fonctionnement source-drain du capteur doit être séparé à au moins un endroit mais qu'il peut entre autres égale ment être regroupé à un second endroit; par exemple selon l'invention dans le cas de branchements séparés de la source on peut n'avoir qu'un s branchement de drain commun pour pouvoir distinguer la variation de résistance de deux cellules de capteur différentes car dans ce cas, on uti lise le drain comme potentiel de référence commun. Cela est particulière ment avantageux pour la fabrication car entre autres seulement la face avant de la puce mais non la métallisation de sa face arrière (drain) ne se
ra structurée.
Si l'on veut mesurer les champs magnétiques courbes no tamment des champs magnétiques annulaires, alors il faut prévoir les orientations des canaux MOS en tranchée dans la structure de capteur pour que les lignes de champ magnétique annulaires soient toujours per ss pendiculaires à la chaque structure de canal MOS; cela signifie que les parois des portes en tranchées doivent être orientées pour que leurs pro longements en lignes droites, géométriques se coupent essentiellement en un point commun. De façon générale, dans le cas de champs magnétiques courbes, les parois des portes en tranchée sont prévues pour étre perpen
diculaires au rayon de courbure local.
Dans le cas particulier d'un champ magnétique à symétrie circulaire, l'orthogonalité requise des parois de portes en tranchée par s rapport aux composantes de champ magnétique à mesurer, sont repré sentées par exemple par des structures de cellules radiales c'est-à-dire en forme d'étoile. Dans ce cas particulier, les cellules de capteur peuvent méme étre exploitées électriquement en parallèle ou étre branchées en commun car on aura certes des directions spatiales différentes du champ 0 magnétique (on suppose par hypothèse que le champ magnétique est cir culaire) mais on ne mesure qu'une composante annulaire du champ ma gnétique; cette composante se mesure par les parois de portes en tranchée, des canaux MOS, dont l'orientation est radiale vers l'extérieur pour les cellules de capteur à chaque endroit, pour permettre une mesure correcte. Les concepts de capteur de courant, intogrés, connus utili sent en général une partie du courant à mesurer pour mesurer par exem ple le courant qui traverse une résistance shunt, intégrée. Selon l'invention, le capteur de courant intégré utilise le champ magnétique et est ainsi avantageusement découplé par rapport au courant principal à mesurer. Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de réalisation représentés dans les dessins annexés dans lesquels: - la figure 1 est un schéma en section d'une cellule MOS en tranchée avec des canaux MOS verticaux, - la figure la montre une variante de réalisation pour une section d'une cellule MOS en tranchée utilisant un procédé mélangé par exemple un procédé BCD (procédé bipolaire-CMOS-DMOS), - la figure 2 est un schéma d'un premier exemple de réalisation d'un MOSFEI' de puissance en tranchée avec un capteur d'intensité, intégré, - la figure 3 est un schéma d'un second exemple de réalisation d'un MOSFEI' de puissance en tranchée avec un capteur d'intensité, intégré, ss - la figure 4 montre un premier exemple de réalisation d'un dispositif de portes en tranchée, la figure 5 montre un second exemple de réalisation d'un dispositif de
portes en tranchée.
Description des exemples de réalisation
La figure 1 montre schématiquement une esquisse d'une cellule MOS en tranchée avec des canaux MOS verticaux. La cellule MOS en tranchée est représentée dans sa section par la référence 1. La compo s sante du champ magnétique à mesurer selon l'invention est représentée par des flèches 40. La construction de la cellule MOS en tranchée corres pond à celle d'un MOSFET en tranchée, habituel. Pour cela, on réalise une métallisation 12 de la face arrière d'un substrat 10 ainsi qu'une métallisa tion 14 de sa face avant. La métallisation de la face arrière 12 sert de 0 branchement de drain de la cellule MOS. La métallisation de la face avant 14 qui est notamment structurée, sert de branchement de source. Dans le substrat 1O qui est notamment un substrat semi-conducteur à base de silice, selon la section 1 de la cellule MOS en tranchée on réalise selon l'invention différentes zones; à savoir dans une première zone 22 du substrat on prévoit un dopage avec un premier type de porteurs de char ges, directement à côté de la métallisation de la face arrière 12. Dans la direction opposce à celle de la métallisation de la face arrière 12, la pre mière zone de substrat 22 se poursuit par une seconde zone de substrat 24 ayant également un dopage d'un premier type de porteurs de charges mais avec une moindre concentration en dopants que celle de la première zone de substrat 22. La seconde zone de substrat 24 se poursuit dans la direction opposée à la première zone de substrat 22 (au moins dans des zones partielles), par une troisième zone de substrat 26 ayant un dopage d'un second type de porteurs de charges différent du premier type de por
teurs de charges.
Dans les zones partielles du substrat 1O dans lesquelles les secondes zones de substrat 24 ne sont pas adUacentes à la troisième zone de substrat 26, on a une sixtème et septième zones de substrat 32, 34 fai sant suite à la seconde zone de substrat 24 pour constituer la porte ou so l'oxyde de porte. Seulement la sixième zone de substrat 32 est adjacente à la seconde zone de substrat 24 alors que la septième zone de substrat 34 est complètement isolée des autres zones de substrat par la sixtème zone de substrat 32. La septième zone de substrat 34 correspond au branche ment de porte ou à la porte du dispositif de l'invention. La sixième zone de s substrat 32 correspond à l'oxyde de porte du dispositif de l'invention. A côté de la porte 34 ou de l'oxyde de porte 32, entre la surface du substrat 1O et la seconde zone de substrat 24 on a la troisième zone de substrat 26 et une cinquième zone de substrat 30. La cinquième zone de substrat est munie d'un dopage correspondant au premier type de porteurs de char ges. Le dopage de la cinquième zone 30 est plus fort que le do page de la seconde zone de substrat 24 avec le premier type de porteurs s de charges. Il est prévu une quatrième zone de substrat 28 qui n'est pas adjacente à l'oxyde de porte 32 mais se situe au moins en partie entre la troisième zone de substrat 26 et la cinquième zone de substrat 30; cette quatrième zone de substrat est également dopée par le second type de porteurs de charges; sa concentration au dopage est plus élevée que celle o de la troisième zone de substrat 26. Selon l'invention, il est notamment prévu que le premier type de porteurs de charges soit des porteurs de charges négatives et le second type de porteurs de charges des porteurs de charges positives; toutefois, l'invention permet également d'envisager la situation inverse. La paroi de porte en tranchée correspond à la partie
verticale de la sixième zone de substrat 32 c'est-à-dire l'oxyde de porte 32.
Les parties de la troisième zone de substrat 26 adUacentes à la paroi de porte en tranchée, celles de la cinquième zone de substrat 30 et en partie de la seconde zone de substrat 24 correspondent à l'endroit o, selon
l'invention, on détecte le champ magnétique ou sa composante à détecter.
o Selon l'invention, la métallisation de la face avant 14 est à la fois adjacente à la quatrième zone de substrat 28 et en partie également à la cinquième zone de substrat 30; toutefois, la métallisation 14 de la face avant est séparée, distance ou du moins isolée de l'oxyde de porte 32
et de la porte 34.
:5 Dans le procédé habituel MOS en tranchée, le substrat constitué par la plaquette de siliclum correspond à la première zone de
substrat 22.
A la seconde zone de substrat 24 correspond la zone de dé
rive. A la troisième zone de substrat 26 correspond la zone dite du corps.
A la quatrième zone de substrat 28 correspond la diffusion par contact et
à la cinquième zone de substrat 30 correspond la zone de source.
La figure la montre une variante de réalisation d'une sec tion d'une cellule MOS en tranchée utilisant un procédé mélangé par exemple un procédé BCD (procédé bipolaire-CMOS-DMOS). Les mêmes références utilisées aux figures 1 et la désignent les mêmes composants
ou les mêmes zones du substrat.
Contrairement à la section représentée à la figure 1, celle représentée à la figure la est telle qu'en utilisant des procédés BCD, il n'est pas nécessaire que la cellule de capteur arrive jusqu'au niveau de la face arrière de la plaquette. On peut prévoir ici la borne de drain de la fi gure la avec la référence 120 et une partie de la métallisation de la face avant passe sur la face supérieure de la puce (face avant de la puce) par s dessus une zone enfouie ou des zones enfouies et/ou une ou plusieurs structures enfouies portant la référence 220 à la figure la et qui sont ap pelées ci-après couches enfouies 220. La couche enfouie 220 est en con tact avec la première zone de substrat 22 et son dopage est celui du premier type de porteurs de charges avec une concentration au dopage au o moins aussi élevée, si se n'est plus élevoe. Le branchement de drain por tant la référence 120 à la figure la est appliqué ici contre la face supé rieure de la puce. Un courant électrique schématisé par un trait interrompu et portant la référence 50, qui traverse verticalement le com posant, est conduit à travers la seconde zone de substrat 24, la première s zone de substrat 22 et la couche enfouie 220 jusque vers la borne de drain
c'est-à-dire jusqu'à la surface supérieure de la puce.
On a ainsi l'avantage de réaliser une structure quelconque des métallisations source-drain qui se trouvent toutes deux sur la face supérieure de la puce. La puce ou la face arrière de la puce non représen o tée à la figure la et qui se trouve en dessous de la première zone de subs trat 2 2 p eut rester ici en principe non structurée c'est- à- dire être métallisée de manière homogène sans avoir de fonction pour la cellule de capteur. On a en outre l'avantage dans le mode de réalisation de la figure la par rapport à celui de la figure 1 que la commande ou l'éventuelle com s binaison de plusieurs cellules de capteurs se réalise plus facilement que s'il fallait prévoir des structures et des contacts sur la face arrière de la puce. La première zone de substrat 22 de la figure la est égale ment appelée couche enfouie. En dessous de celle-ci se trouvent d'une manière non représentée à la figure la, le substrat de la puce et la métal lisation de la face arrière de la puce, moins épais que la première zone de substrat 22 et ayant un dopage avec un premier type de porteurs de char ges. Dans le cas de la section MOS de puissance, normale représentée à la figure 1, il n'y a pas cette couche de substrat supplémentaire car la cellule s de capteur doit arriver dans ce cas jusqu'au niveau de la face arrière de la puce. A la figure la la zone de dérive correspond également à la seconde zone de substrat 24. A la troisième zone de substrat 26 corres pond également à la flgure la la zone de N corps ". A la quatrième zone de substrat 28 correspond à la figure la la diffusion de contact. A la cin
quième zone de substrat 30 correspond à la figure la la zone de source.
La section 1 selon l'invention de la cellule MOS en tranchée s selon la figure 1 et la figure la fonctionne de façon analogue à une cellule MOS en tranchée habituelle; cela signifie qu'une tension correspondante appliquce à la porte 34 diminue la résistance entre le branchement de source 14 et le branchement de drain 12 de façon à former un canal con ducteur de courant c'est-à-dire le canal MOS; ce canal est traversé par un o courant entre le branchement de source 14 et le branchement de drain 12. Le courant ainsi engendré est représenté à la figure 1 par une flèche tracée en trait interrompu le long de chaque côté de la porte 34 ou de
l'oxyde de porte 32; ces flèches portent la référence 50.
La fonction de commutation du transistor s'obtient par ap s plication d'une tension à l'électrode de porte 34 qui développe un canal MOS vertical étroit le long de la paroi latérale du sillon de la porte encore appelée porte en tranchée. Le courant 50 tracé aux flgures 1 et la dépend notamment de la tension source-drain, appliquée et de la résistance du canal. o Si maintenant un champ magnétique 40 ou une compo sante de champ magnétique 40 est parallèle à la surface de la puce c'est à-dire parallèle à la surface supérieure du substrat 10, la force de Lorenz dévie le mouvement des porteurs de charges; cela signifie que selon l'invention, en particulier le mouvement des électrons perpendiculaire s ment au passage du courant et à la direction d'aimantation. Dans la vue schématique de la flgure 1 et celle de la flgure la cela signifie que les por teurs de charges sont déviés hors du plan du dessin si l'on prend des porteurs de charges positifs. Dans l'hypothèse de porteurs de charges à charge négative, la force de Lorenz produit de manière correspondante une so déviation dans le plan de coupe. Dans tous les cas, une déviation des porteurs de charges modifie la résistance du canal appelée ci-après résis tance RDson. Cette augmentation de la résistance du canal modifie le cou rant source-drain 50; une telle modification peut servir de mesure de l'importance du champ magnétique appliqué 40. En variante on peut envi ss sager d'imposer un courant de drain constant 50 et de mesurer la varia tion de la résistance de canal suivant la variation de la tension source drain.
Au cas o le canal MOS présente une résistance comparati-
vement faible du fait du potentiel appliqué à la porte 34, on obtient dans les zones adjacentes à la paroi de la porte en tranchée, un courant de porteurs de charges dans la direction verticale le long de la partie verticale s de l'oxyde de porte 32 dans une zone d'environ 0 10 nm jusqu'à 0...100 nm de distance de l'oxyde de porte 32. La force de Lorenz engen drée par la composante 40 du champ magnétique dévie les porteurs de charges soit dans le plan du dessin, soit hors du plan du dessin (par rap port à la figure 1 et à la flgure la). Plus l'extension de la paroi de porte de o tranchée est faible dans une direction orthogonale au plan du dessin et plus grande sera la variation de résistance produite par la déviation par le
canal MOS-FET.
Selon l'invention, il est notamment prévu un grand nombre de telles parois de porte de tranchée dans la direction perpendiculaire à la s direction du champ magnétique à mesurer, l'extension dans cette direc
tion orthogonale étant maintenue aussi réduite que possible.
Le capteur décrit peut étre utilisé comme composant séparé
pour mesurer un champ magnétique 40 parallèle à la surface de la puce.
I1 convient notamment pour une mesure sans contact et sans potentiel de courant par l'action du champ magnétique entourant un conducteur électrique. En combinant les différentes géométries de cellule MOS en tranchée, de variantes de conception de MOS en tranchée ou encore de variantes de disposition de MOS en tranchée on peut obtenir différentes
sensibilités et le cas échéant réaliser une combinaison sur une seule puce.
La figure 2 est un schéma d'un premier exemple de réalisa tion d'un MOSFET de puissance en tranchée avec un capteur de courant, intogré. Le substrat 10 représenté en perspective comporte dans une par tie du substrat au moins un MOSFET de puissance en tranchée ou une structure cellulaire d'un tel MOSFET. Cette structure cellulaire ou ce so MOSFET en tranchée porte la référence 80 à la figure 2. I1 produit un cou rant vertical dans une direction perpendiculaire à la surface du substrat 10. Ce MOSFET depuissance porte la référence 80 à la figure 2. Le cou rant vertical crée dans le plan du substrat 10 un champ magnétique es sentiellement annulaire autour de la zone 80 traversée par le courant; ce
champ magnétique n'est pas représenté par une référence à la figure 2.
Selon l'invention, le champ magnétique produit par la zone traversée par le courant peut prendre dans une autre zone du substrat selon l'invention désignée ci-après comme zone de substrat de capteur 5, un courant d'une valeur relativement élevée. Pour cela, la zone de substrat de capteur 5 doit être prévue notamment au voisinage de la zone de substrat 80 traversce par le courant. Selon l'invention, il est notamment prévu que la zone de substrat de capteur 5 entoure complètement la zone de substrat 80 tra
s versée par le courant, dans le plan du substrat 10.
La figure 3 montre un second exemple de réalisation d'un
MOSFEI en tranchée selon l'invention avec un capteur de courant intégré.
Dans ce cas également, le substrat 10 est représenté avec une zone de
substrat 80 conduisant le courant et une zone de substrat 5 de capteur.
o Dans ce second mode de réalisation de l'invention, à la fois la zone de substrat 80 conduisant le courant et la zone de substrat de capteur 5 sont circulaires; la zone de substrat de capteur 5 entoure là encore complète ment la zone de substrat 80 traversée par le courant, dans le plan du substrat. s A la fois dans la figure 2 et dans la figure 3, la zone de substrat 80 traversée par le courant est constituée notamment de cellules d'un MOSFEf de puissance, habituel comme commutateur de puissance pour commuter du courant. La zone de substrat de capteur 5 se compose, selon l'invention, de cellules de capteur comme celles représentées à la o figure 1 ou à la flgure la en coupe. De telles cellules de capteur détectent le champ magnétique annulaire engendré par le courant qui traverse la puce dans la zone de passage de courant 80; ces cellules de capteur dé tectent uniquement les composantes de champ magnétique 40 qui, comme représenté aux figures 1 et la, sont perpendiculaires à la paroi de s la porte en tranchée 34, à l'endroit o aux figures 1 et la on a représenté le courant 50. Ainsi, selon l'invention, il s'agit de parois de porte en tran
chée, orthogonales à la composante du champ magnétique à mesurer.
La figure 4 montre un premier exemple de réalisation d'un dispositif de portes en tranchée explicitant l'orientation des portes en tranchée 34 selon les figures 1 et la, par rapport au champ magnétique à détecter ou à la composante de champ magnétique à détecter. A la figure 4, on a représenté les premières cloisons des portes en tranchée en vue de dessus du substrat 10 en les identifiant par la référence 35. Les parois de ces premières portes en tranchée sont parallèles entre elles et orthogona 3s les à une première composante d'un vecteur de champ magnétique repré senté par une flèche et portant la référence 41. Sous la référence 36 à la figure 4 on a représenté d'autres cloisons de portes en tranchée aussi per pendiculaires à une seconde composante vectorielle à mesurer d'un champ magnétique; cette seconde composante vectorielle est représentée
par une flèche et porte la référence 42.
La figure 4 montre d'autres parois de secondes portes en tranchée désignées par la référence 37. Ces secondes portes en tranchée 37 font un angle aigu ou angle obtus mais en aucun cas elles ne sont per pendiculaires aux premières portes en tranchée 35, 36. Le branchement avec les branchements de source et de drain commun de la seconde porte en tranchée 37 avec l'un des deux groupes de premières portes en tran chée 35, 36 aboutirait à un résultat de mesure erroné si ce dispositif de o vait mesurer un champ magnétique ayant une première composante de champ magnétique 41 ou une seconde composante de champ magnétique 42. C'est pourquoi les premières portes en tranchée 35, 36 o arrive le branchement des bornes de source et de drain, sont à séparer des secon des portes en tranchée 37. C'est pourquoi dans la suite, on désignera les s branchements de source et de drain des premières portes de tranchée 35, 36 comme premières bornes ou premier branchement, de source ou de drain, et les branchements de source et de drain des secondes portes en tranchée 37 seront désignés par seconds branchements de source ou de drain. o La figure 5 montre un second exemple de réalisation d'un
dispositif selon l'invention de portes en tranchée.
A la figure 5 on veut mesurer un troisième champ magnéti que 43 annulaire; là encore, les branchements de source et de drain des premières portes en tranchée, orthogonales au champ magnétique à me surer sont à traiter en commun; dans le cas présent il s'agit du troisième champ magnétique 43. Les premières portes en tranchée représentées dans le second exemple de réalisation d'une disposition de portes en tran chée sont munies de la référence 38 à la figure 5. Les premières portes en tranchée 38 qui correspondent aux premières portes en tranchée 35, 36 so de la figure 4 ne sont toutefois pas nocessairement parallèles du fait de la forme du troisième champ magnétique 43 mais elles sont orientées en rayon, dans la direction radiale à partir d'un centre qui correspond au
centre du troisième champ magnétique 43.
A côté de la réalisation du canal MOS vertical de la zone 3s conductrice de courant 80 dans un pur procédé MOS en tranchée, comme par exemple pour des transistors à effet de champ de puissance ou des composants analogues, il est prévu, selon l'invention, d'utiliser des procé dés mélangés comme par exemple un procédé BCD (procédé bipolaire CMOS-DMOS), pour que les structures MOS en tranchée de la zone de substrat de capteur 5 selon les figures 2 et 3 puissent étre combinées à
d'autres commutateurs de puissance selon les procédés correspondants.
En plus, il est possible et avantageux selon l'invention, d'intégrer des s moyens intelligents dans la puce de capteur ou sur le substrat 10 pour par exemple intégrer de manière monolithique des ctrcuits de commande et d'exploitation. Le travail de réalisation des cellules MOS en tranchée selon les procédés mélangés comme par exemple les procédés BCD ou de manière générale des procédés CMOS permet la combinaison avantageuse
o avec intégration d'éléments logiques et de moyens intelligents.

Claims (5)

REVENDICATIONS
1 ) Dispositif de mesure de l'intensité d'une composante vectorielle (40, 41, 42, 43) d'un champ magnétique par un transistor à effet de champ, caractérisé en ce que s le transistor à effet de champ comprend au moins une première porte en tranchée (35, 36, 38), l'orientation de la paroi d'au moins une première porte en tranchée (35, 36, 38) étant perpendiculaire à la composante vectorielle à mesurer (40,
41, 42, 43) du champ magnétique.
2 ) Dispositif selon la revendication 1, caractérisé en ce que le transistor à effet de champ comprend au moins une seconde porte en tranchée (37) faisant un angle aigu ou un angle obtus par rapport à la composante vectorielle (40, 41, 42, 43) du champ à mesurer, le transistor à effet de champ ayant un premier branchement de source associé à au moins une première porte en tranchée (35, 36, 38), un premier branchement de drain associé à au moins une première porte en tranchée (35, 36, 38), o un second branchement de source associé à au moins une seconde porte en tranchée (37), et un second branchement de drain associé à au moins une seconde porte en tranchée (37), le premier branchement de source et le second branchement de source s étant séparés électriquement et/ou le premier branchement de drain et le
second branchement de drain étant séparés électriquement.
3 ) Dispositif selon l'une quelconque des revendications 1 ou 2,
caractérisé en ce que le transistor à effet de champ comprend un certain nombre de premières portes en tranchée (35, 36, 38) et le champ magnétique (41, 42, 43) est prévu au moins localement cintré, les parois des premières portes en tranchée (35, 36, 38) étant parallèles au
rayon de courbure local du champ magnétique courbe.
4 ) Dispositif selon l'une quelconque des revendications 1 ou 2,
caractérisé en ce que le transistor à effet de champ comprend un ensemble de premières portes en tranchée (35, 36, 38), les parois de l'ensemble des premières portes en tranchée (35, 36, 38)
étant orientées parallèlement les unes par rapport aux autres.
) Dispositif selon la revendication 1, caractérisé en ce que le transistor à effet de champ comprend un ensemble de premières portes en tranchée (35, 36, 38), les parois des premières portes en tranchée (35, o 36, 38) étant orientées pour que leur prolongement rectiligne, imaginaire
se coupe essentiellement en un méme point.
6 ) Amp èremè tre p our la me sure d'intensité de cou rant éle ctriqu e dans u n conducteur, le courant engendrant un champ magnétique, caractérisé en ce qu' on mesure l'intensité d'une composante vectorielle (40, 41, 42, 43) du champ magnétique à l'aide d'un dispositif selon l'une quelconque des re
vendications 1 à 5.
7 ) Application d'un transistor à effet de champ avec une porte en tran chée pour mesurer l'intensité d'une composante vectorielle (40, 41, 42, 43) d'un champ magnétique perpendiculairement à la paroi de la porte en tranchée.
FR0211041A 2001-09-08 2002-09-06 Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ Withdrawn FR2829582A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10144268.8A DE10144268B4 (de) 2001-09-08 2001-09-08 Vorrichtung zur Messung der Stärke einer Vektorkomponente eines Magnetfeldes

Publications (1)

Publication Number Publication Date
FR2829582A1 true FR2829582A1 (fr) 2003-03-14

Family

ID=7698313

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0211041A Withdrawn FR2829582A1 (fr) 2001-09-08 2002-09-06 Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ

Country Status (4)

Country Link
US (1) US6744250B2 (fr)
DE (1) DE10144268B4 (fr)
FR (1) FR2829582A1 (fr)
GB (1) GB2383193B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027397A1 (de) * 2000-06-02 2001-12-13 Graffinity Pharm Design Gmbh Oberfläche zur Immobilisierung von Liganden
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
DE10245551A1 (de) * 2002-09-30 2004-04-08 Infineon Technologies Ag Integrierte Halbleiterschaltungsanordnung
US7622910B2 (en) * 2006-10-06 2009-11-24 Honeywell International Inc. Method and apparatus for AC integrated current sensor
US7615989B2 (en) * 2006-10-06 2009-11-10 Honeywell International Inc. Method and apparatus for DC integrated current sensor
US8659074B2 (en) * 2007-01-09 2014-02-25 Maxpower Semiconductor, Inc. Semiconductor device
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US8378676B2 (en) * 2009-06-05 2013-02-19 Nuovo Pignone S.P.A. System and method for detecting corrosion pitting in gas turbines
US8614873B1 (en) 2010-04-16 2013-12-24 James T. Beran Varying electrical current and/or conductivity in electrical current channels
WO2015052891A1 (fr) * 2013-10-08 2015-04-16 旭化成エレクトロニクス株式会社 Capteur magnétique
US9196519B2 (en) 2013-11-21 2015-11-24 Globalfoundries Inc. Achieving uniform capacitance between an electrostatic chuck and a semiconductor wafer
CN109994549B (zh) * 2017-12-29 2020-12-11 苏州东微半导体有限公司 半导体功率器件

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048648A (en) * 1976-06-30 1977-09-13 International Business Machines Corporation High carrier velocity fet magnetic sensor
US4141023A (en) * 1973-08-11 1979-02-20 Sony Corporation Field effect transistor having a linear attenuation characteristic and an improved distortion factor with multiple gate drain contacts
EP0204135A1 (fr) * 1985-05-22 1986-12-10 LGZ LANDIS & GYR ZUG AG Dispositif à circuit intégré contenant un élément Hall intégrable
EP0244577A1 (fr) * 1986-04-29 1987-11-11 Landis & Gyr Betriebs AG Elément Hall intégrable
JPH01251763A (ja) * 1988-03-31 1989-10-06 Res Dev Corp Of Japan 縦型ホール素子と集積化磁気センサ
JPH04171770A (ja) * 1990-11-05 1992-06-18 Nissan Motor Co Ltd 磁電変換素子
US5208477A (en) * 1990-12-31 1993-05-04 The United States Of America As Represented By The Secretary Of The Navy Resistive gate magnetic field sensor
EP0671773A2 (fr) * 1994-03-09 1995-09-13 Kabushiki Kaisha Toshiba Elément à effet Hall pour détecter un champ magnétique perpendiculaire au substrat
US5561305A (en) * 1994-02-16 1996-10-01 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
US5572058A (en) * 1995-07-17 1996-11-05 Honeywell Inc. Hall effect device formed in an epitaxial layer of silicon for sensing magnetic fields parallel to the epitaxial layer
WO2000002266A1 (fr) * 1998-07-02 2000-01-13 Austria Mikro Systeme International (Ams) Dispositif a effet hall integre
WO2000004555A2 (fr) * 1998-07-15 2000-01-27 Infineon Technologies Ag Ensemble cellule de memoire dans lequel une resistance electrique d'un element de memoire represente une information et peut etre soumise a l'influence d'un champ magnetique, et son procede de realisation
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
EP1085586A2 (fr) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Elément magnétorésistif et dispositif de mémoire magnétique
US6255190B1 (en) * 1997-06-19 2001-07-03 Austria Mikro Systeme International Ag Method for dielectrically isolated deep pn-junctions in silicon substrates using deep trench sidewall predeposition technology

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446307A (en) * 1994-11-04 1995-08-29 The United States Of America As Represented By The Secretary Of The Army Microelectronic 3D bipolar magnetotransistor magnetometer
US5757055A (en) * 1996-09-17 1998-05-26 Intel Corporation Triple drain magneto field effect transistor with high conductivity central drain
US5926414A (en) * 1997-04-04 1999-07-20 Magnetic Semiconductors High-efficiency miniature magnetic integrated circuit structures
US6566177B1 (en) * 1999-10-25 2003-05-20 International Business Machines Corporation Silicon-on-insulator vertical array device trench capacitor DRAM
US6570207B2 (en) * 2000-12-13 2003-05-27 International Business Machines Corporation Structure and method for creating vertical capacitor and anti-fuse in DRAM process employing vertical array device cell complex

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141023A (en) * 1973-08-11 1979-02-20 Sony Corporation Field effect transistor having a linear attenuation characteristic and an improved distortion factor with multiple gate drain contacts
US4048648A (en) * 1976-06-30 1977-09-13 International Business Machines Corporation High carrier velocity fet magnetic sensor
EP0204135A1 (fr) * 1985-05-22 1986-12-10 LGZ LANDIS & GYR ZUG AG Dispositif à circuit intégré contenant un élément Hall intégrable
EP0244577A1 (fr) * 1986-04-29 1987-11-11 Landis & Gyr Betriebs AG Elément Hall intégrable
JPH01251763A (ja) * 1988-03-31 1989-10-06 Res Dev Corp Of Japan 縦型ホール素子と集積化磁気センサ
JPH04171770A (ja) * 1990-11-05 1992-06-18 Nissan Motor Co Ltd 磁電変換素子
US5208477A (en) * 1990-12-31 1993-05-04 The United States Of America As Represented By The Secretary Of The Navy Resistive gate magnetic field sensor
US5561305A (en) * 1994-02-16 1996-10-01 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
EP0671773A2 (fr) * 1994-03-09 1995-09-13 Kabushiki Kaisha Toshiba Elément à effet Hall pour détecter un champ magnétique perpendiculaire au substrat
US5572058A (en) * 1995-07-17 1996-11-05 Honeywell Inc. Hall effect device formed in an epitaxial layer of silicon for sensing magnetic fields parallel to the epitaxial layer
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
US6255190B1 (en) * 1997-06-19 2001-07-03 Austria Mikro Systeme International Ag Method for dielectrically isolated deep pn-junctions in silicon substrates using deep trench sidewall predeposition technology
WO2000002266A1 (fr) * 1998-07-02 2000-01-13 Austria Mikro Systeme International (Ams) Dispositif a effet hall integre
WO2000004555A2 (fr) * 1998-07-15 2000-01-27 Infineon Technologies Ag Ensemble cellule de memoire dans lequel une resistance electrique d'un element de memoire represente une information et peut etre soumise a l'influence d'un champ magnetique, et son procede de realisation
EP1085586A2 (fr) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Elément magnétorésistif et dispositif de mémoire magnétique

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
LIN H-Y ET AL: "A novel structure for three-dimensional silicon magnetic transducers to improve the sensitivity symmetry", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 56, no. 3, 1 September 1996 (1996-09-01), pages 233 - 237, XP004049698, ISSN: 0924-4247 *
RALPH STEINER VANHA ET AL: "Trench-Hall Devices", JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 9, no. 1, 1 March 2000 (2000-03-01), XP011034553, ISSN: 1057-7157 *
ROUMENIN C S: "Magnetic sensors continue to advance towards perfection", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 46, no. 1-3, 1 January 1995 (1995-01-01), pages 273 - 279, XP004303495, ISSN: 0924-4247 *
ROUMENIN ET AL: "Parallel-field Hall microsensors: an overview", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 30, no. 1-2, 1 January 1992 (1992-01-01), pages 77 - 87, XP026482369, ISSN: 0924-4247, [retrieved on 19920101] *
STEINER R ET AL: "In-plane sensitive vertical trench-Hall device", ELECTRON DEVICES MEETING, 1998. IEDM '98 TECHNICAL DIGEST., INTERNATIO NAL SAN FRANCISCO, CA, USA 6-9 DEC. 1998, PISCATAWAY, NJ, USA,IEEE, US, 6 December 1998 (1998-12-06), pages 479 - 482, XP010321481, ISBN: 978-0-7803-4774-8 *

Also Published As

Publication number Publication date
GB0220794D0 (en) 2002-10-16
US6744250B2 (en) 2004-06-01
GB2383193A (en) 2003-06-18
US20030071616A1 (en) 2003-04-17
GB2383193B (en) 2004-03-17
DE10144268A1 (de) 2003-04-10
DE10144268B4 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
BE1017875A5 (fr) Capteur magnetique et procede pour detecter un champ magnetique.
FR2829582A1 (fr) Dispositif pour mesurer l'intensite d'une composante vectorielle d'un champ magnetique et dispositif de mesure d'une intensite de courant ainsi qu'application d'un transistor a effet de champ
EP0040125B1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
US20060170406A1 (en) Hall element and manufacturing method thereof
EP3236496B1 (fr) Puce électronique protégée contre des attaques en face arrière
FR2738079A1 (fr) Dispositif a semiconducteurs, a tranchee, et procede de fabrication
FR2776837A1 (fr) Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees
FR2616966A1 (fr) Structure de transistors mos de puissance
FR2461360A1 (fr) Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
FR3086798A1 (fr) Structure de diode
FR2767967A1 (fr) Composant transistor
FR3005512A1 (fr) Dephaseur electro-optique a faible coefficient d'absorption
EP0031837A1 (fr) Circuit a transistors a effets de champs fusionnes, et procede de fabrication.
EP1040523B1 (fr) Composant de puissance portant des interconnexions
EP0969512A1 (fr) Microstructure comprenant un circuit intégré dans un substrat à une face duquel est agencée une bobine plane
FR3106697A1 (fr) Structure de transistor
FR2784231A1 (fr) Composant mosfet
EP1142023B1 (fr) Structure périphérique pour dispositif monolithique de puissance
US11081509B2 (en) Detector for fast-gated detection of electromagnetic radiation
FR2503933A1 (fr) Circuit integre comprenant un reseau de transistors
FR2596202A1 (fr) Structure de transistor npn equivalent a tension de claquage plus elevee que la tension de claquage intrinseque des transistors npn
JP3659122B2 (ja) 電荷転送装置
FR2770687A1 (fr) Dispositif a semiconducteur lateral et son procede de formation
EP3696865A1 (fr) Photodiode
JP2004527134A (ja) 磁場のｂ成分を測定するための装置、磁場センサおよび電流計

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20160531