FR2793952A1 - Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique - Google Patents

Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique Download PDF

Info

Publication number
FR2793952A1
FR2793952A1 FR9906485A FR9906485A FR2793952A1 FR 2793952 A1 FR2793952 A1 FR 2793952A1 FR 9906485 A FR9906485 A FR 9906485A FR 9906485 A FR9906485 A FR 9906485A FR 2793952 A1 FR2793952 A1 FR 2793952A1
Authority
FR
France
Prior art keywords
layer
resist
low temperature
plasma
affecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9906485A
Other languages
English (en)
Other versions
FR2793952B1 (fr
Inventor
Didier Louis
Emile Lajoinie
Christian Arvet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR9906485A priority Critical patent/FR2793952B1/fr
Priority to PCT/FR2000/001370 priority patent/WO2000072369A1/fr
Publication of FR2793952A1 publication Critical patent/FR2793952A1/fr
Application granted granted Critical
Publication of FR2793952B1 publication Critical patent/FR2793952B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

L'invention concerne un procédé de réalisation d'un niveau d'interconnexion de type Damascène sur un dispositif semi-conducteur, comprenant les étapes consistant à : - déposer une première couche constituée de matériau organique à faible constante diélectrique sur le dispositif semi-conducteur,- déposer une deuxième couche constituée de matériau minéral sur la première couche,- déposer une troisième couche constituée de matériau organique sur la deuxième couche, cette troisième couche étant destinée à servir de résist pour la gravure de la deuxième couche,- former un motif d'interconnexions dans la troisième couche,- graver par plasma la deuxième couche selon le motif d'interconnexions jusqu'à révéler la première couche, la gravure provoquant la formation d'une croûte à la surface du résist,- soumettre d'abord le résist à un plasma de " stripping " de type " downstream " à basse température pour fragiliser la croûte de surface,- éliminer ensuite le résist ainsi traité par voie humide en utilisant une solution chimique apte à dissoudre le résist traité sans modifier les caractéristiques électriques de la première couche,- procéder à la mise en place des interconnexions.

Description

PROCEDE <B>DE</B> REALISATION <B>D'UN</B> NIVEAU D'INTERCONNEXION<B>DE</B> TYPE DAMASCENE <B>COMPRENANT UN</B> DIELECTRIQUE <B>ORGANIQUE</B> Domaine technique La présente invention concerne un procédé de réalisation d'un niveau d'interconnexion de type Damascène comprenant un diélectrique organique<B>à</B> faible constante diélectrique. Elle s'applique en particulier au domaine des interconnexions pour circuits intégrés utilisant du cuivre comme matériau conducteur.
Etat de la technique antérieure Une structure Damascène est formée par le dépôt, sur une face<B>à</B> connecter d'un dispositif micro- électronique, d'au moins une couche de matériau diélectrique, par la gravure de trous (pour les interconnexions verticales) et de tranchées (pour les interconnexions horizontales) dans cette couche de matériau diélectrique, par le dépôt d'une couche métallique sur la couche de matériau diélectrique gravée et par le polissage de l'excès de métal afin d'obtenir les lignes d'interconnexions.
L'amélioration des performances des circuits intégrés (vitesse, faible consommation) a nécessité un changement dans les matériaux qui étaient utilisés. Afin de diminuer la capacité existant entre les lignes conductrices, il est avantageux d'utiliser comme matériau diélectrique certains mal1--ér#Laux organiques dont la constante diélectrique est inférieure<B>à</B> celle des matériaux isolants habituellement utilisés comme le dioxyde de silicium. L'amélioration de ces performances passe aussi par l'emploi d'un métal plus conducteur que l'aluminium classiquement utilisé pour réaliser les lignes d'interconnexions. Le cuivre, qui a une résistivité deux fois plus faible que l'aluminium dopé au cuivre, est apparu comme le meilleur candidat. L'utilisation de couches intermédiaires est alors devenue nécessaire<B>:</B> couche barrière<B>à</B> la diffusion du cuivre, couche d'arrêt de polissage, couche constituant un masque dur.
La constitution des lignes conductrices d'interconnexions nécessite des opérations de masquage et de gravure de couches diélectriques. Tant que les couches diélectriques étaient en matériau minéral, le retrait de la résine de masquage ne présentait aucun problème puisque les procédés de retrait n'affectaient pas les couches minérales. La perspective de l'utilisation de matériau organique comme couche diélectrique dans une structure Damascène pose maintenant le problème de l'élimination de la résine de masquage sans altérer le reste de la structure et en particulier sans altérer la couche diélectrique en matériau organique. Exposé de l'invention La présente invention a été conçue pour remédier au problème exposé ci-dessus. Elle permet de simplifier considérablement l'architecture d'assemblage de cette phase de fabrication des circuits intégrés.
L'invention a donc pour objet un procédé de réalisation d'un niveau d'interconnexions de type Damascène sur un dispositif semi-conducteur, comprenant les étapes consistant<B>à :</B> <B>-</B> déposer une première couche constituée de matériau organique<B>à</B> faible constante diélectrique sur le dispositif semi-conducteur, <B>-</B> déposer une deuxième couche constituée de matériau minéral sur la première couche, <B>-</B> déposer une troisième couche constituée de matériau organique sur la deuxième couche, cette troisième couche étant destinée<B>à</B> servir de résist pour la gravure de la deuxième couche, <B>-</B> former un motif d'interconnexions dans la troisième couche, <B>-</B> graver par plasma la deuxième couche selon le motif d'interconnexions jusqu'à révéler la première couche, la gravure provoquant la formation d'une croûte<B>à</B> la surface du résist, <B>-</B> soumettre d'abord le résist <B>à</B> un plasma de "stripping" de type "downstream" <B>à</B> basse température pour fragiliser la croûte de surface, <B>-</B> éliminer ensuite le résist ainsi traité par voie humide en utilisant une solution chimique apte <B>à</B> dissoudre le résist traité sans modifier les caractéristiques électriques de la première couche, <B>-</B> procéder<B>à</B> la mise en place des interconnexions.
La deuxième couche peut notamment être une couche de masque dur.
Avantageusement, le plasma de "stripping" est réalisé<B>à</B> partir d'un mélange d'hydrogène et d'azote. De préférence, ladite solution chimique comprend un composé aminé comprenant de l'hydroxylamine et une base constituée par de l'hydroxycholine.
La solution chimique peut comprendre jusqu'à<B>10%</B> en volume du composé aminé HDA'#', jusqu'à <B>25%</B> en volume d'une base, le reste étant constitué de solvant et/ou d'eau.
Brève description des dessins.
L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront<B>à</B> la lecture de la description qui va suivre, donnée<B>à</B> titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels<B>:</B> <B>-</B> la figure<B>1</B> est une vue transversale d'une structure constituée d'un empilement de couches réalisées<B>à</B> la surface d'un substrat semi-conducteur, <B>-</B> la figure 2 montre le résultat d'une opération de gravure réalisée dans la structure représentée<B>à</B> la figure<B>1.</B>
Description détaillée de mode de réalisation de l'invention La figure<B>1</B> montre un empilement de couches déposées sur une surface d'un substrat semi-conducteur <B>1.</B> Le substrat<B>1</B> supporte d'abord une couche 2 en polymère<B>à</B> faible constante diélectrique, par exemple du benzocyclobutène (PCB), un polymère aromatique thermostable tel que le SiLK TM <B>,</B> du polyaryléther (PAE), destiné<B>à</B> supporter des trous d'interconnexion. La couche 2 supporte une couche<B>3</B> de matériau minéral<B>à</B> base de silicium (nitrure, oxyde, carbure). Afin de graver la couche<B>3,</B> on dépose sur celle-ci une couche 4 de résine.
Par lithographie, par exemple optique ou électronique, on forme un motif de gravure dans la couche de résine 4, ce qui permet de graver la couche minérale<B>3</B> sous-jacente. C'est ce que montre la figure 2. Une fois la gravure de la couche<B>3</B> effectuée, le problème est d'éliminer complètement la couche organique 4 ou résist sans altérer la couche organique 2. Ces deux couches étant de même nature, même si les matériaux qui les constituent ne possèdent pas la même formule chimique.
Il s'agit donc de ne pas consommer, modifier ou dégrader le matériau de la couche 2. La notion de consommation peut se résumer en une perte d'épaisseur de la couche 2. La notion de modification se situe au niveau de la constante diélectrique qui, si elle évolue, fait perdre au matériau ses qualités d'isolation. La notion de dégradation du matériau se caractérise par l'apparition de phénomènes de décollement (ou délamination) vis-à-vis des couches adjacentes. D'autre part, si on utilise du cuivre pour les lignes d'interconnexions, il faut tenir compte du fait que le cuivre est très sensible<B>à</B> la corrosion. Le procédé de retrait de la couche 4 doit donc être compatible avec la présence du cuivre car le risque d'atteindre ce métal, même encapsulé, existe.
Selon l'invention, la gravure de la couche <B>3</B> est une gravure plasma. Il se forme alors une croûte <B>à</B> la surface de la couche 4. Cette croûte est constituée du matériau de la couche 4<B>à</B> travers laquelle les espèces chimiques des gaz de gravure ont été adsorbées.
On procède alors de la manière suivante. Un plasma de listripping" de type "downstream" est appliqué,<B>à</B> basse température (de l'ordre de 130'C), sur la couche 4 pour ne pas dégrader le matériau organique de la couche 2. Cette opération permet de fragiliser la croûte de surface. Une chimie<B>à</B> base de gaz réducteurs, de type gaz inerte de protection (mélange d'hydrogène et d'azote) est utilisée. Une chimie purement oxydante (de type oxygène) consommerait en totalité le matériau de la couche 2.
L'opération suivante, par voie humide, utilise une chimie de type organique pour éliminer le reste de la couche 4 et nettoyer parfaitement la surface du matériau minéral gravé. Le phénomène utilisé est basé sur le principe d'un retrait par une technique de "lift-off" qui favorise d'autant le retrait du matériau de la couche 4 sans modifier le matériau de la couche 2. On peut pour cela utiliser une solution mise au point par la société EKC Technology Inc. basée<B>à</B> Hayward (Californie)<B>.</B> Cette solution comprend un composé aminé comprenant de l'hydroxylamine et une base constituée par de l'hydroxycholine. Ces produits permettent de faire gonfler les polymères et de les dissoudre. On peut citer<B>à</B> titre d'exemple les produits commercialisés<B>sous</B> les appellations EKC265 TM et Posistripe EKCO <B>LE.</B>
La solution chimique de dissolution peut être constituée du composé aminé commercialisé sous l'appellation HDATm jusqu'à<B>10%</B> en volume, jusqu'à<B>25%</B> en volume d'une base, le reste étant constitué de solvant et/ou d'eau. Comme solvant, on peut utiliser l'acétamide de diméthyle, le sulfoxyde diméthylique, le propylène glycol, le dipropylène glycol, l'éther monométhylique, le N-méthyl pyrrolidone, le N-cyclohexyl pyrrolidone.
Comme base, on peut utiliser la morpholine, la monoéthanolamine, la diéthanolamine, la diglycolamine, le bicarbonate de choline, l'hydroxyde de tétraméthylammoniun et l'hydroxycholine. Les interconnexions peuvent être réalisées ensuite de manière connue de l'homme de l'art, par dépôt d'une couche métallique et polissage mécano- chimique de l'excès de métal.

Claims (1)

  1. REVENDICATIONS <B>1.</B> Procédé de réalisation d'un niveau d'interconnexion de type Damascène sur un dispositif semi-conducteur<B>(1)</B> comprenant les étapes consistant <B>à :</B> <B>-</B> déposer une première couche (2) constituée de matériau organique<B>à</B> faible constante diélectrique sur le dispositif semi-conducteur<B>(1),</B> <B>-</B> déposer une deuxième couche<B>(3)</B> constituée de matériau minéral sur la première couche (2), <B>-</B> déposer une troisième couche (4) constituée de matériau organique sur la deuxième couche, cette troisième couche (4) étant destinée<B>à</B> servir de résist pour la gravure de la deuxième couche <B>(3),</B> <B>-</B> former un motif d'interconnexions dans la troisième couche (4), <B>-</B> graver par plasma la deuxième couche (3) selon le motif d'interconnexions jusqu'à révéler la première couche (2), la gravure provoquant la formation d'une croûte<B>à</B> la surface du résist, <B>-</B> soumettre d'abord le résist <B>à</B> un plasma de "stripping" de type "downstream" <B>à</B> basse température pour fragiliser la croûte de surface, <B>-</B> éliminer ensuite le résist ainsi traité par voie humide en utilisant une solution chimique apte <B>à</B> dissoudre le résist traité sans modifier les caractéristiques électriques de la première couche (2), <B>-</B> procéder<B>à</B> la mise en place des interconnexions. 2. Procédé selon la revendication<B>1,</B> caractérisé en ce que le plasma de "stripping" est réalisé<B>à</B> partir d'un mélange d'hydrogène et d'azote. <B>3.</B> Procédé selon l'une des revendications<B>1</B> ou 2, caractérisé en ce que ladite solution chimique comprend un composé aminé comprenant de l'hydroxylamine et une base constituée par de l'hydroxycholine. 4. Procédé selon la revendication<B>1,</B> caractérisé en ce que ladite solution chimique comprend TM jusqu'à<B>10%</B> en volume du composé aminé HDA # jusqu'à <B>25%</B> en volume d'une base, le reste étant constitué de solvant et/ou d'eau.
FR9906485A 1999-05-21 1999-05-21 Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique Expired - Fee Related FR2793952B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9906485A FR2793952B1 (fr) 1999-05-21 1999-05-21 Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique
PCT/FR2000/001370 WO2000072369A1 (fr) 1999-05-21 2000-05-19 Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9906485A FR2793952B1 (fr) 1999-05-21 1999-05-21 Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique

Publications (2)

Publication Number Publication Date
FR2793952A1 true FR2793952A1 (fr) 2000-11-24
FR2793952B1 FR2793952B1 (fr) 2001-08-31

Family

ID=9545873

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9906485A Expired - Fee Related FR2793952B1 (fr) 1999-05-21 1999-05-21 Procede de realisation d'un niveau d'interconnexion de type damascene comprenant un dielectrique organique

Country Status (2)

Country Link
FR (1) FR2793952B1 (fr)
WO (1) WO2000072369A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150351A (ja) * 1985-12-25 1987-07-04 Seiko Epson Corp レジストの除去方法
JPH0228975A (ja) * 1988-07-19 1990-01-31 Toshiba Corp イメージセンサの製造方法
EP0801422A2 (fr) * 1996-04-12 1997-10-15 Mitsubishi Gas Chemical Company, Inc. Composition décapante pour photoresist et procédé de fabrication d'un circuit intégré semi-conducteur
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150351A (ja) * 1985-12-25 1987-07-04 Seiko Epson Corp レジストの除去方法
JPH0228975A (ja) * 1988-07-19 1990-01-31 Toshiba Corp イメージセンサの製造方法
EP0801422A2 (fr) * 1996-04-12 1997-10-15 Mitsubishi Gas Chemical Company, Inc. Composition décapante pour photoresist et procédé de fabrication d'un circuit intégré semi-conducteur
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 383 (P - 646) 15 December 1987 (1987-12-15) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 175 (E - 0914) 6 April 1990 (1990-04-06) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 11 30 September 1999 (1999-09-30) *

Also Published As

Publication number Publication date
WO2000072369A1 (fr) 2000-11-30
FR2793952B1 (fr) 2001-08-31

Similar Documents

Publication Publication Date Title
US11332376B2 (en) Diamond-like carbon film
JP4430814B2 (ja) 有機化合物含有絶縁層の異方性エッチング
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
TWI271413B (en) Organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
US20060252256A1 (en) Method for removing post-etch residue from wafer surface
KR100598105B1 (ko) 반도체 패턴 형성 방법
JP2005072384A (ja) 電子デバイスの製造方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
FR2872342A1 (fr) Procede de fabrication d&#39;un dispositif semiconducteur
JP2006251491A (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
CN112262227A (zh) 正形碳膜沉积
JP2010050477A (ja) 有機化合物含有絶縁層の異方性エッチング
US6803660B1 (en) Patterning layers comprised of spin-on ceramic films
EP1328012A1 (fr) Procédé de fabrication d&#39;un composant électronique incorporant un microcomposantinductif
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
FR2758003A1 (fr) Traitement anti-reflet de surfaces reflectives
FR2793952A1 (fr) Procede de realisation d&#39;un niveau d&#39;interconnexion de type damascene comprenant un dielectrique organique
FR2833411A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
JP5493165B2 (ja) 半導体装置の製造方法
TW200512946A (en) Method for producing photo-semiconductor integrated circuit device
JP2006073569A (ja) 半導体装置とその製造方法
JP2009059804A (ja) 半導体装置の製造方法およびハードマスク
FR3112893A1 (fr) Procédé de réalisation d’une zone d’individualisation d’un circuit intégré
KR20050050183A (ko) 반도체 소자의 세정방법 및 세정장치
FR3009128A1 (fr) Procede de realisation d&#39;un plot conducteur sur un element conducteur

Legal Events

Date Code Title Description
ST Notification of lapse