KR20050050183A - 반도체 소자의 세정방법 및 세정장치 - Google Patents

반도체 소자의 세정방법 및 세정장치 Download PDF

Info

Publication number
KR20050050183A
KR20050050183A KR1020030083865A KR20030083865A KR20050050183A KR 20050050183 A KR20050050183 A KR 20050050183A KR 1020030083865 A KR1020030083865 A KR 1020030083865A KR 20030083865 A KR20030083865 A KR 20030083865A KR 20050050183 A KR20050050183 A KR 20050050183A
Authority
KR
South Korea
Prior art keywords
hydrofluoric acid
cleaning
gas
semiconductor device
capping layer
Prior art date
Application number
KR1020030083865A
Other languages
English (en)
Other versions
KR100567379B1 (ko
Inventor
심준범
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030083865A priority Critical patent/KR100567379B1/ko
Priority to US10/918,047 priority patent/US7312157B2/en
Publication of KR20050050183A publication Critical patent/KR20050050183A/ko
Application granted granted Critical
Publication of KR100567379B1 publication Critical patent/KR100567379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 세정방법 및 세정장치에 관한 것으로 저유전체 절연막에 잔존 할 수 있는 구리 불순물 및 실리콘 질화막을 건식 식각했을 때 발생하는 폴리머를 효과적으로 제거하여 반도체 소자의 신뢰성을 향상시킬 수 있는 다마신 구조의 반도체 소자의 세정방법 및 세정장치에 관한 것이다.
본 발명의 상기 목적은 하부 배선층이 형성된 기판의 상부에 캡핑 레이어를 형성하는 단계, 상기 캡핑 레이어의 상부에 절연막을 증착하고, 패터닝하여 다마신 구조를 형성하는 단계, 상기 다마신 공정으로 인하여 노출된 캡핑 레이어를 식각하는 단계 및 상기 식각시 발생한 불순물을 불산 증기 가스를 이용하여 제거하는 단계를 포함하는 반도체 소자의 세정방법에 의해 달성된다.
따라서 본 발명의 반도체 소자의 세정방법 및 세정장치는 듀얼 다마신 구조를 갖는 반도체 소자를 불산 증기를 사용하여 세정함으로써 구리 불순물 및 실리콘 질화막의 폴리머를 효과적으로 제거하여 구리 불순물 및 실리콘 질화막의 폴리머에 의한 소자의 작동 능력 저하를 방지할 수 있고 콘택 저항이 높아지는 것을 방지할 수 있는 효과가 있다. 또한, 캡핑 레이어 식각후 연속적인 공정으로 불순물을 제거함으로써 공정시간을 단축할 수 있는 효과가 있다.

Description

반도체 소자의 세정방법 및 세정장치{Apparatus and method for cleaning a semiconductor device}
본 발명은 반도체 소자의 세정방법 및 세정장치에 관한 것으로 저유전체 절연막에 잔존 할 수 있는 구리 불순물 및 실리콘 질화막을 건식 식각했을 때 발생하는 폴리머를 효과적으로 제거하여 반도체 소자의 신뢰성을 향상시킬 수 있는 다마신 구조의 반도체 소자의 세정방법 및 세정장치에 관한 것이다.
일반적으로 반도체 소자의 회로 배선 재료로 알루미늄과 그 합금 박막을 이용하여 왔다. 이 알루미늄 배선을 이용할 경우 전기 전도도가 높고 건식 식각에 의한 패턴 형성이 우수하며 실리콘 절연막과의 접착성이 우수하여 비교적 저렴한 가격으로 반도체 회로 배선을 형성할 수 있었다. 그러나 집적 회로의 집적도가 증가함에 따라 반도체 소자의 경우 단위 셀이 차지하는 면적도 점차 축소되어 결과적으로 셀 내에 배선을 형성할 수 있는 영역이 감소하게 되고 소자의 작동 속도도 저하되는 현상을 초래해 왔다. 따라서 소자의 스피드 향상 및 그 유지를 위해 구리 배선을 사용하게 되었으나 현재까지 구리 배선을 직접 식각할 수 없으므로 다마신 구조를 형성한 후 CMP(Chemical Mechanical Polishing)공정을 이용하여 배선을 형성한다.
그러나 상기와 같은 종래의 듀얼 다마신 구조를 이용한 반도체 소자의 제조 방법에 있어서는 다음과 같은 문제점이 있다. 콘택홀 형성시 하부 구리 배선과 상부 구리 배선을 연결하기 위한 질화막의 건식 식각시 하부 구리 배선의 건식 식각에 의한 영향으로 스퍼터링이 일어나고 구리 이온과 질화막 폴리머가 발생하여 기판의 표면을 오염시키게 된다. 종래의 기술에 의하면 캡핑 레이어의 실리콘 질화막에 의해 생성되는 폴리머는 플로라이드계의 유기 솔벤트를 이용하여 제거한다. 이때 잔류하고 있는 구리 오염은 유기 솔벤트를 이용하여 완전히 제거되지 못하고 잔류하여 반도체 소자의 작동에 영향을 미치게 된다. 그러나 반도체 소자가 고집적화되어 가면서 구리 배선을 절연시키기 위한 절연막이 SiO2 계열의 절연막에서 SiOC계열의 저유전체 물질로 대체되면서 새로운 세정 방법이 요구되었다.
대한민국 공개특허 제 2003-7166호에는 반도체 기판 위에 배선층을 형성하고 뒤이어 세정을 행하는 공정을 포함하며, 배선층의 용출 및 산화를 방지할 수 있는 반도체 소자의 제조방법과, 이 제조방법에 사용되는 처리액을 기재하고 있다. 아민용매를 사용하여 식각 잔재물을 제거하고, 이소프로필 알코올로 헹구어 아민을 제거한 후, 약알칼리성의 처리액으로써 세정된다. 그 후, 순수 또는 CO2수를 사용하여 헹구어지고 건조되는 방법을 이용하여 식각 잔재물을 제거하는 방법이 기재되어 있다. 대한민국 공개특허 제 2003-57881호에는 저유전막의 일부분을 식각하여 다마신 패턴을 형성할 때 발생되는 폴리머 제거를 위한 습식 세정 공정이나 포토레지스트 패턴 제거 공정시, 다마신 패턴의 측면에 노출된 저유전막에 유기 솔벤트나 식각 가스 등이 침투하여 저유전막의 유전율을 증가시키고, 구리 확산 방지막의 증착을 불량하게 하는 것을 방지하기 위하여, 다마신 패턴의 측면에 형성된 폴리머층을 제거하지 않고 SiH4 플라즈마를 이용하여 폴리머층을 SiCH막으로 변화시키는 방법이 기재되어 있다. 대한민국 공개특허 제 2003-52486호에는 금속층 상에 형성된 제 1 확산 방지막을 완전히 제거하지 않고 소정 두께로 잔재하도록 한 후 세정공정없이 Ar 플라즈마를 실시하여 잔재하는 상기 제 1 확산 방지막을 완전히 제거하는 방법이 기재되어 있다. 대한민국 공개특허 제 2002-10758호에는 하부 구리 배선 상부에 형성된 층간 절연막에 듀얼 다마신 패턴을 형성한 후 상부 배선을 형성하기 전에 콘택홀에 노출된 하부 구리 배선의 표면의 구리 산화물을 제거하는 세정공정에 있어서, 플라즈마 발생장치 없이 H(hfac)(hfac는 hexafluoroacetylacetonate)를 이용하여 화학적 방식으로 구리 산화물을 제거함으로써, 종래의 아르곤 스퍼터 세정이나 수소 플라즈마를 이용한 리액티브 세정시 구리 원자가 비아 또는 트렌치의 측벽에 흡착되어 배선간의 누설유발 및 플라즈마 손상 등의 원인이 되는 문제점을 해결하는 방법에 대해 기재되어 있다. Wang 등의 미합중국 특허 제 6,355,568호에는 듀얼 다마신 공정에서 두 가지 화학용액을 이용하여 세정하는 방법이 기재되어 있다. 첫 번째 화학용액으로는 기판상에 잔류하는 폴리머 및 불순물을 제거하고, 두 번째 화학용액으로 하부 구리층 상의 산화물을 제거한다. 하지만 이러한 세정방법은 공정이 복잡하여 공정시간이 오랜 걸린다는 문제점이 있다.
종래의 다마신 구조를 형성하는 절연막으로는 SiO2 계열의 실리콘 글라스를 사용하여 왔다. 그러나 종래의 절연막은 구리 배선을 이용할 경우 배선의 선폭이 좁아질수록 RC 지연현상을 극복하지 못하는 한계를 보여주었다. 그래서 대체 물질로 SiOC 계열의 저유전체 물질을 절연막으로 사용하게 되었다. 그러나 이러한 저유전체 물질은 종래 세정에 쓰인 유기 용제나 불산계 희석액을 사용하여 더 이상 세정을 할 수 없게 되었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 구리 불순물 및 실리콘 질화막의 폴리머를 저유전체 절연막을 보호하면서 세정하기 위하여 불산 증기를 이용함으로써 절연막을 보호하여 원하는 크기의 콘택홀과 구리 배선 사이즈를 유지할 수 있는 반도체 소자의 세정방법 및 세정장치를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 하부 배선층이 형성된 기판의 상부에 캡핑 레이어를 형성하는 단계, 상기 캡핑 레이어의 상부에 절연막을 증착하고, 패터닝하여 다마신 구조를 형성하는 단계, 상기 다마신 공정으로 인하여 노출된 캡핑 레이어를 식각하는 단계 및 상기 식각시 발생한 불순물을 불산 증기 가스를 이용하여 제거하는 단계를 포함하는 반도체 소자의 세정방법에 의해 달성된다.
본 발명의 상기 목적은 불산 증기 가스를 생성하는 가스 생성부, 상기 불산 증기 가스를 기판에 일정하게 분사하는 분사 노즐, 상기 분사 노즐 하부에 이격되어 설치되어 기판의 온도를 소정 온도로 유지하는 핫 플레이트 및 상기 가스를 배출하는 가스 배출부를 포함하여 구성됨을 특징으로 하는 반도체 소자의 세정장치에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 5는 다마신 방법을 이용한 구리 배선 형성방법을 나타낸 공정단면도이다.
우선, 도 1은 하부 배선층이 형성된 도면이다. 소정의 구조물이 형성된 기판(11)에 절연막(12)을 형성하고 패터닝한 후 전기 도금법을 이용하여 구리 배선을 증착시키고 CMP공정을 이용하여 평탄화하여 하부 배선층(13)을 형성한다.
다음, 도 2에 도시된 바와 같이, 하부 배선층의 상부에 캡핑 레이어(14)를 형성한다. 하부 배선층인 구리 배선과 상부 절연막간의 캡핑 레이어로 실리콘 질화막을 이용하여 구리 배선과 절연막을 분리 시킨다. 구리 이온은 반도체 소자에 쓰이는 어떠한 금속 성분보다도 확산이 강력하며, 이러한 구리 이온의 확산은 반도체 소자의 신뢰성을 감소시키며 소자의 작동 능력을 저하시킨다. 상기 캡핑 레이어는 이러한 구리 이온의 확산을 방지한다. 상기 캡핑 레이어는 300 내지 600Å의 두께로 증착하는 것이 바람직하다.
다음, 도 3에 도시된 바와 같이, 캡핑 레이어의 상부에 절연막(15)을 증착하고 상기 절연막을 패터닝하여 다마신 구조(16)를 형성한다. 캡핑 레이어의 상부에 저유전률을 가지는 절연막을 CVD(Chemical Vapor Deposition) 방식을 이용하여 증착하고 상기 절연막을 건식 식각하여 다마신 구조를 형성한다.
상기 다마신 구조는 반도체 기판상에 절연막을 형성하고, 상기 절연막을 패터닝하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 반도체 기판의 전면에 포토레지스트를 증착하고 패터닝하는 단계 및 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 반도체 기판의 표면이 소정 부분 노출되도록 절연막을 제거하여 콘택홀을 형성하고, 상기 포토레지스트를 제거하는 단계로 듀얼 다마신 구조를 형성하는 방법, 반도체 기판상에 절연막을 형성한 후, 포토 및 식각공정을 통해 상기 반도체 기판의 표면이 소정 부분 노출되도록 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 전면에 포토레지스트를 증착한 후 패터닝하는 단계 및 상기 패터닝된 포토레지스트를 마스크로 노출된 절연막을 선택적으로 제거하여 소정 깊이를 갖는 트렌치를 형성하고 상기 포토레지스트를 제거하는 단계로 듀얼 다마신 구조를 형성하는 방법 또는 반도체 기판상에 제 1 절연막 및 식각정지막을 차례로 형성하고, 포토 및 식각공정을 통해 상기 제 1 절연막의 표면이 소정 부분 노출되도록 상기 식각정지막을 선택적으로 제거하는 단계, 상기 선택적으로 제거된 식각정지막을 포함한 반도체 기판의 전면에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막상에 포토레지스트를 증착한 후 패터닝하는 단계, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 제 2 절연막을 선택적으로 제거하는 단계, 상기 포토레지스트를 제거하고 상기 반도체 기판의 표면이 소정 부분 노출되도록 상기 제 2 절연막 및 식각정지막을 블랭킷 식각으로 제거하여 콘택홀을 형성하는 단계로 듀얼 다마신 구조를 형성하는 방법 중 어느 한 공정을 사용하여 형성할 수 있다.
다음, 도 4에 도시된 바와 같이, 다마신 공정으로 인하여 드러나는 캡핑 레이어를 식각한다. 다마신 구조를 형성한 후 상하 배선을 연결하기 위하여 캡핑 레이어로 사용된 실리콘 질화막을 건식식각을 이용하여 제거한다. 이때 실리콘 질화막을 건식식각하면서 발생하는 구리이온과 실리콘 질화막에 의한 폴리머(17)가 형성된다. 실리콘 질화막의 건식식각시 하층 구리배선이 드러나면서 웨이퍼 전면에 구리이온들이 스퍼터되고 후속 세정공정을 통해 일부의 구리이온이 제거되지만 제거되지 않고 절연층에 남아있는 구리이온은 후속 공정을 진행하면서 절연막에 잔류한다. 이러한 구리이온 및 실리콘 질화막의 폴리머에 의한 영향은 소자의 신뢰성과 작동 능력에 영향을 미치게 된다. 이러한 폴리머와 구리 불순물을 제거하기 위한 종래의 세정 방법으로 불산계 유기 용제와 희석 불산액이 사용되었으나 회로의 고집적화가 되어 가면서 구리배선에 종래에 사용되었던 SiO2 계열의 절연막이 그 한계를 드러내고 새로운 절연막 물질인 저유전체 물질로 대체되면서 종래에 사용되었던 유기 용제나 희석 불산 용액은 더 이상 사용할 수 없게 되었다. 이에 본 발명에서는 불산을 증기화하여 기판을 세정한다. 이러한 불산을 증기화시킬 수 있는 세정 장비를 도 6에 도시하였다.
세정 장비는 불산 증기를 생성하는 가스 생성부(100), 기판의 온도를 유지하는 핫 플레이트(200), 가스를 배기시키는 배기부(300) 및 기판을 이동시키는 기판 이동부(400)로 구성된다. 가스 생성부(100)는 불산 용액을 보관하는 불산 용액 보관부(101), 상기 불산 용액에 뜨거운 가스를 주입하여 불산 용액을 증기화시키는 고온 가스 주입구(103), 증기화된 불산과 혼합되어 기판에 분사되는 가스를 주입하는 가스 주입구(102) 및 증기화된 불산과 가스를 기판에 분사하는 분사 노즐(104)을 포함한다. 상기 가스는 N2 가스 또는 불활성 가스가 바람직하며, 상기 불산 용액은 30 내지 40mol%의 불산이 함유된 용액이 바람직하다. 상기 분사 노즐에 의해 분사되는 가스는 40℃ 내지 90℃의 온도범위를 유지하는 것이 바람직하다. 핫 플레이트(200)는 기판(201)의 온도를 일정한 온도로 유지시켜 주는 역할을 하며, 상기 온도는 60 내지 80℃가 바람직하다. 기판의 온도를 소정 온도로 올려줌으로써 절연막의 식각을 최소화하고 실리콘 질화막 폴리머가 증기와 반응할 때 활성화될 수 있도록 한다. 배기부(300)는 가스를 배출하는 관으로 배기구에는 배출되는 N2 가스와 식각에 참여하지 않은 불산 증기 가스를 분리하여 재활용할 수 있는 장치를 구비하는 것이 바람직하다. 기판 이동부(400)는 핫 플레이트를 상하로 이동하여 반도체 기판과 분사 노즐에서 분사되는 불산 증기 가스의 간격을 유지시켜 주는 역할을 한다.
마지막으로, 도 5에 도시된 바와 같이, 다마신 구조가 형성된 기판에 상부 배선층(18)을 형성한다. 불산 증기 세정장치를 이용하여 하부 배선이 드러난 기판에 잔류하는 불순물을 제거한 기판에 전기 도금법을 이용하여 구리 배선을 증착시키고 CMP공정을 이용하여 평탄화하여 상부 배선층을 형성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서 본 발명의 반도체 소자의 세정방법 및 세정장치는 듀얼 다마신 구조를 갖는 반도체 소자를 불산 증기를 사용하여 세정함으로써 구리 불순물 및 실리콘 질화막의 폴리머를 효과적으로 제거하여 구리 불순물 및 실리콘 질화막의 폴리머에 의한 소자의 작동 능력 저하를 방지할 수 있고 콘택 저항이 높아지는 것을 방지할 수 있는 효과가 있다. 또한, 캡핑 레이어 식각 후 연속적인 공정으로 불순물을 제거함으로써 공정시간을 단축할 수 있는 효과가 있다.
도 1 내지 도 5는 본 발명에 따른 다마신 방법을 이용한 구리 배선 형성방법을 나타낸 공정단면도.
도 2는 본 발명에 의한 불산 증기 세정 장치.

Claims (11)

  1. 반도체 소자의 세정방법에 있어서,
    하부 배선층이 형성된 기판의 상부에 캡핑 레이어를 형성하는 단계;
    상기 캡핑 레이어의 상부에 절연막을 증착하고, 패터닝하여 다마신 구조를 형성하는 단계;
    상기 다마신 공정으로 인하여 노출된 캡핑 레이어를 식각하는 단계; 및
    상기 식각시 발생한 불순물을 불산 증기 가스를 이용하여 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 세정방법.
  2. 제 1항에 있어서,
    상기 캡핑 레이어는 300Å 내지 600Å의 두께로 형성된 실리콘 질화막임을 특징으로 하는 반도체 소자의 세정방법.
  3. 제 1항에 있어서,
    상기 절연막은 CVD를 이용한 저유전체 절연막임을 특징으로 하는 반도체 소자의 세정방법.
  4. 제 1항에 있어서,
    상기 캡핑 레이어의 식각은 건식 식각임을 특징으로 하는 반도체 소자의 세정방법.
  5. 제 1항에 있어서,
    상기 불산 증기 가스는 30 내지 40mol%의 불산이 포함된 용액이 N2 또는 불활성 가스에 의해 증기화된 가스임을 특징으로 하는 반도체 소자의 세정방법.
  6. 제 1항에 있어서,
    상기 불산 증기 가스로 불순물을 제거시 기판의 온도는 60 내지 80℃임을 특징으로 하는 반도체 소자의 세정방법.
  7. 제 1항에 있어서,
    상기 불산 증기 가스는 40℃ 내지 90℃로 유지되는 것을 특징으로 하는 반도체 소자의 세정방법.
  8. 반도체 소자를 세정하는 장치에 있어서,
    불산 증기 가스를 생성하는 가스 생성부;
    상기 불산 증기 가스를 기판에 일정하게 분사하는 분사 노즐;
    상기 분사 노즐 하부에 이격되어 설치되어 기판의 온도를 소정 온도로 유지하는 핫 플레이트; 및
    상기 불산 증기 가스를 배출하는 가스 배출부
    를 포함하는 것을 특징으로 하는 반도체 소자의 세정장치.
  9. 제 8항에 있어서,
    상기 가스 생성부는
    불산 용액을 보관하는 불산 용액 보관부;
    상기 불산 용액에 뜨거운 가스를 주입하여 불산 용액을 증기화시키는 고온 가스 주입구; 및
    상기 증기화된 불산과 혼합되어 기판에 분사되는 가스를 주입하는 가스 주입구
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 세정장치.
  10. 제 8항에 있어서,
    상기 핫 플레이트는 기판의 온도를 60 내지 80℃로 유지시키는 것을 특징으로 하는 반도체 소자의 세정장치.
  11. 제 8항에 있어서,
    상기 가스 생성부에서 생성된 불산 증기 가스는 40℃ 내지 90℃로 유지되는 것을 특징으로 하는 반도체 소자의 세정장치.
KR1020030083865A 2003-11-25 2003-11-25 반도체 소자의 세정방법 및 세정장치 KR100567379B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030083865A KR100567379B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 세정방법 및 세정장치
US10/918,047 US7312157B2 (en) 2003-11-25 2004-08-13 Methods and apparatus for cleaning semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083865A KR100567379B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 세정방법 및 세정장치

Publications (2)

Publication Number Publication Date
KR20050050183A true KR20050050183A (ko) 2005-05-31
KR100567379B1 KR100567379B1 (ko) 2006-04-03

Family

ID=34588037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083865A KR100567379B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 세정방법 및 세정장치

Country Status (2)

Country Link
US (1) US7312157B2 (ko)
KR (1) KR100567379B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538386B1 (ko) * 2008-12-26 2015-07-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046465A1 (en) * 2004-08-27 2006-03-02 Dongbuanam Semiconductor Inc. Method for manufacturing a semiconductor device
US20070151949A1 (en) * 2006-01-04 2007-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processes and apparatuses thereof
JP2009147293A (ja) * 2007-11-22 2009-07-02 Renesas Technology Corp 半導体装置の製造方法
US20090137118A1 (en) * 2007-11-22 2009-05-28 Renesas Technology Corp. Method of manufacturing semiconductor device
US20120175343A1 (en) * 2011-01-12 2012-07-12 Siltronic Corporation Apparatus and method for etching a wafer edge

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2896268B2 (ja) * 1992-05-22 1999-05-31 三菱電機株式会社 半導体基板の表面処理装置及びその制御方法
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US5954911A (en) 1995-10-12 1999-09-21 Semitool, Inc. Semiconductor processing using vapor mixtures
US6065481A (en) 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
TW384508B (en) * 1998-06-09 2000-03-11 Winbond Electronics Corp Cleaning method for polymers
JP2001308179A (ja) * 2000-04-25 2001-11-02 Sharp Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538386B1 (ko) * 2008-12-26 2015-07-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100567379B1 (ko) 2006-04-03
US20050112899A1 (en) 2005-05-26
US7312157B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
US6177347B1 (en) In-situ cleaning process for Cu metallization
US7125792B2 (en) Dual damascene structure and method
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
US6821884B2 (en) Method of fabricating a semiconductor device
KR100904105B1 (ko) 반도체 장치의 제조 방법
KR20020060679A (ko) 생성 가스 플라즈마를 이용한 포토레지스트 제거 처리 방법
JPH07283320A (ja) 半導体装置を形成する方法
US6797627B1 (en) Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US20050245082A1 (en) Process for removing organic materials during formation of a metal interconnect
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
US6174798B1 (en) Process for forming metal interconnect stack for integrated circuit structure
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
US5915202A (en) Blanket etching process for formation of tungsten plugs
US7879533B2 (en) Etching residue removal method and semiconductor device fabrication method using this method
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100628227B1 (ko) 반도체 소자의 배선 형성방법
US7820544B2 (en) Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100691483B1 (ko) 반도체 소자의 제조 방법
JP3505411B2 (ja) プラグの腐蝕を防止する内部配線の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee