FR2774810A1 - Boitier semi-conducteur blinde et procede pour sa fabrication - Google Patents
Boitier semi-conducteur blinde et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2774810A1 FR2774810A1 FR9801549A FR9801549A FR2774810A1 FR 2774810 A1 FR2774810 A1 FR 2774810A1 FR 9801549 A FR9801549 A FR 9801549A FR 9801549 A FR9801549 A FR 9801549A FR 2774810 A1 FR2774810 A1 FR 2774810A1
- Authority
- FR
- France
- Prior art keywords
- layer
- coating
- connection
- integrated circuit
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Boîtier semi-conducteur (7) comprenant un enrobage (5) d'encapsulisation d'une pastille (2) formant un circuit intégré et d'une grille de connexion (6) extérieure de ladite pastille présentant une multiplicité de pattes de connexion dépassant à la périphérie dudit enrobage, et procédé pour sa fabrication, dans lesquels au moins une face extérieure (5c) dudit enrobage (5) est recouverte d'une couche (11) en un matériau conducteur de l'électricité, cette couche présentant au moins un prolongement latéral (11a) venant en contact avec au moins l'une desdites pattes de connexion (6).
Description
"Boîtier semi-conducteur blindé
et procédé pour sa fabrication"
La présente invention concerne le domaine des boîtiers semiconducteurs.
et procédé pour sa fabrication"
La présente invention concerne le domaine des boîtiers semiconducteurs.
Lorsqu'un utilisateur a besoin de boîtiers semi-conducteurs de haute performance, il est obligé à l'heure actuelle de choisir des boîtiers qui comprennent une pastille formant un circuit intégré et une grille de connexion extérieure assemblés à l'intérieur d'une enveloppe en céramique. Cette enveloppe en céramique permet actuellement d'obtenir des caractéristiques électriques optimales. Le coût de tels boîtiers est cependant très élevé en comparaison à celui des boîtiers semi-conducteurs dans lesquels la pastille est encapsulée dans un enrobage en résine époxy.
Un but de la présente invention est de proposer un boîtier semi-conducteur comprenant un enrobage d'encapsulisation, par exemple en résine époxy, d'une pastille formant un circuit intégré et d'une grille de connexion extérieure de ladite pastille présentant une multiplicité de pattes de connexion dépassant à la périphérie dudit enrobage, dont les caractéristiques se rapprochent de celles des boîtiers semi-conducteurs à enveloppe céramique.
Un autre but de la présente invention est de proposer un procédé de fabrication d'un tel boîtier semi-conducteur, susceptible d'être intégré dans les lignes d'assemblage déjà existantes.
Selon un objet de l'invention, ledit boîtier semi-conducteur est tel qu'au moins une face extérieure dudit enrobage est recouverte d'une couche en un matériau conducteur de l'électricité, cette couche présentant au moins un prolongement latéral venant en contact avec au moins l'une desdites pattes de connexion.
Selon un autre objet de l'invention, le procédé de fabrication dudit boîtier semi-conducteur consiste à déposer une couche d'un matériau conducteur de l'électricité sur au moins une face dudit enrobage, cette couche présentant au moins un prolongement latéral venant en contact avec au moins une des dites pattes de connexion.
Selon une exécution préférée de l'invention, le procédé consiste à disposer ledit boîtier dans un passage d'un masque dans une position telle que ce passage épouse le contour dudit enrobage, d'un côté desdites pattes de connexion, la paroi dudit passage présentant au moins un évidement formant un puits débouchant en vis-à-vis d'au moins l'une desdites pattes de connexion et à déposer ladite couche en un matériau conducteur de l'électricité dans ou au travers dudit passage.
Selon une variante, ladite couche peut être déposée par pulvérisation.
Selon une autre variante, ladite couche peut être déposée par sérigraphie.
Selon une autre exécution de l'invention, le procédé peut consister à coller sur ledit enrobage une feuille métallique constituant ladite couche.
La présente invention sera mieux comprise à l'étude d'un boîtier semi-conducteur et d'un procédé pour sa fabrication décrits à titre d'exemples non limitatifs et illustrés par le dessin sur lequel
- la figure 1 représente un boîtier semi-conducteur résultant d'étapes de fabrication antérieures;
- la figure 2 représente une vue de dessus du boîtier semiconducteur dans une étape de fabrication selon la présente invention
- la figure 3 représente une coupe selon m-III du boîtier semi-conducteur de la figure 2
- et la figure 4 représente une vue de côté du boîtier semiconducteur obtenu par le procédé selon la présente invention.
- la figure 1 représente un boîtier semi-conducteur résultant d'étapes de fabrication antérieures;
- la figure 2 représente une vue de dessus du boîtier semiconducteur dans une étape de fabrication selon la présente invention
- la figure 3 représente une coupe selon m-III du boîtier semi-conducteur de la figure 2
- et la figure 4 représente une vue de côté du boîtier semiconducteur obtenu par le procédé selon la présente invention.
En se reportant à la figure 1, on voit qu'on a représenté un dispositif semi-conducteur 1, issu d'étapes antérieures de fabrication, qui comprend une pastille 2 formant un circuit intégré et une grille de connexion 3 formée dans une plaque métallique 4, ainsi qu'un enrobage d'encapsulisation de la pastille 2 et partiellement de la grille 3, de telle sorte que cette grille 3 présente une multiplicité de pattes de connexion 6 qui dépassent à la périphérie de l'enrobage 5. Dans l'exemple représenté, l'enrobage 5 est de forme générale parallélépipédique de manière à former un boîtier semi-conducteur 7, ses flancs Sa présentant une angle de dépouille par rapport au plan de la grille 3.
Comme on le voit sur les figures 2 et 3, le procédé décrit consiste à placer le dispositif semi-conducteur 1 sur la table 8 d'une machine de sérigraphie, de telle sorte qu'une face extérieure 5b du boîtier 7 soit en appui sur cette table, et à placer un masque plat 9 présentant un passage traversant 10 dans une position telle que ce passage 10 épouse le contour du flanc 5a du boîtier 7 et que sa face inférieure 9a vienne en contact sur un côté de la grille 4, d'un côté des pattes de connexion 6 de cette grille. L'épaisseur du masque 9 est telle que sa face supérieure 9b s'étend à un niveau légèrement au-dessus du niveau de l'autre face extérieure 5c du boîtier 7.
Dans la paroi du passage 10 du masque 9 est ménagé un évidement ou rainure verticale qui détermine un puits 10a qui débouche en vis-à-vis d'une patte de connexion 6 particulière.
Le procédé décrit consiste ensuite à déposer sur le boîtier 7 un matériau conducteur de l'électricité, liquide ou pâteux, par exemple à base de résine époxy chargée à l'argent ou au cuivre, puis à passer une racle 12 sur la face supérieure 9b du masque 9 de manière à étendre le matériau 1 1 sur la face extérieure 5c du boîtier 7 et égaliser son épaisseur et de manière à le faire s'écouler dans le puits 10a jusqu'à la patte de connexion 6 associée.
Après durcissement du matériau 11, on retire le masque 9.
On peut alors procéder à l'étape ultérieure de fabrication qui consiste au découpage de la grille 4 et au pliage des pattes de connexion 6 de façon à obtenir le boîtier 7 tel qu'il est représenté sur la figure 4.
Comme on le voit sur cette figure 4, la face extérieure 5c de ce boîtier 7 est munie alors d'une fine couche 1 1 de matériau conducteur de l'électricité, qui présente un prolongement latéral 1 la formé contre le flanc 5a du boîtier 7, obtenu grâce au puits 10a du masque 9, réalisant ainsi la connexion électrique entre une patte de connexion 6 et la couche extérieure 11.
Bien entendu, le masque 9 pourrait présenter d'autres puits pour former d'autres prolongements 1 la de la couche 1 1 reliés à d'autres pattes de connexion 6 particulières.
I1 s'ensuit que la couche 1 1 constitue avantageusement un blindage du boîtier 7 améliorant ses performances électriques.
Pour améliorer encore ce blindage, on peut recommencer les étapes décrites précédemment en référence aux figures 2 et 3 de manière à déposer, en inversant le dispositif 1, une couche en un matériau conducteur de l'électricité sur la face extérieure opposée 5b du boîtier 7 et d'un prolongement latéral de cette couche pour la relier à au moins une patte de connexion 6 convenablement choisie.
Selon une variante d'éxécution, on pourrait utiliser le masque 9 de manière à réaliser la fine couche 1 1 et son prolongement 1 la par pulvérisation d'un matériau conducteur de l'électricité, par exemple une laque métallisée au cuivre, à l'aluminium ou à l'argent.
Dans une autre variante ne nécessitant pas le masque 9, on pourrait coller une feuille en un matériau conducteur de l'électricité, par exemple un feuillard de cuivre d'épaisseur 50 microns, sur l'une et/ou l'autre des faces 5b et 5c du boîtier 7, cette feuille présentant au moins un prolongement qu'on collerait contre le flanc 5a du boîtier 7 et sur une patte de connexion 6.
Claims (6)
1. Boîtier semi-conducteur (7) comprenant un enrobage (5) d'encapsulisation d'une pastille (2) formant un circuit intégré et d'une grille de connexion (6) extérieure de ladite pastille présentant une multiplicité de pattes de connexion dépassant à la périphérie dudit enrobage, caractérisé par le fait qu'au moins une face extérieure (5c) dudit enrobage (5) est recouverte d'une couche (11) en un matériau conducteur de l'électricité, cette couche présentant au moins un prolongement latéral (1 la) venant en contact avec au moins l'une desdites pattes de connexion (6).
2. Procédé de fabrication d'un boîtier semi-conducteur comprenant un enrobage d'encapsulisation d'une pastille formant un circuit intégré et d'une grille de connexion extérieure de ladite pastille présentant une multiplicité de pattes de connexion dépassant à la périphérie dudit enrobage, caractérisé par le fait qu'il consiste à déposer une couche (11) d'un matériau conducteur de l'électricité sur au moins une face dudit enrobage, cette couche présentant au moins un prolongement latéral (1 la) venant en contact avec au moins une desdites pattes de connexion.
3. Procédé selon la revendication 2, caractérisé par le fait qu'il consiste à disposer ledit boîtier dans un passage (10) d'un masque (9) dans une position telle que ce passage épouse le contour dudit enrobage (5), d'un côté des dites pattes de connexion (6), la paroi dudit passage présentant au moins un évidement formant un puits (10a) débouchant en vis-à-vis d'au moins l'une des dites pattes de connexion et à déposer ladite couche (11) en un matériau conducteur de l'électricité dans ledit passage (10).
4. Procédé selon la revendication 3, caractérisé par le fait qu'il consiste à déposer ladite couche (11) par pulvérisation.
5. Procédé selon la revendication 3, caractérisé par le fait qu'il consiste à déposer ladite couche (11) par sérigraphie.
6. Procédé selon la revendication 3, caractérisé par le fait qu'il consiste à coller sur ledit enrobage une feuille métallique constituant ladite couche (11).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801549A FR2774810B1 (fr) | 1998-02-10 | 1998-02-10 | Boitier semi-conducteur blinde et procede pour sa fabrication |
| US09/237,345 US6312975B1 (en) | 1998-02-10 | 1999-01-26 | Semiconductor package and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801549A FR2774810B1 (fr) | 1998-02-10 | 1998-02-10 | Boitier semi-conducteur blinde et procede pour sa fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2774810A1 true FR2774810A1 (fr) | 1999-08-13 |
| FR2774810B1 FR2774810B1 (fr) | 2003-06-06 |
Family
ID=9522789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9801549A Expired - Fee Related FR2774810B1 (fr) | 1998-02-10 | 1998-02-10 | Boitier semi-conducteur blinde et procede pour sa fabrication |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6312975B1 (fr) |
| FR (1) | FR2774810B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902644B2 (en) * | 2007-12-07 | 2011-03-08 | Stats Chippac Ltd. | Integrated circuit package system for electromagnetic isolation |
| US8507319B2 (en) * | 2007-12-07 | 2013-08-13 | Stats Chippac Ltd. | Integrated circuit package system with shield |
| US9406646B2 (en) * | 2011-10-27 | 2016-08-02 | Infineon Technologies Ag | Electronic device and method for fabricating an electronic device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122759A (ja) * | 1982-01-14 | 1983-07-21 | Fujitsu Ltd | 半導体装置 |
| JPS5922333A (ja) * | 1982-07-28 | 1984-02-04 | Citizen Watch Co Ltd | Ｉｃの樹脂封止方法 |
| JPS5951555A (ja) * | 1982-09-17 | 1984-03-26 | Nec Corp | 半導体集積回路装置 |
| JPH0353550A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | Ｉｃパッケージ |
| JPH04147652A (ja) * | 1990-10-09 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置用パッケージ |
| JPH04278567A (ja) * | 1991-03-07 | 1992-10-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5270488A (en) * | 1990-07-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Shield construction for electrical devices |
| US5679975A (en) * | 1995-12-18 | 1997-10-21 | Integrated Device Technology, Inc. | Conductive encapsulating shield for an integrated circuit |
-
1998
- 1998-02-10 FR FR9801549A patent/FR2774810B1/fr not_active Expired - Fee Related
-
1999
- 1999-01-26 US US09/237,345 patent/US6312975B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122759A (ja) * | 1982-01-14 | 1983-07-21 | Fujitsu Ltd | 半導体装置 |
| JPS5922333A (ja) * | 1982-07-28 | 1984-02-04 | Citizen Watch Co Ltd | Ｉｃの樹脂封止方法 |
| JPS5951555A (ja) * | 1982-09-17 | 1984-03-26 | Nec Corp | 半導体集積回路装置 |
| JPH0353550A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | Ｉｃパッケージ |
| US5270488A (en) * | 1990-07-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Shield construction for electrical devices |
| JPH04147652A (ja) * | 1990-10-09 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置用パッケージ |
| JPH04278567A (ja) * | 1991-03-07 | 1992-10-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5679975A (en) * | 1995-12-18 | 1997-10-21 | Integrated Device Technology, Inc. | Conductive encapsulating shield for an integrated circuit |
Non-Patent Citations (6)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 007, no. 233 (E - 204) 15 October 1983 (1983-10-15) * |
| PATENT ABSTRACTS OF JAPAN vol. 008, no. 107 (E - 245) 19 May 1984 (1984-05-19) * |
| PATENT ABSTRACTS OF JAPAN vol. 008, no. 142 (E - 254) 3 July 1984 (1984-07-03) * |
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 200 (E - 1070) 22 May 1991 (1991-05-22) * |
| PATENT ABSTRACTS OF JAPAN vol. 016, no. 423 (E - 1260) 7 September 1992 (1992-09-07) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 081 (E - 1321) 18 February 1993 (1993-02-18) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2774810B1 (fr) | 2003-06-06 |
| US6312975B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0344058B2 (fr) | Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé | |
| EP2187435B1 (fr) | Composant électronique | |
| KR101289123B1 (ko) | 전기 전도성 피드스루를 갖는 반도체 기반 서브마운트 | |
| FR2996054A1 (fr) | Module electronique et procede connexe | |
| FR3040535B1 (fr) | Dispositif electronique muni d'un element conducteur integre et procede de fabrication | |
| EP0226480A1 (fr) | Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants | |
| EP0638929B1 (fr) | Dissipateur thermique pour boítier plastique | |
| EP0299894B1 (fr) | Procédé et structure de prise de contact sur des plots de circuit intégré | |
| EP0735582A1 (fr) | Boîtier de montage d'une puce de circuit intégré | |
| FR2774810A1 (fr) | Boitier semi-conducteur blinde et procede pour sa fabrication | |
| EP1724712A1 (fr) | Micromodule, notamment pour carte à puce | |
| FR3085576A1 (fr) | Couvercle pour boitier de circuit integre | |
| FR3076659A1 (fr) | Entretoise isolante de reprise de contacts | |
| FR2779255A1 (fr) | Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre | |
| WO2000077729A1 (fr) | Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support | |
| FR2920263B1 (fr) | Ensemble de commutation pour un systeme d'allumage d'avion | |
| EP3618106A1 (fr) | Boîtier de puce semi-conducteur | |
| CN115881654B (zh) | 埋入式滤波器和射频前端模组的封装结构及其制备方法 | |
| EP1054446B1 (fr) | Procédé de mise en boítier d'une puce semiconductrice | |
| US20060118831A1 (en) | Semiconductor package and manufacturing method thereof | |
| FR2980952A1 (fr) | Procede d'assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs | |
| EP3535695B1 (fr) | Procédé de fabrication d'un module électronique pour carte à puce | |
| EP0915431B1 (fr) | Carte à microcircuit et procédé de fabrication d'une telle carte | |
| FR3111471A1 (fr) | Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants. | |
| EP2197029B1 (fr) | Circuit intégré hyperfréquence encapsulé dans un boîtier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20071030 |