FR3111471A1 - Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants. - Google Patents

Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants. Download PDF

Info

Publication number
FR3111471A1
FR3111471A1 FR2006208A FR2006208A FR3111471A1 FR 3111471 A1 FR3111471 A1 FR 3111471A1 FR 2006208 A FR2006208 A FR 2006208A FR 2006208 A FR2006208 A FR 2006208A FR 3111471 A1 FR3111471 A1 FR 3111471A1
Authority
FR
France
Prior art keywords
layer
varnish
support substrate
roughnesses
soldermask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2006208A
Other languages
English (en)
Other versions
FR3111471B1 (fr
Inventor
Richard Rembert
Didier SIGNORET
Olivier Franiatte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2006208A priority Critical patent/FR3111471B1/fr
Priority to US17/345,600 priority patent/US20210391227A1/en
Publication of FR3111471A1 publication Critical patent/FR3111471A1/fr
Application granted granted Critical
Publication of FR3111471B1 publication Critical patent/FR3111471B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Le dispositif électronique comporte un substrat de support ayant une face recouverte d’une couche de vernis épargne (110), au moins une partie (310, 312) de la couche de vernis épargne (110) comportant des rugosités (300, 600) formant une surface d’accroche rugueuse. Le dispositif électronique comporte en outre une puce électronique (400) montée sur le substrat de support (100), et une résine de moulage (500) englobant la puce électronique (400) et recouvrant partiellement ou intégralement la couche de vernis épargne (110). Figure pour l’abrégé : Fig 5

Description

Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.
Des modes de réalisation et de mise en œuvre concernent les dispositifs électroniques incorporant un circuit intégré et le conditionnement (« packaging » en anglais) des dispositifs électroniques, en particulier les substrats de support pour circuits intégrés.
En fin de chaîne de production, des problèmes de qualité peuvent apparaître lors du conditionnement des dispositif électroniques.
En effet, lors du conditionnement, on assemble un circuit intégré, appelé puce ou « die » en anglais, sur un substrat de support, et un élément d’encapsulation pour protéger la puce, de façon à former un dispositif électronique prêt à l’usage et pouvant être manipulé sans précaution particulière.
Le substrat de support est classiquement recouvert d’une couche de vernis en résine, appelé vernis épargne (ou bien « soldermask » selon le terme anglais usuel), notamment pour isoler et protéger des pistes métalliques d’interconnexion du substrat du support.
L’élément d’encapsulation comprend par exemple une résine de moulage recouvrant la couche de vernis épargne de façon à noyer les éléments montés sur le substrat de support.
Or, il a été observé des délaminages, c’est-à-dire des décollements ou des désolidarisations, à l’interface entre la colle de fixation de la puce et le substrat de support et également à l’interface entre la résine de moulage et le substrat de support.
Il est possible qu’un délaminage de la résine de moulage se propage et entraîne un délaminage de la colle de fixation de la puce, et inversement il est possible qu’un délaminage de la colle de fixation de la puce entraîne un délaminage de la résine de moulage.
Il résulte de ces délaminages des produits défectueux qui sont écartés de la chaîne de production et de distribution ou peuvent apparaître plus tardivement, dans un produit vendu, ou pire encore lors d’une utilisation d’un produit fini équipé du dispositif électronique. Un dispositif électronique défectueux peut entraîner un dysfonctionnement majeur du produit fini.
Les solutions classiques d’apprêt du substrat de support par exposition à un plasma chimique présentent les inconvénients d’avoir un effet non homogène sur la surface du substrat de support, de chauffer à des températures élevées pouvant être incompatibles avec certains substrats, et d’utiliser des équipements d’investissement et d’entretien coûteux.
Selon un aspect il est proposé un substrat de support pour circuit intégré, comportant une face recouverte d’une couche de vernis, appelé vernis épargne, au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse.
En effet, la texture typiquement très lisse du vernis épargne des structures classiques ne favorise pas la solidarisation des colles de fixation ou des résines de moulage avec le substrat de support.
Or, le substrat de support selon cet aspect comprend avantageusement un vernis épargne morphologiquement modifié de façon à présenter des rugosités, c’est-à-dire des irrégularités de forme aiguës. La surface d’accroche rugueuse formée par lesdites rugosités est ainsi prévue pour favoriser la solidarisation d’éléments destinés à être collés sur la surface du substrat de support, tels qu’une puce électronique, et une résine de moulage englobant la puce et recouvrant le substrat de support.
La solution selon cet aspect présente les avantages d’être fiable, parfaitement maîtrisable (notamment en matière d’homogénéité de la surface d’accroche), sans contrainte particulière (notamment en matière de température), et très économique.
Selon un mode de réalisation, lesdites rugosités comprennent des déformations plastiques de la couche de vernis.
Selon un mode de réalisation, lesdites rugosités comprennent des éléments saillants d’une couche additionnelle de vernis, déposée sur la couche de vernis.
Selon un autre aspect, il est proposé un dispositif électronique comportant un substrat de support tel que défini ci-avant, une puce électronique montée sur le substrat de support, et une résine de moulage englobant la puce électronique et recouvrant la couche de vernis.
Selon un mode de réalisation, la résine de moulage recouvre ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse.
Selon un mode de réalisation, la puce électronique est collée sur ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse.
Selon un autre aspect, il est proposé un procédé de production d’un substrat de support pour circuit intégré, comprenant une formation d’une couche de vernis épargne recouvrant une face d’un corps de substrat de support, et une formation de rugosités formant une surface d’accroche rugueuse sur au moins une partie de la couche de vernis.
Selon un mode de mise en œuvre, ladite formation des rugosités comprend une déformation plastique de la couche de vernis.
Selon un mode de mise en œuvre, ladite formation des rugosités comprend une formation d’éléments saillants dans une couche additionnelle de vernis, déposée sur ladite la couche de vernis.
Selon un autre aspect, il est proposé un procédé de conditionnement de dispositif électronique, comprenant une production d’un substrat de support selon un procédé tel que défini ci-avant, un montage d’une puce électronique sur le substrat de support, et un moulage d’une résine de moulage englobant la puce électronique et recouvrant la couche de vernis.
Selon un mode de mise en œuvre, le moulage de la résine de moulage recouvre ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse.
Selon un mode de mise en œuvre, le montage de la puce électronique comprend un collage de la puce sur ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés, sur lesquels :
illustrent des modes de réalisation et de mise en œuvre de l’invention.
La figure 1 illustre un substrat de support pour circuit intégré, par exemple dans le cadre d’un conditionnement du type boîtier à matrice de billes « BGA » (acronyme du terme usuel anglais « Ball Grid Array ») ou du type boîtier à matrice de contacts plans (dits « Land » en anglais) « LGA » (acronyme du terme usuel anglais « Land Grid Array »).
Le substrat de support comporte des prises de contact conductrices 101, 102 sur une face de montage, connectées à un réseau d’interconnexion situé dans le corps du substrat de support 100. Dans le cadre des boîtiers BGA, la matrice de billes (non-représentée) est prévue sur la face opposées à la face de montage.
Le corps du substrat de support 100 comprend typiquement un empilement (non-représenté) de niveaux de métaux séparés par des couches isolantes et reliés par des vias, pour former le réseau d’interconnexion.
Le corps du substrat de support 100 est par ailleurs recouvert par une couche vernis épargne 110 pour protéger et isoler des pistes de métal s’étendant sur la face de montage.
La couche de vernis épargne 110 à été formée de façon à présenter des ouvertures 111, 112 donnant accès aux prises de contact conductrices 101, 102.
La formation de la couche de vernis épargne 110 est typiquement obtenue par un procédé du type damascène, c’est-à-dire par dépôt d’une résine fluide ou sèche (sous forme de film solide) dans les ouvertures d’un masque provisoire « négatif ». La résine est ensuite réticulée (solidifiée), typiquement par photo-réaction à une irradiation UV (ultra-violet), puis le masque provisoire est retiré.
La couche de vernis épargne 110 peut avoir une épaisseur d’une dizaine de micromètre, ou plus.
La figure 2A illustre une étape de formation de rugosités 300 formant une surface d’accroche rugueuse sur toute l’étendue de la couche de vernis épargne 110.
Un outil abrasif 200 est utilisé pour former les rugosités 300 dans la couche de vernis épargne 110.
L’outil abrasif 200 comporte un champ d’éléments pointus 210 répartis sur un plateau 220. Le plateau 220 est assujetti à un bras 230 permettant de manipuler l’outil 200, par exemple avec une machine automatique de disposition de composant (machine « pick and place » selon les termes anglais usuels).
Les pointes des éléments pointus 210 sont approchées de la surface de la couche de vernis épargne 110, et une pression est appliqué perpendiculairement à la couche de vernis épargne 110, afin de produire une déformation plastique de la couche de vernis épargne 110.
Le vernis épargne 110 à l’état solide (ou du moins à un état de grande viscosité), présente néanmoins une certaine ductilité.
La force de pression transmise par les éléments pointus 210 dans la couche de vernis épargne 110 est ainsi choisie de façon à produire une déformation plastique (ou viscoplastique) irréversible du vernis épargne 210.
La déformation ainsi produite est par exemple assimilable à un estampage des éléments pointus 210 dans la couche de vernis 110.
Eventuellement, un mouvement de va-et-vient latéral (c’est-à-dire parallèlement à la couche de vernis épargne 110) de l’outil abrasif peut être prévu.
On se réfère à la figure 2B.
La figure 2B illustre les rugosités 300 résultant de la déformation plastique décrite en relation avec la figure 2A.
Les rugosités 300 ont ainsi une forme sensiblement complémentaire à la forme des pointes 210 de l’outil 200, et comprennent une partie enfoncée de forme creuse dont le fond présente un angle aigu.
Les rugosités 300 peuvent en outre comprendre des bavures sur les bords des parties enfoncées. Les bavures font saillie par rapport à la surface de la couche de vernis épargne 110, selon un angle aigu.
La partie enfoncée et les bavures des rugosités 300 contribuent toute les deux à obtenir des irrégularités d’aspect, permettant de former la surface d’accroche rugueuse.
La couche de vernis épargne 110 ayant une épaisseur de sensiblement 10µm (micromètre), on appliquera la pression verticale de l’outil 200 à une force établie vis-à-vis de la ductilité du vernis épargne pour former des rugosités 300 ayant une profondeur par exemple comprise entre 2µm et 5µm.
L’espacement entre deux rugosités voisines pourra être choisi au plus fin de ce qui est possible pour construire l’outil 200, en particulier l’espacement entre deux éléments pointus 210 sur le plateau 220, et pourra être par exemple compris entre 50µm et 250µm, voire plus.
Dans l’exemple des figures 2A et 2B, la surface d’accroche rugueuses 310, 312 est façonnée par l’outil 200 sur toute l’étendue de la couche de vernis épargne 110.
En particulier, la surface d’accroche rugueuse est formée sur une partie 310 de la couche de vernis épargne 110 destinée à accueillir une puce électronique 400 (figure 4), et sur une partie 312 de la couche de vernis épargne 110 destinée à être au contact d’une résine de moulage 500 (figure 5).
La figure 3A illustre un autre exemple de l’étape de formation de rugosités 300, pour former une surface d’accroche rugueuse sur une région localisée de la couche de vernis épargne 110.
Dans cet exemple, l’outil abrasif 202 est de même composition que l’outil 200 décrit en relation avec la figure 2A, mais le plateau 222 supportant les éléments pointus 210 est de plus petite dimension, de sorte à ne couvrir que la région située entre les ouvertures 111, 112 donnant accès aux prises de contact 101, 102, de la couche de vernis épargne 110.
La figure 3B illustre les rugosités 300 qui résultent de la déformation plastique produite par l’outil abrasif 202 décrit en relation avec la figure 3A. Les rugosités 300 ont bien entendu la même forme que décrite en relation avec la figure 2B.
Dans cet exemple, la surface d’accroche rugueuse formée sur la couche de vernis épargne 110 est localisée à une région 320 destinée à accueillir une puce électronique 400 (figure 4) et en particulier une colle de fixation 420 (figure 4) de la puce.
On a ainsi obtenu un substrat de support 100 pour circuit intégré comportant une face recouverte d’une couche de vernis épargne 110, au moins une partie 310, 312 de la couche de vernis épargne 110 comportant des rugosités 300, formant une surface d’accroche rugueuse, selon deux exemples d’un mode de mise en œuvre d’un procédé de production du substrat de support.
La surface d’accroche rugueuse du vernis épargne va permettre une solidarisation forte des éléments qui vont être collés sur le substrat de support, lors d’un procédé de conditionnement de dispositif électronique.
Par « dispositif électronique », on entend un circuit intégré (puce électronique) monté sur le substrat de support et recouvert par un élément d’encapsulation tel qu’une résine de moulage, c’est-à-dire le résultat d’étapes de conditionnement (« packaging » en anglais).
On se réfère à cet égard aux figures 4 et 5.
La figure 4 illustre le résultat d’une étape de collage d’une puce électronique 400 sur la couche de vernis épargne 110, en particulier sur la surface d’accroche rugueuse 310, 320 obtenue de la façon décrite en relation avec les figures 2A-2B, ou 3A-3B.
Une couche de colle 420 est déposée sur la région de vernis épargne 110 située entre les ouvertures 111, 112, dont la surface comprend les rugosités 300, et la puce 400 est disposée sur la colle 420.
La colle 420 va ainsi épouser la forme des rugosités 300 de la surface d’accroche 310, et former des points d’ancrages sur des surfaces discontinues verticales et horizontales. Ceci résulte à un collage plus résistant aux délaminations que les collages classiques dans lesquels la colle est disposée sur une surface lisse de vernis épargne.
La puce 400 est connectée avec le réseau d’interconnexion du corps du substrat de support 100 de façon classique par des fils de liaison 411, 412 tirés entre des pastilles de soudure situées sur la face supérieure de la puce (c’est-à-dire la face opposée à la face collée, sur le dernier niveau de la partie d’interconnexion de la puce, usuellement « BEOL » selon le terme bien connu de l’homme de l’art) et les prises de contact 101, 102 dans les ouvertures 111, 112.
La figure 5 illustre le résultat d’une étape de moulage d’une résine de moulage 500 englobant la puce électronique 400 et recouvrant partiellement ou intégralement la couche de vernis épargne 110.
Le moulage comprend classiquement de disposer un moule définissant une chambre creuse accueillant a minima le volume occupé par la puce 400, les fils de liaison 411, 412, et s’étendant au-delà des ouvertures 111, 112 du vernis épargne.
La résine de moulage 500 est ensuite injectée dans la chambre, de façon à noyer tous les éléments qui s’y trouvent. La puce 400 est ainsi englobée de résine de moulage 500 et la couche de vernis épargne 110 est recouverte, au moins partiellement, par la résine de moulage 500.
La résine de moulage 500 a un pouvoir collant et se solidarise avec le substrat de support sur la couche de vernis épargne, lors du séchage (ou réticulation).
Dans l’exemple de la figure 2B, la surface d’accroche rugueuse a été formée sur la région 312 destinée à être recouverte par la résine de moulage.
Ainsi, la résine de moulage 500 épouse la forme des rugosités 300 de la surface d’accroche 312, formant des points d’ancrages sur des surfaces discontinues verticales et horizontales. Ceci résulte à une interface entre la résine de moulage 500 et le substrat de support plus résistante aux délaminations que les interfaces classiquement lisses.
Les figures 6 et 7 illustrent un autre exemple de mode de mise en œuvre d’un procédé de production du substrat de support pour circuit intégré, comportant une face recouverte d’une couche de vernis épargne 110 ayant au moins une partie comportant des rugosités 600 formant une surface d’accroche rugueuse.
La figure 6 illustre le résultat d’une étape de formation de rugosités 600 sur la couche de vernis épargne 110, à partir d’un substrat de support 100 recouvert d’une première couche de vernis épargne 110 tel que décrit précédemment en relation avec la figure 1.
La première couche de vernis épargne 110 comporte bien entendu les ouvertures 111, 112 qui permettent de connecter les prises de contact 101, 102 du substrat 100.
Une couche additionnelle de vernis épargne 610 est formée sur la première couche de vernis épargne 110 réticulé, et utilise un second masque provisoire dont le motif prévoit une multitude d’ouvertures ponctuelles réparties sur la surface.
Le second masque provisoire peut bien entendu prévoir de couvrir les positions des ouvertures 111, 112 pour ne pas les reboucher, ou en alternative, la formation de la couche additionnelle 610 peut réutiliser le masque provisoire utilisé pour la première couche de vernis épargne 110, afin de ne pas reboucher les ouvertures 111, 112.
Le vernis additionnel 610 est ensuite réticulé puis le masque provisoire est retiré. Une multitude d’élément saillants 600 est ainsi formée dans la couche de vernis épargne additionnelle 610 au-dessus de la première couche de vernis épargne.
La couche additionnelle de vernis épargne 610 peut avoir elle aussi une épaisseur de sensiblement 10µm (micromètre), et l’espacement entre deux éléments saillants 600 voisins pourra être choisi au plus fin de ce qui est permis par le procédé de formation de la couche additionnelle 610.
Par exemple, les éléments saillants peuvent avoir une forme cylindrique de diamètre comprise entre 50µm et 250µm, et l’espacement entre deux éléments saillants voisins 600 pourra être du même ordre de grandeur.
On notera que la section des élément saillants 600 (c’est-à-dire le contour des éléments saillants 600 formé sur la couche de vernis épargne 110) n’est pas nécessairement circulaire, et peut avoir toute forme permise par le second masque provisoire, tel que des carrés, des rectangles, des étoiles, etc.
Les éléments saillants 600 dans leur ensemble forment ainsi une surface crénelée, comprenant des parties creuses entre deux éléments saillants 600, au niveau de la première couche de vernis épargne 110, des flancs verticaux, et des parties proéminentes au niveau de la couche additionnelle de vernis épargne 610.
Les parties creuses, les flancs des éléments saillants et les parties proéminentes forment des rugosités 600 permettant d’obtenir des irrégularités d’aspect, notamment des discontinuités verticales et horizontales de la surface.
Les rugosités 600 ainsi définies par les éléments saillants, forment une surface d’accroche rugueuse de la couche de vernis épargne 110.
La figure 7 représente une vue du dessus du substrat de support décrit en relation avec la figure 6.
Dans cette représentation, on définit une partie intérieure 710, encadrée par une zone de connexion comprenant les prises de contact 101, 102, et une partie extérieure 712 de la couche de vernis épargne 110 en périphérie de la zone de connexion.
Dans cet exemple, les rugosités 600 ont été formées seulement sur la partie extérieure 712, destinée à être recouverte par de la résine de moulage 500 (figure 8).
La partie intérieure 710 de la couche de vernis épargne 110 est destinée à accueillir le collage d’une puce électronique 400 (figure 8), et, dans cet exemple, ne comporte pas de rugosité 600.
Cet exemple est avantageux par exemple dans le cadre de contraintes imposées sur les conditions du collage de la puce, pouvant être incompatible avec la présence des éléments saillants 600 sur cette partie 710.
Cela étant, des éléments saillants 600 de la couche additionnelle de vernis épargne 610 peuvent également être prévus sur la partie intérieure 710, pour bénéficier des avantages de la surface d’accroche rugueuse pour coller la puce 400, si les contraintes du collage le permettent.
La figure 8 illustre le résultat d’une étape de collage de la puce électronique 400 sur la couche de vernis épargne 110 et d’une étape d’injection d’une résine de moulage 500. Ces étapes sont réalisées de façon similaire aux étapes décrites précédemment en relation avec les figures 4 et 5, dont les éléments communs supportent les mêmes références dans la figure 8 et ne seront pas détaillés à nouveau ici.
La puce 400 est ainsi englobée par la résine de moulage 500, et la surface d’accroche rugueuse de la partie extérieure 712 de vernis épargne 110 est recouverte par la résine de moulage 500.
La résine de moulage 500 épouse la forme crénelée des rugosités 600 de la surface d’accroche 712, formant des points d’ancrages sur des surfaces discontinues verticales et horizontales. Ceci résulte à une interface entre la résine de moulage 500 et le substrat de support plus résistante aux délaminations que les interfaces classiques.
La figure 9 illustre, de façon similaire aux dispositifs électroniques décrits en relation avec les figures 5 et 8, un autre exemple de dispositif électronique comportant un substrat de support 100 recouvert d’une couche de vernis épargne 110, une puce électronique 450 montée sur le substrat de support 100, et une résine de moulage 500 englobant la puce électronique 450 et recouvrant au moins partiellement la couche de vernis épargne 110.
Dans cet exemple la puce électronique 450 n’est pas couplée avec le réseau d’interconnexion du corps de substrat de support 100 par des fils de liaison, mais par des billes ou des plots (« pillar » en anglais) de soudure sur le denier niveau de la partie d’interconnexion de la puce « BEOL ». Ceci correspond à la technique appelée puce retournée (« flip chip » selon le terme anglais usuel).
Les billes ou plots de soudure 911, 912 sont soudés ou collée par des points de colle conductrice, sur les prises de contacts 111, 112, et la puce n’est ainsi pas collée, proprement dit, sur la couche de vernis épargne 110.
Cela étant, la partie 712 (figure 7) de la couche de vernis épargne 110 recouverte par la résine de moulage 500, présente une surface d’accroche rugueuse, permettant une solidarisation forte de la résine 500 avec le substrat 100, par conséquent peu sujette aux délaminations.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation et de mise en œuvre mais en embrasse toutes les variantes, par exemple, les substrats de supports décrits en relation avec les figures 1 à 5 pourront accueillir le montage d’une puce retournée, et les surfaces d’accroche rugueuses pourront bien entendu être formées sur des parties de la couche de vernis épargne qui n’ont pas été exemplifiées ici, tout en bénéficiant des avantages de l’invention.

Claims (12)

  1. Substrat de support (100) pour circuit intégré, comportant une face recouverte d’une couche de vernis (110), au moins une partie (310, 312) de la couche de vernis (110) comportant des rugosités (300, 600) formant une surface d’accroche rugueuse.
  2. Substrat de support selon la revendication 1, dans lequel lesdites rugosités comprennent des déformations plastiques (300) de la couche de vernis (110).
  3. Substrat de support selon la revendication 1, dans lequel lesdites rugosités comprennent des éléments saillants (600) d’une couche additionnelle de vernis (610), déposée sur ladite la couche de vernis (110).
  4. Dispositif électronique comportant un substrat de support selon l’une des revendications 1 à 3, une puce électronique (400) montée sur le substrat de support (100), et une résine de moulage (500) englobant la puce électronique (400) et recouvrant la couche de vernis (110).
  5. Dispositif électronique selon la revendication 4, dans lequel la résine de moulage (500) recouvre ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse (312, 712).
  6. Dispositif électronique selon l’une des revendications 4 ou 5, dans lequel la puce électronique (400) est collée (420) sur ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse (310, 320).
  7. Procédé de production d’un substrat de support pour circuit intégré, comprenant une formation d’une couche de vernis (110) recouvrant une face d’un corps (100) du substrat de support, et une formation de rugosités (300, 600) formant une surface d’accroche rugueuse sur au moins une partie (310, 312) de la couche de vernis (110).
  8. Procédé selon la revendication 7, dans lequel ladite formation des rugosités comprend une déformation plastique (300) de la couche de vernis (110).
  9. Procédé selon la revendication 7, dans lequel ladite formation des rugosités comprend une formation d’éléments saillants (600) dans une couche additionnelle de vernis (610), déposée sur ladite la couche de vernis (110).
  10. Procédé de conditionnement de dispositif électronique, comprenant une production d’un substrat de support selon l’une des revendications 7 à 9, un montage d’une puce électronique (400) sur le substrat de support (100), et un moulage d’une résine de moulage (500) englobant la puce électronique (400) et recouvrant la couche de vernis (110).
  11. Procédé selon la revendication 10, dans lequel le moulage de la résine de moulage (500) recouvre ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse (312, 712).
  12. Procédé selon l’une des revendications 10 ou 11, dans lequel le montage de la puce électronique comprend un collage (420) de la puce (400) sur ladite au moins une partie de la couche de vernis comportant des rugosités formant une surface d’accroche rugueuse (310, 320).
FR2006208A 2020-06-15 2020-06-15 Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants. Expired - Fee Related FR3111471B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2006208A FR3111471B1 (fr) 2020-06-15 2020-06-15 Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.
US17/345,600 US20210391227A1 (en) 2020-06-15 2021-06-11 Support substrate for integrated circuit, electronic device, and corresponding production and packaging methods

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2006208 2020-06-15
FR2006208A FR3111471B1 (fr) 2020-06-15 2020-06-15 Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.

Publications (2)

Publication Number Publication Date
FR3111471A1 true FR3111471A1 (fr) 2021-12-17
FR3111471B1 FR3111471B1 (fr) 2022-10-28

Family

ID=72644370

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2006208A Expired - Fee Related FR3111471B1 (fr) 2020-06-15 2020-06-15 Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.

Country Status (2)

Country Link
US (1) US20210391227A1 (fr)
FR (1) FR3111471B1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166790A (ja) * 1989-11-27 1991-07-18 Matsushita Electric Works Ltd プリント配線板への印字方法
JPH03196534A (ja) * 1989-12-25 1991-08-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH08306824A (ja) * 1995-04-28 1996-11-22 Citizen Watch Co Ltd 樹脂封止型半導体装置
US6107679A (en) * 1997-12-22 2000-08-22 Oki Electric Industry Co., Ltd. Semiconductor device
US20190311974A1 (en) * 2018-04-05 2019-10-10 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166790A (ja) * 1989-11-27 1991-07-18 Matsushita Electric Works Ltd プリント配線板への印字方法
JPH03196534A (ja) * 1989-12-25 1991-08-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH08306824A (ja) * 1995-04-28 1996-11-22 Citizen Watch Co Ltd 樹脂封止型半導体装置
US6107679A (en) * 1997-12-22 2000-08-22 Oki Electric Industry Co., Ltd. Semiconductor device
US20190311974A1 (en) * 2018-04-05 2019-10-10 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20210391227A1 (en) 2021-12-16
FR3111471B1 (fr) 2022-10-28

Similar Documents

Publication Publication Date Title
US6780673B2 (en) Method of forming a semiconductor device package using a plate layer surrounding contact pads
US7215017B2 (en) Wafer level package, wafer level packaging procedure for making wafer level package
US6476501B1 (en) Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US5385869A (en) Semiconductor chip bonded to a substrate and method of making
EP1011133B1 (fr) Composant microélectronique CMS enrobé, notamment pour un dispositif médical implantable actif, et son procédé de fabrication
EP0693777A1 (fr) Boîtier BGA à moulage par injection
US6462425B1 (en) Semiconductor device and manufacturing method thereof
FR2940588A1 (fr) Ensemble multicomposant blinde a montage en surface
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
EP2429006A2 (fr) Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3030109A1 (fr) Methode de fabrication d'un module electronique et module electronique
US20170309584A1 (en) Method of bonding a first substrate and a second substrate
US6943059B2 (en) Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate
CN108807319B (zh) 用于制造电子组件封装的方法
KR20040093361A (ko) 고체 촬상 장치의 제조 방법
FR3111471A1 (fr) Substrat de support pour circuit intégré, dispositif électronique, et procédés de production et de conditionnement correspondants.
US20200350268A1 (en) Wire bonding structure and method of manufacturing the same
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
KR100728978B1 (ko) 웨이퍼 레벨 패키지의 제조방법
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR2755539A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur du type encapsule dans une resine et systeme de matrices pour ce procede
US6528407B1 (en) Process for producing electrical-connections on a semiconductor package, and semiconductor package
CN108447828B (zh) 封装结构与基板接合方法
FR3123778A1 (fr) Procédé de fabrication d’un circuit imprimé intégrant un composant électronique et module de carte à puce obtenu par ledit procédé.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20211217

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20240205