FR2771227A1 - Amplificateur differentiel integre a reponse lineaire - Google Patents

Amplificateur differentiel integre a reponse lineaire Download PDF

Info

Publication number
FR2771227A1
FR2771227A1 FR9807160A FR9807160A FR2771227A1 FR 2771227 A1 FR2771227 A1 FR 2771227A1 FR 9807160 A FR9807160 A FR 9807160A FR 9807160 A FR9807160 A FR 9807160A FR 2771227 A1 FR2771227 A1 FR 2771227A1
Authority
FR
France
Prior art keywords
transistor
output
current
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9807160A
Other languages
English (en)
Other versions
FR2771227B1 (fr
Inventor
Hisao Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2771227A1 publication Critical patent/FR2771227A1/fr
Application granted granted Critical
Publication of FR2771227B1 publication Critical patent/FR2771227B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

L'invention concerne un amplificateur différentiel.Elle se rapporte à un amplificateur différentiel qui comprend un circuit différentiel d'entrée (Tr5, Tr6) destiné à recevoir un premier et un second signal d'entrée (Vin1, Vin2), et ayant une première et une seconde borne de sortie destinées à transmettre un premier et un second signal de tension représentant la différence amplifiée de potentiel entre les deux signaux d'entrée (Vin1, Vin2), un premier et un second transistor de sortie (Tr27, Tr26), le premier transistor étant sensible au premier signal de tension, et un organe de commande destiné à régler un courant qui circule vers les seconds transistors de sortie (Tr27, Tr26) afin que le second signal de tension coïncide pratiquement avec le premier signal de tension.Application aux comparateurs intégrés.

Description

La présente invention concerne un circuit amplificateur différentiel destiné à être utilisé dans un circuit intégré à semi-conducteur et, plus précisément, elle concerne un circuit amplificateur différentiel utilisé dans un circuit comparateur et un circuit amplificateur opérationnel.
La figure 1 représente un circuit amplificateur opérationnel classique 10 formé par des transistors MOS. Ce circuit amplificateur opérationnel 10 possède une première et une seconde entrée Vin, Vin2 et une sortie Vout. La sortie Vout est connectée à la seconde entrée Vin2. Dans le circuit 10, lorsqu'un signal d'entrée Vinl a un niveau supérieur à celui du signal d'entrée Vin2 ou d'un signal de sortie Vout, le potentiel à un noeud N1 est réduit afin que le courant de drain provenant d'un transistor Tr7 soit réduit et provoque une réduction du courant de drain provenant d'un transistor TrlO qui augmente lui-même le niveau de tension du signal de sortie Vout à une borne de sortie To.
D'autre part, lorsque le signal d'entrée Vinl a un niveau inférieur à celui du signal d'entrée Vin2, le potentiel du noeud N1 augmente et accroît le courant de drain tiré du transistor Tr7, provoquant ainsi une augmentation du courant de drain provenant du transistor TrlO qui réduit le niveau de tension du signal de sortie Vout à la borne de sortie To.
De cette manière, le circuit amplificateur opérationnel 10 assure la mise des niveaux de tension des deux signaux Vinl et Vout pratiquement en coïncidence par réaction du signal de sortie Vout. Plus précisément, une source de courant 1 transmet un courant constant au drain d'un transistor MOS à canal N Trl. Les transistors Trl, Tr2 ont leurs grilles qui sont connectées. Le drain du transistor Trl est connecté aux grilles des transistors Trl, Tr2. Les deux sources des transistors Trl, Tr2 sont connectées à la masse
GND. Ainsi, les transistors Trl, Tr2 forment un circuit miroir de courant.
Les transistors MOS à canal P Tr3, Tr4 ont des sources connectées à une alimentation Vcc et des grilles connectées à un drain du transistor Tr3. Les grilles des transistors
Tr3, Tr4 sont connectées mutuellement. Le drain du transistor Tr3 est connecté au drain du transistor Tr2. Les transistors Tr3, Tr4 forment aussi un circuit miroir de courant. Le transistor Tr4 fonctionne comme source de courant constant qui transmet un courant de drain égal à l'intensité du courant dans la source de courant 1.
Le drain du transistor Tr4 est connecté aux sources des transistors MOS à canal P Tr5, Tr6. Le transistor Tr5 a un drain connecté au drain du transistor MOS à canal N Tr7. La source du transistor Tr7 est connectée à la masse GND.
Le drain du transistor Tr6 est connecté au drain d'un transistor MOS à canal N Tr8 et est aussi connecté aux grilles des transistors Tr7, Tr8. Le transistor Tr8 a sa source connectée à la masse GND. Les transistors Tr5, Tr6 ont des grilles destinées à recevoir les signaux d'entrée
Vin, Vin2 respectivement. Ainsi, les transistors Tr5 à Tr8 forment un circuit différentiel d'entrée qui est activé par le courant constant transmis par le transistor Tr4.
Le transistor MOS à canal N TrlO a une grille connectée aux drains des transistors Tr5, Tr7, un drain connecté à l'alimentation Vcc par un transistor MOS à canal P Tr9, et une source connectée à la masse GND. Le noeud N1 est délimité à la jonction des transistors Tr5, Tr7 et TrlO.
Le transistor Tr9 possède une grille connectée aux grilles des transistors Tr3, Tr4. Un courant de drain égal aux courants de drain des transistors Tr3, Tr4 passe dans le transistor Tr9 sous forme d'un courant à vide.
Le drain du transistor TrlO est connecté à la borne de sortie To du signal de sortie Vout du circuit amplificateur opérationnel. Le signal de sortie Vout est renvoyé à la grille du transistor Tr6.
On se réfère à la figure 2 qui représente un second circuit amplificateur opérationnel 20 de la technique antérieure. Ce circuit 20 comprend le circuit amplificateur opérationnel 10 de la figure 1 auquel est ajouté un circuit 22 formé par des transistors MOS à canal N Trll et Trl4 et des transistors MOS à canal P Trl2 et Trl3 et Tri5. Ce circuit ajouté 22 règle le courant de drain du transistor
Tr9 d'après le potentiel du noeud N1.
Le transistor Trll a une grille connectée au noeud N1, une source connectée à la masse GND et un drain connecté au drain du transistor Trl2 et aux grilles des transistors Tri2, Trl3. Les transistors Trl2, Trl3 ont chacun une source connectée à l'alimentation Vcc. Les transistors Trl2 et Trl3 forment un circuit miroir de courant qui transmet un courant de drain égal à celui du transistor Trll.
Le transistor Trl4 a un drain connecté au drain du transistor Tri3, une source connectée à la masse GND et une grille connectée aux grilles des transistors Trl et Tr2.
Ainsi, le courant de drain provenant du transistor Trl4 est un courant constant égal au courant de drain provenant de chacun des transistors Trl et Tr2.
Le transistor Trl5 a un drain connecté au drain du transistor Trl4 et aux grilles des transistors Trl5 et Tr9, et une source connectée à l'alimentation Vcc.
Dans le circuit amplificateur opérationnel 20, le potentiel au noeud N1 est réduit lorsque le niveau du signal d'entrée Vinl est supérieur à celui du signal d'entrée Vin2, si bien que le courant de drain provenant du transistor TrlO est réduit et provoque une réduction du courant de drain provenant du transistor Trll et aussi des courants de drain provenant des transistors Trl2 et Tri3, et le courant de drain provenant du transistor Trl5 est réduit. En conséquence, le courant de drain provenant du transistor Tr9 augmente et augmente le niveau de tension du signal de sortie
Vout.
D'autre part, lorsque le niveau du signal d'entrée Vinl est inférieur à celui du signal d'entrée Vin2, le potentiel au noeud N1 augmente, avec une augmentation correspondante du courant de drain provenant du transistor TrlO. Le courant de drain provenant du transistor Trll augmente alors et provoque une augmentation des courants de drain des transistors Tri2, Trl3 si bien que le courant de drain du transistor Trl5 diminue. En conséquence, le courant de drain du transistor Tr9 diminue et réduit le niveau de tension du signal de sortie Vout.
De cette manière, les transistors Tr7 et TrlO travaillent en mode symétrique en fonction d'une variation de potentiel au noeud N1 afin que les niveaux de tension du signal d'entrée Vinl et du signal de sortie Vout soient mis pratiquement en coïncidence. Les courants de drain des transistors Tr9, TrlO sont réglés d'une manière qui dépend de la charge connectée à la borne de sortie To, si bien qu'une augmentation de vitesse de fonctionnement et une réduction de dissipation d'énergie du circuit amplificateur opérationnel 20 peuvent être obtenues.
Dans le circuit amplificateur opérationnel 20 décrit précédemment, une tension de décalage entre le signal d'entrée Vinl et le signal de sortie Vout apparaît du fait de la différence entre la tension grille-source Vgs du transistor Tr5 et la tension grille-source Vgs du transistor
Tr6. Lorsque les transistors Tr5 et Tr6 ont la même dimension, une différence de tension grille-source est provoquée par les différences de tension drain-source et le courant de drain.
La tension de drain du transistor Tr6 est déterminée par la tension grille-source du transistor Tr8 qui est ellemême déterminée par l'intensité du courant distribué par le transistor Tr4 au transistor Tr5, Tr6. L'intensité du courant varie entre "0" et le courant de drain du transistor
Tr4.
D'autre part, la tension de drain du transistor Tr5 est déterminée par la tension grille-source du transistor de sortie TrlO qui est elle-même déterminée par la tension de drain et le courant de drain du transistor de sortie TrlO.
La tension de drain du transistor TrlO ou la tension de sortie Vout présente une grande plage de variation entre la tension d'alimentation Vcc et la masse GND. Le courant de drain du transistor TrlO subit aussi une grande variation dans une plage comprise entre "0" et le courant maximal de drain du transistor TrlO, suivant la charge connectée à la borne de sortie To.
Il n'existe aucune corrélation entre des facteurs qui déterminent les tensions respectives de drain des transistors Tr5, Tr6 qui forment la paire différentielle d'entrée. Il apparaît alors une différence de tension drainsource produite entre les transistors Tr5, Tr6 avec des différences correspondantes de courants de drain et de tensions grille-source entre les deux transistors Tr5, Tr6.
Ceci explique l'apparition de la tension de décalage entre le signal d'entrée Vinl et le signal de sortie Vout.
La tension de décalage peut être éliminée par ajustement de la condition de charge afin que la tension grillesource soit pratiquement égale pour chacun des transistors
Tr8 et TrlO, mais il est difficile en réalité d'éliminer la tension de décalage par limitation de la fluctuation de la charge dans une plage déterminée.
La tension de décalage ne reste pas constante pour un changement du signal d'entrée si bien que le signal de sortie ne suit pas le changement du signal d'entrée et pose un problème car on ne peut pas obtenir une réponse linéaire entre l'entrée et la sortie.
La présente invention a pour objet la réalisation d'un circuit amplificateur différentiel qui supprime l'apparition d'une tension de décalage entre une entrée et une sortie et qui donne une réponse linéaire entre l'entrée et la sortie.
Pour atteindre cet objet, la présente invention concerne un amplificateur qui comprend un circuit différentiel d'entrée ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée respectivement, et à amplifier un potentiel entre les deux signaux d'entrée, et ayant une première et une seconde borne de sortie destinées à transmettre un premier et un second signal de tension respectivement, le premier et le second signal de tension représentant la différence amplifiée de potentiel entre les deux signaux d'entrée, un premier et un second transistor de sortie connectés en série entre une alimentation de potentiel élevé et une alimentation de faible potentiel, le premier transistor étant sensible au premier signal de tension transmis par la première borne de sortie, et un organe de commande destiné à recevoir le premier et le second signal de tension transmis par la première et la seconde borne de sortie et à régler un courant qui circule vers les seconds transistors de sortie afin que le second signal de tension coïncide pratiquement avec le premier signal de tension en fonction de la différence de potentiel entre les premier et second signaux de tension.
L'invention concerne aussi un amplificateur qui comprend un circuit différentiel d'entrée ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée respectivement et à amplifier la différence de potentiel entre les deux signaux d'entrée et à créer un premier et un second signal de courant qui sont transmis à une première et une seconde borne de sortie respectivement, le premier et le second signal de courant représentant la différence de potentiel entre les deux signaux d'entrée, un premier transistor de sortie connecté entre une alimentation de potentiel élevé et une alimentation à faible potentiel, le premier transistor étant commandé par le premier signal de courant transmis par la première borne de sortie, un second transistor de sortie connecté en série avec le premier transistor de sortie entre le premier transistor de sortie et l'alimentation de faible potentiel, et un organe de commande destiné à recevoir le premier et le second signal de courant transmis par la première et la seconde borne de sortie respectivement et à régler un signal de courant circulant dans le second transistor de sortie afin que le second signal de courant coïncide pratiquement avec le premier signal de courant d'après la différence entre le premier et le second signal de courant.
L'invention concerne aussi un amplificateur qui comprend un circuit différentiel d'entrée ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée respectivement et à amplifier un potentiel entre le premier et le second signal d'entrée, et ayant une première et une seconde borne de sortie destinées à transmettre un premier et un second signal de courant respectivement, le premier et le second signal de courant représentant la différence amplifiée de potentiel entre les deux signaux d'entrée, un premier et un second transistor de sortie connectés en série entre une alimentation de potentiel élevé et une alimentation de faible potentiel, le premier transistor étant sensible au premier signal de courant transmis par la première borne de sortie, et un organe de commande destiné à recevoir le premier et le second signal de courant transmis par la première et la seconde borne de sortie respectivement, et à régler un courant qui circule vers le second transistor de sortie afin que le second signal de courant coïncide pratiquement avec le premier signal de courant en fonction de la différence de potentiel entre le premier et le second signal de courant.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels
la figure 1 est un schéma d'un premier circuit amplificateur opérationnel de la technique antérieure
la figure 2 est un schéma d'un second circuit amplificateur opérationnel de la technique antérieure
la figure 3 est un schéma d'un circuit amplificateur opérationnel dans un premier mode de réalisation de l'invention ; et
la figure 4 est un schéma d'un circuit amplificateur opérationnel dans un second mode de réalisation de l'invention.
On décrit d'abord le principe de mise en oeuvre de l'invention en référence à la figure 3.
Un circuit amplificateur différentiel 100 comporte un circuit différentiel d'entrée 2 formé par un premier et un second transistor d'entrée Tr5 et Tr6, un circuit 3 de détection et de commande, et un premier et un second transistor de sortie Tr27, Tr26. Le circuit différentiel d'entrée 2 amplifie la différence de potentiel entre un signal d'entrée Vinl appliqué au premier transistor d'entrée
Tr5 et un signal d'entrée Vin2 appliqué au second transistor d'entrée Tr6 et transmet la différence sous forme d'un signal de sortie. Le premier et le second transistor de sortie Tr27, Tr26 sont connectés à une borne de sortie To et sont destinés à donner un fonctionnement symétrique qui élève et abaisse la tension Vout à la borne de sortie d'après les tensions de drain du premier et du second transistor d'entrée Tr5, Tr6.
Les transistors Tr7, Tr8 sont connectés aux drains des transistors d'entrée Tr5, Tr6 respectivement. Le drain du premier transistor d'entrée Tr5 est connecté à la grille du second transistor de sortie Tr26. Le circuit 3 de détection et de commande règle le courant de drain du premier transistor de sortie Tr27 d'après la différence entre les tensions de drain ou les courants de drain du premier et du second transistor d'entrée Tr5, Tr6 afin que les tensions ou les courants de drain du premier et du second transistor d'entrée Tr5, Tr6 soient mises pratiquement en coïncidence.
On se réfère à la figure 4 pour la description d'un circuit amplificateur différentiel 110 dans un mode de réalisation de l'invention. Un circuit différentiel d'entrée comprenant les transistors Trl à Tr8 est monté de la même manière qu'indiqué précédemment en référence au circuit amplificateur opérationnel 10 de la technique antérieure (figure 1).
Un transistor MOS d'entrée à canal N Tr21 a une grille connectée à un noeud N2 entre les drains des transistors
Tr5, Tr7. Un transistor MOS à canal N Tr22 a une grille connectée à un noeud N3 entre les drains des transistors
Tr6, Tr8. Les transistors Tr21, Tr22 ont des sources connectées au drain d'un transistor MOS à canal N Tr25. Le transistor Tr25 a une source connectée à la masse GND et une grille connectée aux grilles des transistors Trl, Tr2. Le transistor Tr25 fonctionne de la manière d'une source de courant constant qui transmet un courant de drain pratiquement égal à ceux des transistors Trl, Tr2.
Des transistors MOS à canal P Tr23, Tr24 ont chacun une source connectée à l'alimentation Vcc et les grilles sont connectées l'une à l'autre et au drain du transistor Tr21.
Le transistor Tr23 a un drain connecté au drain du transistor Tr21 et a sa propre grille, et le transistor Tr24 a un drain connecté au drain du transistor Tr22. Un noeud N4 est délimité à la jonction des drains des transistors Tr22 et
Tr24.
Les transistors Tr21 à Tr25 forment un circuit 102 de détection et de commande qui détecte une différence de potentiel entre les noeuds N2, N3 ou une différence entre les courants de drain des transistors Tr5, Tr6. Lorsque le potentiel au noeud N2 dépasse le potentiel au noeud N3 ou lorsque le courant de drain du transistor Tr5 a une intensité supérieure à celle du courant de drain du transistor
Tr6, le potentiel au noeud N4 s'élève. Au contraire, lorsque le potentiel au noeud N2 est inférieur au potentiel du noeud
N3 ou lorsque le courant de drain du transistor Tr5 est inférieur au courant de drain du transistor Tr6, le potentiel au noeud N4 diminue.
Le transistor élévateur de sortie Tr26 est un transistor MOS à canal P ayant une grille connectée au noeud N4, une source connectée à l'alimentation Vcc et un drain connecté à la borne de sortie To.
Le transistor abaisseur de sortie Tr27 est un transistor MOS à canal N ayant une grille connectée au noeud N2, un drain connecté à la borne de sortie To et une source connectée à la masse GND.
On décrit maintenant le fonctionnement du circuit amplificateur différentiel 110.
Lorsque le signal de sortie Vout converge vers le niveau de tension du signal d'entrée Vin, si le niveau de tension du signal d'entrée Vinl s'élève, le courant de drain du transistor Tr5 diminue et devient inférieur au courant de drain du transistor Tr6, puis le niveau de tension au noeud
N2 diminue pour mettre le transistor Tr27 à l'état non conducteur. Comme le potentiel au noeud N3 est supérieur à celui du noeud N2 à ce moment, le courant de drain du transistor Tr22 s'élève pour réduire le potentiel au noeud
N4 et mettre ainsi à l'état conducteur le transistor de sortie Tr26. En conséquence, le niveau de tension du signal de sortie Vout s'élève et fait converger le signal d'entrée
Vinl.
D'autre part, lorsque le signal de sortie Vout converge vers le niveau de tension du signal d'entrée Vin, si le niveau de tension du signal d'entrée Vinl diminue, le courant de drain du transistor Tr5 augmente et devient supérieur au courant de drain du transistor Tr6, puis le niveau de tension au noeud N2 s'élève pour que le transistor
Tr27 passe à l'état conducteur. Comme le potentiel au noeud
N3 est inférieur à celui du noeud N2 à ce moment, le courant de drain du transistor Tr22 diminue afin que le potentiel au noeud N4 augmente, si bien que le transistor de sortie Tr26 passe à l'état non conducteur. En conséquence, le niveau de tension du signal de sortie Vout diminue et converge vers le signal d'entrée Vin.
Lorsque les potentiels (ou les courants) de drain des transistors Tr5, Tr6 sont différents, à condition que le signal de sortie Vout converge vers le niveau de tension du signal d'entrée Vin, le circuit 102 de détection et de commande élimine la différence de potentiel (ou de courant de drain).
Lorsque le potentiel au noeud N2 est supérieur à celui du noeud N3, le potentiel du noeud N4 s'élève si bien que le courant de drain transmis par le transistor Tr26 au transistor Tr27 diminue. Une réduction du courant de drain du transistor Tr27 réduit la tension grille-source du transistor Tr27, si bien que le potentiel au noeud N2 ou le courant de drain du transistor Tr5 diminue.
Inversement, lorsque le potentiel au noeud N2 est inférieur au potentiel au noeud N3, le potentiel au noeud N4 diminue si bien que le courant de drain transmis par le transistor Tr26 au transistor Tr27 augmente. Une augmentation du courant de drain du transistor Tr27 accroît la tension grille-source du transistor Tr27 si bien que le potentiel au noeud N2 s'élève ou le courant de drain du transistor Tr6 s'élève.
A la suite des opérations décrites, les potentiels aux noeuds N2, N3 convergent vers des potentiels pratiquement égaux. En conséquence, les transistors Tr5, Tr6 prennent un même potentiel de drain si bien que les tensions sourcedrain, et donc les courants de drain, deviennent pratiquement égaux pour les transistors TrS, Tr6. En conséquence, la tension grille-source est pratiquement égale pour les deux transistors Tr5, Tr6 et la tension de décalage entre le signal d'entrée Vinl et le signal de sortie Vout est éliminée. L'élimination de la tension de décalage permet l'obtention d'une réponse linéaire entre l'entrée et la sortie.
Les hommes du métier peuvent noter que l'invention peut être mise en oeuvre sous d'autres formes particulières sans sortir de son cadre. En particulier, il faut noter qu'elle peut être réalisée de la manière suivante.
Le circuit différentiel d'entrée auquel sont appliqués les signaux d'entrée Vinl, Vin2 peut comporter une paire de transistors MOS à canal N. Dans une variante, la tension grille-source du transistor élévateur de sortie Tr26 peut être commandée par réglage du courant de drain du transistor abaisseur de sortie Tr27 à l'aide du circuit 102 pour l'obtention d'une coïncidence en pratique entre les tensions de drain des transistors d'entrée. Les transistors élévateur et abaisseur de sortie peuvent être des transistors MOS à canal N. Dans ce cas, le réglage du courant de drain de l'un des transistors de sortie à l'aide du circuit 102 de détection et de commande permet le réglage de la tension grille-source de l'autre transistor de sortie. Les tensions de drain du premier et du second transistor d'entrée sont encore mises pratiquement en coïncidence.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux amplificateurs qui viennent d'être décrits uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention.

Claims (17)

REVENDICATIONS
1. Amplificateur différentiel, caractérisé en ce qu'il comprend
un circuit différentiel d'entrée (Tr5, Tr6) ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée (Vinl, Vin2) respectivement, et à amplifier un potentiel entre les deux signaux d'entrée (Vinl, Vin2), et ayant une première et une seconde borne de sortie (N2, N3) destinées à transmettre un premier et un second signal de tension respectivement, le premier et le second signal de tension représentant la différence amplifiée de potentiel entre les deux signaux d'entrée (Vinl, Vin2),
un premier et un second transistor de sortie (Tr27,
Tr26) connectés en série entre une alimentation de potentiel élevé (VDD) et une alimentation de faible potentiel (GND), le premier transistor étant sensible au premier signal de tension transmis par la première borne de sortie, et
un organe de commande (102) destiné à recevoir le premier et le second signal de tension transmis par la première et la seconde borne de sortie (N2, N3) et à régler un courant qui circule vers les seconds transistors de sortie (Tr27, Tr26) afin que le second signal de tension coïncide pratiquement avec le premier signal de tension en fonction de la différence de potentiel entre les premier et second signaux de tension.
2. Amplificateur différentiel selon la revendication 1, caractérisé en ce que l'organe de commande (102) comporte un circuit destiné à recevoir les premier et second signaux de tension et à amplifier la différence de potentiel entre la première et la seconde tension.
3. Amplificateur différentiel selon la revendication 1, caractérisé en ce qu'un noeud placé entre le premier et le second transistor de sortie (Tr27, Tr26) est connecté à une borne de sortie extérieure (To), le premier transistor de sortie (Tr27) comprend un transistor abaisseur de la tension à la borne externe de sortie (To), et le second transistor de sortie (Tr26) comporte un transistor élévateur de la tension à la borne externe de sortie (To).
4. Amplificateur différentiel selon la revendication 1, caractérisé en ce que l'organe de commande (102) réduit un courant qui circule vers la seconde borne d'entrée lorsque le niveau du premier signal de tension est supérieur à celui du second signal de tension, et l'organe de commande (102) élève un courant circulant vers la seconde borne de sortie lorsque le niveau du premier signal de tension est inférieur à celui du second signal de tension.
5. Amplificateur différentiel selon la revendication 4, caractérisé en ce que le premier transistor de sortie (Tr27) est sensible au premier signal de tension, et le premier transistor de sortie (Tr27) ajuste le second signal de tension afin qu'il coïncide pratiquement avec le premier signal de tension en fonction du premier signal de tension.
6. Amplificateur différentiel selon la revendication 5, caractérisé en ce que le premier transistor de sortie (Tr27) comprend un transistor MOS à canal N, et le second transistor de sortie (Tr26) comprend un transistor MOS à canal P.
7. Amplificateur différentiel selon la revendication 6, caractérisé en ce que le premier transistor de sortie (Tr27) comprend une borne de grille destinée à recevoir le premier signal de tension et une borne de drain destinée à recevoir un courant qui correspond au niveau du premier signal de tension.
8. Amplificateur différentiel selon la revendication 5, caractérisé en ce qu'il comporte en outre une borne externe de sortie (To) connectée à un noeud placé entre les premier et second transistors de sortie (Tr27, Tr26), et la borne externe de sortie (To) est connectée à l'une des première et seconde bornes d'entrée.
9. Amplificateur différentiel, caractérisé en ce qu'il comprend
un circuit différentiel d'entrée (Tr5, Tr6) ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée (Vinl, Vin2) respectivement et à amplifier la différence de potentiel entre les deux signaux d'entrée (Vinl, Vin2) et à créer un premier et un second signal de courant qui sont transmis à une première et une seconde borne de sortie (N2, N3) respectivement, le premier et le second signal de courant représentant la différence de potentiel entre les deux signaux d'entrée (Vinl, Vin2),
un premier transistor de sortie (Tr27) connecté entre une alimentation de potentiel élevé (VDD) et une alimentation à faible potentiel (GND), le premier transistor étant commandé par le premier signal de courant transmis par la première borne de sortie,
un second transistor de sortie (Tr26) connecté en série avec le premier transistor de sortie (Tr27) entre le premier transistor de sortie (Tr27) et l'alimentation de faible potentiel (GND), et
un organe de commande (102) destiné à recevoir le premier et le second signal de courant transmis par la première et la seconde borne de sortie (N2, N3) respectivement et à régler un signal de courant circulant dans le second transistor de sortie (Tr26) afin que le second signal de courant coïncide pratiquement avec le premier signal de courant d'après la différence entre le premier et le second signal de courant.
10. Amplificateur différentiel selon la revendication 9, caractérisé en ce que l'organe de commande (102) comporte un circuit destiné à recevoir les premier et second signaux de courant et à amplifier la différence de potentiel entre la première et la seconde tension.
11. Amplificateur différentiel selon la revendication 9, caractérisé en ce qu'un noeud placé entre le premier et le second transistor de sortie (Tr27, Tr26) est connecté à une borne de sortie extérieure (To), le premier transistor de sortie (Tr27) comprend un transistor abaisseur de la tension à la borne externe de sortie, et le second transistor de sortie (Tr26) comporte un transistor élévateur de la tension à la borne externe de sortie (To).
12. Amplificateur différentiel selon la revendication 9, caractérisé en ce que l'organe de commande (102) réduit le second courant qui circule vers la seconde borne d'entrée lorsque le niveau du premier signal de courant est supérieur à celui du second signal de courant, et l'organe de commande (102) élève le second courant circulant vers la seconde borne de sortie lorsque le niveau du premier signal de courant est inférieur à celui du second signal de courant.
13. Amplificateur différentiel selon la revendication 9, caractérisé en ce que le premier transistor de sortie (Tr27) est sensible au premier signal de courant, et le premier transistor de sortie (Tr27) ajuste le second signal de courant afin qu'il coïncide pratiquement avec le premier signal de courant en fonction du premier signal de courant.
14. Amplificateur différentiel selon la revendication 13, caractérisé en ce que le premier transistor de sortie (Tr27) comprend un transistor MOS à canal N, et le second transistor de sortie (Tr26) comprend un transistor MOS à canal P.
15. Amplificateur différentiel selon la revendication 14, caractérisé en ce que le premier transistor de sortie (Tr27) comprend une borne de grille destinée à recevoir le premier signal de courant et une borne de drain destinée à recevoir un courant qui correspond au niveau du premier signal de courant.
16. Amplificateur différentiel selon la revendication 13, caractérisé en ce qu'il comporte en outre une borne externe de sortie (To) connectée à un noeud placé entre les premier et second transistors de sortie (Tr27, Tr26), et la borne externe de sortie (To) est connectée à l'une des première et seconde bornes d'entrée.
17. Amplificateur différentiel, caractérisé en ce qu'il comprend
un circuit différentiel d'entrée (Tr5, Tr6) ayant une première et une seconde borne d'entrée destinées à recevoir un premier et un second signal d'entrée (Vinl, Vin2) respectivement et à amplifier un potentiel entre le premier et le second signal d'entrée (Vinl, Vin2), et ayant une première et une seconde borne de sortie (N2, N3) destinées à transmettre un premier et un second signal de courant respectivement, le premier et le second signal de courant représentant la différence amplifiée de potentiel entre les deux signaux d'entrée (Vinl, Vin2),
un premier et un second transistor de sortie (Tr27,
Tr26) connectés en série entre une alimentation de potentiel élevé (VDD) et une alimentation de faible potentiel (GND), le premier transistor étant sensible au premier signal de courant transmis par la première borne de sortie, et
un organe de commande (102) destiné à recevoir le premier et le second signal de courant transmis par la première et la seconde borne de sortie (N2, N3) respectivement, et à régler un courant qui circule vers le second transistor de sortie (Tr26) afin que le second signal de courant coïncide pratiquement avec le premier signal de courant en fonction de la différence de potentiel entre le premier et le second signal de courant.
FR9807160A 1997-11-19 1998-06-08 Amplificateur differentiel integre a reponse lineaire Expired - Fee Related FR2771227B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31816897A JP3920427B2 (ja) 1997-11-19 1997-11-19 差動増幅回路及びオペアンプ回路

Publications (2)

Publication Number Publication Date
FR2771227A1 true FR2771227A1 (fr) 1999-05-21
FR2771227B1 FR2771227B1 (fr) 2002-11-01

Family

ID=18096240

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9807160A Expired - Fee Related FR2771227B1 (fr) 1997-11-19 1998-06-08 Amplificateur differentiel integre a reponse lineaire

Country Status (4)

Country Link
US (1) US5999054A (fr)
JP (1) JP3920427B2 (fr)
KR (1) KR100313821B1 (fr)
FR (1) FR2771227B1 (fr)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151291A (ja) * 1998-11-12 2000-05-30 Fujitsu Ltd 演算増幅器
ITMI991371A1 (it) * 1999-06-18 2000-12-18 Ericsson Telefon Ab L M Amplificatore di architettura perfezionata ad alta precisione elevatavelocita' e basso consumo di potenza
US6489847B1 (en) * 2000-01-28 2002-12-03 Telefonaktiebolaget Lm Ericsson Low distoration driving amplifier for integrated filters
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP2001326542A (ja) * 2000-05-16 2001-11-22 Texas Instr Japan Ltd 増幅器
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
US7279909B1 (en) * 2006-04-20 2007-10-09 Honeywell International Inc. Signal coincidence detection circuit
US7649781B2 (en) * 2006-05-17 2010-01-19 Freescale Semiconductor, Inc. Bit cell reference device and methods thereof
JP2008017566A (ja) * 2006-07-04 2008-01-24 Oki Electric Ind Co Ltd 電源発生回路
JP2009177247A (ja) * 2008-01-21 2009-08-06 Mitsumi Electric Co Ltd コンパレータ
US7750735B1 (en) * 2008-07-11 2010-07-06 Suvolta, Inc. Voltage-level translator
EP2154783B1 (fr) * 2008-08-14 2012-10-03 STMicroelectronics (Grenoble) SAS Circuit amplificateur
JP5412968B2 (ja) 2009-06-09 2014-02-12 富士通セミコンダクター株式会社 オペアンプ
JP5482563B2 (ja) * 2010-08-17 2014-05-07 富士通セミコンダクター株式会社 オペアンプ
JP6571518B2 (ja) * 2015-12-24 2019-09-04 エイブリック株式会社 差動増幅回路
FR3096466B1 (fr) 2019-05-20 2021-10-22 St Microelectronics Rousset Dispositif comprenant un circuit de démarrage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0765029A2 (fr) * 1995-09-20 1997-03-26 Mitsubishi Denki Kabushiki Kaisha Circuit amplificateur à amplificateur opérationnel CMOS

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410857A (en) * 1981-04-28 1983-10-18 Rca Corporation Operational amplifier with feed-forward compensation circuit
JPS58111415A (ja) * 1981-12-24 1983-07-02 Fujitsu Ltd 差動増幅器のオフセツトキヤンセル回路
US4897612A (en) * 1988-05-09 1990-01-30 National Semiconductor Corporation Operational transconductance amplifier with improved current source capability

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0765029A2 (fr) * 1995-09-20 1997-03-26 Mitsubishi Denki Kabushiki Kaisha Circuit amplificateur à amplificateur opérationnel CMOS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"AMPLIFIER WITH OUTPUT VOLTAGE NEAR TO VSS", RESEARCH DISCLOSURE, no. 391, November 1996 (1996-11-01), pages 751, XP000680940 *

Also Published As

Publication number Publication date
KR19990044770A (ko) 1999-06-25
JP3920427B2 (ja) 2007-05-30
KR100313821B1 (ko) 2001-12-28
US5999054A (en) 1999-12-07
JPH11154832A (ja) 1999-06-08
FR2771227B1 (fr) 2002-11-01

Similar Documents

Publication Publication Date Title
FR2771227A1 (fr) Amplificateur differentiel integre a reponse lineaire
JPH0548964B2 (fr)
FR2814608A1 (fr) Circuit d'amplificateur operationnel
US9230617B2 (en) Low-voltage current sense amplifer
US6194919B1 (en) Main amplifier
JP3425466B2 (ja) Ｃｍｏｓ増幅器及びその動作方法
US6353344B1 (en) High impedance bias circuit
US4336503A (en) Driver circuit having reduced cross-over distortion
US6317000B1 (en) Overload recovery circuit and method
FR2733622A1 (fr) Amplificateur de lecture de courant destine a etre utilise dans un dispositif de memoire a semi-conducteurs
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
KR970051189A (ko) 메모리의 데이타 읽기회로
JP2813875B2 (ja) 電流増幅器
US5952882A (en) Gain enhancement for operational amplifiers
FR3084223A1 (fr) Etage de sortie suiveur classe a
JP2008085588A (ja) 受光回路
JP3292147B2 (ja) 受光回路
US6665011B1 (en) Circuit and method for rapid reading of an image cell
US4740760A (en) Circuit technique for eliminating impact ionization in a differential pair used in an output stage
EP0153250B1 (fr) Amplificateur intégré à étage de sortie réalisé en technologie CMOS
US6583670B2 (en) CMOS current amplifier
JP2001229676A (ja) 集積回路
US20060091953A1 (en) Class B amplifier with process variation independent deadband
JP3320439B2 (ja) 出力動作点自動補償回路
WO2020049057A1 (fr) Etage de sortie classe a notamment pour casque audio

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse

Effective date: 20110228