FR2758007A1 - Resistance bi-couche programmable - Google Patents
Resistance bi-couche programmable Download PDFInfo
- Publication number
- FR2758007A1 FR2758007A1 FR9716246A FR9716246A FR2758007A1 FR 2758007 A1 FR2758007 A1 FR 2758007A1 FR 9716246 A FR9716246 A FR 9716246A FR 9716246 A FR9716246 A FR 9716246A FR 2758007 A1 FR2758007 A1 FR 2758007A1
- Authority
- FR
- France
- Prior art keywords
- layer
- programmable
- resistance
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Adjustable Resistors (AREA)
- Semiconductor Memories (AREA)
Abstract
La présente invention concerne une résistance programmable composée de deux couches. Une première couche (20) de la résistance programmable présente une résistance sensiblement inférieure à celle d'une seconde couche (28) de la résistance programmable. La résistance programmable est programmée en appliquant un signal à la résistance programmable. Un courant résultant généré par le signal traverse en parallèle la première couche (20) de la résistance programmable et la seconde couche (28) de la résistance programmable. La tension du signal est d'un niveau suffisant pour qu'une première partie du courant résultant qui traverse la première couche provoque une rupture dans la première couche de la résistance programmable. Cependant, la tension du signal n'est pas d'un niveau suffisant pour permettre à une seconde partie du courant résultant qui traverse la seconde couche de provoquer une rupture dans la seconde couche de la résistance programmable.
Description
RESISTANCE BI-COUCHE PROGRAMMABLE
La présente invention concerne la conception de circuits intégrés et concerne plus particulièrement une
résistance programmable bi-couche.
Il existe un nombre important d'applications utilisant des circuits intégrés qui nécessitent une sorte de mémoire programmable électriquement avec la puce de circuit intégré. Ces applications vont par exemple des applications qui nécessitent plusieurs bits de mémoire programmable (par exemple nombres d'identification de programmation) jusqu'aux applications qui requièrent plusieurs mégabits de mémoire programmable (par exemple code d'opération de stockage). Dans la technique antérieure, une grande diversité de technologies ont été utilisées pour mettre en oeuvre
une mémoire programmable dans des circuits intégrés.
Par exemple, celles-ci comprennent des mémoires non
volatiles à grille flottante et des anti-fusibles.
Un problème avec la plupart des approches de la technique antérieure visant à proposer une mémoire programmable est qu'un traitement supplémentaire des plaquettes est nécessaire pour les mettre en oeuvre, ce qui accroit le coût du produit. Le traitement supplémentaire des plaquettes se justifie particulièrement difficilement lorsque seules des quantités relativement petites de mémoire électriquement programmable sont requises sur chaque circuit intégré. Il est très avantageux d'identifier un élément programmable qui puisse être produit dans le procédé de fabrication d'un circuit intégré logique de base, ce qui élimine ainsi tout coût supplémentaire dû
à un traitement des plaquettes.
On a tenté de développer des éléments programmables pouvant être produits dans le procédé de fabrication d'un circuit intégré logique de base. Cette approche à coût zéro qui a été utilisée par le passé consiste à créer un fusible à partir des couches existantes en polysilicium ou en métal et ensuite de faire fondre le fusible en faisant passer un courant de programmation important. La chaleur dissipée provoque la fusion et la vaporisation locales du matériau fusible, ce qui a pour effet de faire passer le fusible de l'état de résistance relativement faible à l'état de
circuit ouvert.
Il existe plusieurs problèmes importants qui limitent l'applicabilité des fusibles en polysilicium ou en métal de la technique antérieure. Les dommages liés au claquage d'un fusible constituent le problème le plus crucial. Le claquage du fusible est en général associé à la vaporisation du matériau fusible, ce qui conduit à une rupture catastrophique de toutes les couches de diélectrique ou de métal qui se trouvent normalement sur la partie supérieure du fusible dans le procédé fabrication d'un circuit intégré classique. La rupture des couches supérieures risque grandement de nuire à la fiabilité car elle peut entraîner directement un dysfonctionnement de circuit ou permettre la pénétration de contaminants extérieurs dans le circuit intégré. L'approche la plus commune de ce problème est de créer une ouverture de passivation sur la partie supérieure du fusible afin de garantir l'absence de toute couche supérieure. De cette façon, tout matériau vaporisé peut s'échapper facilement sans créer de dommages. Le problème de cette approche est que la zone de perforation détruit l'intégrité de la couche de passivation supérieure sur la plaquette et permet ainsi à des contaminants extérieurs de pénétrer dans la plaquette et de créer des problèmes de fiabilité à long terme. Dans la pratique, lorsque des ouvertures de passivation sont utilisées, il est nécessaire d'envelopper le produit fini dans un emballage hermétique coûteux. L'emballage lui-même
protège la plaquette d'une contamination extérieure.
On rencontre fréquemment quelques autres problèmes secondaires avec les fusibles en métal ou en polysilicium. La résistance par carré d'une couche de polysilicium dopé est typiquement comprise dans la gamme allant de 25 à 60 Q/carré. La puissance dissipée dans le fusible est donnée par V2/R o V est la tension
appliquée au fusible et R la résistance du fusible.
Pour des conceptions de fusible typiques, la tension V requise pour générer une chaleur suffisante permettant de détruire le fusible est supérieure aux tensions d'alimentation utilisées par les circuits intégrés élaborés. Ceci entraîne la nécessité de fournir une alimentation supplémentaire et dans certains cas, des transistors spéciaux à forte tension doivent être
insérés dans le procédé afin de traiter cette tension.
Un tel ajout au procédé compromet l'objectif général qui est d'accroître la capacité de programmation sans entraîner de frais supplémentaires dus au traitement
des plaquettes.
Les fusibles en métal posent le problème inverse.
La résistances par carré du métal est très faible (comprise typiquement entre 40 et 50 mW/carré) et donc l'ensemble du fusible présente une résistance inférieure à un ohm. La tension requise pour programmer est par conséquent très faible. Cependant, la dissipation de puissance peut être donnée par I2*R o I représente l'intensité du courant traversant le fusible. En raison de la faible résistance du fusible, une très grande quantité de courant de programmation est nécessaire pour dissiper suffisamment de puissance afin de programmer le fusible. Le courant de programmation doit être conduit jusqu'au fusible requis par une série de transistors sélectionnés. Afin de s'adapter à ce courant de programmation très élevé, ces transistors sélectionnés doivent être de grandes dimensions, occupant ainsi une partie importante de la surface de la plaquette et augmentant le coût du
produit.
RESUME DE L'INVENTION
Conformément au mode de réalisation de la présente
invention, une résistance programmable est présentée.
La résistance programmable se compose de deux couches.
Une première couche de la résistance programmable présente une résistance sensiblement inférieure à celle d'une seconde couche de la résistance programmable. La résistance programmable est programmée en plaçant un signal dans la résistance programmable. Par exemple, le signal est un signal de courant continu avec une tension sensiblement constante. Un courant résultant généré par le signal de courant continu traverse en parallèle la première couche de la résistance programmable et la seconde couche de la résistance programmable. La tension constante est d'un niveau suffisant pour qu'une première partie du courant résultant qui traverse la première couche provoque une rupture dans la première couche de la résistance programmable. Cependant, la tension constante n'est pas d'un niveau suffisant pour permettre à une seconde partie du courant résultant qui traverse la seconde couche de provoquer une rupture dans la seconde couche
de la résistance programmable.
Dans le mode de réalisation préféré de la présente invention, la seconde couche de la résistance programmable peut être composée de polysilicium et la première couche de la résistance programmable peut être composée d'un siliciure de métal. Par exemple, dans un mode de réalisation de la présente invention, le
siliciure de métal est un siliciure de tungstène.
Dans le mode de réalisation préféré de la présente invention, le signal de courant continu peut être généré par un dispositif de programmation qui présente une valeur de résistance de sortie qui est significativement plus faible qu'une valeur de résistance à travers la résistance programmable avant la programmation de la résistance programmable. La tension constante est par exemple comprise dans une gamme allant de 1,2 volts à 3,5 volts et dans un mode
de réalisation préféré de 1,7 volts à 2,5 volts.
La présente invention propose une structure pour une résistance programmable qui garantit que la résistance va se programmer à un état de résistance moyenne plutôt que se détruire et passer à l'état de
circuit ouvert.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront plus clairement à la lecture
de la description ci-après, faite en référence aux
dessins annexés, sur lesquels: la figure 1 représente une vue de dessus d'une résistance programmable bi-couche conformément à un mode de réalisation préféré de la présente invention; la figure 2 représente une vue en coupe transversale de la résistance programmable bi-couche représentée sur la figure 1 conformément à un mode de réalisation préféré de la présente invention; la figure 3 représente une vue schématique d'un circuit simplifié utilisé pour programmer une résistance programmable bi-couche conformément à un mode de réalisation préféré de la présente invention; la figure 4 représente une vue en coupe transversale d'une résistance programmable bi-couche après avoir été programmée conformément à un mode de
mise en oeuvre préféré de la présente invention.
DESCRIPTION DU MODE DE REALISATION PREFERE
La figure 1 représente une vue de dessus d'une résistance programmable conformément à un mode de réalisation préféré de la présente invention. La résistance programmable, lorsqu'elle est programmée, établit une transition prévisible entre une résistance faible et une résistance moyenne. Ceci s'oppose à un fusible classique qui devient un circuit ouvert après
avoir été programme.
La vue de dessus représente une couche de siliciure 20 (dans le présent document, le siliciure est également compris comme un siliciure de métal). La couche de siliciure 20 constitue la couche supérieure d'une bi--couche de matériau composé de polysilicium et de siliciure. Un contact 21 et un contact 22 sont utilisés pour connecter électriquement la résistance
programmable aux couches supérieures.
La résistance programmable est conçue pour être aussi petite que possible, étant donné les restrictions des règles de conception du procédé. Ceci minimise la masse thermique de l'élément et facilite sa programmation. La résistance programmable présente un rétrécissement au niveau d'une région 23 jusqu'à la largeur minimum (L) autorisée dans les règles de conception. Ce rétrécissement crée un chauffage localisé au niveau de la région 23 en dissipant la majorité de la puissance dans un faible volume. Dans un procédé CMOS typique, la résistance de la double couche de siliciure et de polysilicium est typiquement de 10 Q/carré environ. Ainsi, la résistance totale de la résistance programmable représentée sur la figure 1 est
par exemple de 50 Q environ.
La figure 2 représente une vue en coupe transversale de la résistance programmable bi-couche représentée sur la figure 1. La résistance programmable est représentée comme étant un film bi-couche composé d'une couche 20 de siliciure de résistance modérément faible superposée sur une couche 28 de polysilicium dopé de résistance plus élevée. La résistance programmable peut être construite à n'importe quel
stade de la fabrication d'un circuit intégré.
Cependant, la structure bi-couche utilisée pour former la résistance programmable représentée sur la figure 1 est communément utilisée pour créer l'électrode de grille dans un procédé CMOS de pointe. Ainsi, dans un procédé CMOS de pointe, il est avantageux de former la résistance programmable au-dessus d'un oxyde épais 29 disposé sur un substrat de silicium 30. Des diélectriques intercouche 25, 26 et 27 sont disposés autour de la résistance programmable conformément aux
étapes de fabrication d'un circuit intégré classique.
La couche de siliciure 20 est par exemple du
siliciure de tungstène de 150 nm (1500 A) d'épaisseur.
En variante, le métal utilisé pour la composition de siliciure de métal de la couche de siliciure 20 peut se composer par exemple de titane (Ti), molybdène (Mo),
chrome (Cr), nickel (Ni), cobalt (Co) ou tantale (Ta).
La couche de polysilicium 28 présente, par exemple, une épaisseur de 100 nm (1000 A) et est dopée avec du phosphore. Par exemple, la résistance par carré d'une couche en siliciure de tungstène est typiquement de 12 Q/carré, contrairement à la résistance d'une couche de polysilicium qui est comprise par exemple entre 50 et 100 Q/carré (en fonction, entre autres facteurs, de la concentration du phosphore dopant dans le polysilicium). Ainsi la résistance du matériau composite constitué de la couche de siliciure 20 et de la couche de siliciure 28 est par exemple de
Q/carré environ.
La figure 3 représente une vue schématique d'un circuit de programmation simplifié 31 utilisé pour programmer une résistance programmable bi-couche 34. Le circuit de programmation 31 comprend une source de tension 32 et une impédance de sortie (Rp) 33. La source de tension 32 est par exemple la tension d'alimentation qui est, par exemple, de 3,3 volts, 2,5 volts ou une quelconque autre tension utilisée comme alimentation sur un circuit intégré. Dans le mode de réalisation préféré, le circuit de programmation 31 est conçu de manière à maintenir la tension dans la résistance programmable 34 sensiblement constante pendant le cycle de programmation (par opposition à la conservation du courant à un niveau constant). Afin que la tension dans la résistance programmable reste sensiblement inchangée pendant l'opération de programmation, l'impédance de sortie 33 du circuit de programmation 31 est sensiblement plus faible que la résistance initiale (Rf) de la résistance
programmable 34.
Pour la résistance programmable représentée sur la figure 1 et la figure 2 qui présente une résistance totale de 50 Q, comme indiqué ci-dessus, une tension de programmation comprise dans la gamme allant de 1,7 volts à 2,7 volts convient en tant que tension de programmation. Cette tension est faible, même par rapport à la tension de fonctionnement des circuits intégrés CMOS les plus élaborés et ne présente aucun problème particulier en termes de contrainte galvanique sur les transistors utilisés dans les circuits de programmation. Dans d'autres modes de réalisation de l'invention, la gamme de la tension de programmation peut être par exemple comprise entre 1,2 volts et 3,5 volts. Comme indiqué ci-dessous, des expériences ont montré que la résistance finale de la résistance programmée représentée sur la figure 1 et la figure 2 est sensiblement constante pour des tensions de programmation comprises dans la gamme allant de 1,7 à 2,7 volts et pour une largeur d'impulsion de
programmation dans la gamme allant de 10 ms à 1 s.
L'impédance de sortie 33 du circuit de programmation 31 est par exemple comprise dans la gamme allant de 10 à Q. Lors de la programmation de la résistance programmable, un courant de 20 à 30 milliampères (mA) circule dans la résistance programmable. Etant donné que la valeur de résistance de la couche de siliciure 20 est significativement plus faible que celle de la couche de polysilicium sous-jacente 28, la plus grande partie du courant sera transportée par la couche de siliciure 20 et les effets du chauffage y sont donc concentrés. En raison de la faible masse thermique de
la résistance programmable, elle s'échauffe rapidement.
Une température élevée associée à un débit de courant local élevé dans la région 23 provoque des effets d'électromigration dans la couche de siliciure 20. Au niveau de la région 23, un flux de réseau de siliciure est transporté le long de la résistance programmable dans la direction du flux d'électrons. En l'espace de quelques millisecondes, la migration du siliciure devient tellement importante qu'une rupture survient dans la couche de siliciure 20. Cette rupture intervient de manière très typique au niveau d'une extrémité de la région 23 o il y a une modification
importante de la vitesse de transport du matériau.
Une fois la rupture survenue dans la couche en siliciure 20, le courant de programmation est contraint de circuler dans la couche en polysilicium sous-jacente 28. Cette transition abrupte dans le mécanisme transportant le courant de la résistance programmable conduit à une hausse importante de la résistance totale. La valeur de résistance de la résistance programmable passe typiquement de 50 Q environ à 600 Q environ, soit une augmentation d'un facteur de 12. En raison de la conception des circuits de programmation 31, comme indiqué ci- dessus, la tension de programmation dans la résistance programmable est maintenue sensiblement constante pendant cette
augmentation abrupte de la résistance.
Puisque la dissipation de puissance dans la résistance programmable est égale au carré de la tension divisé par la résistance (V2/R), lorsque la résistance augmente d'un facteur de 12, la dissipation de puissance chute d'un facteur de 12. Le courant de programmation chute également d'un facteur de 12. Cette baisse abrupte à la fois de la dissipation de puissance (par conséquent de la température) et du courant de programmation arrête de manière effective le mécanisme de programmation, limitant ainsi les dommages causés à la résistance programmable. Le résultat final est que la résistance programmable effectue une transition nette entre un état de résistance faible et un état de résistance moyenne sans entrer en mode de claquage en se détruisant comme c'est typiquement le cas avec un fusible classique. Etant donné qu'il n'y a pas de vaporisation du matériau de la résistance programmable, les problèmes de rupture de diélectrique et de fiabilité associés aux fusibles de la technique
antérieure sont éliminés.
La figure 4 représente une vue en coupe transversale d'une résistance programmable bi-couche après avoir été programmée. La figure 4 montre une rupture dans la couche en siliciure 20. Comme l'illustrent les flèches 41, à l'emplacement de la rupture dans la couche en siliciure 20, le courant qui traverse la résistance programmable est contraint de traverser la couche en polysilicium 28, augmentant ainsi de manière significative la résistance de la
résistance 20.
L'état de résistance final de la résistance programmable est sensiblement indépendant de la tension de programmation et du temps de programmation. Des expériences ont montré que la résistance finale de la résistance programmée représentée sur la figure 1 et la figure 2 est sensiblement constante pour des tensions de programmation comprises dans la gamme allant de 1,7 à 2,7 V et une largeur d'impulsion de programmation dans la gamme allant de 10 ms à 1 s. Le fait que les conditions de programmation n'exercent aucune influence résulte directement du caractère auto-limiteur de l'événement de programmation lorsqu'est appliquée une
impulsion de programmation de tension constante.
Les propos qui précèdent présentent et décrivent simplement des exemples de procédés et de modes de réalisation de la présente invention. Comme le comprendront les spécialistes de la technique, l'invention peut être réalisée sous d'autres formes spécifiques sans s'écarter de son esprit ou de ses caractéristiques essentielles. Par exemple, alors que le mode de réalisation préféré de la présente invention utilise une résistance de programmation composée d'une couche de siliciure sur une couche de polysilicium, il va de soi que des couches doubles de nombreux autres types de matériau peuvent être utilisées pour mettre en oeuvre une résistance programmable à condition que les couches présentent une résistivité différente. Par
conséquent, la description de la présente invention est
destinée à illustrer et non à limiter l'étendue de
l'invention qui est indiquée dans les revendications
suivantes.
Claims (16)
1. Procédé permettant de fournir une résistance programmable comprenant les étapes suivantes consistant à: (a) réaliser une résistance composite bi-couche, une première couche (20) de la résistance bi-couche présentant une résistance sensiblement inférieure à
celle d'une seconde couche (28) de la résistance bi-
couche; et (b) programmer la résistance bi-couche, la programmation comprenant la sous-étape consistant à: (b.1) appliquer un signal à travers la résistance bi-couche, un courant résultant généré par le signal traversant en parallèle la première couche (20) de la résistance bi-couche et la seconde couche (28) de la résistance bi- couche, une tension du signal étant d'un niveau suffisant pour qu'une première partie du courant résultant qui traverse la première couche (20) provoque une rupture dans la première couche de la résistance bi- couche, la tension du signal n'étant pas d'un niveau suffisant pour permettre à la seconde partie du courant résultant qui traverse la seconde couche (28) de provoquer une rupture dans la seconde couche de la
résistance bi-couche.
2. Procédé selon la revendication 1, dans lequel l'étape (a) comprend les sous-étapes suivantes consistant à: (a.1) réaliser la seconde couche (28) en polysilicium; et (a.2) réaliser la première couche (20) en un
siliciure de métal.
3. Procédé selon la revendication 2, dans lequel le siliciure de métal est du siliciure de tungstène
dans la sous-étape (a.2).
4. Procédé selon la revendication 1, dans lequel le signal de courant continu est généré dans la sous- étape (b.1) par un dispositif de programmation (31) qui a une valeur de résistance de sortie (33) qui est significativement inférieure à une valeur de résistance à travers la résistance programmable avant la programmation de la résistance programmable dans
l'étape (b).
5. Procédé selon la revendication 1, dans lequel le signal dans la sousétape (b.1) est un signal de
courant continu avec une tension constante.
6. Procédé selon la revendication 5, dans lequel la tension constante dans la sous-étape (b.1) est comprise dans une gamme allant de 1,2 volts à 3,5 volts.
7. Résistance programmable comprenant: une structure bi-couche présentant une première région, une seconde région et une région rétrécie (23) qui connecte électriquement la première région à la seconde région, dans laquelle la largeur de la structure bi-couche est significativement plus faible au niveau de la région rétrécie qu'au niveau de la première région et de la seconde région, la structure bi- couche comprenant: une première couche (20) et, une seconde couche (28), la première couche de la structure bi-couche présentant une résistance sensiblement inférieure à la seconde couche de la structure bi-couche de telle sorte que, lorsqu'un signal avec une tension prédéterminée est appliqué à travers la structure bi-couche, un courant résultant généré par le signal traversant en parallèle la première couche de la structure bi-couche et la seconde couche de la structure bi- couche provoque une rupture dans la première couche (20) de la structure bi-couche au niveau de la région rétrécie mais ne provoque pas de
rupture dans la seconde couche (28) de la structure bi-
couche.
8. Résistance programmable selon la revendication 7, dans laquelle la seconde couche (28) comprend du polysilicium et la première couche (20)
comprend un siliciure de métal.
9. Résistance programmable selon la revendication 8, dans laquelle le siliciure de métal
comprend du siliciure de tungstène.
10. Résistance programmable selon la revendication 7 comprenant en outre: une premier contact couplé électriquement à la première région; et un second contact couplé électriquement à la
seconde région.
11. Procédé pour programmer une résistance programmable comprenant les étapes suivantes consistant à: (a) appliquer un signal à travers la résistance programmable de telle sorte qu'un courant résultant généré par le signal traverse en parallèle une première couche (20) de la résistance programmable et une seconde couche (28) de la résistance programmable, une tension du signal étant d'un niveau suffisant pour qu'une première partie du courant résultant qui traverse la première couche provoque une rupture dans la première couche de la résistance programmable, la tension du signal n'étant pas d'un niveau suffisant pour permettre à la seconde partie du courant résultant qui traverse la seconde couche de provoquer une rupture dans la seconde couche de la résistance programmable; et (b) supprimer le signal traversant la résistance programmable.
12. Procédé selon la revendication 11, dans lequel la seconde couche (28) dans l'étape (a) comprend du polysilicium et la première couche (20) comprend un
siliciure de métal.
13. Procédé selon la revendication 12, dans lequel le siliciure de métal dans l'étape (a) est du siliciure
de tungstène.
14. Procédé selon la revendication 11, dans lequel le signal de courant continu dans l'étape (1) est généré par un dispositif de programmation (31) qui présente une valeur de résistance de sortie (33) qui est significativement inférieure à une valeur de résistance à travers la résistance programmable avant la programmation à l'étape (a) de la résistance programmable.
15. Procédé selon la revendication 11, dans lequel le signal dans l'étape (a) est un signal de courant
continu avec une tension constante.
16. Procédé selon la revendication 15, dans lequel la tension constante dans l'étape (a) est comprise dans
une gamme allant de 1,2 volts à 3,5 volts.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/774,036 US5976943A (en) | 1996-12-27 | 1996-12-27 | Method for bi-layer programmable resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2758007A1 true FR2758007A1 (fr) | 1998-07-03 |
Family
ID=25100054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9716246A Pending FR2758007A1 (fr) | 1996-12-27 | 1997-12-22 | Resistance bi-couche programmable |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US5976943A (fr) |
| JP (1) | JP3973744B2 (fr) |
| DE (1) | DE19756833A1 (fr) |
| FR (1) | FR2758007A1 (fr) |
| GB (1) | GB2320804A (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0957403A1 (fr) * | 1998-05-14 | 1999-11-17 | STMicroelectronics S.A. | Fusible de circuit intégré à point de claquage localisé |
Families Citing this family (110)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US6337507B1 (en) * | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| JPH11154706A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体装置 |
| US6061264A (en) * | 1998-07-17 | 2000-05-09 | Lsi Logic Corporation | Self-aligned fuse structure and method with anti-reflective coating |
| US6413848B1 (en) | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| US6259146B1 (en) * | 1998-07-17 | 2001-07-10 | Lsi Logic Corporation | Self-aligned fuse structure and method with heat sink |
| US20050269666A1 (en) * | 2004-06-07 | 2005-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuses as programmable data storage |
| US6031275A (en) * | 1998-12-15 | 2000-02-29 | National Semiconductor Corporation | Antifuse with a silicide layer overlying a diffusion region |
| US20070190751A1 (en) * | 1999-03-29 | 2007-08-16 | Marr Kenneth W | Semiconductor fuses and methods for fabricating and programming the same |
| US6156618A (en) * | 1999-03-29 | 2000-12-05 | United Microelectronics Corp. | Method for fabricating thin film resistor |
| US6117762A (en) * | 1999-04-23 | 2000-09-12 | Hrl Laboratories, Llc | Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering |
| JP2001015000A (ja) | 1999-04-26 | 2001-01-19 | Sanyo Electric Co Ltd | 電子部品の製造方法及び電子部品 |
| US6242790B1 (en) * | 1999-08-30 | 2001-06-05 | Advanced Micro Devices, Inc. | Using polysilicon fuse for IC programming |
| US6396368B1 (en) | 1999-11-10 | 2002-05-28 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| US6455392B2 (en) | 2000-01-21 | 2002-09-24 | Bae Systems Information And Electrical Systems Integration, Inc. | Integrated resistor having aligned body and contact and method for forming the same |
| US6433404B1 (en) * | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
| DE10006528C2 (de) * | 2000-02-15 | 2001-12-06 | Infineon Technologies Ag | Fuseanordnung für eine Halbleitervorrichtung |
| JP2003526941A (ja) * | 2000-03-13 | 2003-09-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 一回限りプログラム可能なアンチヒューズ素子およびその製造方法 |
| US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
| US6323535B1 (en) * | 2000-06-16 | 2001-11-27 | Infineon Technologies North America Corp. | Electrical fuses employing reverse biasing to enhance programming |
| US6356496B1 (en) * | 2000-07-07 | 2002-03-12 | Lucent Technologies Inc. | Resistor fuse |
| US6509624B1 (en) * | 2000-09-29 | 2003-01-21 | International Business Machines Corporation | Semiconductor fuses and antifuses in vertical DRAMS |
| US6384664B1 (en) * | 2000-10-05 | 2002-05-07 | Texas Instruments Incorporated | Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages |
| US6815816B1 (en) | 2000-10-25 | 2004-11-09 | Hrl Laboratories, Llc | Implanted hidden interconnections in a semiconductor device for preventing reverse engineering |
| US6566730B1 (en) * | 2000-11-27 | 2003-05-20 | Lsi Logic Corporation | Laser-breakable fuse link with alignment and break point promotion structures |
| JP2004515061A (ja) * | 2000-11-27 | 2004-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｍｏｓデバイスベースのセル構造を有するポリヒューズｒｏｍ、及びそれに対する読出しと書込みの方法 |
| US6791191B2 (en) | 2001-01-24 | 2004-09-14 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US6943414B2 (en) * | 2001-03-15 | 2005-09-13 | Newport Fab, Llc | Method for fabricating a metal resistor in an IC chip and related structure |
| US6740942B2 (en) * | 2001-06-15 | 2004-05-25 | Hrl Laboratories, Llc. | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact |
| US6774413B2 (en) | 2001-06-15 | 2004-08-10 | Hrl Laboratories, Llc | Integrated circuit structure with programmable connector/isolator |
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| US6436738B1 (en) * | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
| US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
| US6927472B2 (en) * | 2001-11-14 | 2005-08-09 | International Business Machines Corporation | Fuse structure and method to form the same |
| JP3515556B2 (ja) * | 2001-12-04 | 2004-04-05 | 株式会社東芝 | プログラマブル素子、プログラマブル回路及び半導体装置 |
| US6756255B1 (en) * | 2001-12-10 | 2004-06-29 | Advanced Micro Devices, Inc. | CMOS process with an integrated, high performance, silicide agglomeration fuse |
| US7005727B2 (en) * | 2001-12-28 | 2006-02-28 | Intel Corporation | Low cost programmable CPU package/substrate |
| US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
| FR2835946A1 (fr) * | 2002-02-11 | 2003-08-15 | St Microelectronics Sa | Transpondeur electromagnetique a code programmable |
| US6580156B1 (en) * | 2002-04-04 | 2003-06-17 | Broadcom Corporation | Integrated fuse with regions of different doping within the fuse neck |
| US6897535B2 (en) | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
| US6864124B2 (en) | 2002-06-05 | 2005-03-08 | United Microelectronics Corp. | Method of forming a fuse |
| US6964906B2 (en) * | 2002-07-02 | 2005-11-15 | International Business Machines Corporation | Programmable element with selectively conductive dopant and method for programming same |
| US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| US20040038458A1 (en) * | 2002-08-23 | 2004-02-26 | Marr Kenneth W. | Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same |
| US7049667B2 (en) | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| US6979606B2 (en) | 2002-11-22 | 2005-12-27 | Hrl Laboratories, Llc | Use of silicon block process step to camouflage a false transistor |
| JP4846239B2 (ja) | 2002-12-13 | 2011-12-28 | エイチアールエル ラボラトリーズ，エルエルシー | ウェル注入を用いた集積回路の改変 |
| EP1576667B1 (fr) * | 2002-12-16 | 2012-02-15 | Nxp B.V. | Fusible de polysilicium comprenant un element de siliciure |
| US6734076B1 (en) * | 2003-03-17 | 2004-05-11 | Texas Instruments Incorporated | Method for thin film resistor integration in dual damascene structure |
| EP1618609A4 (fr) | 2003-04-11 | 2009-10-28 | Ibm | Dispositif semi-conducteur programmable |
| US7840897B2 (en) * | 2003-05-12 | 2010-11-23 | Leland J. Ancier | Inducing desired behavior with automatic application of points |
| US6960978B2 (en) | 2003-07-16 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Fuse structure |
| US7180102B2 (en) * | 2003-09-30 | 2007-02-20 | Agere Systems Inc. | Method and apparatus for using cobalt silicided polycrystalline silicon for a one time programmable non-volatile semiconductor memory |
| US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
| US20050124097A1 (en) * | 2003-12-05 | 2005-06-09 | Advanced Micro Devices, Inc | Integrated circuit with two phase fuse material and method of using and making same |
| US7105913B2 (en) * | 2003-12-22 | 2006-09-12 | Motorola, Inc. | Two-layer patterned resistor |
| JP4127678B2 (ja) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
| US7109564B2 (en) * | 2004-03-22 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low power fuse structure and method of making the same |
| US20050285222A1 (en) | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US7485944B2 (en) * | 2004-10-21 | 2009-02-03 | International Business Machines Corporation | Programmable electronic fuse |
| JP2006156960A (ja) * | 2004-10-26 | 2006-06-15 | Nec Electronics Corp | 半導体装置 |
| US7323761B2 (en) * | 2004-11-12 | 2008-01-29 | International Business Machines Corporation | Antifuse structure having an integrated heating element |
| KR100629357B1 (ko) * | 2004-11-29 | 2006-09-29 | 삼성전자주식회사 | 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법 |
| US7227207B2 (en) * | 2005-03-03 | 2007-06-05 | International Business Machines Corporation | Dense semiconductor fuse array |
| US20060230606A1 (en) * | 2005-04-13 | 2006-10-19 | Dowil Matthew T | Methods for fabricating fuse elements |
| US7382036B2 (en) | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
| US20070029576A1 (en) * | 2005-08-03 | 2007-02-08 | International Business Machines Corporation | Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same |
| US7315193B2 (en) * | 2005-08-24 | 2008-01-01 | International Business Machines Corporation | Circuitry and method for programming an electrically programmable fuse |
| JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
| US7288804B2 (en) * | 2006-03-09 | 2007-10-30 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and methods of fabrication thereof |
| US7784009B2 (en) * | 2006-03-09 | 2010-08-24 | International Business Machines Corporation | Electrically programmable π-shaped fuse structures and design process therefore |
| US20070222027A1 (en) * | 2006-03-27 | 2007-09-27 | Yang Jeong-Hwan | Electronic fuse elements with constricted neck regions that support reliable fuse blowing |
| DE102006017480B4 (de) * | 2006-04-13 | 2008-11-27 | Austriamicrosystems Ag | Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren |
| US7576407B2 (en) * | 2006-04-26 | 2009-08-18 | Samsung Electronics Co., Ltd. | Devices and methods for constructing electrically programmable integrated fuses for low power applications |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| KR101334174B1 (ko) * | 2007-01-12 | 2013-11-28 | 삼성전자주식회사 | 배선 구조체 및 상기 배선 구조체를 포함한 반도체 소자 |
| US7674691B2 (en) | 2007-03-07 | 2010-03-09 | International Business Machines Corporation | Method of manufacturing an electrical antifuse |
| US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
| US7663204B2 (en) * | 2007-04-27 | 2010-02-16 | Powertech Technology Inc. | Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications |
| US20080277756A1 (en) * | 2007-05-09 | 2008-11-13 | Freescale Semiconductor, Inc. | Electronic device and method for operating a memory circuit |
| US8101977B2 (en) * | 2007-05-09 | 2012-01-24 | Intersil Corporation | Ballasted polycrystalline fuse |
| KR101354585B1 (ko) * | 2007-08-07 | 2014-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| KR101219437B1 (ko) * | 2007-09-03 | 2013-01-11 | 삼성전자주식회사 | 전기적 퓨즈 소자 |
| US7642176B2 (en) * | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
| US7737528B2 (en) * | 2008-06-03 | 2010-06-15 | International Business Machines Corporation | Structure and method of forming electrically blown metal fuses for integrated circuits |
| US8829645B2 (en) * | 2008-06-12 | 2014-09-09 | International Business Machines Corporation | Structure and method to form e-fuse with enhanced current crowding |
| US20100193904A1 (en) * | 2009-01-30 | 2010-08-05 | Watt Jeffrey T | Integrated circuit inductor with doped substrate |
| US8686536B2 (en) | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
| US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| DE102009055368A1 (de) * | 2009-12-29 | 2012-03-29 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Siliziumbasiertes Halbleiterbauelement mit E-Sicherungen, die durch eine eingebettete Halbleiterlegierung hergestellt sind |
| US8242831B2 (en) | 2009-12-31 | 2012-08-14 | Intel Corporation | Tamper resistant fuse design |
| US20110198705A1 (en) * | 2010-02-18 | 2011-08-18 | Broadcom Corporation | Integrated resistor using gate metal for a resistive element |
| WO2012086104A1 (fr) * | 2010-12-22 | 2012-06-28 | パナソニック株式会社 | Dispositif à semi-conducteurs et son procédé de fabrication |
| US8659118B2 (en) * | 2011-07-29 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device |
| US8941110B2 (en) | 2011-11-17 | 2015-01-27 | International Business Machines Corporation | E-fuses containing at least one underlying tungsten contact for programming |
| CN102738075A (zh) * | 2012-07-27 | 2012-10-17 | 上海华力微电子有限公司 | 电子可编程熔丝空置接触孔添加方法以及电子可编程熔丝 |
| CN104425447B (zh) * | 2013-09-04 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
| US9093453B2 (en) * | 2013-10-07 | 2015-07-28 | International Business Machines Corporation | High performance e-fuse fabricated with sub-lithographic dimension |
| US9768276B2 (en) * | 2015-04-23 | 2017-09-19 | International Business Machines Corporation | Method and structure of forming FinFET electrical fuse structure |
| US9716064B2 (en) | 2015-08-14 | 2017-07-25 | International Business Machines Corporation | Electrical fuse and/or resistor structures |
| US9754903B2 (en) * | 2015-10-29 | 2017-09-05 | Globalfoundries Inc. | Semiconductor structure with anti-efuse device |
| US10229966B2 (en) * | 2016-12-30 | 2019-03-12 | Texas Instruments Incorporated | Semiconductor resistor structure and method for making |
| US10515852B2 (en) | 2017-11-09 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with resistive element |
| CN108598063B (zh) * | 2018-05-23 | 2020-05-26 | 北京智芯微电子科技有限公司 | 常规芯片内的金属线及其制作方法 |
| CN109904117B (zh) * | 2019-03-26 | 2019-10-08 | 武汉新芯集成电路制造有限公司 | 一种互连结构及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
| US4042950A (en) * | 1976-03-01 | 1977-08-16 | Advanced Micro Devices, Inc. | Platinum silicide fuse links for integrated circuit devices |
| JPS59125640A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0628290B2 (ja) * | 1985-10-09 | 1994-04-13 | 三菱電機株式会社 | 回路用ヒューズを備えた半導体装置 |
| US4801558A (en) * | 1986-09-12 | 1989-01-31 | Texas Instruments Incorporated | Electrostatic discharge protection using thin nickel fuse |
| US4843034A (en) * | 1987-06-12 | 1989-06-27 | Massachusetts Institute Of Technology | Fabrication of interlayer conductive paths in integrated circuits |
| US5025298A (en) * | 1989-08-22 | 1991-06-18 | Motorola, Inc. | Semiconductor structure with closely coupled substrate temperature sense element |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
-
1996
- 1996-12-27 US US08/774,036 patent/US5976943A/en not_active Expired - Lifetime
-
1997
- 1997-06-26 US US08/883,403 patent/US5854510A/en not_active Expired - Lifetime
- 1997-11-25 GB GB9724890A patent/GB2320804A/en not_active Withdrawn
- 1997-12-12 JP JP34285197A patent/JP3973744B2/ja not_active Expired - Fee Related
- 1997-12-19 DE DE19756833A patent/DE19756833A1/de not_active Withdrawn
- 1997-12-22 FR FR9716246A patent/FR2758007A1/fr active Pending
-
1998
- 1998-04-03 US US09/055,018 patent/US5882998A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0957403A1 (fr) * | 1998-05-14 | 1999-11-17 | STMicroelectronics S.A. | Fusible de circuit intégré à point de claquage localisé |
| FR2778791A1 (fr) * | 1998-05-14 | 1999-11-19 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
| US6271574B1 (en) | 1998-05-14 | 2001-08-07 | Stmicroelectronics S.A. | Integrated circuit fuse with localized fusing point |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19756833A1 (de) | 1998-07-02 |
| US5976943A (en) | 1999-11-02 |
| US5854510A (en) | 1998-12-29 |
| JPH10199712A (ja) | 1998-07-31 |
| US5882998A (en) | 1999-03-16 |
| JP3973744B2 (ja) | 2007-09-12 |
| GB2320804A (en) | 1998-07-01 |
| GB9724890D0 (en) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2758007A1 (fr) | Resistance bi-couche programmable | |
| EP2202767B1 (fr) | Dispositif de surveillance de la température d'un élément | |
| EP0957403B1 (fr) | Fusible de circuit intégré à point de claquage localisé | |
| Kothandaraman et al. | Electrically programmable fuse (eFUSE) using electromigration in silicides | |
| US6420925B1 (en) | Programmable latch device with integrated programmable element | |
| EP0597745B1 (fr) | Circuit à fusible, pour circuit intégré | |
| EP2754154B1 (fr) | Procédés de réalisation et de préprogrammation d'une mémoire resistive non volatile a changement de phase | |
| FR2894373A1 (fr) | Cellule anti-fusible autonome | |
| US5936880A (en) | Bi-layer programmable resistor memory | |
| FR2676870A1 (fr) | Structure de protection dans un circuit cmos contre le verrouillage. | |
| US20080211059A1 (en) | Electronic fuse having heat spreading structure | |
| EP2706583A1 (fr) | Cellule mémoire à changement de phase | |
| EP2765577B1 (fr) | Méthode de programmation d'une mémoire résistive non volatile | |
| EP3608980A1 (fr) | Dispositif mémoire | |
| EP3608979B1 (fr) | Dispositif mémoire | |
| EP0915480B1 (fr) | Point mémoire MOS | |
| EP2441090B1 (fr) | Dispositif microelectronique dote d'une matrice d'elements a base d'un polymere conducteur a coefficient de temperature positif | |
| EP3477716A1 (fr) | Point mémoire à matériau à changement de phase | |
| EP1400887A1 (fr) | Dispositif de protection pour puce électronique comportant des informations confidentielles | |
| EP3404730B1 (fr) | Memoire non volatile favorisant une grande densite d'integration | |
| EP0955677B1 (fr) | Fusible de circuit intégré, à focalisation de courant | |
| FR2932353A1 (fr) | Dispositif et procede de commande de fours a lampes infrarouges | |
| EP0297963B1 (fr) | Procédé de connexion par laser d'un conducteur à une région dopée du substrat d'un circuit intégré, et circuit intégré mettant en oeuvre le procédé | |
| KR20090102555A (ko) | 전기적 퓨즈 소자 및 그 동작방법 | |
| LaDuca | Amorphous silicon based anti-fuse |