FR2744550A1 - Dispositif et procede pour generer des tensions de polarisation pour un dispositif de visualisation a cristaux liquides - Google Patents
Dispositif et procede pour generer des tensions de polarisation pour un dispositif de visualisation a cristaux liquides Download PDFInfo
- Publication number
- FR2744550A1 FR2744550A1 FR9701162A FR9701162A FR2744550A1 FR 2744550 A1 FR2744550 A1 FR 2744550A1 FR 9701162 A FR9701162 A FR 9701162A FR 9701162 A FR9701162 A FR 9701162A FR 2744550 A1 FR2744550 A1 FR 2744550A1
- Authority
- FR
- France
- Prior art keywords
- switching
- voltage
- resistors
- divider
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Un dispositif destiné à générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide (40) comprend un diviseur de tension (51) qui comporte des résistances connectées en série formant un chemin de courant continu ayant des noeuds (a-e). La tension de chaque noeud constitue une tension de polarisation (Va -Ve ) qui active le circuit d'attaque pour générer des signaux d'attaque de dispositif de visualisation à cristal liquide. Un circuit de commutation (53) fait varier la résistance effective entre deux noeuds adjacents, de façon à produire des courants d'attaque élevés au moment de la commutation des signaux d'attaque et à réduire le courant de fuite à travers le diviseur de tension (51) pendant les périodes au cours desquelles les signaux d'attaque sont statiques.
Description
DISPOSITIF ET PROCEDE POUR GENERER DES
TENSIONS DE POLARISATION POUR
UN DISPOSITIF DE VISUALISATION A CRISTAUX LIQUIDES
La présente invention concerne un dispositif de visualisation à cristaux liquides (encore appelé LCD pour 'liquid crystal display'), et elle concerne plus particulièrement un dispositif et un procédé pour générer
des tensions de polarisation pour un circuit d'attaque de LCD.
Des dispositifs de visualisation à cristaux liquides (LCD) sont des dispositifs de visualisation numériques largement utilisés dans des montres numériques, des calculatrices, des appareils de jeu de poche et
divers autres appareils électroniques. La structure de circuit d'un dispo-
sitif LCD caractéristique est représentée sur la figure 1, sur laquelle un circuit d'attaque de LCD 10 est utilisé conjointement à un diviseur de tension 20 pour attaquer un panneau de LCD 30. En pratique, le circuit d'attaque de LCD 10 et le diviseur de tension 20 sont réalisés dans un
circuit intégré (Cl), comme indiqué par le cadre en pointillés 1. Le divi-
seur de tension 20 consiste en un certain nombre de résistances R qui divisent une tension externe Vcc en tensions de polarisation Va, Vb, Vc,
Vd et Ve. Ces tensions de polarisation sont appliquées au circuit d'atta-
que de LCD 10 et activent celui-ci pour générer un ensemble de signaux d'attaque de LCD, comprenant des signaux communs, transmis par les lignes COMI-COM8, et des signaux de segments, transmis par les lignes
SEG1-SEG40.
Dans le diviseur de tension 20, I'ensemble de résistances R constitue un chemin à courant continu à travers lequel circule un courant continu Id. Ces résistances ont des valeurs élevées, telles que 100 ka ou kC, de façon à minimiser le courant Id qui circule à travers le chemin de courant continu. Un inconvénient de l'utilisation de résistances ayant des valeurs élevées consiste en ce que le courant d'attaque résultant qui est utilisé pour actionner le circuit d'attaque de LCD pour commuter les
signaux d'attaque de LCD, peut être insuffisant. Pour résoudre ce pro-
blème, un procédé classique consiste à incorporer un nombre correspon-
dant de condensateurs C connectés de façon externe au diviseur de ten-
sion 20, par l'intermédiaire de broches d'entrée/sortie sur le circuit inté-
gré 1. Ces condensateurs C sont utilisés pour la stabilisation de tension
du circuit, de façon à fournir au circuit d'attaque de LCD un courant d'ac-
tivation It suffisant pour commuter les signaux d'attaque de LCD.
Des circuits intégrés basés sur l'architecture de circuit précé-
dente, pour générer des tensions de polarisation, comprennent les cir-
cuits MSM5238GS, MSM5259GS et MSM5278 qui sont fabriqués par OKI
Semiconductor Corporation. Cependant, le fait d'incorporer les conden-
sateurs connectés de façon externe présente deux inconvénients. Pre-
mièrement, pour des appareils de jeu de poche à LCD, qui sont peu coû-
teux, l'incorporation de ces condensateurs connectés de façon externe et des broches d'entrée/sortie correspondantes augmente notablement le
coût de fabrication; et secondement le nombre accru de broches d'en-
trée/sortie sur le circuit intégré conduirait à une augmentation de la taille
de la puce par rapport à ce qu'elle serait par ailleurs.
On a utilisé deux procédés pour éliminer les deux inconvénients
précédents. Le premier procédé consiste à éviter l'utilisation des conden-
sateurs et à réduire les valeurs des résistances R, de façon à fournir un courant continu Id plus élevé. Cependant, ceci produit un courant de fuite élevé. Par exemple, si l'on suppose que dans le circuit de la figure 1
R = 100 kn et Vcc = 5 volts, on a alors Id = 5/(100 k2 x 5) = 10 FA. Ce-
pendant, si R est réduite à 15 kQ, on a alors Id = 5 V/(15 kQ x 5) = 67 pA. Du fait que le circuit intégré a besoin d'un courant très faible pour fonctionner, un courant aussi élevé, de 67 iA, conduirait au gaspillage de la majeure partie de l'énergie électrique. Le second procédé consiste
à prévoir des condensateurs incorporés à l'intérieur du circuit intégré.
Cependant, ceci augmente l'aire de la puce et de tels condensateurs au-
raient une très faible capacité, inférieure de plusieurs ordres de grandeur
au niveau désiré.
Un but de l'invention est donc de procurer un procédé et un
dispositif pour générer des tensions de polarisation pour un circuit d'at-
taque de LCD qui n'exigent pas des condensateurs connectés de façon
externe pour fournir de façon dynamique des courants d'activation suffi-
sants pour le circuit d'attaque de LCD.
Un autre but de l'invention est de procurer un procédé et un
dispositif pour générer des tensions de polarisation pour un circuit d'at-
taque de LCD qui soient capables de fournir un courant d'activation suffi-
sant, en dépit du fait que l'on utilise dans le diviseur de tension des ré-
sistances ayant des valeurs élevées.
Conformément aux buts précédents et à d'autres, I'invention
procure un procédé et un dispositif nouveaux et perfectionnés pour géné-
rer des tensions de polarisation pour un circuit d'attaque de LCD.
Un mode de réalisation du dispositif conforme à l'invention comprend un diviseur de tension comportant un ensemble de premières
résistances connectées en série, qui forment un chemin de courant conti-
nu ayant un ensemble de noeuds, la tension de chaque noeud constituant une tension de polarisation pour le circuit d'attaque de LCD, de façon à activer le circuit d'attaque de LCD pour générer un ensemble de signaux d'attaque de LCD; un générateur de signal destiné à générer un signal de commutation en synchronisme avec les signaux d'attaque de LCD; et un
circuit de commutation comprenant un ensemble d'unités de commuta-
tion, chacune d'elles étant connectée aux bornes d'une résistance cor-
respondante dans le diviseur de tension, chacune des unités de commu-
tation étant fermée pour connecter une seconde résistance aux bornes de la première résistance correspondante, au moment de la commutation des signaux d'attaque de LCD, et chacune des unités de commutation
étant par ailleurs à l'état ouvert.
Un autre mode de réalisation du dispositif conforme à l'inven-
tion comprend un diviseur de tension comportant un ensemble de résis-
tances connectées en série, ayant une première valeur, formant un che-
min de courant continu ayant un ensemble de noeuds, la tension de cha-
que noeud constituant une tension de polarisation pour le circuit d'atta-
que de LCD, pour activer le circuit d'attaque de LCD de façon à générer
un ensemble de signaux d'attaque de LCD; un générateur de signal des-
tiné à générer un signal de commutation en synchronisme avec les si-
gnaux d'attaque de LCD; et un circuit de commutation comprenant un en-
semble d'unités de commutation à transistor, ayant chacune une résis-
tance interne d'une seconde valeur, chacune des unités de commutation à transistor étant connectée aux bornes d'une résistance correspondante dans le diviseur de tension, chacune des unités de commutation à tran- sistor étant fermée de façon à connecter la résistance interne aux bornes de la résistance correspondante dans le diviseur de tension au moment de la commutation des signaux d'attaque de LCD, et chacune des unités
de commutation à transistor étant par ailleurs ouverte.
Un mode de réalisation supplémentaire du dispositif conforme à l'invention comprend un diviseur de tension comportant un ensemble de
paires de premières résistances connectées en série, et de secondes ré-
sistances formant un chemin à courant continu ayant un ensemble de
noeuds, la tension de chaque noeud constituant une tension de polarisa-
tion pour le circuit d'attaque de LCD, pour activer le circuit d'attaque de LCD de façon à générer un ensemble de signaux d'attaque de LCD; un
générateur de signal destiné à générer un signal de commutation en syn-
chronisme avec les signaux d'attaque de LCD; et un circuit de commuta-
tion consistant en un ensemble d'unités de commutation, chacune d'elles étant connectée aux bornes d'une seconde résistance correspondante dans le diviseur de tension, chacune des unités de commutation étant
fermée pour court-circuiter la seconde résistance au moment de la com-
mutation des signaux d'attaque de LCD, et chacune des unités de com-
mutation étant par ailleurs ouverte.
Un procédé conforme à l'invention comprend les étapes sui-
vantes: on génère un signal de commutation; on applique une tension à un diviseur de tension pour fixer une tension de polarisation à chaque noeud d'un ensemble de noeuds du diviseur de tension, le diviseur de tension comprenant un ensemble de premières résistances connectées
en série, et chaque noeud se trouvant entre une paire adjacente corres-
pondante des premières résistances; on ouvre et on ferme un ensemble d'unités de commutation connectées en série, en réponse au signal de
commutation, chacune des unités de commutation comprenant un élé-
ment de commutation et une seconde résistance, et chacune des unités de commutation étant connectée en parallèle avec l'une correspondante
des premières résistances; et on connecte chacune des secondes résis-
tances en parallèle avec la première résistance correspondante, lorsque
les unités de commutation sont fermées.
Un autre procédé conforme à l'invention comprend les étapes suivantes: on génère un signal de commutation; on applique une tension à un diviseur de tension pour fixer une tension de polarisation à chaque noeud d'un ensemble de noeuds du diviseur de tension, le diviseur de
tension comprenant un ensemble de paires connectées en série de pre-
mières et secondes résistances, et un noeud respectif à une extrémité de chacune des paires de premières et secondes résistances; on ouvre et on ferme un ensemble d'éléments de commutation connectés en série, en réponse au signal de commutation, chacun des éléments de commutation
étant connecté en parallèle avec l'une correspondante des secondes ré-
sistances; et on met hors circuit les secondes résistances lorsque les
éléments de commutation sont fermés.
Un procédé supplémentaire conforme a l'invention comprend les étapes suivantes: on génère un signal de commutation; on applique une tension à un diviseur de tension pour fixer une tension de polarisation à
chaque noeud d'un ensemble de noeuds du diviseur de tension, le divi-
seur de tension comprenant un ensemble de résistances de diviseur con-
nectées en série, et chaque noeud se trouvant entre une paire adjacente
correspondante des résistances de diviseur; on ouvre et on ferme un en-
semble d'unités de commutation à transistor connectées en série, en ré-
ponse au signal de commutation, chacune des unités de commutation à
transistor comprenant un élément de commutation à transistor et une ré-
sistance interne, et chacune des unités de l'ensemble d'unités de com-
mutation à transistor étant connectée en parallèle avec l'une correspon-
dante des résistances de diviseur; et on connecte chacune des résistan-
ces internes en parallèle avec la résistance de diviseur correspondante
lorsque les éléments de commutation à transistor sont fermés.
De façon générale, un procédé de fonctionnement applicable à
l'invention comprend les étapes suivantes: on génère un signal de com-
mutation; on applique une tension à un diviseur de tension pour fixer une
tension de polarisation à chaque noeud d'un ensemble de noeuds du di-
viseur de tension, le diviseur de tension comprenant un ensemble de ré-
sistances variables connectées en série, et chaque noeud se trouvant entre une paire adjacente correspondante des résistances variables; et on élève et on abaisse les valeurs des résistances variables en réponse
au signal de commutation, pour faire en sorte que les tensions de polari-
sation produisent (fassent circuler) un courant dynamique circulant à tra-
vers le diviseur de tension.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels: La figure 1 est un schéma synoptique d'une configuration de circuit classique pour générer des tensions de polarisation pour attaquer un circuit d'attaque de LCD;
La figure 2 est un schéma synoptique d'un générateur de ten-
sion de polarisation conforme à l'invention; La figure 3 est un schéma de circuit d'un mode de réalisation du générateur de tension de polarisation conforme à l'invention;
La figure 4A est un schéma de circuit d'un autre mode de réali-
sation du générateur de tension de polarisation conforme à l'invention; La figure 4B est un schéma d'un circuit de commutation qui est utilisé dans le générateur de tension de polarisation de la figure 4A; La figure 4C est un circuit équivalent du circuit de commutation de la figure 4B; La figure 5 est un schéma de circuit d'un mode de réalisation
supplémentaire du générateur de tension de polarisation conforme à l'in-
vention;
La figure 6 représente des diagrammes de signaux de com-
mande qui sont utilisés dans le générateur de tension de polarisation conforme à l'invention; et La figure 7 représente des diagrammes de signaux utilisés pour
attaquer un LCD.
En se référant à la figure 2, on voit un schéma synoptique d'un
générateur de tension de polarisation 50 conforme à l'invention. Le géné-
rateur de tension de polarisation 50 est couplé à un circuit d'attaque de
LCD 40 qui est utilisé pour attaquer un panneau de LCD 30. Le généra-
teur de tension de polarisation 50 comprend un diviseur de tension 51 connecté au circuit d'attaque de LCD 40, un circuit de commutation 53
connecté au diviseur de tension 51 et un générateur de signal 55 qui re-
çoit le signal d'horloge de système SYSCK pour générer un signal de commutation LCDPULSE, qui est appliqué au circuit de commutateur 53. Le générateur de signal génère également un signal CLK qui est appliqué au circuit d'attaque de LCD 40. Le circuit d'attaque de LCD 40 est utilisé pour générer un ensemble de signaux d'attaque de LCD, comprenant des signaux communs qui sont transmis au panneau de LCD 30 par les lignes COMI-COM8, et des signaux de segments qui sont transmis au panneau de LCD 30 par les lignes SEG1-SEG40. Ces signaux d'attaque de LCD COMI-COM8 et SEG1-SEG40 sont générés en synchronisme sous la
commande des signaux LCDPULSE et CLK.
Selon un aspect de l'invention, le circuit de commutation 53 est commuté de façon à abaisser la résistance entre les noeuds adjacents
dans le diviseur de tension 51, pour produire un courant d'activation ap-
proprié pendant la commutation des signaux COMI-COM8 et SEG1-
SEG40. Le circuit de commutation 53 est commuté à l'état bloqué à tous les autres moments, de façon à maintenir la résistance entre des noeuds adjacents dans le diviseur de tension 51 à une valeur constante élevée, afin de minimiser le courant Id qui circule à travers le circuit qui est défini par le diviseur de tension. Divers modes de réalisation illustratifs pour la
structure de circuit du générateur de tension de polarisation 50 sont dé-
crits ci-dessous.
Premier mode de réalisation illustratif En se référant à la figure 3, on voit un schéma de circuit d'un
premier mode de réalisation illustratif du générateur de tension de polari-
sation 50 conforme à l'invention. Le diviseur de tension 51 est constitué par un ensemble de résistances de 100 kf connectées aux noeuds a, b,
c, d, e et reliées à une source de tension externe Vcc. Cette configura-
tion permet de produire aux noeuds a, b, c, d, e des tensions de polari-
sation Va, Vb, Vc, Vd et Ve pour attaquer le circuit d'attaque de LCD 40.
Un signal logique ATTENTE, qui est appliqué au noeud e par l'intermé-
diaire d'un inverseur 52, est utilisé pour commander les tensions de pola-
risation Va, Vb, Vc, Vd et Ve de la manière indiquée dans le tableau suivant
TABLEAU
ATTENTE = 1, ATTENTE = 0,
Ve = tension de niveau logique 0 Ve = tension de niveau logique 1 Va = 4/5 Vcc Va = Vcc Vb = 3/5 Vcc Vb =- Vcc Vc = 2/5 Vcc Vc = Vcc Vd = 1/5 Vcc Vd = Vcc Les tensions de polarisation Va, Vb, Vc, Vd et Ve, sont utilisées
pour activer le circuit d'attaque de LCD 40 de façon à générer les si-
gnaux d'attaque de LCD COM1-COM8 et SEG1-SEG40.
Le circuit de commutation 53 est constitué par un ensemble d'unités de commutation Sa, Sb, Sc, Sd et Se, chacune d'elles consistant en un élément de commutation SW et une résistance de 10 ka connectée
en série. En outre, chaque unité de commutation est connectée en pa-
rallèle avec une résistance correspondante dans le diviseur de tension 51. Les éléments de commutation SW sont représentés dans une position
ouverte sur la figure 3.
Le signal de commutation LCDPULSE qui est généré par le gé-
nérateur de signal 55 est utilisé pour commander la commutation des éléments de commutation SW dans le circuit de commutation 53. Lorsque le signal de commutation LCDPULSE est un 1 logique, les éléments de
commutation SW sont fermés, ce qui a pour effet de connecter les résis-
tances de 10 kW aux bornes des résistances de 100 kQ, ce qui réduit ef-
fectivement à environ 9,09 ka la résistance équivalente entre deux noeuds adjacents. Ceci permet de générer des courants d'activation It plus élevés. Ces courants d'activation It circulent à partir des noeuds a,
b, c, d, e, vers le circuit d'attaque de LCD 40, pour activer le circuit d'at-
taque de LCD 40 de façon à générer les signaux d'attaque de LCD
COMI-COM8 et SEG1-SEG40.
Pendant les moments auxquels les signaux d'attaque de LCD
COMI-COM8 et SEG1-SEG40 ne sont pas commutés, le signal de com-
mutation LCDPULSE qui provient du générateur de signal 55 est un O lo-
gique, ce qui place à l'état ouvert les éléments de commutation SW dans le circuit de commutation 53. Dans cette circonstance, les noeuds a, b, c,
d, e, sont connectés seulement par les résistances de 100 kQ. La résis-
tance entre deux noeuds adjacents est donc de 100 k'. Lorsque
ATTENTE = 1, Ve = 0 et si Vcc = 5 volts, alors Id = 5 V 1500 kQ2 = 10 IA.
Le signal ATTENTE qui commande la tension Ve du noeud e est un signal de niveau logique 0 lorsque le LCD est dans un mode d'attente,
et c'est un signal de niveau logique I dans le cas contraire. Par consé-
quent, lorsque ATrENTE = 0, il est inversé par l'inverseur 52 pour donner un niveau logique 1, ce qui place la tension Ve à Vcc. Ceci permet de
forcer le courant Id à zéro.
Second mode de réalisation illustratif
En se référant aux figures 4A-4C, on voit des schémas qui re-
présentent un second mode de réalisation illustratif du générateur de
tension de polarisation 50 conforme à l'invention. Dans ce mode de réali-
sation, les éléments dont la structure et le fonctionnement sont identi-
ques à ceux du premier mode de réalisation illustratif sont désignés par
les mêmes références numériques, et leur description ne sera pas répé-
tée. Le second mode de réalisation illustratif diffère du précédent
seulement par le fait que le circuit de commutation 53 consiste en un en-
semble d'éléments de commutation à transistor SW ayant chacun une ré-
sistance interne Ri, comme représenté schématiquement sur la figure 4C.
Chaque élément de commutation à transistor est connecté en parallèle
avec une résistance de 100 k'2 correspondante dans le diviseur de ten-
sion 51.
En se référant à la figure 4B, on note que l'élément de commu-
tation à transistor SW est de préférence une porte de transmission à ca-
nal long, 54, comprenant un transistor NMOS Q1 ayant une grille G1 commandée par le signal LCDPULSE, et un transistor PMOS Q2 ayant
une grille G2 commandée par le signal LCDPULSE. La source S est con-
nectée à Vcc et le drain D est connecté au noeud a.
Lorsque les signaux d'attaque de LCD doivent être commutés, le générateur de signal 55 génère le signal LCDPULSE = 1, qui a pour effet de débloquer à la fois le transistor NMOS Q1 et le transistor PMOS Q2. Du fait qu'il y a une résistance équivalente de valeur faible, Ri, aux bornes de la porte de transmission à canal long 54, la résistance équi-
valente entre Vcc et le noeud a est inférieure à Ri et le courant It aug-
mente pour attaquer le circuit d'attaque de LCD 40.
Dans le cas contraire, le générateur de signal 55 génère le si-
gnal LCDPULSE = 0, qui a pour effet de mettre en circuit ouvert le che-
min de courant passant par le transistor NMOS Q1 et le transistor PMOS Q2. Dans cette circonstance, la résistance équivalente entre Vcc et le
noeud a est de 100 ka, ce qui donne une valeur faible au courant Id.
Troisième mode de réalisation illustratif
En se référant à la figure 5, on voit un troisième mode de réali-
sation illustratif du générateur de tension de polarisation 50 conforme à l'invention. Dans ce mode de réalisation, les éléments dont la structure et le fonctionnement sont identiques à ceux du premier mode de réalisation illustratif sont désignés par les mêmes références numériques et leur
description ne sera pas répétée.
Le troisième mode de réalisation illustratif diffère des précé-
dents par le fait que le diviseur de tension 51 consiste en un ensemble de paires de résistances de 10 kQ et 90 kû connectées en parallèle, et le
circuit de commutation 53 consiste en un ensemble d'éléments de com-
mutation SW correspondants, chacun d'eux étant connecté aux bornes
d'une résistance équivalente de 100 k2.
Lorsque les signaux d'attaque de LCD doivent être commutés, le générateur de signal 55 génère le signal LCDPULSE = 1, ce qui a pour effet de fermer les éléments de commutation SW. Il en résulte que les résistances de 90 ka sont mises hors circuit et la résistance équivalente
entre chaque paire de noeuds adjacents est de 10 kQ. La résistance fai-
ble de 10 ka permet au générateur de tension de polarisation 50 de four-
nir au circuit d'attaque de LCD 40 des courants d'activation It de valeur élevée, pour activer le circuit d'attaque de LCD 40 de façon à générer les
signaux d'attaque de LCD.
Dans le cas contraire, le générateur de signal 55 générera le
signal LCDPULSE = 0, qui provoque l'ouverture des éléments de com-
mutation SW, ce qui a pour effet d'interrompre le chemin de courant qui
passe par ces éléments. Dans cette condition, la résistance série équi-
valente entre chaque paire de noeuds adjacents est 10 kQ plus 90 kG, ce qui est égal à 100 kQ. La résistance élevée de 100 ka permet de réduire
notablement le courant Id.
Il faut noter que chacun des trois modes de réalisation illustra-
tifs qui sont décrits ici comprend une certaine forme de résistance varia-
ble qui est commutée entre une valeur de résistance inférieure et une valeur de résistance supérieure sous l'effet du signal de commutation
LCDPULSE.
La figure 6 montre des diagrammes des signaux CLK, COM1,
COM2, LCDPULSE et DYNR qui sont utilisés dans le générateur de ten-
sion de polarisation 50 conforme à l'invention. Le signal CLK est généré par le générateur de signal 55 dans des conditions temporelles qui sont basées sur le signal d'horloge de système SYSCK. Comme représenté, lorsque les signaux communs COM1 et COM2 doivent être générés par le
circuit d'attaque de LCD 40, le générateur de signal 55 génère, en syn-
chronisme avec les signaux communs, le signal de commutation LCDPULSE, qui consiste en un train d'impulsions. Ceci a pour effet de commuter le diviseur de tension 51 vers la condition de résistance faible,
pour obtenir ainsi des courants d'activation It plus élevés.
En outre, la combinaison du diviseur de tension 51 et du circuit de commutation 53 constitue une résistance dynamique DYNR. Pendant le temps au cours duquel le générateur de signal 55 génère le signal LCDPULSE, les éléments de commutation SW du circuit de commutation
53 sont fermés, ce qui établit un chemin de courant et permet de con-
necter la résistance élevée dans le diviseur de tension 51 en parallèle
avec la résistance faible dans le circuit de commutation 53, ce qui équi-
vaut à produire une résistance faible Ra. Par exemple, dans le premier
* exemple illustratif, Ra = (100 x 10) / (100 + 10) = 9,09 kQ.
Dans le cas contraire, le circuit de commutation 53 est ouvert, ce qui établit une résistance élevée Rb, par exemple 100 k., entre des noeuds adjacents. Ceci permet d'avoir une valeur faible pour le courant Id. Le procédé de fonctionnement du premier mode de réalisation illustratif de l'invention comprend les étapes suivantes: on génère un signal de commutation LCDPULSE; on applique une tension à un diviseur de tension 51 pour établir une tension de polarisation Va, Vb, Vc, Vd et Ve à chaque noeud d'un ensemble de noeuds a, b, c, d, e du diviseur de
tension 51, le diviseur de tension 51 comprenant un ensemble de premiè-
res résistances (100 kQ) connectées en série, et chaque noeud étant
placé entre une paire adjacente correspondante de premières résistan-
ces; on ouvre et on ferme un ensemble d'unités de commutation connec-
tées en série, Se, Sb, Se, Sd et Se, en réponse au signal de commutation LCDPULSE, chacune des unités de commutation comprenant un élément de commutation SW et une seconde résistance (10 kQ), et chacune des unités de commutation Se, Sb, Sc, Sd et Se étant connectée en parallèle avec l'une correspondante des premières résistances; et on connecte
chacune des secondes résistances en parallèle avec la première résis-
tance correspondante, lorsque les unités de commutation Sa, Sb, Se, Sd
et Se sont fermées.
Le procédé de fonctionnement du second mode de réalisation illustratif de l'invention comprend les étapes suivantes: on génère un signal de commutation LCDPULSE; on applique une tension à un diviseur de tension 51 pour établir une tension de polarisation Va, Vb, Vc, Vd et Ve à chaque noeud d'un ensemble de noeuds a, b, c, d, e du diviseur de
tension 51, le diviseur de tension 51 comprenant un ensemble de résis-
tances de diviseur (100 kQ) connectées en série, et chaque noeud se trouvant entre une paire adjacente correspondante des résistances de diviseur; on ouvre et on ferme un ensemble d'unités de commutation à transistor connectées en série, en réponse au signal de commutation LCDPULSE, chacune des unités de commutation à transistor comprenant unélément de commutation à transistor SW et une résistance interne, et chaque unité de l'ensemble d'unités de commutation à transistor étant
connectée en parallèle avec l'une correspondante des résistances de di-
viseur; et on connecte chacune des résistances internes en parallèle avec la résistance de diviseur correspondante, lorsque les éléments de
commutation à transistor SW sont fermés.
Le procédé de fonctionnement du troisième mode de réalisation illustratif de l'invention comprend les étapes suivantes: on génère un signal de commutation LCDPULSE; on applique une tension à un diviseur de tension 51 pour établir une tension de polarisation Va, Vb, Vc, Vd et Ve à chaque noeud d'un ensemble de noeuds a, b, c, d, e du diviseur de tension 51, le diviseur de tension 51 comprenant un ensemble de paires de premières et secondes résistances (respectivement 10 ka et 90 ka) connectées en série, et un noeud respectif à une extrémité de chaque paire des premières et secondes résistances; on ouvre et on ferme un ensemble d'éléments de commutation SW connectés en série, en réponse
au signal de commutation LCDPULSE, chacun des éléments de commu-
tation SW étant connecté en parallèle avec l'une correspondante des se-
condes résistances; et on met hors circuit les secondes résistances lors-
que les éléments de commutation sont fermés.
La figure 7 montre des formes d'onde caractéristiques de si-
gnaux commun COM1, COM2 et COM3 et des signaux de segments SEGx qui sont utilisés pour attaquer le KCD. Le circuit d'attaque de LCD 40 est attaqué par les tensions de polarisation Va, Vb, Vc, Vd et Ve aux noeuds a, b, c, d, e. Conformément à l'invention, le générateur de tension est capable d'établir de façon dynamique une résistance équivalente plus faible entre les noeuds, de façon à minimiser l'apparition de pointes de
tension pendant la commutation des signaux d'attaque de LCD. A d'au-
tres moments, le générateur de tension de polarisation est capable d'éta-
blir une résistance équivalente plus élevée entre les noeuds, de façon à
diminuer le courant de fuite à travers les résistances.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (26)
1. Dispositif destiné à générer des tensions de polarisation pour un circuit d'attaque (40) de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend: un générateur de signal (55) destiné à générer un signal de commutation (LCDPULSE); un diviseur de
tension (51) comprenant un ensemble de premières résistances, ou ré-
sistances de diviseur, connectées en série, et un ensemble de noeuds
(a-e) entre des premières résistances adjacentes; et un circuit de com-
mutation (53), comprenant un ensemble d'unités de commutation (Sa-Se)
connectées en série, chacune de ces unités de commutation étant con-
nectée en parallèle avec l'une correspondante des résistances de ren-
semble de premières résistances, ou résistances de diviseur, chacune
des unités de commutation (S,-S,) comprenant un élément de commuta-
tion (SW) et une seconde résistance; et en ce que le circuit de commuta-
tion (53) réagit au signal de commutation (LCDPULSE) en ouvrant et en fermant les éléments de commutation (SW), et la seconde résistance de chaque unité de commutation (Sa-Se) est connectée en parallèle avec la première résistance correspondante lorsque l'élément de commutation de chaque unité de commutation est fermé, grâce à quoi des tensions de polarisation (Va-Ve) sont générées aux noeuds (a-e) lorsqu'une tension
est appliquée au diviseur de tension (51).
2. Dispositif selon la revendication 1, caractérisé en ce que les
unités de commutation (Sa-Se) sont des unités de commutation à tran-
sistor et la seconde résistance est une résistance interne.
3. Dispositif selon l'une quelconque des revendications I ou 2,
caractérisé en ce que la seconde résistance de chaque unité de commu-
tation (S.-Se) a une valeur de résistance inférieure à celle de la première
résistance correspondant à chaque unité de commutation.
4. Dispositif selon l'une quelconque des revendications 1, 2 ou
3, comprenant en outre un circuit d'attaque de LCD (40), caractérisé en ce que les tensions de polarisation activent le circuit d'attaque de LCD pour générer un ensemble de signaux d'attaque de LCD, ces signaux
d'attaque de LCD comprenant un ensemble de signaux communs (COM1-
COM8) et un ensemble de signaux de segments (SEG1-SEG40).
5. Dispositif selon l'une quelconque des revendications I ou 2,
caractérisé en ce que l'ensemble de premières résistances, ou résistan-
ces de diviseur, connectées en série, forment un chemin de courant con-
tinu qui a une première extrémité connectée à une source de tension (Vcc) et une seconde extrémité qui réagit à un signal d'attente, de façon que le chemin de courant continu n'ait aucune différence de tension électrique entre la première extrémité et la seconde extrémité lorsque le signal d'attente a une tension électrique égale à celle de la source de
tension (Vcc).
6. Dispositif selon la revendication 1, caractérisé en ce que dans chaque unité de commutation (Sa-Se), la seconde résistance est
connectée en série avec l'élément de commutation (SW).
7. Dispositif selon la revendication 6, comprenant en outre un circuit d'attaque de LCD (40), caractérisé en ce qu'une tension électrique de chacun des noeuds (a-e) est une tension de polarisation (V.-V*) qui
active le circuit d'attaque de LCD (40) pour générer un ensemble de si-
gnaux d'attaque de LCD lorsque l'élément de commutation (SW) est fer-
mé.
8. Dispositif selon l'une quelconque des revendications I à 7,
caractérisé en ce que l'élément de commutation (SW) est fermé lorsque le signal de commutation (LCDPULSE) est un 1 logique, et l'élément de commutation (SW) est ouvert lorsque le signal de commutation est un O logique.
9. Dispositif selon l'une quelconque des revendications I à 8,
caractérisé en ce que chacune des unités de commutation à transistor
(Sa-Se) est une porte de transmission à canal long (54).
10. Dispositif destiné à générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristaux liquides, ou LCD, caractérisé en ce qu'il comprend: un générateur de signal (55) destiné à générer un signal de commutation (LCDPULSE); un diviseur de
tension (51) comprenant un ensemble de paires de premières et de se-
condes résistances, connectées en série, et un noeud respectif (a-e) à une extrémité de chaque paire de premières et secondes résistances; un circuit de commutation (53), comprenant un ensemble d'éléments de
commutation (SW) connectés de façon que chaque élément de commuta-
tion soit connecté en parallèle avec l'une correspondante des secondes résistances; et en ce que le circuit de commutation (53) réagit au signal de commutation (LCDPULSE) en ouvrant et en fermant les éléments de commutation (SW), et les secondes résistances sont mises hors circuit
lorsque les éléments de commutation sont fermés, grâce à quoi des ten-
sions de polarisation (Va-Ve) sont générées aux noeuds (a-e) lorsqu'une
tension (Vcc) est appliquée au diviseur de tension (51).
11. Dispositif selon la revendication 10, caractérisé en ce que
la première résistance de chaque paire de premières et secondes résis-
tances a une valeur inférieure à celle de la seconde résistance corres-
pondante de chaque paire de premières et secondes résistances.
12. Dispositif selon la revendication 10, comprenant en outre un
circuit d'attaque de LCD (40), caractérisé en ce que les tensions de pola-
risation (Ve-Ve) activent le circuit d'attaque de LCD (40) pour générer un ensemble de signaux d'attaque de LCD, ces signaux d'attaque de LCD
comprenant un ensemble de signaux communs (COM1-COM8) et un en-
semble de signaux de segments (SEG1-SEG40).
13. Dispositif selon la revendication 10, caractérisé en ce que l'ensemble de premières et secondes résistances alternées connectées
en série forment un chemin de courant continu qui a une première extré-
mité connectée à une source de tension (Vcc) et une seconde extrémité
qui réagit à un signal d'attente, de façon que le chemin de courant conti-
nu n'ait aucune différence de tension électrique entre la première extré-
mité et la seconde extrémité lorsque le signal d'attente a une tension
électrique égale à la tension de source (Vcc).
14. Dispositif selon la revendication 10, caractérisé en ce que chacun des éléments de commutation (SW) est fermé lorsque le signal de
commutation est un 1 logique et est ouvert lorsque le signal de commuta-
tion est un 0 logique.
15. Dispositif destiné à générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend: un générateur de signal (55) destiné à générer un signal de commutation (LCDPULSE); un diviseur de
tension (51) comprenant un ensemble de résistances de diviseur con-
nectées en série et un ensemble de noeuds (a-e) entre des résistances de diviseur adjacentes; et un circuit de commutation (53), comprenant un ensemble d'unités de commutation (Sa-Se) connectées en série, chacune
des unités de commutation étant connectée en parallèle avec une résis-
tance correspondante de l'ensemble de résistances de diviseur, et cha-
cune des unités de commutation comprenant un élément de commutation (SW) et une résistance interne; et en ce que le circuit de commutation
(53) réagit au signal de commutation en ouvrant et en fermant les élé-
ments de commutation (SW), et la résistance interne de chaque unité de commutation (Sa-Se) est connectée en parallèle avec la résistance de
diviseur correspondante lorsque l'élément de commutation (SW) est fer-
me, grâce à quoi des tensions de polarisation (Va-Ve) sont générées aux noeuds (a-e) lorsqu'une tension est appliquée au diviseur de tension (51).
16. Dispositif destine à générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend: un générateur de signal (55) destiné à générer un signal de commutation (LCDPULSE); et un diviseur
de tension (51), comprenant un ensemble de résistances variables con-
nectées en série et successivement adjacentes, et un ensemble de noeuds (a-e) entre les résistances variables adjacentes, une tension électrique à chaque noeud étant une tension de polarisation (Va-Ve); et en ce que les résistances variables réagissent au signal de commutation (LCDPULSE) en augmentant et en diminuant la valeur de ces résistances variables de façon à régler les tensions de polarisation et à régler un courant qui circule à travers le diviseur de tension (51), grâce à quoi les tensions de polarisation (Va-Ve) sont générées aux noeuds lorsqu'une
tension (Vcc) est appliquée au diviseur de tension (51).
17. Procédé pour générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend les étapes suivantes: (a) on génère un signal de commutation (LCDPULSE); (b) on applique une tension (Vcc) à
un diviseur de tension (51) pour établir une tension de polarisation (Va-
Ve) à chaque noeud d'un ensemble de noeuds (a-e) du diviseur de ten-
sion (51), le diviseur de tension comprenant un ensemble de premières résistances connectées en série, et chaque noeud se trouvant entre une paire adjacente correspondante des premières résistances; (c) on ouvre et on ferme un ensemble d'unités de commutation (Sa-Se) connectées en série, en réponse au signal de commutation (LCDPULSE), chacune des unités de commutation (Sa-Se) comprenant un élément de commutation (SW) et une seconde résistance, et chacune des unités de commutation (Sa- Se) étant connectée en parallèle avec l'une correspondante des pre- mières résistances; et (d) on connecte chacune des secondes résistances en parallèle avec la première résistance correspondante, lorsque les
unités de commutation (Sa-Se) sont fermées.
18. Procédé selon la revendication 17, caractérisé en ce que
les premières résistances ont des valeurs supérieures aux secondes ré-
sistances.
19. Procédé selon la revendication 17, caractérisé en ce que l'étape (e) comprend les étapes qui consistent à fermer chacune des unités de commutation (S.-Se) lorsque le signal de commutation
(LCDPULSE) est un 1 logique, et à ouvrir chacune des unités de com-
mutation lorsque le signal de commutation est un 0 logique.
20. Procédé pour générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend les étapes suivantes: (a) on génère un signal de commutation (LCDPULSE); (b) on applique une tension (Vcc) à
un diviseur de tension (51) pour établir une tension de polarisation (V,-
Ve) à chaque noeud d'un ensemble de noeuds (a-e) du diviseur de ten-
sion, le diviseur de tension (51) comprenant un ensemble de résistances de diviseur connectées en série, et chaque noeud se trouvant entre une paire adjacente correspondante des résistances de diviseur; (c) on ouvre et on ferme un ensemble d'unités de commutation à transistor (S.-S.) connectées en série, en réponse au signal de commutation, chacune des unités de commutation à transistor (Sa-Se) comprenant un élément de commutation à transistor (SW) et une résistance interne, et chacune des unités de l'ensemble d'unités de commutation à transistor (S,-Se) étant
connectée en parallèle avec l'une correspondante des résistances de di-
viseur; et (d) on connecte chacune des résistances internes en parallèle avec la résistance de diviseur correspondante lorsque les éléments de
commutation à transistor (SW) sont fermés.
21. Procédé selon la revendication 20, caractérisé en ce que les résistances de diviseur ont des valeurs supérieures aux résistances internes.
22. Procédé selon la revendication 20, caractérisé en ce que l'étape (e) comprend les étapes qui consistent à fermer chaque unité de commutation (Ss-Se) lorsque le signal de commutation est un I logique,
et à ouvrir chaque unité de commutation lorsque le signal de commuta-
tion est un 0 logique.
23. Procédé pour générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend les étapes suivantes: (a) on génère un signal de commutation (LCDPULSE); (b) on applique une tension (Vcc) à
un diviseur de tension (51) pour établir une tension de polarisation (Ve-
Ve) à chaque noeud d'un ensemble de noeuds (a-e) du diviseur de ten-
sion, le diviseur de tension (51) comprenant un ensemble de paires de
premières et secondes résistances connectées en série, et un noeud res-
pectif à une extrémité de chacune des paires de premières et secondes
résistances; (c) on ouvre et on ferme un ensemble d'éléments de com-
mutation (SW) connectés en série, en réponse au signal de commutation, chacun des éléments de commutation (SW) étant connecté en parallèle avec l'une correspondante des secondes résistances; et (d) on met hors circuit les secondes résistances lorsque les éléments de commutation
sont fermés.
24. Procédé selon la revendication 23, caractérisé en ce que
les premières résistances ont des valeurs inférieures à celles des secon-
des résistances.
25. Procédé selon la revendication 23, caractérisé en ce que
l'étape (e) comprend les étapes qui consistent à fermer chacun des élé-
ments de commutation (SW) lorsque le signal de commutation est un 1 logique, et à ouvrir chacun des éléments de commutation (SW) lorsque le
signal de commutation est un 0 logique.
26. Procédé pour générer des tensions de polarisation pour un circuit d'attaque de dispositif de visualisation à cristal liquide, ou LCD, caractérisé en ce qu'il comprend les étapes suivantes: (a) on génère un signal de commutation (LCDPULSE); (b) on applique une tension (Vcc) à
un diviseur de tension (51) pour établir une tension de polarisation (V,-
Ve) à chaque noeud d'un ensemble de noeuds (a-e) du diviseur de ten-
sion, le diviseur de tension (51) comprenant un ensemble de résistances variables connectées en série, et chaque noeud (a-e) se trouvant entre une paire adjacente correspondante des résistances variables; et (c) on augmente et on diminue les valeurs des résistances variables en réponse
au signal de commutation (LCDPULSE) pour faire en sorte que les ten-
sions de polarisation (Va-Ve) fassent circuler un courant dynamique à tra-
vers le diviseur de tension (51).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW85101333A TW321760B (en) | 1996-02-02 | 1996-02-02 | Bias level generating method of liquid display driver and device thereof |
| US08/630,256 US5867057A (en) | 1996-02-02 | 1996-04-10 | Apparatus and method for generating bias voltages for liquid crystal display |
| GB9702321A GB2322024A (en) | 1996-02-02 | 1997-02-05 | Apparatus and method for generating bias voltages for liquid crystal display |
| NL1005579A NL1005579C2 (nl) | 1996-02-02 | 1997-03-20 | Inrichting en werkwijze voor het genereren van voorspanningen voor een vloeibare-kristallen beeldscherm. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2744550A1 true FR2744550A1 (fr) | 1997-08-08 |
| FR2744550B1 FR2744550B1 (fr) | 1998-11-27 |
Family
ID=27451598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9701162A Expired - Fee Related FR2744550B1 (fr) | 1996-02-02 | 1997-02-03 | Dispositif et procede pour generer des tensions de polarisation pour un dispositif de visualisation a cristaux liquides |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5867057A (fr) |
| JP (1) | JPH09311310A (fr) |
| DE (1) | DE19703645A1 (fr) |
| FR (1) | FR2744550B1 (fr) |
| GB (1) | GB2322024A (fr) |
| NL (1) | NL1005579C2 (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225992B1 (en) * | 1997-12-05 | 2001-05-01 | United Microelectronics Corp. | Method and apparatus for generating bias voltages for liquid crystal display drivers |
| US6552581B1 (en) * | 2000-08-25 | 2003-04-22 | Agere Systems Inc. | Current recycling circuit and a method of current recycling |
| JP2002175054A (ja) * | 2000-12-07 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその駆動方法 |
| TW505253U (en) * | 2001-04-18 | 2002-10-01 | Topro Technology Inc | Partial voltage adjusting circuit |
| JP4437378B2 (ja) * | 2001-06-07 | 2010-03-24 | 株式会社日立製作所 | 液晶駆動装置 |
| GB2376819A (en) * | 2001-06-21 | 2002-12-24 | Ericsson Telefon Ab L M | Electronic circuit having series connected circuit blocks |
| JP4372392B2 (ja) * | 2001-11-30 | 2009-11-25 | ティーピーオー ホンコン ホールディング リミテッド | 列電極駆動回路及びこれを用いた表示装置 |
| JP3661651B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
| JP3661650B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
| US7027122B2 (en) | 2002-03-12 | 2006-04-11 | Lg.Philips Lcd Co., Ltd. | Bonding apparatus having compensating system for liquid crystal display device and method for manufacturing the same |
| KR100480621B1 (ko) * | 2002-10-04 | 2005-03-31 | 삼성전자주식회사 | Ｓｔｎ ｌｃｄ 드라이버에 소요되는 구동전압 안정화용커패시터의 개수를 줄이는 회로 및 방법 |
| TW586264B (en) * | 2003-04-14 | 2004-05-01 | Realtek Semiconductor Corp | Amplifying circuit |
| US20050151576A1 (en) * | 2003-09-23 | 2005-07-14 | Chao-Cheng Lee | Adjustable impedance circuit |
| JP2005266346A (ja) * | 2004-03-18 | 2005-09-29 | Seiko Epson Corp | 基準電圧発生回路、データドライバ、表示装置及び電子機器 |
| EP1583070A1 (fr) * | 2004-03-30 | 2005-10-05 | STMicroelectronics S.r.l. | Procédé pour concevoir une structure pour commander un dispositif d'affichage |
| JP4254851B2 (ja) * | 2006-12-06 | 2009-04-15 | セイコーエプソン株式会社 | 表示装置、集積回路装置及び電子機器 |
| US8159481B2 (en) * | 2007-09-04 | 2012-04-17 | Himax Technologies Limited | Display driver and related display |
| CN106128398B (zh) * | 2016-08-31 | 2019-01-01 | 深圳市华星光电技术有限公司 | 栅极电压驱动装置、方法、驱动电路以及液晶显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4529890A (en) * | 1981-10-15 | 1985-07-16 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal driver circuit |
| JPH05303355A (ja) * | 1992-04-28 | 1993-11-16 | Sharp Corp | 液晶表示パネルの駆動回路 |
| EP0642112A1 (fr) * | 1993-09-03 | 1995-03-08 | Oki Electric Industry Co., Ltd. | Appareil de génération de tensions de commande avec contrôle de contraste |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4012688A (en) * | 1975-11-28 | 1977-03-15 | Gte Automatic Electric Laboratories Incorporated | Resistive pad with bridging resistor |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| US5416438A (en) * | 1992-03-18 | 1995-05-16 | Nec Corporation | Active filter circuit suited to integration on IC chip |
| US5339021A (en) * | 1993-02-24 | 1994-08-16 | Analog Devices, Inc. | Cascaded resistance ladder attenuator network |
| JP3324819B2 (ja) * | 1993-03-03 | 2002-09-17 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1996
- 1996-04-10 US US08/630,256 patent/US5867057A/en not_active Expired - Lifetime
-
1997
- 1997-01-31 DE DE1997103645 patent/DE19703645A1/de not_active Withdrawn
- 1997-01-31 JP JP1831997A patent/JPH09311310A/ja active Pending
- 1997-02-03 FR FR9701162A patent/FR2744550B1/fr not_active Expired - Fee Related
- 1997-02-05 GB GB9702321A patent/GB2322024A/en not_active Withdrawn
- 1997-03-20 NL NL1005579A patent/NL1005579C2/nl not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4529890A (en) * | 1981-10-15 | 1985-07-16 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal driver circuit |
| JPH05303355A (ja) * | 1992-04-28 | 1993-11-16 | Sharp Corp | 液晶表示パネルの駆動回路 |
| EP0642112A1 (fr) * | 1993-09-03 | 1995-03-08 | Oki Electric Industry Co., Ltd. | Appareil de génération de tensions de commande avec contrôle de contraste |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 18, no. 110 (P - 1698) 22 February 1994 (1994-02-22) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2322024A (en) | 1998-08-12 |
| US5867057A (en) | 1999-02-02 |
| NL1005579C2 (nl) | 1998-09-22 |
| JPH09311310A (ja) | 1997-12-02 |
| GB9702321D0 (en) | 1997-03-26 |
| DE19703645A1 (de) | 1997-08-07 |
| FR2744550B1 (fr) | 1998-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2744550A1 (fr) | Dispositif et procede pour generer des tensions de polarisation pour un dispositif de visualisation a cristaux liquides | |
| EP0215707A1 (fr) | Dispositif de commutation de tension | |
| FR2779886A1 (fr) | Amplificateur-separateur utilisant un transistor mos a tension de seuil dynamique | |
| FR2635239A1 (fr) | Element a retard pour circuit numerique | |
| FR2604836A1 (fr) | Ligne a retard a boucle de verrouillage de phase | |
| FR2783629A1 (fr) | Afficheur a cristal liquide a matrice active | |
| FR2521426A1 (fr) | Vibro-masseur | |
| FR2715495A1 (fr) | Générateur de tension de gris pour dispositif d'affichage à cristal liquide, apte à commander un angle d'observation. | |
| FR2827441A1 (fr) | Dispositif a semiconducteur | |
| FR2774529A1 (fr) | Circuit de generation de tension | |
| EP2769473B1 (fr) | Convertisseur numerique-analogique | |
| EP1925079B1 (fr) | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc | |
| FR2699023A1 (fr) | Circuit à retard commandé. | |
| EP0353143B1 (fr) | Terminal de télécommunication à commande de fonctions perfectionnée | |
| FR2767977A1 (fr) | Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge | |
| FR2800938A1 (fr) | Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation | |
| EP0901227A1 (fr) | Circuit à retard variable | |
| FR2751115A1 (fr) | Dispositif d'affichage electroluminescent et circuit de commande pour un tel dispositif | |
| FR2458950A1 (fr) | Dispositif de commutation et son application a une alimentation de puissance du type commute | |
| EP0493150B1 (fr) | Dispositif de retard réglable | |
| FR2721773A1 (fr) | Dispositif de mise en veille partielle d'une source de polarisation et circuit de commande d'une telle source. | |
| FR2726707A1 (fr) | Ensemble de commutation a un trajet quelconque parmi plusieurs trajets de signaux | |
| FR2792474A1 (fr) | Circuit de sortie de signal numerique | |
| EP3984135B1 (fr) | Émetteur uwb compact à très basse consommation et forme d'onde reconfigurable | |
| FR2589651A1 (fr) | Ligne a retard a semi-conducteur pour circuit logique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091030 |