FR2718569A1 - Circuit de protection assurant la protection des circuits intégrés contre les décharges électrostatiques (ESD). - Google Patents
Circuit de protection assurant la protection des circuits intégrés contre les décharges électrostatiques (ESD). Download PDFInfo
- Publication number
- FR2718569A1 FR2718569A1 FR9501608A FR9501608A FR2718569A1 FR 2718569 A1 FR2718569 A1 FR 2718569A1 FR 9501608 A FR9501608 A FR 9501608A FR 9501608 A FR9501608 A FR 9501608A FR 2718569 A1 FR2718569 A1 FR 2718569A1
- Authority
- FR
- France
- Prior art keywords
- bus
- diode
- pad
- input
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Circuit de protection d'entrée assurant la protection contre les décharges électrostatiques (ESD) d'un circuit intégré comprenant un plot Vd d , un plot Vs s , un ensemble de plots d'entrée et de sortie, un bus d'alimentation Vd d (4) et un bus d'alimentation Vs s (3). Une grosse diode (12), capable de supporter le courant de décharge électrostatique (ESD), est placée directement entre le plot Vs s et le bus d'alimentation Vd d (4) et les plots d'entrée (6) sont reliés au bus d'alimentation Vd d au travers de diodes respectives.
Description
-- 1 --
La présente invention concerne un circuit de protection assurant la protection des circuits
intégrés contre les décharges électrostatiques (ESD).
La décharge électrostatique est un problème classique pour tous les circuits intégrés monolithiques, tels que les circuits CMOS, BICMOS ou bipolaires. Les charges statiques peuvent créer des tensions élevées susceptibles d'occasionner des décharges dans les connexions internes des circuits
intégrés et de provoquer des pannes catastrophiques.
Dans l'art antérieur, on savait, par exemple, protéger des circuits CMOS au moyen d'une résistance d'entrée couplée en série avec une diode de liaison au bus d'alimentation Vdd et une diode de liaison au bus d'alimentation Vss pour chaque plot d'entrée. La diode d'isolement par rapport au Vss était utilisée sur chaque entrée pour protéger ladite entrée contre les décharges électrostatiques pouvant avoir lieu
entre cette entrée et Vss.
Cette configuration pose un problème par le fait que chaque plot d'entrée étant équipé d'une diode d'isolement par rapport à Vss, ces diodes occupent une surface imprimée importante ce qui augmente les coûts. En outre, les diodes de Vss sont proches des circuits actifs et il y a lieu de prendre soin d'éviter tout risque de couplage avec ces diodes
de protection.
La présente invention fournit un circuit de protection assurant la protection contre les décharges électrostatiques d'un circuit intégré comprenant un plot Vdd, un plot Vss, un ensemble de plots d'entrée et de sortie, un bus d'alimentation -2 Vdd et un bus d'alimentation Vss. Conformément à l'invention, une diode unique (ou circuit de protection), de taille suffisante pour supporter le courant de décharge électrostatique, est placée directement entre le plot Vss et le bus d'alimentation Vdd, ce qui évite d'avoir besoin de relier chaque plot d'entrée au bus d'alimentation Vss à travers une diode séparée. Le circuit de protection d'un plot d'entrée/sortie quelconque, par rapport au Vss, est constitué par la diode de ce plot d'E/S, par le substrat et la couche métallisée (non
représentée), et par la diode similaire du plot Vss.
L'utilisation d'une diode unique élève le niveau de protection en cas de décharge électrostatique entre un plot unique et le Vss, au même niveau que celui obtenu entre deux plots de signal différent. En outre, il économise de la
surface imprimée et réduit le risque de couplage.
L'invention, bien qu'étant décrite en se référant à des circuits CMOS à substrat de type N, est applicable à tous les CI monolithiques de type
CMOS, BICMOS ou bipolaires.
L'invention est maintenant décrite plus en détail, à titre d'exemple uniquement, à l'appui des dessins d'accompagnement, dans lesquels: la Fig. 1 est le schéma d'un circuit de protection d'entrée de type antérieur; la Fig. 2 représente schématiquement la disposition physique des plots de contact dans un circuit intégré de type antérieur (les résistances d'entrée ont été omises, pour plus de clarté); - 3 - la Fig. 3 représente un circuit de protection d'entrée selon l'invention, sous sa forme la plus simple, ne comportant plus que la diode précédente en option; la Fig. 4 représente schématiquement la disposition physique d'un circuit intégré construit conformément à l'invention; la Fig. 5 illustre le mécanisme de décharge entre plots dans la configuration selon l'invention; et la Fig. 6 est le schéma électrique équivalent
d'un circuit de protection.
Si l'on se reporte à la Fig. 1, le circuit de protection d'entrée de type antérieur comprend un plot Vss 1 et un plot Vdd 2 reliés respectivement aux bus d'alimentation 3 et 4, alimentant le circuit actif désigné par le repère d'ensemble 5. Un plot d'entrée 6 est relié au circuit actif 5 à travers une résistance de protection 7 et une résistance d'entrée 8 ou un conducteur. La résistance d'entrée n'intervient pas dans la protection, elle sert
uniquement à faciliter le raccordement.
La ligne d'entrée entre les résistances 7 et 8 est reliée respectivement par la diode de Vss 9 au bus Vss 3 et par la diode de Vdd 10 au bus Vdd 4. Une diode optionnelle 11 peut relier le plot d'entrée 6
directement au bus Vdd.
La Fig. 2 montre la disposition physique du circuit représenté sur la Fig. 1, avec le plot - 4 d'entrée 6 relié à travers la diode de Vss 9 au bus
Vss 3 et par la diode de Vdd 10 au bus Vdd 4.
Dans le circuit représenté sur les Fig. 1 et 2, si l'impulsion de décharge électrostatique a lieu entre deux plots, par exemple entre deux plots d'entrée, le claquage se produit sur la diode du plot négatif. Un courant s'écoule dans le substrat et la couche conductrice (Vdd dans le cas présent) et polarise en sens direct la diode du plot négatif. Si les potentiels de décharge électrostatique sont inversés, le fonctionnement est le même, hormis le
fait que les rôles des deux diodes sont intervertis.
Le fonctionnement est identique pour les décharges entre plots d'entrée et de sortie. Si la décharge électrostatique met en jeu plus de deux plots, le processus est semblable, mais avec l'intervention de
plus de deux diodes.
On voit que la diode de Vss agit comme les autres diodes de n'importe quel plot d'entrée ou de sortie, à la fois en cas de décharge entre le Vss et des plots d'entrée ou de sortie et en cas de décharge
entre le Vss et le Vdd.
Les diodes individuelles de Vss 9 protègent les entrées contre les décharges électrostatiques par rapport au Vss. Toutefois, comme le montre plus clairement la Fig. 2, la proximité des diodes 9 par rapport au circuit actif implique qu'un soin extrême soit pris pour éviter les risques de couplage. En outre, la présence des diodes 9 tout près du circuit actif augmente substantiellement la taille physique
du dispositif.
Si l'on se reporte à présent aux Fig. 3 et 4, - 5 - dans lesquelles les éléments identiques portent le même repère numérique, la résistance d'entrée 7, les diodes de Vss et de Vdd 9 et 10 de la Fig. 1 ont été enlevées, comme l'indique le tracé en trait tireté de la Fig. 3. A la place, une diode de Vss unique 12 (de préférence une grosse diode capable de supporter les impulsions de décharge électrostatique) ou un circuit à diode, équivalent à la diode 11, est placé(e) directement entre le plot de Vss 1, ou au moins en un point proche situé sur le bus d'alimentation Vss 3 et le bus d'alimentation Vdd 4. Une diode 11 semblable est placée entre tous les plots restants 6, sauf le
plot de Vdd 2, et le bus d'alimentation Vdd 4.
Contrairement à la configuration représentée sur la
Fig. 1, la diode 11 joue ici un rôle essentiel.
La disposition physique est représentée sur la Fig. 4, montrant la diode 12 située entre le plot de Vss 1 et le bus Vdd 4. Une diode 11 relie chaque plot
d'entrée au Vdd.
Pour assurer une protection totale contre les décharges électrostatiques, le circuit doit résister aux décharges électrostatiques possibles entre n'importe quelle paire de plots, à la fois pour des
décharges positives ou négatives.
Si le plot d'entrée est négatif (6a), la diode 11 du plot d'entrée claque et offre au Vdd un passage
faiblement résistif, comme dans le type antérieur.
Si, par contre, le plot d'entrée est positif, cette même diode 11 est polarisée en sens direct par rapport au substrat, ce qui provoque le claquage de la diode de Vss 12, qui ouvre un passage faiblement résistif pour passer l'impulsion de décharge électrostatique. 6- Comme le montre la Fig. 5, dans laquelle le bus d'alimentation Vdd 4 est constitué par le substrat, une décharge entre deux plots passe par le substrat 4 et par les diodes en opposition 11, l'une étant polarisée en sens direct et l'autre en sens inverse. La Fig. 6 montre ce qui se passe dans le cas d'une décharge entre Vss et Vdd. La décharge n'a lieu qu'à travers la diode 12 reliant le plot 1 (Vss) au
bus Vdd 4.
Dans la configuration décrite, contrairement au type antérieur (cf. Fig. 2 et 3), il suffit d'une diode par plot pour décharger une impulsion, qu'elle soit positive ou négative. Le circuit de protection d'un plot d'entrée/sortie quelconque par rapport au Vss, est constitué par la diode de ce plot d'E/S, par le substrat et la couche métallisée (non représentée) et par la diode similaire du plot Vss. Le substrat et la couche métallisée (non représentée) servent ainsi à relier les diodes opposées entre les plots. Cette
configuration présente une basse résistance.
Le choix des diodes n'est pas critique pour l'invention et de nombreux types peuvent être utilisés par l'homme du métier. Tout dispositif, circuit ou combinaison de dispositifs remplissant le rôle d'une diode peut être utilisé et les différentes réalisations dépendent du type de technologie effectivement mis en oeuvre. La caractéristique essentielle pour la diode 12 est d'être suffisamment grosse pour passer le courant de décharge électrostatique d'un ou de plusieurs plots et de ne
pas claquer à la tension de fonctionnement normale.
- 7 - Idéalement, toutes les diodes doivent être identiques. L'invention a été décrite pour un substrat de type N. Pour des substrats de type P, les rôles du
Vdd et du Vss sont intervertis.
- 8 -
Claims (5)
1. Circuit de protection assurant une protection des circuits intégrés contre les décharges électrostatiques (ESD), comprenant un substrat, un premier plot et un second plot d'alimentation, un premier bus et un second bus d'alimentation raccordés auxdits premier et second plots d'alimentation respectifs, ledit premier bus d'alimentation étant raccordé audit substrat; et un ensemble de plots d'entrée et de sortie, caractérisé en ce que le premier moyen de diode (12) suffisant pour passer le courant de décharge électrostatique est placé entre ledit second plot d'alimentation et ledit premier bus d'alimentation et en ce qu'un second moyen de diode (11) est placé entre ledit premier bus d'alimentation et chacun desdits plots d'entrée, la décharge entre l'un quelconque desdits plots d'entrée et de sortie (6) se faisant à travers des moyens de diodes en opposition (11) branchés respectivement entre ceux-ci et ledit substrat, et la décharge entre lesdits plots d'alimentation se faisant à travers ledit moyen de diode unique (12) branché entre l'un desdits plots
d'alimentation et ledit substrat.
2. Circuit de protection selon la revendication 1, caractérisé en ce que ledit moyen de
diode (11, 12) comprend un circuit à diode.
3. Circuit de protection selon la revendication 1 ne comportant pas de diodes entre les plots d'entrée (6) respectifs et ledit second bus
d'alimentation (3).
4. Circuit de protection selon la revendication 1, caractérisé en ce que ledit substrat - 9 - est du type N et en ce que ledit premier bus
d'alimentation (4) est le bus d'alimentation Vdd.
5. Circuit de protection selon la revendication 1, caractérisé en ce que ledit substrat est du type P et ledit premier bus d'alimentation (4)
est le bus d'alimentation Vss.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA002115230A CA2115230A1 (fr) | 1994-02-08 | 1994-02-08 | Circuit de protection contre les decharges d'electricite statique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2718569A1 true FR2718569A1 (fr) | 1995-10-13 |
| FR2718569B1 FR2718569B1 (fr) | 1998-02-20 |
Family
ID=4152880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9501608A Expired - Fee Related FR2718569B1 (fr) | 1994-02-08 | 1995-02-03 | Circuit de protection assurant la protection des circuits intégrés contre les décharges électrostatiques (ESD). |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5568346A (fr) |
| JP (1) | JPH0846132A (fr) |
| CA (1) | CA2115230A1 (fr) |
| DE (1) | DE19504752A1 (fr) |
| FR (1) | FR2718569B1 (fr) |
| GB (1) | GB2286289B (fr) |
| IT (1) | IT1275216B (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW289153B (fr) * | 1994-09-26 | 1996-10-21 | Ibm | |
| US5721658A (en) * | 1996-04-01 | 1998-02-24 | Micron Technology, Inc. | Input/output electrostatic discharge protection for devices with multiple individual power groups |
| GB2334633B (en) | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| US6157530A (en) | 1999-01-04 | 2000-12-05 | International Business Machines Corporation | Method and apparatus for providing ESD protection |
| US6933610B2 (en) * | 2002-02-20 | 2005-08-23 | Silicon Pipe, Inc. | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby |
| US7102867B2 (en) | 2003-06-30 | 2006-09-05 | International Business Machines Corporation | Method, apparatus and circuit for latchup suppression in a gate-array ASIC environment |
| US6963112B2 (en) * | 2004-01-09 | 2005-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrostatic discharge protection circuit with a diode string |
| US20050237682A1 (en) * | 2004-04-26 | 2005-10-27 | Taiwan Semiconductor Manufacturing Co. | Novel ESD protection scheme for core devices |
| DE102006049740A1 (de) * | 2006-10-21 | 2008-04-24 | Atmel Germany Gmbh | Halbleiterbauelement |
| KR101626527B1 (ko) | 2008-11-04 | 2016-06-13 | 삼성전자주식회사 | 데이터 입출력 패드들의 기생 저항을 보정하는 드라이버를 갖는 반도체 메모리 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564897A1 (fr) * | 1992-04-07 | 1993-10-13 | Philip Shiota | Procédé de fabrication de diodes pour la protection contre des décharges électrostatiques et des références de tension |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
| EP0148577A1 (fr) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Protection de surtension |
| US4736271A (en) * | 1987-06-23 | 1988-04-05 | Signetics Corporation | Protection device utilizing one or more subsurface diodes and associated method of manufacture |
| US5189588A (en) * | 1989-03-15 | 1993-02-23 | Matsushita Electric Industrial Co., Ltd. | Surge protection apparatus |
| US5287241A (en) * | 1992-02-04 | 1994-02-15 | Cirrus Logic, Inc. | Shunt circuit for electrostatic discharge protection |
-
1994
- 1994-02-08 CA CA002115230A patent/CA2115230A1/fr not_active Abandoned
-
1995
- 1995-02-01 GB GB9501957A patent/GB2286289B/en not_active Expired - Fee Related
- 1995-02-03 DE DE19504752A patent/DE19504752A1/de not_active Ceased
- 1995-02-03 FR FR9501608A patent/FR2718569B1/fr not_active Expired - Fee Related
- 1995-02-06 IT ITMI950207A patent/IT1275216B/it active IP Right Grant
- 1995-02-07 JP JP7019269A patent/JPH0846132A/ja active Pending
- 1995-02-08 US US08/385,706 patent/US5568346A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564897A1 (fr) * | 1992-04-07 | 1993-10-13 | Philip Shiota | Procédé de fabrication de diodes pour la protection contre des décharges électrostatiques et des références de tension |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI950207A0 (it) | 1995-02-06 |
| ITMI950207A1 (it) | 1996-08-06 |
| JPH0846132A (ja) | 1996-02-16 |
| CA2115230A1 (fr) | 1995-08-09 |
| IT1275216B (it) | 1997-07-31 |
| FR2718569B1 (fr) | 1998-02-20 |
| GB2286289B (en) | 1998-01-14 |
| US5568346A (en) | 1996-10-22 |
| GB9501957D0 (en) | 1995-03-22 |
| DE19504752A1 (de) | 1995-08-24 |
| GB2286289A (en) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566512B2 (ja) | 静電気保護回路 | |
| FR2718569A1 (fr) | Circuit de protection assurant la protection des circuits intégrés contre les décharges électrostatiques (ESD). | |
| EP0851500A2 (fr) | Capteur de radiation et dispositif de protection de ce capteur | |
| JPH02240959A (ja) | 半導体装置 | |
| KR100194005B1 (ko) | Esd 보호 회로를 갖는 반도체장치 | |
| FR2775391A1 (fr) | Eclateur destine a proteger un circuit integre haute tension contre des decharges electrostatiques | |
| JPH06500668A (ja) | Ｃｍｏｓ技術のモノリシック集積センサ回路 | |
| EP1309005B1 (fr) | Protection d'un circuit intégré contre des décharges électrostatiques et autres surtensions | |
| KR100674951B1 (ko) | Ｅｓｄ 보호 회로를 구비하는 반도체 소자 | |
| JPH08330521A (ja) | 半導体装置 | |
| JPH056958A (ja) | 半導体装置 | |
| JPS6010767A (ja) | 半導体装置 | |
| JP2011119415A (ja) | 半導体集積装置 | |
| JP2853445B2 (ja) | 半導体集積回路 | |
| JPS6037156A (ja) | 出力保護回路 | |
| JPH1174468A (ja) | 半導体装置 | |
| JPH05327365A (ja) | 半導体集積回路装置 | |
| JP2971399B2 (ja) | 半導体装置 | |
| JPH1056138A (ja) | 半導体入出力回路 | |
| JP2003069409A (ja) | インターフェイス回路 | |
| JPH03173468A (ja) | 半導体集積装置 | |
| EP0933755A1 (fr) | Dispositif à module d'affichage à cristaux liquides, protégé, notamment pour tableau de commande d'une installation de véhicule automobile | |
| JPS6356957A (ja) | 保護回路 | |
| JPH01194343A (ja) | 静電破壊保護回路 | |
| JPS61263253A (ja) | 半導体保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20131031 |