FR2713798A1 - Calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques. - Google Patents
Calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques. Download PDFInfo
- Publication number
- FR2713798A1 FR2713798A1 FR9414351A FR9414351A FR2713798A1 FR 2713798 A1 FR2713798 A1 FR 2713798A1 FR 9414351 A FR9414351 A FR 9414351A FR 9414351 A FR9414351 A FR 9414351A FR 2713798 A1 FR2713798 A1 FR 2713798A1
- Authority
- FR
- France
- Prior art keywords
- address
- circuit
- control computer
- operator
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21073—Each module has push button, trigger circuit to initialise address setting
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21082—At start, send first address to all modules, manually trigger first module and so on
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23345—Memory is eeprom
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25272—Hall sensor, switch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Security & Cryptography (AREA)
- Control By Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
- La présente invention concerne un calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques, chaque unité périphérique présentant un circuit de reconnaissance d'adresses, en particulier dans une machine d'impression. - Selon l'invention, chaque circuit de reconnaissance d'adresses (4) présente une mémoire non volatile (6) à réécriture et, à chaque mémoire non volatile (6) à réécriture, il est associé un circuit d'écriture (8), ainsi qu'un circuit de déclenchement (9) pouvant être activé par un opérateur, au moyen duquel une mémorisation d'une adresse se trouvant sur le bus d'adresses (2) peut être déclenchée dans la mémoire non volatile (6) à réécriture.
Description
La présente invention concerne un calculateur de commande, qui est relié,
par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques, chaque unité périphérique présentant un circuit de reconnaissance d'adresses, en particulier dans une machine d'impression. Par le brevet DE-3 839 248, on connaît un calculateur de commande qui commande, avantageusement dans une machine d'impression rotative, plusieurs unités périphériques sous
forme d'entraînements de réglage (entraînements des coulis-
seaux d'encrage, réglages à distance des repères et analo- gues). Le dispositif de commande est relié, pour cela, aux unités périphériques par l'intermédiaire d'un système de bus. Ce système de bus présente un bus d'adresses parallèle, grâce auquel chaque unité périphérique individuelle peut15 être commutée, pour un temps déterminé, au calculateur de commande. Les valeurs de mesure qui y sont détectées, par exemple une valeur de réglage d'une puissance moteur, sont alors retransférées au calculateur de commande, cela se produisant par l'intermédiaire d'une autre partie du système20 de bus, exploitées par le calculateur de commande et trai- tées en ordres de réglage correspondants, lesquels sont
transmis à l'unité périphérique. Chaque unité périphérique présente à cet effet un circuit de reconnaissance d'adres- ses, qui compare l'adresse se trouvant sur le bus d'adresses25 avec l'adresse réglée de façon fixe et, lorsque l'adresse mémorisée et l'adresse actuellement présente sont identi-
ques, déclenche un échange de signaux prévu de l'unité périphérique avec le calculateur de commande.
De façon usuelle, l'adresse associée à une unité périphéri-
que est prédéfinie de façon fixe au moyen de commutateurs de codage, de ponts enfichables, de platines de codage ou de dispositifs de codage fixés à l'endroit de montage. Les dispositifs énumérés sont de plus réalisés selon un type
électromécanique et, en règle générale, suivant une cons-
truction miniaturisée. En dépit de la construction compacte, ces dispositifs nécessitent cependant de la place sur la platine de l'unité périphérique. De telles pièces sont
également assez coûteuses.
Cependant, le montage d'une telle unité calculateur de commande - système de bus se révèle particulièrement coûteux
lorsque les unités périphériques individuelles sont raccor-
dées au système de bus commun, par exemple au moyen de liaisons enfichables fixées, comme cela est connu par le document DE-3 839 248, et les adresses à chaque fois prévues
doivent être associées aux unités périphériques individuel-
les. Un opérateur doit alors régler, avec une grande atten-
tion, d'une façon qui prend beaucoup de temps, sur chaque unité périphérique individuelle, le commutateur de codage ou l'élément prévu de façon correspondante. En conséquence, des actionnements erronés ne sont pas exclus, ce qui est lié à
une augmentation du coût relativement à la garantie de qualité.
Ainsi, la présente invention a pour but de réaliser un
calculateur de commande du type défini précédemment, de sorte qu'une association simple et sans défaut des adresses25 aux unités périphériques individuelles soit garantie.
A cet effet, le calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques, chaque unité périphérique présentant un circuit de reconnaissance d'adresses, en particulier dans30 une machine d'impression, est remarquable, selon l'inven- tion, en ce que chaque circuit de reconnaissance d'adresses présente une mémoire non volatile à réécriture, et en ce que, à chaque mémoire non volatile à réécriture, il est associé un circuit d'écriture, ainsi qu'un circuit de déclenchement pouvant être activé par un opérateur, au moyen duquel une mémorisation d'une adresse se trouvant sur le bus d'adresses peut être déclenchée dans la mémoire non volatile
à réécriture.
Avantageusement, le circuit de déclenchement de chaque circuit de reconnaissance d'adresses peut être actionné par un dispositif de déclenchement devant être manipulé par un opérateur. Selon une autre caractéristique de l'invention, chaque circuit de déclenchement d'un circuit de reconnaissance d'adresses présente un capteur Hall, lequel coopère avec un
dispositif de déclenchement sous forme d'un aimant.
Selon une autre caractéristique de l'invention, chaque circuit de déclenchement d'un circuit de reconnaissance
d'adresses présente un élément pouvant être activé optique-
ment, lequel coopère avec une source de rayonnement optique, devant être manipulée par un opérateur, comme dispositif de déclenchement. De préférence, le circuit d'écriture et le circuit de déclenchement de chaque circuit de reconnaissance d'adresses sont associés à un dispositif d'affichage, grâce auquel un
processus d'écriture effectué peut être affiché.
Selon l'invention, il est ainsi prévu que, à chaque circuit de reconnaissance d'adresses d'une unité périphérique, il
est associé une mémoire non volatile, à réécriture électri-
que, dans laquelle l'adresse à associer à l'unité périphéri-
que peut être mémorisée. Pour cela, chaque circuit de reconnaissance d'adresses d'une unité périphérique présente un circuit d'écriture relié à la mémoire non volatile à réécriture, grâce auquel on obtient qu'une adresse se trouvant sur le bus d'adresses (bus d'adresses parallèle) ou envoyée momentanément (bus d'adresses sériel) est mémorisée dans la mémoire non volatile à réécriture. Chaque circuit d'écriture d'une unité périphérique est associé à un circuit de déclenchement grâce auquel le circuit d'écriture est activé et déclenché conformément au processus d'écriture. Après que, au cours du montage, les unités périphériques ont été reliées électriquement, par l'intermédiaire du système de bus, au calculateur de commande, un programme spécial est alors appelé dans le calculateur de commande. Selon un exemple de réalisation préféré de l'invention, cela peut être effectué en ce que le calculateur de commande envoie sur le bus d'adresses, successivement, toutes les adresses prévues, c'est-à-dire mémorisées dans celui-ci. Ensuite, un opérateur doit simplement activer successivement tous les circuits de déclenchement des circuits de reconnaissance d'adresses de chaque unité périphérique. La réalisation selon l'invention du circuit de reconnaissance d'adresses des unités périphériques fait que maintenant l'adresse se trouvant ou envoyée sur le bus d'adresses est inscrite dans20 la mémoire non volatile à réécriture. Dans le cas des technologies actuelles des unités de mémoire non volatiles à réécriture, un tel processus se déroule très rapidement. Après que l'opérateur a activé les circuits de déclenchement d'une première unité périphérique, il procède de la même25 façon pour la deuxième, troisième et les unités périphéri- ques suivantes. Quand l'opérateur a par exemple activé le
premier, deuxième, troisième jusqu'au dernier circuit de déclenchement des unités périphériques, la première, deuxième, troisième jusqu'à la dernière adresse est ainsi30 associée aux unités périphériques respectives, par la partie de programme spéciale du calculateur de commande.
Selon l'invention, il peut être prévu que le calculateur de commande, dans le mode d'association d'adresses indiqué rapidement ci-dessus, envoie au bus d'adresses ou envoie à nouveau par l'intermédiaire du bus d'adresses sériel chaque adresse aussi longtemps qu'un processus de déclenchement et ainsi un processus d'écriture ont été déterminés dans une unité périphérique. Pour cela, il peut être prévu que, par l'intermédiaire du système de bus, un signal de confirmation d'ordre correspondant soit renvoyé au calculateur de comman- de. L'intervalle de temps, à l'intérieur duquel une adresse est conservée, à chaque fois, de façon stable sur le bus d'adresses, dépend de plus de l'intervalle de temps minimal,10 lequel est nécessaire pour un processus d'écriture dans la mémoire non volatile à réécriture. Par le calculateur de commande, on peut déterminer si toutes les adresses ont été associées à toutes les unités périphériques, en ce que celui-ci commande, à la fin du mode d'association d'adres-15 ses, chaque unité périphérique individuelle et, de plus, vérifie si cette unité périphérique peut être également
appelée, c'est-à-dire qu'une adresse correspondante lui a été associée.
Selon une forme de réalisation préférée de l'invention, il
est prévu que les adresses non volatiles à réécriture du circuit de reconnaissance d'adresses des unités périphéri-
ques individuelles soient réalisées comme E2PROM. L'utilisa- tion d'une telle technologie garantit une mémorisation très rapide et sûre des adresses. Dans E2PROM, des routines de25 programme pour des processus à exécuter par le calculateur peuvent être également mémorisées.
Selon l'invention, il est très avantageux que, à chaque circuit de déclenchement, ainsi qu'à chaque circuit d'écri- ture du circuit de reconnaissance d'adresses d'une unité30 périphérique, soit associé un dispositif d'affichage, en particulier sous forme d'une diode électroluminescente. Un processus d'écriture, effectué avec succès par l'opérateur par l'intermédiaire du circuit de déclenchement et du circuit d'écriture, de l'adresse envoyée à ce moment par le calculateur sur le bus d'adresses dans la mémoire non volatile à réécriture peut être ainsi affiché, de sorte que l'opérateur répète alors, sur l'unité périphérique suivante,
le même processus.
Une forme de réalisation avantageuse de l'invention est obtenue de plus lorsque le circuit de déclenchement du
circuit de reconnaissance d'adresses de chaque unité péri-
phérique présente un capteur Hall. Le processus de déclen-
chement que doit réaliser l'opérateur consiste alors à amener, sur chaque unité périphérique, un dispositif de déclenchement sous forme par exemple d'un aimant permanent, à proximité de ce capteur Hall, grâce à quoi celui-ci transmet le signal de déclenchement par l'intermédiaire d'une électronique connue en soi du circuit d'écriture. La sensibilité du capteur Hall ainsi que l'intensité du champ de l'aimant, à utiliser par l'opérateur, du dispositif de
déclenchement sont accordées de plus à l'intensité du champ régnant normalement pendant le fonctionnement du calculateur de commande ainsi que du système de bus, plus un intervalle20 de sécurité.
L'invention se révèle également avantageuse pour une autre réalisation du circuit de déclenchement selon l'invention, outre le dispositif de déclenchement. Il peut être ainsi prévu, par exemple, que chaque dispositif de déclenchement25 du circuit de reconnaissance d'adresses de chaque unité périphérique présente, par exemple, un phototransistor ou un élément pouvant être activé d'une autre façon par un rayon- nement électromagnétique, lequel peut être activé par l'intermédiaire d'une source de lumière commandée par30 l'opérateur, comme dispositif de déclenchement. En utilisant une zone spectrale spéciale, la sécurité d'utilisation du
dispositif selon l'invention peut être encore augmentée.
Dans une forme de réalisation simplifiée de l'invention, il peut être également prévu que le circuit de déclenchement des circuits de reconnaissance d'adresses de chaque unité périphérique présente simplement une touche qui peut être actionnée par l'opérateur comme dispositif de déclenchement. Dans le mode d'association d'adresses du calculateur de commande, l'opérateur doit alors simplement actionner les touches de chaque unité périphérique. Dans ce cas, il doit
être naturellement garanti qu'un actionnement de ces tou-
ches, en fonctionnement normal, ne déclenche aucun processus d'écriture d'une adresse dans les mémoires non volatiles à réécriture respectives. Cela peut être garanti, de façon simple, en ce que, dans le mode d'association d'adresses, le calculateur de commande fournit, par l'intermédiaire d'une liaison spéciale du système de bus, à tous les dispositifs d'écriture des circuits de reconnaissance d'adresses des
unités périphériques, un signal et celui-ci déclenche, par l'intermédiaire d'un opérateur logique ET, un processus d'écriture correspondant uniquement lorsque le signal du20 processus de déclenchement est délivré.
Un avantage particulier de l'invention consiste en ce que,
lors de l'association d'adresses, l'opérateur ne doit pratiquer aucune manipulation individuelle sur les unités périphériques individuelles. L'opérateur doit uniquement25 effectuer le même processus pour toutes les unités périphé- riques.
Un autre avantage particulier de l'invention est obtenu
lorsque toutes les unités périphériques sont commutées sur un système de bus réalisé par un câble et, ainsi, sont30 rangées en étant étroitement disposées les unes à côté des autres. L'opérateur doit alors simplement guider le disposi-
tif de déclenchement réalisé par exemple comme aimant permanent par l'intermédiaire de tous les capteurs Hall des circuits de déclenchement, en conséquence de quoi le processus d'association d'adresses est déjà achevé. Quand, avantageusement, chaque circuit de reconnaissance d'adresses
des unités périphériques présente une diode électrolumi-
nescente comme dispositif d'affichage, l'opérateur peut très facilement commander le rythme auquel il effectue ce proces-
sus de balayage.
Un exemple de réalisation de l'invention est expliqué ci-après en référence à la figure unique du dessin. Cette figure montre schématiquement comment le calculateur de commande est commuté par l'intermédiaire d'un système de bus sur une unité périphérique, ainsi que sa construction de base.
L'exemple de réalisation décrit de plus l'idée de l'inven-
tion en liaison avec un bus d'adresses parallèle. Bien entendu, l'invention peut être également mise en oeuvre avec un bus d'adresses réalisé de façon sérielle, des paires de liaisons torsadées pouvant être par exemple utilisées. Le couplage des unités périphériques au bus sériel est alors effectué, de façon connue en soi, par les dispositifs pour20 transformer les signaux de bus sériels en une représentation parallèle. Une adresse est alors envoyée de façon répétée
aussi longtemps qu'une mémorisation en résulte.
Le calculateur de commande 1 est relié, par l'intermédiaire d'un système de bus comportant un bus d'adresses 2, à une25 pluralité d'unités périphériques 3, desquelles, dans cet exemple de réalisation, simplement une unité périphérique 3 est représentée. Chaque unité périphérique 3 présente de plus un circuit de reconnaissance d'adresses 4. De façon connue, dans les circuits de reconnaissance d'adresses 4 des30 unités périphériques 3, il est effectué une comparaison de l'adresse se trouvant sur le bus d'adresses 2 avec celle à
chaque fois stockée dans celui-ci. Dans l'exemple de réali- sation, le bus d'adresses 2 est réalisé comme bus parallèle.
Le circuit de reconnaissance d'adresses 4 présente un opérateur logique 5, lequel vérifie les niveaux individuels des liaisons de signaux du bus d'adresses 2 avec les niveaux correspondants des broches d'une mémoire non volatile à réécriture 6 (E2PROM) en ce qui concerne leur identité. Chaque circuit de reconnaissance d'adresses 4 d'une unité périphérique 3 présente pour cela, dans la mémoire non volatile à réécriture 6, une adresse différente. Si, dans une unité périphérique 3, par exemple dans la première montrée ici, il est reconnu par l'opérateur logique 5 que l'adresse existant dans la mémoire non volatile à réécriture 6 est identique à celle se trouvant sur le bus d'adresses 2,
des fonctions prévues dans les autres parties non représen-
tées peuvent être activées par l'intermédiaire d'une liaison 7.
Dans le circuit de reconnaissance d'adresses 4 de l'inven-
tion, les liaisons sont commutées aussi bien par l'intermé-
diaire de l'opérateur logique 5 qu'également directement aux entrées correspondantes de la mémoire 6 non volatile à réécriture. Un circuit d'écriture 8 est relié à la mémoire non volatile à réécriture 6 de sorte que, lorsqu'un signal est délivré par ce dispositif d'écriture 8, une adresse se
trouvant sur le bus d'adresses 2 est mémorisée, par l'inter-
médiaire des entrées correspondantes, de façon durable dans
la mémoire non volatile à réécriture 6. Le circuit d'écri-
ture 8 est en liaison active, à cet effet, avec un circuit de déclenchement 9, lequel présente un capteur Hall 10 connu
en soi.
Le circuit de déclenchement 9, comportant le capteur Hall 10, du circuit de reconnaissance d'adresses 4 est activé par un dispositif de déclenchement 11. Dans cet exemple de réalisation, le dispositif de déclenchement 11 est réalisé
comme aimant permanent et indiqué de façon correspondante.
Aussitôt qu'une intensité de champ minimale déterminée a été détectée par le capteur Hall 10, un signal est délivré par des circuits d'attaque correspondants non représentés du circuit de déclenchement 9 au circuit d'écriture 8, grâce à quoi le processus d'écriture est mis en oeuvre. L'adresse se trouvant à ce moment sur le bus d'adresses 2 est ainsi inscrite dans la mémoire non volatile à réécriture 6. Une activation couronnée de succès du circuit de déclenchement 9 et, ainsi, un processus de mémorisation, déclenché par le circuit d'écriture 8, de l'adresse existant à ce moment dans la mémoire non volatile à réécriture 6 peut être représentés optiquement par un dispositif d'affichage 12, en particulier
réalisé sous forme de diode électroluminescente.
On a déjà indiqué en détail dans la description précédant
cet exemple de réalisation les possibilités concernant le déroulement du procédé selon lequel le calculateur de
commande 1, dans un mode d'association d'adresses parti-
culier, associe les adresses individuelles aux circuits de
reconnaissance d'adresses respectifs 4 des unités périphéri-
ques 3. Sur ce point, on ne répétera donc que rapidement le
principe de base.
On part du fait que l'unité constructive montrée ici,
constituée du calculateur de commande 1, du système de bus 2, ainsi que des unités périphériques 3, vient d'être montée et qu'aucune adresse n'est encore mémorisée dans les mémoi-
res individuelles non volatiles à réécriture 6. Le calcula- teur de commande 1 envoie alors, par l'intermédiaire du bus d'adresse 2, une première adresse, simultanément, à toutes les unités périphériques 3. Ensuite, le capteur Hall 10 de la première unité périphérique 3 est activé par l'opérateur30 par l'intermédiaire du dispositif de déclenchement 11 (aimant). La mémorisation durable de l'adresse existant actuellement dans la mémoire non volatile à réécriture 6 est effectuée par l'intermédiaire du circuit d'écriture 8. Le circuit d'affichage 12 de cette unité périphérique 3 affiche l que le processus de mémorisation, c'est-à-dire le processus d'association d'adresses pour cette unité périphérique 3, est terminé. L'opérateur procède de façon analogue avec le dispositif de déclenchement 11 pour les unités périphériques restantes non représentées. Le processus est répété jusqu'à
ce que toutes les unités périphériques 3, par l'intermé-
diaire du calculateur de commande 1, soient affectées d'une adresse, ce qui peut être affiché par l'allumage de toutes
les diodes électroluminescentes.
Claims (5)
1. Calculateur de commande, qui est relié, par l'intermé-
diaire d'un bus d'adresses, à plusieurs unités périphéri-
ques, chaque unité périphérique présentant un circuit de reconnaissance d'adresses, en particulier dans une machine d'impression, caractérisé en ce que chaque circuit de reconnaissance d'adresses (4) présente une mémoire non volatile (6) à réécriture, et en ce que, à chaque mémoire non volatile (6) à réécriture, il est associé un circuit d'écriture (8), ainsi qu'un circuit de déclenchement (9) pouvant être activé par un opérateur, au moyen duquel une mémorisation d'une adresse se trouvant sur le bus d'adresses (2) peut être
déclenchée dans la mémoire non volatile (6) à réécriture.
2. Calculateur de commande selon la revendication 1, caractérisé en ce que le circuit de déclenchement (9) de chaque circuit de reconnaissance d'adresses (4) peut être actionné par un dispositif de déclenchement (11) devant être
manipulé par un opérateur.
3. Calculateur de commande selon la revendication 1 ou la revendication 2, caractérisé en ce que chaque circuit de déclenchement (9)
d'un circuit de reconnaissance d'adresses (4) présente un capteur Hall (10), lequel coopère avec un dispositif de déclenchement (11) sous forme d'un aimant.
4. Calculateur de commande selon la revendication 1 ou la revendication 2, caractérisé en ce que chaque circuit de déclenchement (9) d'un circuit de reconnaissance d'adresses (4) présente un élément pouvant être activé optiquement, lequel coopère avec
une source de rayonnement optique, devant être manipulée par un opérateur, comme dispositif de déclenchement.
5. Calculateur de commande selon une des revendications
précédentes, caractérisé en ce que le circuit d'écriture (8) et le
circuit de déclenchement (9) de chaque circuit de reconnais-
sance d'adresses (4) sont associés à un dispositif d'affi- chage (12), grâce auquel un processus d'écriture effectué
peut être affiché.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4342052A DE4342052C2 (de) | 1993-12-09 | 1993-12-09 | Steuerrechner, der über einen Adressbus mit mehreren peripheren Einheiten verbunden ist |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2713798A1 true FR2713798A1 (fr) | 1995-06-16 |
| FR2713798B1 FR2713798B1 (fr) | 1998-12-04 |
Family
ID=6504609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9414351A Expired - Fee Related FR2713798B1 (fr) | 1993-12-09 | 1994-11-30 | Calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques. |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2647630B2 (fr) |
| DE (1) | DE4342052C2 (fr) |
| FR (1) | FR2713798B1 (fr) |
| GB (1) | GB2284691B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2760162A1 (fr) * | 1997-02-25 | 1998-08-28 | Philips Electronics Nv | Equipement de telecommunication muni d'un dispositif de reconnaissance magnetique de peripheriques |
| DE19726826A1 (de) * | 1997-06-24 | 1999-01-07 | Siemens Ag | Modulares Gerät |
| DE19923047A1 (de) | 1999-05-20 | 2000-11-23 | Rieter Ingolstadt Spinnerei | Verfahren und Vorrichtung zur Steuerung einer Komponente einer eine Vielzahl gleichartiger Arbeitstellen nebeneinander aufweisenden Textilmaschine |
| DE10038772A1 (de) * | 2000-08-09 | 2002-02-21 | Heidelberger Druckmasch Ag | Verfahren und Vorrichtung zum Abarbeiten von Verfahrensschritten |
| DE10060216A1 (de) | 2000-12-04 | 2002-06-13 | Heidelberger Druckmasch Ag | Vorrichtung zur Definition von Teilnehmern eines Steuerungssystems einer Druckmaschine |
| DE10103039B4 (de) | 2001-01-24 | 2015-07-02 | Heidelberger Druckmaschinen Ag | Verfahren zur Einstellung drucktechnischer und anderer jobabhängiger Parameter einer Druckmaschine |
| DE10204172A1 (de) | 2002-02-01 | 2003-08-07 | Heidenhain Gmbh Dr Johannes | Verfahren zur Überprüfung einer Schnittstelle |
| DE10330579C5 (de) * | 2002-07-19 | 2016-12-22 | Heidelberger Druckmaschinen Ag | Vorrichtung zum Regeln der Weite des Farbspaltes bei einer Druckmaschine |
| DE102005047777B4 (de) * | 2005-10-05 | 2016-07-07 | Leuze Lumiflex Gmbh + Co. Kg | Gerät und Verfahren zur Einstellung der Betriebsart eines Geräts |
| DE102007004779A1 (de) * | 2007-01-31 | 2008-08-07 | Oerlikon Textile Gmbh & Co. Kg | Kreuzspulen herstellende Textilmaschine sowie Komponente |
| DE102008004125B4 (de) | 2008-01-11 | 2009-12-17 | Manroland Ag | Bussystem zur Verbindung und Adressierung steuerungsseitiger Baugruppen |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986006890A1 (fr) * | 1985-05-09 | 1986-11-20 | British Telecommunications Public Limited Company | Systeme de commande |
| GB2203578A (en) * | 1987-04-10 | 1988-10-19 | Nittan Co Ltd | Information monitoring control system |
| DE3839248A1 (de) * | 1988-11-21 | 1990-05-23 | Roland Man Druckmasch | Dezentraler steuerrechner, insbesondere innerhalb einer rotationsdruckmaschine, der ueber einen bus mit mehreren peripheren einheiten verbunden ist |
| DE4216242A1 (de) * | 1992-05-16 | 1993-11-18 | Leuze Electronic Gmbh & Co | Identifizierung von Sensoren / Aktuatoren in Bussystemen |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT355354B (de) * | 1978-08-29 | 1980-02-25 | Schrack Elektrizitaets Ag E | Schaltungsanordnung mit einer zentraleinheit, an die mehrere peripheriegeraete angeschlossen sind |
| DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
| US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
| JPH02170254A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 周辺制御装置 |
| JP2800333B2 (ja) * | 1989-12-25 | 1998-09-21 | 日本電気株式会社 | モジュール制御装置 |
| JPH03269753A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 端末機のシステムアドレス付与方式 |
-
1993
- 1993-12-09 DE DE4342052A patent/DE4342052C2/de not_active Revoked
-
1994
- 1994-11-30 FR FR9414351A patent/FR2713798B1/fr not_active Expired - Fee Related
- 1994-12-09 GB GB9424916A patent/GB2284691B/en not_active Expired - Fee Related
- 1994-12-09 JP JP6306479A patent/JP2647630B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986006890A1 (fr) * | 1985-05-09 | 1986-11-20 | British Telecommunications Public Limited Company | Systeme de commande |
| GB2203578A (en) * | 1987-04-10 | 1988-10-19 | Nittan Co Ltd | Information monitoring control system |
| DE3839248A1 (de) * | 1988-11-21 | 1990-05-23 | Roland Man Druckmasch | Dezentraler steuerrechner, insbesondere innerhalb einer rotationsdruckmaschine, der ueber einen bus mit mehreren peripheren einheiten verbunden ist |
| DE4216242A1 (de) * | 1992-05-16 | 1993-11-18 | Leuze Electronic Gmbh & Co | Identifizierung von Sensoren / Aktuatoren in Bussystemen |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2284691A (en) | 1995-06-14 |
| JP2647630B2 (ja) | 1997-08-27 |
| GB2284691B (en) | 1998-06-10 |
| JPH07200455A (ja) | 1995-08-04 |
| DE4342052A1 (de) | 1995-06-14 |
| GB9424916D0 (en) | 1995-02-08 |
| FR2713798B1 (fr) | 1998-12-04 |
| DE4342052C2 (de) | 1996-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2713798A1 (fr) | Calculateur de commande, qui est relié, par l'intermédiaire d'un bus d'adresses, à plusieurs unités périphériques. | |
| FR2511521A1 (fr) | Procede et appareil de commande a micro-ordinateur pour presses | |
| FR2633764A1 (fr) | Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris | |
| FR2674839A1 (fr) | Procede pour la commande sans fil de dispositifs de levage par emission infrarouge, et dispositif pour sa mise en óoeuvre. | |
| FR2511423A1 (fr) | Dispositif d'actionnement automatique de porte | |
| FR2658463A1 (fr) | Montage pour un systeme de freinage a commande d'antiblocage. | |
| EP0041436B1 (fr) | Lecteur de microfiches à recherche automatique utilisant un microordinateur | |
| FR2633756A1 (fr) | Carte a circuit integre | |
| FR2712552A1 (fr) | Dispositif de commande de direction assistée actionnée électriquement. | |
| EP0188960B1 (fr) | Codeur optique de repérage de position | |
| EP2303636B1 (fr) | Ensemble de commutation pour haut de colonne de direction de véhicule automobile, ensemble et procédé de commande correspondants | |
| EP2547554B1 (fr) | Dispositif de commutation pour haut de colonne de direction de véhicule automobile | |
| CA1103354A (fr) | Dispositif matriciel a cablage modifiable, pour le transcodage et/ou la programmation d'informations complexes ou sequentielles | |
| FR2846479A1 (fr) | Circuit permettant de detecter l'etat d'au moins un interrupteur electrique | |
| WO2010109097A1 (fr) | Procédé et ensemble de commande pour haut de colonne de direction de véhicule automobile | |
| EP0833282B1 (fr) | Lecteur électronique de cartes pour la commande d'une serrure | |
| FR2604291A1 (fr) | Dispositif de commutation pour circuits electriques de vehicule automobile | |
| EP0961207B1 (fr) | Dispositif de communication entre un réseau neuronal et un système utilisateur par l'intermédiaire d'un bus | |
| EP0632373B1 (fr) | Système de téléchargement de données de programme pour calculateur de gestion de processus | |
| FR2596874A1 (fr) | Montage pour la determination de la presence d'objets, en particulier d'instruments de traitement dentaires, dans des logements ou de l'enlevement de ces objets de ces logements | |
| EP0857949A1 (fr) | Système de diagnostic du fonctionnement d'un capteur d'angle | |
| FR2540527A1 (fr) | Tricoteuse a commande electromagnetiquea | |
| EP0297953B1 (fr) | Dispositif électronique de commande d'un organe actionné par un moteur électrique | |
| FR2804049A1 (fr) | Machine d'usinage perfectionnee | |
| EP0206900B1 (fr) | Dispositif de lecture de code optique, notamment du type entièrement intégré |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |