FR2673779A1 - Procede de filtrage numerique, filtre et convertisseur analogique-numerique pour la mise en óoeuvre de ce procede. - Google Patents
Procede de filtrage numerique, filtre et convertisseur analogique-numerique pour la mise en óoeuvre de ce procede. Download PDFInfo
- Publication number
- FR2673779A1 FR2673779A1 FR9200202A FR9200202A FR2673779A1 FR 2673779 A1 FR2673779 A1 FR 2673779A1 FR 9200202 A FR9200202 A FR 9200202A FR 9200202 A FR9200202 A FR 9200202A FR 2673779 A1 FR2673779 A1 FR 2673779A1
- Authority
- FR
- France
- Prior art keywords
- filter
- digital
- output
- decimation
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 21
- 238000005070 sampling Methods 0.000 claims abstract description 56
- 230000004044 response Effects 0.000 claims abstract description 31
- 238000012545 processing Methods 0.000 claims description 43
- 230000006870 function Effects 0.000 claims description 34
- 238000012546 transfer Methods 0.000 claims description 18
- 150000001768 cations Chemical class 0.000 claims 11
- 230000009182 swimming Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000007704 transition Effects 0.000 description 6
- 238000007792 addition Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000037213 diet Effects 0.000 description 1
- 235000005911 diet Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'invention concerne notamment un filtre numérique destiné à filtrer le signal de sortie d'un convertisseur analogique-numérique delta-sigma. Le filtre numérique comprend un premier filtre à décimation fixe 12, suivi d'une partie de filtre à décimation variable 14, et d'une partie de filtre de sortie passe bas 16 ayant un taux de décimation fixe. La partie de filtre à décimation variable 14 comprend un filtre à réponse impulsionnelle unique 24 dans lequel les données sont traitées à différents taux d'échantillonnage. Un contrôleur récursif 26 reçoit un signal externe de configuration externe pour déterminer le nombre de passages à travers le filtre 24 nécessaires pour obtenir le taux de décimation souhaité. Application à des convertisseurs analogique-numérique à sur-échantillonnage et à taux de décimation variable.
Description
PROCEDE DE FILTRAGE NUMERIQUE, FILTRE ET CONVERTISSEUR
ANALOGIQUE-NUMERIQUE POUR LA MISE EN OEUVRE
DE CE PROCEDE
L'invention a pour objet les convertisseurs analogique- numérique et, plus particulièrement, le filtre numérique d'un convertisseur analogiquenumérique, et l'utilisation qui y est
faite de la décimation variable.
Les convertisseurs analogiques-numériques (CAN) à sur-
échantillonnage sont généralement constitués de deux parties, un modulateur analogique et un filtre numérique La première partie, le modulateur analogique, reçoit un signal analogique et fournit un flux d'information série à un débit binaire bien supérieur à la fréquence d'échantillonnage de Nyquist Le bruit de quantification du modulateur analogique est mis en forme de façon à minimiser le bruit dans la bande passante intéressante, au prix d'un bruit plus important à l'extérieur de cette bande Ceci est l'opposé d'une répartition uniforme
du bruit entre une fréquence nulle et les fréquences d'échan-
tillonnage du modulateur La partie de filtre numérique du CAN est capable de filtrer et de décimer le signal de sortie du modulateur, pour passer à une fréquence plus basse et à une
représentation numérique de l'entrée analogique à une résolu-
tion plus élevée.
Comme le bruit de quantification du modulateur est mis
en forme, le filtre numérique doit filtrer ce bruit de quanti-
fication hors bande et réduire les fréquences de sortie des mots numériques à deux fois la fréquence de Nyquist réelle La décimation est une technique bien connue utilisée dans la
plupart des CAN à sur-échantillonnage.
Dans certaines applications utilisant la décimation, la fréquence d'échantillonnage en sortie doit être choisie parmi une pluralité de fréquences d'échantillonnage Pour pouvoir fournir ces différentes fréquences d'échantillonnage, un CAN doit pouvoir choisir parmi une pluralité de taux de décimation
pour fournir la fréquence d'échantillonnage de sortie choisie.
Ceci peut être fait soit en fournissant une pluralité de
convertisseurs analogiques-numériques avec des taux de décima-
tion fixés et distincts, soit en effectuant un contrôle du
filtre numérique pour obtenir une architecture à taux de déci-
mation variable.
Les filtres numériques conventionnels des CAN utilisent une forme de processeur de signal numérique utilisant des étapes multiples de filtrage numérique Ces étapes de filtrage numérique utilisent typiquement une topologie de filtres à
réponse impulsionnelle finie qui nécessite au moins un multi-
plicateur et un accumulateur et des coefficients de filtrage
stockés qui définissent la fonction de transfert du filtre.
Les informations sont traitées par le multiplicateur et l'ac-
cumulateur en utilisant les coefficients de filtrage stockés.
Chaque jeu de coefficients de filtre est conçu pour fournir un taux de décimation spécifique et une fonction de transfert de filtre Pour fournir un taux de décimation variable, il est nécessaire de traiter l'information par des étapes de filtrage multiples, avec un nombre d'étapes de filtre variables A l'aide des processeurs à filtre numérique conventionnels ayant une puissance de traitement illimité, on peut réaliser des topologies de sélection de filtre ainsi que la détermination de leur ordre Toutefois, un CAN qui est incorporé dans un
circuit intégré ne dispose que d'une surface de silicone limi-
tée et donc, il n'est pas possible d'incorporer toute la puis-
sance d'un processeur de signal numérique.
Typiquement, les CAN à sur-échantillonnage ont utilisé une architecture à décimation fixe pour réaliser la fonction
de transfert de filtre voulue.
La présente invention décrite ci-dessous comprend un
convertisseur analogique-numérique avec une partie à modula-
teur analogique et une partie à filtre numérique Le modulateur analogique est capable de convertir un signal analogique en un
mot numérique de m-bit Le mot numérique de m-bit sert d'en-
trée pour une première partie de filtre numérique ayant un taux de décimation fixe et capable de décimer le mot numérique à m-bit d'une première fréquence d'échantillonnage à une se- conde fréquence d'échantillonnage plus faible La sortie de la première partie numérique sert d'entrée à une seconde partie de filtre numérique qui a un taux de décimation variable Le taux de décimation est choisi en fonction de la réception d'un signal de contrôle de configuration, la deuxième partie du filtre numérique étant alors capable de recevoir les signaux numériques de sortie de la première partie de filtre numérique à la seconde fréquence d'échantillonnage et de les décimer à une troisième fréquence d'échantillonnage qui est plus faible que la seconde fréquence d'échantillonnage, correspondant au
taux de décimation variable.
Dans un autre mode de réalisation de la présente inven-
tion, la deuxième partie de filtre numérique est constituée
d'une pluralité de parties de filtres à décimation fixe Cha-
cune des parties de filtres a un taux de décimation fixe et distinct On dispose d'un contrôleur de configuration pour choisir celui de la pluralité de filtres à décimation fixe qui reçoit la sortie de la partie de filtre numérique fixe et qui
fournit la sortie du filtre numérique.
Dans un autre aspect encore de la présente invention, la
deuxième partie de filtre numérique est constituée d'une plu-
ralité de parties de filtre à décimation fixe, chacune ayant un taux de décimation fixe et une entrée et une sortie On dispose d'un contrôleur de configuration pour choisir une des parties de filtre à décimation fixe pour un montage en cascade dans un ordre prédéterminé, l'entrée de la partie de filtre à décimation fixe choisie étant connectée à la sortie de la partie de filtre à décimation fixe précédente dans le montage en cascade La dernière partie de filtre à décimation fixe de la cascade fournie la sortie du filtre numérique Le taux de décimation de chacune des sections de filtre à décimation fixe et les fonctions de transfert associées sont essentiellement
les mêmes.
Selon encore un aspect de la présente invention, la deuxième partie de filtre numérique est constituée d'une seule partie de filtre à décimation fixe ayant une entrée et une sortie et un taux de décimation fixe La partie de filtre à décimation fixe est capable de traiter des données à différen- tes fréquences d'échantillonnage On dispose d'une horloge pour générer les différentes fréquences d'échantillonnage en entrée de la partie de filtre à décimation fixe Un contrôleur contrôle la section de filtre à décimation fixe pour y traiter
les données en une pluralité de passages, chaque passage s'ef-
fectuant à une fréquence d'échantillonnage différente La sortie de la partie de filtre à décimation fixe après chaque passage est stockée dans un registre de sortie, les données du registre de sortie du passage précédent comprenant les données
d'entrée pour le passage suivant Le registre de sortie four-
nit les données de sortie du filtre numérique de la partie de
filtre numérique après le dernier passage.
Les caractéristiques opérationnelles et les avantages de l'invention seront mieux appréciées de l'homme de l'art, en
considération de la description détaillée qui suit, en réfé-
rence au dessin annexé, dans lequel: la figure 1 est un schéma à blocs du CAN de la présente invention utilisant un filtre numérique à décimation variable; la figure 2 illustre un mode de réalisation du filtre
numérique de la présente invention utili-
sant une pluralité de filtres numériques
discrets qui sont, individuellement, choi-
sissables; la figure 3 illustre un autre mode de réalisation de la présente invention utilisant une pluralité de filtres à réponse impulsionnelle finie
montés en cascade et dont l'ordre est choi-
sissable; la figure 4 illustre un autre mode de réalisation de la présente invention utilisant un seul filtre à réponse impulsionnelle finie qui est la figure 5 a la figure 5 b la figure 6 la figure 7 la figure 8 les fig 9 a
contrôlé en boucle pour fournir la décima-
tion à taux variable;
est un schéma à blocs détaillé de la pré-
sente invention; montre une vue diagrammatique des registres de données;
montre un diagramme séquentiel du fonction-
nement du filtre numérique de la présente invention; illustre un diagramme séquentiel du mode de réalisation préféré du filtre numérique;
illustre un diagramme séquentiel plus dé-
taillée correspondant au diagramme séquen-
tiel de la figure 7; et à 9 d illustrent des réponses en fréquence
des différents étages de filtre.
En référence, maintenant, à la figure 1, on trouve un schéma à blocs du CAN de la présente invention Les données
analogiques sont reçues sur l'entrée d'un modulateur delta-
signa 10 qui est capable de convertir le signal d'entrée ana-
logique en un flux numérique de bits qui a une densité de "ls" proportionnelle à la tension analogique d'entrée Dans le mode de réalisation préféré, la fréquence d'échantillonnage du flux de bits est de 256 k Hz La sortie du modulateur delta-sigma 10 sert d'entrée à un filtre à réponse impulsionnelle finie 12 qui a un taux de décimation fixe de 8, et il en résulte une décimation de la fréquence d'échantillonnage à 32 k Hz Donc, la fréquence d'échantillonnage du modulateur f Sm de 256 k Hz est réduite à la sortie du premier étage de filtre 12 à une fréquence d'échantillonnage fsl de 32 k Hz Le filtre 12 est configuré sans utiliser de multiplieur, du fait que le flux
d'entrée est un flux mono-bit, et n'a que deux étages logi-
ques Le filtre est associé à 29 coefficients de filtre à
réponse impulsionnelle finie, la somme de tous les coeffi-
cients valant 4096 Donc, la sortie du filtre 12 est une sor-
tie à 12 bits.
La sortie du premier étage de filtre 12 sert d'entrée à une section d'une partie variable 14 qui a un taux de
décimation variable La partie de filtre à décimation varia-
ble 14 reçoit le signal des données d'entrée à 12 bits et fournit sur sa sortie un signal à 24 bits ayant une fréquence d'échantillonnage que l'on peut choisir en fonction du taux de décimation variable Le taux de décimation de la partie de
filtre 14 peut être choisi par un signal d'entrée de configu-
ration qui sert d'entrée à un circuit de contrôle de configu-
ration 15 Dans le mode de réalisation préféré, on peut choi-
sir huit taux de décimation par trois broches d'entrée prévues pour recevoir un mot de 3 bits Ce mot de 3 bits est décodé par le circuit de contrôle de la configuration 15 pour choisir le taux de décimation variable fourni par la partie de filtre
à décimation variable 14.
La sortie de la partie de filtre à décimation varia-
ble 14 sert d'entrée à un étage de filtre de sortie 16 L'é-
tage de filtre de sortie 16 a un taux de décimation fixe de 2,
et fonctionne comme un filtre passe-bas Dans le mode de réa-
lisation préféré, il y a effectivement trois parties de filtre,
la première partie de filtre 12, qui a une fonction de trans-
fert FIR 1, la partie de filtre variable 14 ayant une fonction de transfert FIR 2 et la partie de filtre de sortie 16 ayant
une fonction de transfert FIR 3 En utilisant cette architec-
ture, on peut utiliser des composants matériels distincts pour
la première partie de filtre 12, de façon à fournir la fonc-
tion de transfert FIR 1 séparément du reste du filtre numéri-
que De cette façon, on peut utiliser des circuits séparés pour réaliser la fonction de transfert FIR 1, qui doit décimer une fréquence d'échantillonnage f Sm de 256 k Hz en une fréquence de sortie f 01 de 32 k Hz En utilisant des circuits séparés pour cette étape, il est possible d'utiliser des composants à
plus haute fréquence pour décimer initialement le signal d'en-
trée numérique, et d'avoir ensuite des contraintes de circuits
moins élevées sur les étages de filtres suivants.
Du fait que la plupart des filtres numériques partagent
des composants fonctionnels communs tels que des multiplica-
teurs et des accumulateurs, les contraintes de largeur de
bande pour les parties du filtre ayant les fréquences d'échan-
tillonnage les plus basses seraient imposées par la plus haute des fréquence d'échantillonnage traitée par les composants communs Donc, selon l'architecture de la présente invention, on utilise des circuits séparés pour la décimation initiale, permettant d'abaisser des contraintes matérielles sur les étages de filtres suivantes De plus, une section d'une partie
de filtre séparé est utilisée pour l'étage de filtre de sor-
tie 16, qui a un jeu de coefficients distincts, comme décrit ci-dessous Les contraintes pour l'opération de filtrage de sortie passe-bas sont significativement différentes des contraintes pour les fonctions de transfert des parties de
filtre d'entrée et intermédiaires Une partie de filtre dis-
tinct est donc utilisée En utilisant cette architecture, les contraintes associées à la partie de filtre de décimation 14 peuvent être séparées des contraintes résultant de l'étape de filtrage de sortie passe-bas 16 et des contraintes de taux
d'échantillonnage plus élevées de la partie de filtre d'en-
trée 10.
En référence maintenant à la figure 2, est illustré un
mode de réalisation de la présente invention montrant la par-
tie de filtre à décimation variable 14 La partie de filtre à
décimation variable 14 est constituée d'une pluralité de par-
ties de filtre distinctes 18 a, 18 b, 18 c, 18 d, etc Chacune des parties de filtre 18 a à 18 d, etc, a un taux de décimation distinct, et peut être choisi par un commutateur 19 à quatre entrées et à une sortie unique vers l'entrée de l'étage de sortie 16 La partie de filtre 18 a effectue une décimation
avec un taux de 2 La partie de filtre 18 b effectue une déci-
mation avec un taux de 4 La partie de filtre 18 c effectue une décimation avec un taux de 8 La partie de filtre 18 d effectue une décimation avec un taux de 16, etc Ainsi, si l'on désire un taux de décimation de 2, le contrôle de configuration 15 (non représenté sur la figure 2) choisira les coefficients qui fourniront le taux de décimation de 2 dans la section de la partie de filtre 18 a Les composants matériels destinés à
fournir la fonction de transfert du filtre et le taux de déci-
mation vont être essentiellement les mêmes, à l'exception de la taille du multiplicateur et de l'accumulateur Toutefois, un jeu séparé de coefficients de filtre doit être fourni pour
cette fonction de filtrage particulière, chacune des diffé-
rentes fonctions de transfert de filtre nécessitant des par-
ties de filtre d'une longueur d'autant plus important que le
taux de décimation augmente.
En référence maintenant à la figure 3, est illustré un autre mode de réalisation de la présente invention dans lequel est disposée une pluralité de parties de filtre 20 a à 20 z Les
parties de filtre 20 a à 20 z sont disposées dans une configura-
tion susceptible d'être montée en cascade Une pluralité de
commutateurs 22 a à 22 z est disposée en association avec cha-
cune des parties de filtre 20 a à 20 z respectivement, pour commuter la sortie de ces parties de filtre, soit à l'entrée de l'étage suivant, ou à l'entrée du troisième étage 16 Les commutateurs 22 a à 22 z sont contrôlés par le contrôleur de configuration 15 Par exemple, la sortie de la section de filtre 20 a peut être reliée à l'entrée de l'étage du troisième étage de filtre 16 lorsque le commutateur 22 a est dans sa position supérieure (tel que représenté sur la figure 3), ou
la sortie de la section de filtre 20 a peut être reliée à l'en-
trée de la partie de filtre 20 b lorsque le commutateur est
dans sa position basse A tout moment, un seul des commuta-
teurs est dans la position haute, et tous les autres commuta-
teurs sont dans la position basse.
En fonctionnement, chacune des sections des parties de filtre 20 a à 20 z fournit un taux de décimation de 2 Donc, si l'on utilise uniquement la partie de filtre 20 a pour obtenir un taux de décimation total de 2, le commutateur 22 a est dans la position supérieure, et la sortie de la partie de filtre
a sert d'entrée à la partie de filtre 16 Le taux de décima-
tion totale est fourni uniquement par la partie de filtre 20 a.
Toutefois, si l'on a besoin d'un taux de décimation de 4, les parties de filtre 20 a et 20 b sont montées en cascade, seul le commutateur 22 b étant dans la position supérieure De plus, si on désire un taux de décimation de 8, on utilise les parties de filtre 20 a, 20 b et 20 c, seul le commutateur 22 c étant dans
la position supérieure.
Du point de vue de la conception, la partie de filtre a nécessite des spécifications les plus strictes du point de vue du circuit, pour obtenir une performance acceptable Par exemple, si l'on utilise que la partie de filtre 20 a et que le taux de décimation de la partie de filtre est fixée à 2, la fréquence d'échantillonnage d'entrée fs est égale à 32 k Hz, et la fréquence de sortie f O 2 a est de 16 k Hz, une largeur de bande de 2 k Hz étant nécessaire pour un rapport fs/fb de seize Si on utilise cependant cinq parties de filtre 20 a à e, la fréquence d'échantillonnage d'entrée à l'étage de filtre 20 a est de 32 k Hz et la fréquence de sortie FO 2 a est de 16 k Hz, mais les contraintes de bandes passantes ne sont que
de 0,125 k Hz Ceci fournit un rapport fs/fb de 256.
La partie de filtre à décimation variable 14 de la fi-
gure 3 qui utilise les parties de filtre 20 a à 20 z est essen-
tiellement réalisée avec un multiplicateur commun disposant d'un certain nombre de parties d'accumulateurs de différentes longueurs Les registres de données sont disposés avec un
contrôleur de filtre qui est capable de traiter des coeffi-
cients de filtre distincts pour chacune des parties de fil-
tres 20 a à 20 z, selon les fonctions de transfert de filtre et des coefficients de filtre associés Chacune des parties de
filtre 20 a à 20 z peut avoir une fonction de transfert de fil-
tre différente, et donc, un jeu de coefficients de filtre
distinct Le jeu de commutateurs 22 a à 22 z est donné unique-
ment à titre illustratif, et les commutateurs sont générale-
ment compris dans le contrôleur de filtre et dans son fonc-
tionnement.
Ainsi, dans le cas d'une configuration en cascade compre-
nant plus d'une partie de filtre et ayant un taux de décima-
tion final plus élevé, les contraintes sur chacune des parties de filtre sont réduites, tandis que, si l'on n'utilise qu'une seule partie de filtre pour fournir le filtrage numérique, les
contraintes sur cette partie de filtre seraient les plus hau-
tes du point de vue du circuit Et donc, la topologie de la figure 3 rendrait nécessaire que la partie de filtre du haut de la chaîne, c'est-à-dire la partie de filtre 20 a, soit conçue avec des coefficients qui fonctionnent dans le scénario correspondant au pire cas Les contraintes que ceci représente
sont listées dans la table 1 Cinq combinaisons sont illus-
trées, depuis une partie de filtre jusqu'à cinq parties de
filtre en combinaison, avec la partie de sortie 16, dans la-
quelle le taux d'échantillonnage en entrée de 32 k Hz et le taux de sortie f s/fb est égal à 8. En référence à la figure 4, est illustré un schéma à
blocs du mode de réalisation préféré de la présente invention.
La partie de filtre est généralement constituée d'une seule partie de filtre 24 qui fournit un taux de décimation de 2 La partie de filtre 24 est reliée de façon récursive avec un contrôleur de filtre récursif 26 de sorte qu'il n'y a besoin que d'un seul jeu de coefficients de filtre, et d'un seul multiplicateur et d'un seul accumulateur pour permettre les
opérations récursives multiples Ainsi, la fonction de trans-
fert du filtre pour la section de filtre 24 est conçu de sorte
à fonctionner dans les conditions correspondant au pire cas.
Comme décrit ci-dessus en référence à la figure 3, ces condi-
tions correspondant au pire cas se présentent lorsque le taux de décimation est de 2, comme on l'a illustré lorsque seule la partie de filtre 20 a est utilisée La partie de filtre de
sortie 16 est contrôlée par un contrôleur FIR 3 28.
Dans l'architecture spécifique utilisée selon la pré-
sente invention, la première partie de filtre 10 est un filtre à réponse impulsionnelle finie sans multiplicateur, qui décime le flux de bits en sortie du modulateur delta-sigma 10 depuis
la fréquence d'échantillonnage f Sm jusqu'à une nouvelle fré-
quence d'échantillonnage fs 2 a o fs 2 a égal f Sm 8 Ce filtre sert aussi de filtre anti-repliement pour l'étape suivante de
filtrage et, en conséquence, il doit rejeter tous les multi-
ples de la fréquence d'échantillonnage fs 2 a du second étage.
Comme le processus d'échantillonnage du second étage de filtre conduit au repliement de tous les signaux à des fréquences multiples de fs 2 a jusqu'à la fréquence nulle, tout signal dans les gabarits de fréquence définis par: (N *fs 2 a fpb < N *fs 2 b + fpb)
o fpb est la bande passante, sera déplacé dans la bande pas-
sante Le premier étage de filtrage doit avoir une réjection suffisante du bruit dans ces bandes La réponse en fréquence dans le mode de réalisation préféré réalise une fonction sinus cardinal du quatrième ordre et a une pente monotone dans la
bande passante, mais toute fonction qui a des zéros aux fré-
quences d'échantillonnage et de l'étage suivant conviendra.
Le signal de sortie du modulateur analogique-numérique à un bit 10 est multiplié par les facteurs de pondération venant du premier étage de filtre 12 et est sommé pour réaliser une convolution Du fait que les sorties des modulateurs sont soit des " 1 " ou des "-1 ", on n'a pas besoin d'un multiplicateur réel puisqu'il n'y a que des additions ou des soustractions
des facteurs de pondération.
L'étape finale de filtrage dans l'étage de sortie 16 est une étape fixe de décimation par deux Un filtre de Chebychev passe-bas à réponse impulsionnelle finie décime la sortie
finale du filtre du deuxième étage à une fréquence f S 3/2.
L'étage de sortie 16, atténue donc le bruit de quantification restant dans la bande passante fpb jusqu'à fs 3/2 De plus,
l'étage de sortie 16 compense l'atténuation du premier éta-
ge 12 et du second étage 14 qui se retrouve dans la bande passante La partie de filtre 16 est choisie de sorte à avoir un taux de décimation minimale, 2, du fait que le nombre de prises de sortie requises pour un filtre numérique passe-bas, passe-bande ou passe-haut, est directement fonction du taux du rapport entre la largeur de bande de transition du filtre et
sa fréquence d'échantillonnage Réduire les coefficients im-
plique un taux de décimation faible L'étage de sortie 16 a une réponse qui suit le taux de décimation, de sorte que pour toute autre taux de décimation choisie, le rapport de la bande passante, de la bande de transition ou de la bande à 3 d B par
rapport à la fréquence d'échantillonnage reste constant.
Le filtre de deuxième étage 14, tel que décrit ci-
dessus, est un filtre simple décimant à un taux de 2, qui est utilisé de façon récursive Ceci est un processus itératif pour décimer avec un facteur de 2, 4, 8, 16 en passant simplement le signal à travers la partie de filtre plus d'une fois (fs 2 b' S 2 a/2, fs 2 Jfs 2 b/2, fs 2 d&fs 2 c/2 fs 2 zfs 2 y/2) Du point de vue de sa temporisation et de son contrôle, ceci fournit un filtre relativement simple A l'exception d'une fréquence d'horloge différente, tous ces signaux de contrôle sont identiques De plus, ceci utilise nettement moins de surface de silicone puisqu'un seul filtre nécessite beaucoup moins de surface que de nombreux filtres Toutefois, il est nécessaire de disposer de mémoire pour stocker temporairement les sorties, à chaque fois que le filtre est utilisé Puisque la surface de mémoire est relativement peu chère du point de vue de la quantité de surface de silicone, il ne s'agit là que
d'un inconvénient très mineur pour ce filtre.
La partie de filtre à étage variable 14 doit aussi ser-
vir de filtre anti-repliement pour chaque étage de filtrage
successif, et donc doit avoir une réfection du bruit suffi-
sante dans toute bande repliée dans la bande passante Dans le mode de réalisation préféré, le filtre utilisé réalise une
fonction sinus cardinal du douzième ordre avec treize coeffi-
cients et a une pente monotone dans la bande passante, mais toute fonction qui a des zéros à la moitié de sa fréquence
d'échantillonnage convient Dans le mode de réalisation pré-
féré, on utilise des données à 24 bits Le deuxième étage de filtre ne peut donc être utilisé que jusqu'à huit fois Ceci
conduit à 24 * 13 * 8 = 2496 bits de mémoire, ce qui est réa-
lisable en technologie conventionnelle Dans la configuration actuelle telle que décrite ci-dessus, la partie de filtre du premier étage 12 et la partie de filtre du deuxième étage à décimation variable 14 éliminent tout bruit de quantification
à une fréquence plus élevée que la fréquence d'échantillon-
nage fs 3 de la partie de filtre de l'étage de sortie 16.
En référence maintenant à la figure 5 a, est illustré un schéma à blocs détaillé du CAN de la figure 4 dans le mode de réalisation préféré Il y a deux systèmes, un système 32 à réponse impulsionnelle finie FIR 1 et un système 34 à réponse impulsionnelle finie FIR 2/3 Le système 32 FIR 1 est utilisé pour mettre en oeuvre le premier étage de filtrage 12 et le
système 34 FIR 2/3 est utilisé pour réaliser la partie de fil-
tre à décimation variable 14 et la partie de filtre de sor-
tie 16 Le système 32 FIR 1 est associé à une mémoire morte ROM 36 qui stocke les coefficients FIR 1 Ces coefficients sont utilisés par le système 32 FIR 1 pour réaliser la fonction de
transfert du filtre pour décimer la fréquence d'échantillon-
nage d'entrée de 256 k Hz à une fréquence d'échantillonnage de 32 k Hz Comme décrit ci-dessus, il s'agit d'une partie de filtre sans multiplicateur et qui utilise simplement un unique
accumulateur et qui est d'une réalisation conventionnelle.
Toutefois, le matériel utilisé pour réaliser le système 32 FIR 1 est distinct de celui qui est utilisé pour le reste du filtrage La sortie du système 32 FIR 1 est un mot numérique à
12 bits à une fréquence d'échantillonnage de 32 k Hz Les coef-
ficients FIR 1 sont stockés dans la ROM 36, et sont constitués de 29 coefficients, dont la somme vaut 4096 Le système 34 FIR 2/3 utilise une entrée de données à 24 bits et donc, un circuit de troncation inverse 38 est disposé entre la sortie du système 32 FIR 1 et le système 34 FIR 2/3 pour fournir l'en-
trée à 24 bits.
Le coeur du système FIR 2/3 34 est constitué d'un multi-
plicateur 40 qui reçoit une entrée à 24 bits ainsi qu'un coef-
ficient à 24 bits provenant d'un bus de coefficients 42 Le multiplicateur 40 est capable de multiplier les données et le
coefficient et de sortir le résultat vers un accumulateur 42.
La sortie de l'accumulateur est un mot de 55 bits qui est tronqué en un mot de 24 bits par un circuit de tronquature 44,
dont la sortie sert d'entrée à un registre de données de sor-
tie 46 La sortie du registre de données de sortie 46 sert d'entrée à un multiplexeur 48 La sortie du multiplexeur 48 est configurée de sorte que soit elle fournit les données en sortie si le traitement des données est terminé, soit elle renvoie les données le long du bus 50 vers une entrée d'un multiplexeur 52 dont la sortie sert d'entrée de données au multiplicateur 40 Le multiplexeur 52 est capable de choisir
entre le bus de rétro-action 50 ou la sortie 24 bits du cir-
cuit de tronquation inverse 38 Donc, en fonctionnement, les
données sont initialement envoyées en entrée au multiplica-
teur 40 depuis la sortie du circuit de tronquation inverse 38, ce qui représente la sortie décimée à 32 k Hz du système FIR 1 32 Ensuite, les données sont traitées au plus huit fois, plus une fois pour l'étage de sortie 16 (comme décrit ci-dessous) afin de fournir les données de sortie En fonctionnement, la partie de filtre à décimation variable 14 est réalisée en faisant passer les données à travers le multiplicateur 40 et l'accumulateur 42 utilisant un jeu unique de coefficients pour chaque passage, les coefficients étant stockés dans une ROM 56 Lors du dernier passage à travers le système FIR 2/3 34, on
utilise un jeu de coefficients distincts pour l'étage de sor-
tie 16 et ces coefficients sont stockés dans une ROM 58 Un contrôleur 60 est capable d'adresser les ROM 56 et 58 depuis un bus d'adressage 62 et aussi de contrôler le fonctionnement
des multiplexeurs 48 et 52, du multiplicateur 40, de l'accumu-
lateur 42 et du registre de données de sortie 46 pour traiter les données selon la configuration entrée et la configuration choisie et les coefficients stockés dans les ROM 56 et 58 Le fonctionnement global du filtre numérique est contrôlé par un contrôleur principal 64 qui contrôle le traitement des données par le système FIR 1 32 et le début du fonctionnement par le
contrôleur 60 du système FIR 2/3 pour y traiter les données.
En référence maintenant à la figure 5 b, est illustré une
vue diagrammatique du registre de données de sortie 46 illus-
trant la configuration dans laquelle huit passages à travers
la partie de filtre à décimation variable 14 sont nécessaires.
Du fait qu'il existe treize coefficients dans chacune des
parties de filtre, treize mots de données seront produits.
* Après que le premier mot de données serve d'entrée au multi-
plicateur 40, il est multiplié par le coefficient approprié.
Le résultat est ensuite passé à travers l'accumulateur 42 vers
le registre de données de sortie 56 pour le premier passage.
Après que le premier passage ait été réalisé, les données dans le registre de données de sortie sont passées de nouveau comme données d'entrée au multiplicateur 40 et sont traitées avec le jeu suivant de coefficients de filtre qui, dans le mode de réalisation préféré, est identique au jeu de coefficients pour le premier passage et ensuite les données générées lors du premier passage sont traitées comme données d'entrée dans le
second passage Ceci continue jusqu'à ce que les données ini-
tiales aient été traitées par les huit passages en entier.
Ensuite, les données stockées dans le registre de données de sortie 46 sont traitées à travers le système FIR 2/3 34 avec
les coefficients de la ROM 58 pour réaliser l'étage de sor-
tie 16 La totalité de l'opération est exécutée avec chevau-
chement, chaque partie fonctionnant à une fréquence d'échan-
tillonnage différente.
En référence maintenant à la figure 6, est illustré un
diagramme séquentiel du fonctionnement général du filtre numé-
rique à décimation variable Le système est initialisé dans le bloc 76, les données servant d'entrée au bloc de traitement
FIR 1 78 Les données sont traitées par la fonction de trans-
fert de filtre du traitement FIR 1 utilisant les coefficients de filtre d'un registre de coefficients CR-1 indiqué par le bloc 80 Les données sortent ensuite et une décision est prise au bloc de décision 82 pour déterminer si l'on doit utiliser le dernier traitement de filtre, le traitement de filtre FIR 2 z Si c'est le cas, les données sont traitées dans le bloc 84 par le traitement FIR 2 z, avec les coefficients qui y
sont associés et qui y sont stockés dans un registre de coef-
ficients CR-2 z, représenté par un bloc 86 Si ce n'est pas le cas, le programme passe directement depuis le bloc de décision
82 jusqu'à la sortie du bloc de traitement FIR 2 z Ceci conti-
nue pour chacun des traitements à réponse impulsionnelle fi-
nie 2 a à 2 z depuis le traitement FIR 2 z jusqu'au traitement
FIR 2 a Le traitement FIR 2 b est choisi par un bloc de déci-
sion 88 qui détermine si on doit utiliser le traitement FIR 2 b.
Si c'est le cas, le programme passe par le chemin "Y", à un
bloc 90 pour exécuter le traitement FIR 2 b selon les coeffi-
cients stockés dans le registre de coefficients CR-2, indiqué par le bloc 92 Si ce n'est pas le cas, le programme passe directement par le chemin "N" depuis le bloc de décision 88 jusqu'à la sortie du traitement FIR 2 b 90 Le traitement passe finalement dans un bloc de traitement FIR 2 a 96 qui traite les données selon les coefficients stockés dans le registre de
coefficient CR-2 a, indiqué par le bloc 98, et ensuite le pro-
gramme passe à un bloc de fonction 100 indiquant le traite-
ment FIR 3, qui traite les données selon les coefficients stockés dans le registre de coefficient CR-3, comme indiqué par le bloc 102 Les données sont ensuite chargées dans un
registre de sortie, comme c'est indiqué par le bloc de fonc-
tion 104 et ensuite la sortie de la puce est obtenue Le dia-
gramme séquentiel de la figure 6 illustre le mode de réalisa-
tion de la figure 3. En référence maintenant à la figure 7 est illustré un
diagramme séquentiel décrivant le traitement du mode de réali-
sation préféré illustré aux figures 4 et 5 Le traitement commence à un bloc de départ 106 dans lequel les données sont
traitées par le bloc de traitement FIR 1, selon les coeffi-
cients stockés dans le registre de coefficients 80, analogue à ce qui a été décrit ci-dessus en référence à la figure 6 La sortie du bloc de traitement FIR 1 78 sert d'entrée à un unique
bloc de traitement FIR 2 a-z 108 qui traite les données en fonc-
tion de l'information de configuration en provenance de l'ex-
térieur, en supprimant un ou tous les traitements Le bloc de traitement FIR 2 a-z 108 indique un simple traitement qui est
exécuté récursivement d'une façon intérative avec des coeffi-
cients stockés dans un registre de coefficients CR-2, indiqué par le bloc 109 Après que les données sont traitées par le
bloc de traitement 108, le programme passe au bloc de déci-
sion 110 pour déterminer si il s'agissait du dernier passage.
Si ce n'est pas le cas, le programme passe par le chemin "N" à un bloc fonction 112 pour choisir le traitement ou passage
suivant, et ensuite les données sont entrées à nouveau à l'en-
trée du bloc de traitement 108 pour traiter à nouveau les données en fonction des coefficients stockés dans le registre à coefficients 109 Ceci continue jusqu'à exécution du nombre de passages choisis, ce après quoi le programme passe le long du chemin "Y" depuis le bloc de décision 110 jusqu'au bloc de traitement FIR 3 100, dans lequel les données sont traitées
selon les coefficients stockés dans le registre de coeffi-
cients CR-3 du bloc 102, et sont ensuite chargées dans le
registre de sortie.
En référence maintenant à la figure 8, est illustré un
diagramme séquentiel plus détaillé pour que le diagramme sé-
quentiel de la figure 7 pour le traitement des données pour
jusqu'à huit passages a-h Le programme commence par le pre-
mier chargement des données provenant de la sortie du modula-
teur analogique 10 dans un registre à 29 fois un bit, comme
indiqué par le bloc de fonction 112 Chacun des bits de don-
nées est ensuite transmis depuis le registre 112 à un circuit d'addition 114, qui reçoit sur son autre entrée le coefficient
à 24 bits d'un premier registre de coefficients 116 Le regis-
tre de coefficients 116 est un registre 29 fois 9 bits dans lequel sont stockés 29 mots de 9 bits Chacun de ces bits est envoyé en sortie avec une addition ou une soustraction des coefficients selon que l'entrée est " 1 " ou "-1 " Ceci fournit un mot de 12 bits, qui sort du circuit d'addition 114, et entre dans le circuit accumulateur 118 L'autre entrée de l'accumulateur 118 est reliée à sa sortie, la sortie étant une sortie 24 bits Les données sont accumulées pendant un passage entier et ensuite chargées dans un registre 13 fois à 24 bits indiqué par un bloc 120 Les blocs 112 à 120 représentent le traitement réalisé par la partie de filtre 12 représentant le
traitement FIR 1.
Après que les données ont été chargées dans le registre
de données à la sortie du traitement de filtre FIR 1, les don-
nées sur 24 bits servent ensuite d'entrée à un multiplicateur représenté par un bloc 122, qui a une entrée de fréquence d'horloge variable, cette fréquence d'horloge étant de 32 k Hz, 16 k Hz, 8 k Hz, 4 k Hz, 2 k Hz, 1 k Hz, 500 Hz ou 250 Hz, ceci
dépendant du passage de la partie de filtre à décimation va-
riable 14 qui est exécutée Le multiplicateur 122 est capable de multiplier le mot d'entrée à 24 bits par un coefficient à
24 bits qui est stocké dans un registre de coefficients 124.
Le registre de coefficients 124 est un registre 13 fois 24 bits dans lequel sont stockés 13 coefficients Chacun de ces coefficients est envoyé en sortie pour être multiplié avec
un des treize mots à 24 bits stockés dans le registre 120.
Pour le premier passage, la fréquence d'horloge est fixée à 32 k Hz pour une fréquence d'échantillonnage fs 2 a de 32 k Hz La sortie du multiplicateur 122 sert ensuite comme entrée d'un
accumulateur 126 dont l'autre entrée est reliée à sa sortie.
Les résultats des opérations d'accumulation et de multiplica-
tion sont chargés dans un registre de données associé 128 a-h (représentant une capacité suffisante pour stocker les données de 8 passages a-h) La sortie du registre approprié est ensuite reliée en retour à l'entrée du multiplicateur 122, par l'in-
termédiaire d'un bloc de décisions 129 et d'un bloc d'incré-
ments 131, la fréquence d'horloge étant décalée pour ce trai-
tement Ceci continue jusqu'à ce que tous les passages sélec-
tionnés a à h aient été réalisés Les blocs 122 à 128 indi-
quent l'opération du traitement FIR 2 de la partie de filtre à
décimation variable 14.
Après traitement par le traitement FIR 2, les données sont chargées dans un registre 24 bits fois 101 comme indiqué dans le bloc 130, et leur sortie est multipliée par un bloc de
multiplication 132 avec des coefficients stockés dans un regis-
tre de coefficients 134 Le registre de coefficients 134 est un registre de coefficients 101 fois 24 bits, représentant 101 coefficients pour la fonction de filtre de sortie La
sortie du multiplicateur est reliée à une entrée du bloc accu-
mulateur 136, dont l'autre entrée est reliée à sa propre sor-
tie La sortie de l'accumulateur sert ensuite d'entrée à un bloc 138 représentant une étape dans laquelle le registre de
sortie est chargé Ceci constitue la sortie de la puce.
En référence maintenant aux figures 9 a à 9 d sont illus-
trées différentes réponses en fréquence pour chacune des par-
ties de filtre, ainsi que la réponse en fréquence globale La réponse en fréquence pour la première section de partie de
filtre est illustrée à la figure 9 a On peut voir que l'atté-
nuation est présente à fsm/8 ' fsm/4, 3 fsm/8 ' fsm/2 ', avec une bande de transition définie autour de chacun de ses points d'atténuation Le bruit dans ces bandes de transition subit un repliement dans la bande de base par le filtre de l'étage
suivant, la deuxième partie de filtre.
La figure 9 d illustre la réponse en fréquence de la deuxième partie de filtre L'atténuation est essentiellement fournie et présente autour de la fréquence fs 2 a/2, avec une bande de transition autour de cette fréquence Le bruit dans cette bande de transition subit un repliement dans la bande de base par la partie de filtre suivante qui est la partie de
filtre de sortie 16.
La figure 9 c illustre la réponse en fréquence pour la partie de filtre passe bas de sortie 16, qui présente une chute brutale à la fréquence fpb' Une compensation est faite dans une certaine mesure dans la bande passante pour compenser la réponse en fréquence dans la bande des première et deuxième
parties de filtre.
La figure 9 d illustre la réponse en fréquence globale.
Une liste des coefficients de filtre est illustrée à l'ap-
pendice A, dans lequel c 1 ( 1-29) concerne le premier étage,
c 2 ( 1-13) concerne le deuxième étage qui est l'étage de décima-
tion variable, et c(l-101) concerne le troisième étage de
sortie de filtre passe bas.
En résumé, l'invention fournit un filtre numérique à
taux de décimation variable utilisant un filtre en trois par-
ties Le filtre à trois parties est constitué d'une première partie de filtre à taux de décimation fixe, d'une partie de filtre à taux de décimation variable et d'une partie de filtre de sortie passe bas à taux de décimation fixe La partie de filtre à taux de décimation variable utilise une simple partie de filtre qui est traitée récursivement avec un seul jeu de coefficients Les données sont donc traitées en une seule
section, la fréquence d'échantillonnage variant à chaque pas-
sage.
TABLEAU 1
#1 #2 #3 #4 #5
f = 32 k f = 32 k f = 32 k f = 32 k f = 32 k
S S S S S
f = 16 k f = 16 k f = 16 k f = 16 k f = 16 k fb = 2 k b = lk b = 5 k b = 25 k f = 125 k fb b =b 1 b 5 b fb s/lb = 16 fs/fb = 32 sf/b = 64 fs/fb = 128 K fs/fb = 256 f = 16 k f = 16 k f = 16 k f = 16 k f = 16 k f = 4 k f = 8 k f = 8 k f = 8 k f = 8 k fb = 2 k fb = lk fb = 5 k b = 25 k f = 125 k fs/fb = 8 s/b = 1 fs/fb = 32 s/fb b s/ 12 rs/b = 8 rs/lb'= 6 rs/lb= 32 fs/Fb =M 64 Krs/lb = 128
8 =
:ff 1 = :>fl = q/s qj o s J 91 = q/sj l 5 z I-v= qj o
1 T = J
s XZ= 3 9 = qs/j 315 z= qi o
:11 = $
s
E = $
zú = qjf/,j E 5 ZI-z,= qj liz = s s= q :li = j li = S 91 = qj/sj t 5 Z= qi
>Z = $
s h 1= i 8 = q/j
-I= $
: J =
s 31 i= zú = qg/sj :t 5= J s
9 = J
91 = q/s$ "i = q$ li = J}v s 19 = 8 = qj/sj $ 1= qj
31 ?= 3
s 19 = *# (e#Tns) vavi 6 zúz 9 Z h 9 = I'zl' = i = 19 = q/s qj o O $ s j ç
Claims (38)
1. Filtre numérique destiné à recevoir, en entrée, un signal numérique et à émettre, en sortie, un signal numérique décimé caractérisé en ce qu'il comprend: une première partie ( 12) de filtre numérique avec un taux de décimation fixe destiné à décimer le signal
numérique d'entrée depuis une première fréquence d'échan-
tillonnage jusqu'à une deuxième fréquence d'échantillon-
nage moins élevée; et une seconde partie ( 14) de filtre numérique ayant un taux de décimation variable choisi en fonction d'un signal de contrôle de la configuration, ladite deuxième
partie ( 14) de filtre numérique étant capable de rece-
voir à ladite deuxième fréquence d'échantillonnage les signaux numériques de sortie de ladite première partie ( 12) de filtre numérique et d'émettre en sortie des
signaux numériques à une troisième fréquence d'échan-
tillonnage plus faible que ladite deuxième fréquence d'échantillonnage, dans un rapport correspondant audit
taux de décimation variable.
2. Filtre numérique selon la revendication 1, caracté-
risé en ce qu'il comprend en outre une entrée de configuration destinée à recevoir ledit signal de contrôle de configuration,
ledit signal de contrôle de configuration étant généré à l'ex-
térieur.
3. Filtre numérique selon l'une des revendications 1 ou
2, caractérisé en ce que ladite seconde partie ( 14) de filtre numérique comprend: une pluralité de parties ( 18 a, 18 b, 18 c, 18 d) de filtre à décimation fixe, chacune ayant un taux de décimation fixe et distinct; et un contrôleur de configuration ( 15) destiné à choisir
une des parties de filtre à décimation fixe pour rece-
voir la sortie de ladite première partie ( 12) de filtre
numérique.
4. Filtre numérique selon l'une des revendications 1 à
3, caractérisé en ce que le signal d'entrée numérique est un
mot numérique d'un bit.
5. Filtre numérique selon la revendication 4, caracté-
risé en ce que le signal numérique d'entrée est généré par un
modulateur delta-sigma.
6. Filtre numérique selon l'une des revendications 1 à
5, caractérisé en ce que ladite deuxième partie ( 14) de filtre numérique comprend:
une pluralité de parties ( 20 a à 20 z) de filtre à décima-
tion fixe ayant un taux de décimation fixe et une entrée et une sortie; et un contrôleur de configuration ( 15) destiné à choisir une ou plusieurs desdites parties de filtre à décimation fixe et à mettre en cascade lesdites parties de filtre à décimation fixe, l'entrée de l'une desdites parties de filtre à décimation fixe choisies étant reliée à la sortie de l'une desdites parties de filtre à décimation fixe choisie dans ladite configuration en cascade, la
sortie de la dernière desdites parties de filtre à déci-
mation fixe choisie constituant la sortie du filtre numérique.
7 Filtre numérique selon la revendication 6, caracté-
risé en ce que le taux de décimation de chacune desdites par-
ties ( 20 a à 20 z) de filtre à décimation fixe est sensiblement identique.
8. Filtre numérique selon la revendication 6 ou 7, caractérisé en ce que la fonction de transfert de chacune desdites parties de filtre à décimation fixe est sensiblement identique.
9. Partie de filtre numérique selon l'une des revendi-
cations 6 à 8, caractérisée en ce que chacune desdites parties
de filtre à décimation fixe est disposée dans un ordre prédé-
terminé susceptible d'être mis en cascade.
10. Filtre numérique selon la revendication 1, caracté-
risé en ce que ladite deuxième partie ( 14) de filtre numérique comprend: une partie ( 24) de filtre à décimation fixe unique ayant une entrée et une sortie et fonctionnant à un taux de
décimation fixe et à une pluralité de fréquences d'é-
chantillonnage différente;
un générateur d'horloge destiné à générer ladite plura-
lité de fréquences d'échantillonnage; et un contrôleur ( 26) pour le traitement des données dans
ladite partie de filtre à décimation fixe pour une plu-
ralité de passages, ledit contrôleur contrôlant ledit générateur d'horloge pour qu'il génère une fréquence d'horloge associée à la fréquence d'échantillonnage d'entrée de ladite partie de filtre à décimation fixe pendant chaque passage, ledit contrôleur ( 26) émettant en sortie les données du dernier desdits passages dans ladite partie de filtre à décimation fixe en tant que
donnée de sortie du filtre numérique.
11. Filtre numérique selon la revendication 10, caracté-
risé en ce qu'il comprend en outre un registre de sortie ( 46) destiné à stocker les données de sortie de ladite partie de filtre à décimation fixe unique lors de chaque passage, et destiné à émettre en sortie les données stockées dans ledit registre de sortie en tant que sortie dudit filtre numérique après le dernier passage à travers ladite partie de filtre à
décimation fixe.
12. Filtre numérique selon la revendication 10 ou 11,
caractérisé en ce que ladite partie ( 24) de filtre à décima-
tion fixe est un filtre à réponse impulsionnelle finie et ladite partie de filtre à décimation fixe comprend: un multiplicateur ( 40) destiné à recevoir des données
sur une de ses entrées et destiné à recevoir les coeffi-
cients de filtre à réponse impulsionnelle (FIR) sur sa seconde entrée et destiné à émettre en sortie le produit de ces deux entrées; un accumulateur ( 42) destiné à accumuler les résultats de chaque opération dudit multiplicateur pendant un passage donné, la sortie dudit accumulateur étant stockée dans ledit registre de sortie ( 46); lesdits multiplicateur et accumulateur fonctionnant à la fréquence d'échantillonnage fournie par ledit générateur d'horloge; une mémoire ( 56) pour stocker lesdits coefficients de
filtre (FIR) pour chaque passage à travers lesdits mul-
tiplicateur et accumulateur; et un multiplexeur ( 48) pour avoir accès aux données générées lors d'un passage précédent et stockées dans ledit registre de sortie, et pour envoyer, en entrée, les données auxquelles on a eu accès, soit à l'entrée dudit multiplicateur ( 40) pour le passage actuel ou en tant que sortie du filtre numérique après le dernier passage à travers ladite partie de filtre à décimation fixe.
13. Filtre numérique selon l'une des revendications 1 à
12, caractérisé en ce que ladite première partie ( 12) de fil-
tre numérique est un filtre à réponse impulsionnelle finie et
ledit second filtre numérique est un filtre à réponse impul-
sionnelle finie.
14. Filtre numérique destiné à recevoir, en entrée, un signal numérique et à émettre en sortie un signal numérique décimé caractérisé en ce qu'il comprend: une partie de filtre à décimation fixe unique ayant une
entrée et une sortie et fonctionnant à un taux de déci-
mation fixe et à une pluralité de fréquences d'échan-
tillonnage distinctes;
un générateur d'horloge destiné à générer ladite plura-
lité de fréquences d'échantillonnage; et un contrôleur pour traiter les données à travers ladite partie de filtre à décimation fixe lors d'une pluralité
de passages, ledit contrôleur contrôlant ledit généra-
teur d'horloge de façon à générer une fréquence d'hor-
loge associé à la fréquence d'échantillonnage d'entrée de ladite partie de filtre à décimation fixe pendant chaque passage, ledit contrôleur émettant en sortie les données du dernier desdits passages à travers ladite partie de filtre à décimation fixe en tant que données
de sortie du filtre numérique, à la fréquence d'échan-
tillonnage décimée.
15. Filtre numérique selon la revendication 14, caracté-
risé en ce qu'il comprend en outre un registre de sortie ( 46) destiné à stocker les données émises par ladite partie de filtre à décimation fixe lors de chaque passage et destiné à émettre en sortie les données stockées dans ledit registre de sortie en tant que sortie dudit filtre numérique, après le dernier passage à travers ladite partie de filtre à décimation fixe.
16. Filtre numérique selon la revendication 15, caracté-
risé en ce que ladite partie de filtre à décimation fixe est un filtre à réponse impulsionnelle finie et ladite partie de filtre à décimation fixe comprend: un multiplicateur ( 40) destiné à recevoir des données sur l'une de ses entrées et à recevoir sur l'autre de
ses entrées des coefficients de filtre à réponse impul-
sionnelle finie (FIR), et destiné à émettre en sortie le produit desdites deux entrées; un accumulateur ( 42) destiné à accumuler les résultats de chaque opération dudit multiplicateur pendant un passage donné, la sortie dudit accumulateur étant stockée dans ledit registre de sortie; lesdits multiplicateur et accumulateur fonctionnant à la fréquence d'échantillonnage émise par ledit générateur d'horloge; une mémoire ( 56) destinée à stocker lesdits coefficients de filtre (FIR) pour chaque passage à travers lesdits multiplicateur et accumulateur; et
un multiplexeur ( 48) pour avoir accès aux données géné-
rées lors d'un passage précédent et stockées dans le registre de sortie, et pour envoyer, en entrée, lesdites données auxquelles on a eu accès, soit à l'entrée dudit multiplicateur ( 52) pour le passage actuel, soit en tant que sortie du filtre numérique après le dernier passage
à travers ladite partie de filtre à décimation fixe.
17. Partie de filtre numérique selon l'une des revendi-
cations 14 à 16, caractérisé en ce que le signal numérique
d'entrée est un mot numérique d'un bit.
18. Filtre numérique selon la revendication 17, caracté-
risé en ce que le signal numérique d'entrée est reçu depuis un
modulateur delta-sigma.
19. Convertisseur analogique-numérique destiné à rece-
voir en entrée un signal analogique et à le convertir en un signal numérique caractérisé en ce qu'il comprend: un modulateur analogique ( 10) destiné à convertir un signal d'entrée analogique en un mot numérique de n-bit; une première partie ( 12) de filtre numérique ayant un taux de décimation fixe et destiné à décimer la sortie
dudit modulateur analogique depuis une première fré-
quence d'échantillonnage jusqu'à une deuxième fréquence d'échantillonnage plus faible; et une deuxième partie ( 14) de filtre numérique ayant un taux de décimation variable choisi en fonction d'un signal de contrôle de configuration, ladite deuxième
partie ( 14) de filtre numérique étant capable de rece-
voir la sortie dudit modulateur analogique ( 10) à ladite deuxième fréquence d'échantillonnage provenant de ladite
première partie ( 12) de filtre numérique et étant capa-
ble d'émettre en sortie un signal numérique à une troi-
sième fréquence d'échantillonnage plus faible que ladite deuxième fréquence d'échantillonnage dans un rapport
correspondant audit taux de décimation variable.
20. Convertisseur analogique-numérique selon la revendication 19, caractérisé en ce qu'il comprend en outre une troisième section de filtre numérique ayant un taux de décimation fixe et fournissant une fonction de filtre passe bas et destiné à recevoir le signal de sortie de ladite deuxième partie ( 14) de filtre numérique pour effectuer son filtrage.
21. Convertisseur analogique-numérique selon la revendi-
cation 19 ou 20, caractérisé en ce que ledit modulateur analo-
gique ( 10) comprend un modulateur delta-sigma.
22. Convertisseur analogique-numérique selon l'une des
revendications 19 à 21, caractérisé en ce qu'il comprend en
outre une entrée de configuration destinée à recevoir ledit
signal de contrôle de configuration qui est émis depuis l'ex-
térieur.
23. Convertisseur analogique-numérique selon la revendi-
cation 19, caractérisé en ce que ladite seconde partie ( 14) de filtre numérique comprend: une pluralité de parties ( 18 a, 18 b, 18 c, 18 d) de filtre à décimation fixe, chacune ayant un taux de décimation fixe et distinct; et un contrôleur de configuration ( 15) destiné à choisir un desdits filtres à décimation fixe pour recevoir le si- gnal de sortie de ladite première partie ( 12) de filtre numérique.
24. Convertisseur analogique-numérique selon la revendi-
cation 19, caractérisé en ce que la valeur de N est égale à
" 1 ", de sorte qu'un flux numérique à un bit soit émis en sor-
tie par ledit modulateur analogique.
25. Convertisseur analogique-numérique selon la revendi-
cation 19, caractérisé en ce que ladite seconde partie ( 14) de filtre numérique comprend:
une pluralité de parties ( 20 a à 20 z) de filtre à déci-
mation fixe ayant un taux de décimation fixe et une entrée et une sortie; et un contrôleur de configuration ( 15) destiné à choisir une ou plus desdites parties de filtre à décimation fixe et à mettre en cascade lesdites parties de filtre à
décimation fixe choisies, l 'entrée de l'un desdits fil-
tres à décimation fixe choisi étant reliée à la sortie desdites parties de filtre à décimation fixe choisie dans ladite configuration en cascade, la sortie de la dernière desdites configurations de filtre à décimation
fixe choisie constituant la sortie du filtre numérique.
26. Convertisseur analogique-numérique selon la revendi-
cation 25, caractérisé en ce que le taux de décimation de
chacune desdites parties de filtre à décimation fixe est sen-
siblement identique.
27. Convertisseur analogique-numérique selon la revendi-
cation 25 ou 26, caractérisé en ce que chacune desdites par-
ties de filtre à décimation fixe comporte une fonction de
transfert qui est sensiblement similaire.
28 Convertisseur analogique-numérique selon l'une des
revendications 25 à 27, caractérisé en ce que lesdites parties
de filtre à décimation fixe sont disposées dans un ordre pré-
déterminé permettant leur mise en cascade.
29. Convertisseur analogique-numérique selon la revendi-
cation 19, caractérisé en ce que ladite deuxième partie ( 14) de filtre numérique comprend: une partie de filtre ( 24) à décimation fixe unique ayant une entrée et une sortie et fonctionnant à un taux de
décimation fixe et à une pluralité de fréquences d'é-
chantillonnage différente;
un générateur d'horloge destiné à générer ladite plura-
lité de fréquences d'échantillonnage; et
un contrôleur ( 26) destiné à traiter les données à tra-
vers ladite section de filtre à décimation fixe pour une pluralité de passages, ledit contrôleur contrôlant ledit générateur d'horloge pour qu'il génère une fréquence d'horloge associée à la fréquence d'échantillonnage à l'entrée de ladite partie de filtre à décimation fixe lors de chaque passage, ledit contrôleur ( 26) émettant
en sortie les données provenant du dernier desdits pas-
sages à travers ladite partie de filtre à décimation
fixe en tant que données de sortie du filtre numérique.
30 Convertisseur analogique-numérique selon la revendi-
cation 29 caractérisé en ce qu'il comprend en outre un regis-
tre de sortie ( 46) destiné à stocker les données de sortie de
ladite partie de filtre à décimation fixe lors de chaque pas-
sage à travers celle-ci et destiné à émettre en sortie les données stockées dans ledit registre de sortie ( 46) en tant que sortie dudit filtre numérique après le dernier passage à
travers ladite section de filtre à décimation fixe.
31. Convertisseur analogique-numérique selon la revendi-
cation 29 ou 30, caractérisé en ce que ladite partie de filtre à décimation fixe est un filtre à réponse impulsionnelle finie et ladite partie de filtre à décimation fixe comprend: un multiplicateur ( 40) destiné à recevoir sur l'une de ses entrées des données et à recevoir les coefficients de filtre à réponse à la première impulsion (FIR) sur sa
seconde entrée, et destiné à émettre en sortie le pro-
duit desdites deux entrées; un accumulateur ( 42) destiné à accumuler les résultats
de chaque opération dudit multiplicateur lors d'un pas-
sage donné, la sortie dudit accumulateur étant stockée dans ledit registre de sortie; lesdits multiplicateur et accumulateur fonctionnant à la fréquence d'échantillonnage émise par ledit générateur d'horloge; une mémoire ( 56) destinée à stocker lesdits coefficients de filtre (FIR) lors de chaque passage à travers lesdits multiplicateur et accumulateur; et
un multiplexeur ( 48) pour avoir accès aux données géné-
rées lors du passage précédent et stockées dans ledit
registre de sortie, et pour envoyer en entrée les don-
nées auxquelles on a eu accès, soit à l'entrée dudit multiplicateur pour le passage présent, soit en tant que sortie du filtre numérique après le dernier passage dans
ladite partie de filtre à décimation fixe.
32. Convertisseur analogique-numérique selon l'une des revendication 19 à 31, caractérisé en ce que ladite première
partie ( 12) de filtre numérique est un filtre à réponse impul-
sionnelle finie et dans lequel ladite seconde partie ( 14) de
filtre est un filtre à réponse impulsionnelle finie.
33. Procédé de filtrage numérique d'un signal numérique d'entrée pour émettre un signal numérique de sortie décimé, caractérisé en ce qu'il comprend les étapes consistant à: décimer le signal d'entrée numérique depuis une première
fréquence d'échantillonnage jusqu'à une deuxième fré-
quence d'échantillonnage plus basse dans une première partie ( 12) de filtre numérique; prévoir une deuxième partie ( 14) de filtre numérique ayant un taux de décimation variable; choisir le taux de décimation variable en fonction d'un signal de contrôle de configuration; et
recevoir le signal d'entrée décimé à la deuxième fré-
quence d'échantillonnage et émettre un signal numérique à une troisième fréquence d'échantillonnage plus faible que la seconde fréquence d'échantillonnage et dans un rapport correspondant au taux de décimation variable de
la deuxième partie ( 14) de filtre numérique.
34. Procédé selon la revendication 33, caractérisé en ce que l'étape de prévision de la deuxième partie ( 14) de filtre numérique consiste à prévoir une pluralité de parties de fil- tre numérique à décimation fixe, chacune ayant un taux de décimation fixe et différent et dans lequel l'étape de choix du taux de décimation variable consiste à choisir l'une de la pluralité de parties de filtre à décimation fixe pour recevoir
la sortie de la première partie ( 12) de filtre numérique.
35. Procédé selon l'une des revendications 33 à 34,
caractérisé en ce qu'il comprend en outre l'étape consistant à générer un signal numérique d'entrée grâce à un modulateur
delta-sigma et à émettre un mot numérique de un bit.
36 Procédé selon la revendication 33, caractérisé en ce que l'étape consistant à fournir la deuxième partie ( 14) de filtre numérique comprend les étapes consistant à: prévoir une pluralité de parties de filtre numérique à décimation fixe, chacune ayant un taux de décimation fixe et une entrée et une sortie; et choisir une ou plusieurs desdites parties de filtre à décimation fixe et mettre en cascade lesdites parties de filtre à décimation fixe choisies, l'entrée d'une partie de filtre à décimation choisie étant reliée à la sortie d'une partie de filtre à décimation fixe choisie dans la configuration en cascade, la sortie de la dernière des parties de filtre à décimation fixe choisie constituant
le signal numérique décimé de sortie.
37. Procédé selon la revendication 33, caractérisé en ce que l'étape consistant à prévoir la deuxième partie ( 14) de filtre numérique comprend les étapes consistant à:
prévoir une seule partie de filtre numérique à décima-
tion fixe, ayant une entrée et une sortie et fonction-
nant à un taux de décimation fixe et à une pluralité de fréquences d'échantillonnage différentes et dans lequel
l'étape consistant à choisir le taux de décimation va-
riable comprend les étapes consistant à: prévoir un générateur d'horloge destiné à générer une pluralité de fréquences d'échantillonnage; traiter les données à travers ladite partie de filtre à décimation fixe lors d'une pluralité de passages et contrôler le générateur d'horloge pour générer une fréquence d'horloge associée au taux d'échantillonnage d'entrée du filtre de la partie de filtre à décimation fixe lors de chacun des passages en fonction du passage, chaque passage ayant une fréquence d'échantillonnage plus basse et un taux d'échantillonnage associé; et émettre en sortie les données du dernier passage à travers ladite partie de filtre à décimation fixe
en tant que données de sortie numérique décimée.
38 Procédé de filtrage numérique d'un signal numérique d'entrée et d'émission en sortie d'un signal numérique décimé caractérisé en ce qu'il comprend les étapes consistant à: prévoir une partie de filtre à décimation fixe unique ayant une entrée et une sortie et fonctionnant à un taux de décimation fixe et fonctionnant à une pluralité de taux d'échantillonnage différents; prévoir un générateur d'horloge destiné à générer une pluralité de taux d'échantillonnages; traiter les données à travers ladite partie de filtre à décimation fixe lors d'une pluralité de passages;
contrôler le générateur d'horloge pour générer une fré-
quence d'horloge associée avec la fréquence d'échan-
tillonnage d'entrée dans la partie de filtre à décima-
tion fixe lors de chaque passage; et émettre en sortie les données provenant du dernier des passages dans ladite partie de filtre à décimation fixe en tant que signal numérique décimé de sortie, à la
fréquence d'échantillonnage décimée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/664,034 US5157395A (en) | 1991-03-04 | 1991-03-04 | Variable decimation architecture for a delta-sigma analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2673779A1 true FR2673779A1 (fr) | 1992-09-11 |
| FR2673779B1 FR2673779B1 (fr) | 1993-09-03 |
Family
ID=24664242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR929200202A Expired - Fee Related FR2673779B1 (fr) | 1991-03-04 | 1992-01-10 | Procede de filtrage numerique, filtre et convertisseur analogique-numerique pour la mise en óoeuvre de ce procede. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5157395A (fr) |
| FR (1) | FR2673779B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996016482A1 (fr) * | 1994-11-22 | 1996-05-30 | Analog Devices, Inc. | Convertisseur a/n a cadence d'echantillonnage variable |
| WO1999000898A1 (fr) * | 1997-06-27 | 1999-01-07 | Cirrus Logic, Inc. | Filtre numerique precis de courant continu a allures multiples comportant un ensemble de coefficients communs et une correction de gain de courant continu |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591864B2 (ja) * | 1991-01-30 | 1997-03-19 | 日本電気アイシーマイコンシステム株式会社 | ディジタルフィルタ |
| JP2703126B2 (ja) * | 1991-04-23 | 1998-01-26 | 三菱電機株式会社 | Ａ／ｄ，ｄ／ａ変換装置 |
| EP0523307B1 (fr) * | 1991-07-17 | 1996-03-27 | International Business Machines Corporation | Filtre numérique à décimation pour convertisseur sigma-delta et équipement terminal de données comprenant un tel filtre |
| JP3042125B2 (ja) * | 1992-01-13 | 2000-05-15 | 日本電気株式会社 | 間引きフィルタ |
| WO1994005087A1 (fr) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | Recepteur a conversion directe pour protocoles multiples |
| US5349352A (en) * | 1992-12-21 | 1994-09-20 | Harris Corporation | Analog-to-digital converter having high AC line noise rejection and insensitive to AC line frequency variations |
| US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
| US5375146A (en) * | 1993-05-06 | 1994-12-20 | Comsat Corporation | Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters |
| US5392042A (en) * | 1993-08-05 | 1995-02-21 | Martin Marietta Corporation | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor |
| US5625358A (en) * | 1993-09-13 | 1997-04-29 | Analog Devices, Inc. | Digital phase-locked loop utilizing a high order sigma-delta modulator |
| US5574454A (en) * | 1993-09-13 | 1996-11-12 | Analog Devices, Inc. | Digital phase-locked loop utilizing a high order sigma-delta modulator |
| JPH09504917A (ja) * | 1993-09-13 | 1997-05-13 | アナログ・ディバイセス・インコーポレーテッド | 不均一サンプル率を用いたディジタルアナログ変換 |
| US5963160A (en) * | 1993-09-13 | 1999-10-05 | Analog Devices, Inc. | Analog to digital conversion using nonuniform sample rates |
| US5892468A (en) * | 1993-09-13 | 1999-04-06 | Analog Devices, Inc. | Digital-to-digital conversion using nonuniform sample rates |
| JPH09502847A (ja) * | 1993-09-13 | 1997-03-18 | アナログ・ディバイセス・インコーポレーテッド | 不均等サンプル率を用いるアナログ／ディジタル変換 |
| US5497152A (en) * | 1993-09-13 | 1996-03-05 | Analog Devices, Inc. | Digital-to-digital conversion using non-uniform sample rates |
| US5712635A (en) * | 1993-09-13 | 1998-01-27 | Analog Devices Inc | Digital to analog conversion using nonuniform sample rates |
| AU7805794A (en) * | 1993-10-08 | 1995-05-04 | Genesis Microchip Inc. | Image filtering with an efficient implementation of high order decimation digital filters |
| US5463569A (en) * | 1994-06-24 | 1995-10-31 | General Electric Company | Decimation filter using a zero-fill circuit for providing a selectable decimation ratio |
| US5548540A (en) * | 1994-06-24 | 1996-08-20 | General Electric Company | Decimation filter having a selectable decimation ratio |
| US5590065A (en) * | 1994-08-10 | 1996-12-31 | Crystal Semiconductor Corporation | Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity |
| US5530661A (en) * | 1994-10-05 | 1996-06-25 | Winnov | Data bit-slicing apparatus and method for computing convolutions |
| US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
| US5621675A (en) * | 1994-11-02 | 1997-04-15 | Advanced Micro Devices, Inc. | Digital decimation and compensation filter system |
| US5648779A (en) * | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
| US5736950A (en) * | 1995-01-31 | 1998-04-07 | The United States Of America As Represented By The Secretary Of The Navy | Sigma-delta modulator with tunable signal passband |
| US5512897A (en) * | 1995-03-15 | 1996-04-30 | Analog Devices, Inc. | Variable sample rate DAC |
| US5621345A (en) * | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
| FR2733649B1 (fr) * | 1995-04-25 | 1997-07-04 | Le Tourneur Gregoire | Dispositif de retard programmable d'un signal analogique et antenne acoustique programmable correspondante |
| US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
| US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
| US5732004A (en) * | 1995-11-14 | 1998-03-24 | Advanced Micro Devices, Inc. | DSP architecture for a FIR-type filter and method |
| US5751615A (en) * | 1995-11-14 | 1998-05-12 | Advanced Micro Devices, Inc. | Implementation of a digital decimation filter and method |
| FR2742279B1 (fr) * | 1995-12-06 | 1998-01-09 | Thomson Multimedia Sa | Dispositif de decimation de sequences de donnees numeriques |
| US5838598A (en) * | 1995-12-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for gain correction of a sigma-delta converter |
| US5691720A (en) * | 1996-03-08 | 1997-11-25 | Burr- Brown Corporation | Delta sigma analog-to-digital converter having programmable resolution/bias current circuitry and method |
| US5777912A (en) * | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
| US5880980A (en) * | 1996-09-30 | 1999-03-09 | Rockwell International Corporation | Distributed decimation sample rate conversion |
| US5923273A (en) * | 1996-11-18 | 1999-07-13 | Crystal Semiconductor Corporation | Reduced power FIR filter |
| US5909188A (en) * | 1997-02-24 | 1999-06-01 | Rosemont Inc. | Process control transmitter with adaptive analog-to-digital converter |
| US5910908A (en) * | 1997-09-16 | 1999-06-08 | Tektronix, Inc. | Fir filter for programmable decimation |
| DE69734770T2 (de) * | 1997-09-30 | 2006-08-03 | Conexant Systems, Inc., Newport Beach | Abtastratenumsetzung mit verteilter Dezimation |
| US6198417B1 (en) | 1998-01-29 | 2001-03-06 | Massachusetts Institute Of Technology | Pipelined oversampling A/D converter |
| US6233594B1 (en) | 1998-09-23 | 2001-05-15 | Globespan, Inc. | Decimation filter for oversampling analog-to digital converter |
| US6204793B1 (en) | 1999-04-15 | 2001-03-20 | C-Media Electronics Inc. | Sigma-Delta CODEC system |
| US6804211B1 (en) * | 1999-08-03 | 2004-10-12 | Wi-Lan Inc. | Frame structure for an adaptive modulation wireless communication system |
| US6326912B1 (en) * | 1999-09-24 | 2001-12-04 | Akm Semiconductor, Inc. | Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator |
| US6590517B1 (en) | 1999-10-22 | 2003-07-08 | Eric J. Swanson | Analog to digital conversion circuitry including backup conversion circuitry |
| US6369740B1 (en) | 1999-10-22 | 2002-04-09 | Eric J. Swanson | Programmable gain preamplifier coupled to an analog to digital converter |
| US6414619B1 (en) | 1999-10-22 | 2002-07-02 | Eric J. Swanson | Autoranging analog to digital conversion circuitry |
| US6310518B1 (en) | 1999-10-22 | 2001-10-30 | Eric J. Swanson | Programmable gain preamplifier |
| US6980592B1 (en) * | 1999-12-23 | 2005-12-27 | Agere Systems Inc. | Digital adaptive equalizer for T1/E1 long haul transceiver |
| CA2825592C (fr) | 2000-11-15 | 2016-04-19 | An Chen | Verrouillage de trame ameliore pour systeme de communication a modulation adaptative |
| US8009667B1 (en) | 2001-01-16 | 2011-08-30 | Wi—LAN, Inc. | Packing source data packets into transporting packets with fragmentation |
| EP1388227B1 (fr) * | 2001-05-18 | 2005-07-06 | Rohde & Schwarz GmbH & Co. KG | Generateur de signaux a affichage |
| WO2002101939A2 (fr) * | 2001-06-08 | 2002-12-19 | Broadcom Corporation | Systeme et procede robustes pour l'acquisition et la detection de rafales |
| US6507300B1 (en) * | 2001-06-27 | 2003-01-14 | Intel Corporation | Variable rate decimator |
| US6693576B2 (en) * | 2002-05-23 | 2004-02-17 | Tektronix, Inc. | Methods and apparatus providing multiple concurrent acquisition modes in a digitizing measurement instrument |
| US6839010B1 (en) * | 2002-12-27 | 2005-01-04 | Zilog, Inc. | Sigma-delta analog-to-digital converter with reduced quantization noise |
| TW595109B (en) * | 2002-12-27 | 2004-06-21 | Novatek Microelectronics Corp | Pipelined analog-to-digital converter |
| US6774822B1 (en) | 2003-01-09 | 2004-08-10 | Process Control Corporation | Method and systems for filtering unwanted noise in a material metering machine |
| US8589461B1 (en) * | 2003-03-24 | 2013-11-19 | Altera Corporation | Dynamically re-configurable signal decimation system using a finite impulse response (FIR) filter |
| KR101102410B1 (ko) * | 2003-03-31 | 2012-01-05 | 칼라한 셀룰러 엘.엘.씨. | 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치 |
| EP1542366A1 (fr) * | 2003-12-12 | 2005-06-15 | Acqiris | Convertisseur A/N avec correction numérique d'erreurs |
| US20060020650A1 (en) * | 2004-07-20 | 2006-01-26 | Guozhong Shen | Ripple elimination filter |
| US7472150B2 (en) * | 2004-09-09 | 2008-12-30 | Broadcom Corporation | Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter |
| JP2006191216A (ja) * | 2005-01-04 | 2006-07-20 | Nec Electronics Corp | オーバーサンプリングａ／ｄ変換回路 |
| US7199739B2 (en) * | 2005-06-15 | 2007-04-03 | Sigmatel, Inc. | Programmable sample rate analog to digital converter and method for use therewith |
| US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
| GB2446966B (en) * | 2006-04-12 | 2010-07-07 | Wolfson Microelectronics Plc | Digital circuit arrangements for ambient noise-reduction |
| US7675983B2 (en) * | 2006-04-14 | 2010-03-09 | Freescale Semiconductor, Inc. | Mitigation of DC distortion in OFDM receivers |
| DE102006054776B4 (de) * | 2006-11-17 | 2010-03-18 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Vorrichtung und Verfahren für die Sigma-Delta-Modulation |
| DE102006055577B4 (de) * | 2006-11-21 | 2014-03-20 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Sigma-Delta-Modulator mit Rückkopplung für Leistungsverstärker |
| US8467891B2 (en) * | 2009-01-21 | 2013-06-18 | Utc Fire & Security Americas Corporation, Inc. | Method and system for efficient optimization of audio sampling rate conversion |
| TWI482427B (zh) * | 2010-03-17 | 2015-04-21 | Novatek Microelectronics Corp | 分時降頻濾波器與分時降頻濾波方法 |
| JP2011234154A (ja) * | 2010-04-28 | 2011-11-17 | Renesas Electronics Corp | アナログデジタル変換器およびその動作方法 |
| US8831081B2 (en) * | 2010-09-01 | 2014-09-09 | Nec Corporation | Digital filter device, digital filtering method and control program for the digital filter device |
| US9014305B2 (en) * | 2011-06-23 | 2015-04-21 | Texas Instruments Incorporated | Bi-phase communication demodulation techniques |
| JP5812774B2 (ja) * | 2011-09-08 | 2015-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101290532B1 (ko) * | 2011-12-02 | 2013-07-30 | 주식회사 이노와이어리스 | 사용자 단말에서 ｃｑｉ인덱스를 전송하는 방법 |
| US8659455B2 (en) * | 2012-05-30 | 2014-02-25 | Infineon Technologies Ag | System and method for operating an analog to digital converter |
| JP6311601B2 (ja) * | 2012-06-08 | 2018-04-18 | 日本電気株式会社 | 多段フィルタ処理装置及び方法 |
| US8873615B2 (en) * | 2012-09-19 | 2014-10-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and controller for equalizing a received serial data stream |
| JP6474246B2 (ja) * | 2014-12-09 | 2019-02-27 | ローム株式会社 | オーディオ信号処理回路、車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP6451859B2 (ja) * | 2015-09-01 | 2019-01-16 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
| US10644718B1 (en) * | 2019-05-07 | 2020-05-05 | University Of Macau | Single-loop linear-exponential multi-bit incremental analog-to-digital converter |
| US11438697B2 (en) | 2019-06-07 | 2022-09-06 | Cirrus Logic, Inc. | Low-latency audio output with variable group delay |
| US10701486B1 (en) * | 2019-06-07 | 2020-06-30 | Cirrus Logic, Inc. | Low-latency audio output with variable group delay |
| US10862505B1 (en) | 2020-02-27 | 2020-12-08 | Nxp Usa, Inc. | Arbitrary rate decimator and timing error corrector for an FSK receiver |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4588979A (en) * | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
| US4746899A (en) * | 1986-10-07 | 1988-05-24 | Crystal Semiconductor Corporation | Method for reducing effects of electrical noise in an analog-to-digital converter |
| US4851841A (en) * | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
| US5051981A (en) * | 1988-01-21 | 1991-09-24 | Codex Corporation | Digital filtering |
| US5012245A (en) * | 1989-10-04 | 1991-04-30 | At&T Bell Laboratories | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio |
| US4999626A (en) * | 1989-10-30 | 1991-03-12 | Advanced Micro Devices, Inc. | Apparatus having a modular decimation architecture |
-
1991
- 1991-03-04 US US07/664,034 patent/US5157395A/en not_active Expired - Lifetime
-
1992
- 1992-01-10 FR FR929200202A patent/FR2673779B1/fr not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS vol. 2, 7 Juin 1988, ESPOO, FI pages 1525 - 1528; SARAM[KI ET AL: 'efficient VLSI-realizable decimators for sigma-delta analog-to-digital converters' * |
| INTERNATIONAL CONFERENCE ON ACOUSTICS AND SIGNAL PROCESSING vol. 4, 11 Avril 1988, NEW YORK, US HAUSER ET AL: 'monolithic decimation filtering for custom delta-sigma a/d converters' * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996016482A1 (fr) * | 1994-11-22 | 1996-05-30 | Analog Devices, Inc. | Convertisseur a/n a cadence d'echantillonnage variable |
| WO1999000898A1 (fr) * | 1997-06-27 | 1999-01-07 | Cirrus Logic, Inc. | Filtre numerique precis de courant continu a allures multiples comportant un ensemble de coefficients communs et une correction de gain de courant continu |
Also Published As
| Publication number | Publication date |
|---|---|
| US5157395A (en) | 1992-10-20 |
| FR2673779B1 (fr) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2673779A1 (fr) | Procede de filtrage numerique, filtre et convertisseur analogique-numerique pour la mise en óoeuvre de ce procede. | |
| EP0442548B1 (fr) | Dispositifs de codage et de décodage à longueur variable de signaux numériques | |
| EP0046708B1 (fr) | Circuit de traitement numérique en arithmétique distribuée utilisant des multiplexeurs à l'entrée d'une mémoire | |
| FR2715012A1 (fr) | Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. | |
| FR2483709A1 (fr) | Procede et dispositif de conversion numerique-numerique | |
| FR2484744A1 (fr) | Circuits de filtrage numerique diminuant le debit de mots d'un signal numerique du type utilise dans les systemes telephoniques a commutation numerique, filtres numeriques utilises et joncteur de ligne equipe de tels circuits | |
| FR2498848A1 (fr) | Procede pour affaiblir un signal numerique et dispositif pour l'execution de ce procede | |
| EP0131521B1 (fr) | Procédé et installation d'analyse et de restitution de signal à échantillonnage et interpolation | |
| CA2276850C (fr) | Synthetiseur numerique de signaux | |
| EP0331963B1 (fr) | Filtre numérique à décimation intégrée | |
| FR2690772A1 (fr) | Processeur neuronal muni de moyens pour calculer une norme ou une distance. | |
| FR2551279A1 (fr) | Generateur d'onde sinusoidale, dont la frequence est asservie a un signal binaire, notamment pour modem | |
| EP0237382A1 (fr) | Dispositif de transformée en cosinus d'un signal numérique échantilloné | |
| EP0242258B1 (fr) | Dispositif de mise en oeuvre d'un algorithme dit de LEROUX- GUEGUEN,pour le codage d'un signal par prédiction linéaire | |
| FR2739991A1 (fr) | Dispositif de filtrage numerique | |
| EP0476592A2 (fr) | Générateur d'adresses pour la mémoire de données d'un processeur | |
| CA2250820A1 (fr) | Dispositif et procede numeriques de filtrage, decimation et transposition en bande de base repartie, et demodulateur numerique correspondant | |
| EP1156586B1 (fr) | Convertisseur analogique-numérique pipeline avec mise en forme de bruit | |
| EP1077530B1 (fr) | Procédé et dispositif de conversion d'un signal analogique en un signal numérique avec contrôle automatique de gain | |
| FR2485304A1 (fr) | Dispositif de traitement audiofrequence de ligne d'abonne | |
| EP0740414B1 (fr) | Dispositif de retard programmable d'un signal analogique et antenne acoustique programmable correspondante | |
| EP0064902A1 (fr) | Filtres numériques | |
| EP0778668B1 (fr) | Dispositif de décimation de séquences de données numériques | |
| EP0718755B1 (fr) | Composant électronique capable notamment d'effectuer une division de deux nombres en base 4 | |
| Gustafsson et al. | Decimation filters for high-speed delta-sigma modulators with passband constraints: General versus CIC-based FIR filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ER | Errata listed in the french official journal (bopi) |
Free format text: 37/92 |
|
| ST | Notification of lapse |
Effective date: 20100930 |