FR2670316A1 - Procede de fabrication d'un dispositif de memoire morte a masque. - Google Patents
Procede de fabrication d'un dispositif de memoire morte a masque. Download PDFInfo
- Publication number
- FR2670316A1 FR2670316A1 FR9115067A FR9115067A FR2670316A1 FR 2670316 A1 FR2670316 A1 FR 2670316A1 FR 9115067 A FR9115067 A FR 9115067A FR 9115067 A FR9115067 A FR 9115067A FR 2670316 A1 FR2670316 A1 FR 2670316A1
- Authority
- FR
- France
- Prior art keywords
- layer
- insulation
- insulation layer
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 151
- 230000008569 process Effects 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000009413 insulation Methods 0.000 claims abstract description 158
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims description 73
- 238000000206 photolithography Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- -1 phospho Chemical class 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000005119 centrifugation Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000004760 silicates Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 239000012808 vapor phase Substances 0.000 claims 2
- 241001174990 Boros Species 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000005360 phosphosilicate glass Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 84
- 239000010410 layer Substances 0.000 description 290
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 238000002513 implantation Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- PUAQLLVFLMYYJJ-UHFFFAOYSA-N 2-aminopropiophenone Chemical compound CC(N)C(=O)C1=CC=CC=C1 PUAQLLVFLMYYJJ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Procédé de fabrication de dispositifs de mémoire morte à masque (MROM) logique NON ET et NON OU. Sur la surface supérieure d'un substrat semiconducteur (90) une première couche de silicium polycristallin est formée, un dessin d'une électrode de grille (71 à 76) est formé suivant des lignes de mot de rangs pairs ou de rangs impairs. Puis, une couche d'isolation ayant une épaisseur dans la domaine submicronique est formée sur la surface supérieure du substrat. Et ensuite un agent photorésistant est déposé et un procédé de gravure en retrait est exécuté. Ensuite, la couche d'isolation mise à nu par le procédé de gravure en retrait et la couche de silicium polycristallin sont gravées de manière sélective pour former un espacement de ligne de mot correspondant à une épaisseur de la couche d'isolation. Ainsi, l'espacement entre les lignes de mot adjacentes peut être minimisé et une marge de sécurité peut être suffisamment assurée.
Description
PROCEDE DE FABRICATION D'UN DISPOSITIF
DE MEMOIRE MORTE A MASQUE
La présente invention se rapporte à un dispositif de mémoire à semiconducteurs, et plus particulièrement à un procédé de fabrication de dispositifs hautement intégrés de mémoire morte programmable par masque (MROM) logique NON ET
et NON OU.
D'une manière générale, une mémoire morte programmable par masque (dans la suite désignée comme une ROM à masque) est utilisée pour mémoriser une logique de commande telle qu'un microprogramme dans un système de traitement d'information ou bien le contenu d'un jeu dans un circuit intégré de jeu, ou bien elle est utilisée dans un équipement de bureautique ou d'un instrument de musique électronique, etc. Récemment, à mesure que sont apparues des capacités de mémorisation plus grandes, des résolutions de police de caractère plus élevées et des qualités de tonalité plus hautes, dans les équipements de bureautique, les instruments de musique électroniques ou les jeux de télévision, etc, la demande pour un circuit intégré et une ROM à masque à haut degré d'intégration et à haute
capacité, s'est trouvée augmentée.
Afin de satisfaire une telle demande, une ROM à masque logique NON ET visant à augmenter le degré d'intégration est divulguée dans le brevet US N 04 142 176 La ROM à masque logique NON ET a une structure telle qu'une pluralité de transistors fonctionnant en mode de déplétion et une pluralité de transistors fonctionnant en mode d'enrichissement sont connectés en série par une couche de diffusion La ROM à masque logique NON ET nécessite un seul un contact par chaîne Dans la ROM à masque logique NON ET, la chaîne est définie comme un groupe de cellules connectées en série entre chaque ligne de colonne et une borne de tension de la masse La ROM à masque logique NON ET divulguée dans le brevet ci-dessus est décrite
ci-dessous en faisant référence aux figures 1 à 3.
La figure 1 montre un schéma de circuit équivalent partiel de la ROM à masque logique NON ET et, connectées en série, huit cellules de mémoire constituent une chaîne Un premier transistor 1 connecté à une ligne de bit (B/L) est un transistor de sélection de chaîne et sa grille est utilisée comme ligne de sélection de chaîne Des second à neuvième transistors 2 à 9 connectés entre le premier transistor 1 et une borne de tension de la masse sont mis en oeuvre comme des cellules de mémoire Un réseau de cellules de mémoire de la ROM à masque logique NON ET est constitué de sorte qu'une pluralité de chaînes de mémoires sont connectées en parallèle à la ligne de bit et qu'une cellule de mémoire située sur la même rangée partage des lignes de mot (W/L) 12 à 19 Lors de l'exécution de l'opération de lecture en sélectionnant, par exemple, le quatrième transistor 4, une tension de lecture d'environ 1 à 2 volts est appliquée à une ligne de bit sélectionnée, et une tension d'alimentation Vcc est appliquée aux lignes de mot 12, 13, 15, 16, 17, 18 et 19 de la cellule de mémoire à l'exception d'une ligne de chaîne sélectionnée il et du quatrième transistor 4 Dans le même temps, la ligne de mot 14 du quatrième transistor 4 est mise à la masse Dans ce cas, une ligne de bit non sélectionnée, la ligne de chaîne sélectionnée et une ligne de mot non sélectionnée sont dans un état mis à la masse Ce dont il résulte que si le quatrième transistor est dans un mode d'enrichissement, le quatrième transistor 4 est bloqué par la tension de la masse appliquée à sa grille Ainsi, puisque la tension de lecture appliquée à la ligne de bit est coupée, un " O " logique est lu De plus, si le quatrième transistor 4 est dans un mode de déplétion, le quatrième transistor 4 est rendu conducteur par la tension de la masse appliquée à sa grille Ainsi, puisque la tension de lecture appliquée à la ligne de bit est transférée au quatrième transistor 4, un " 1 " logique est lu C'est-à-dire qu'un " 1 " ou un " O " logique est lu en appliquant la tension de la masse à la grille d'une cellule utilisant un transistor à déplétion d'un type normalement conducteur ou un transistor à
enrichissement d'un type normalement bloqué.
La figure 2 est une vue schématique d'implantation d'une ROM à masque logique NON ET classique de la figure 1. Il doit être noté que les mêmes éléments que ceux représentés à la figure 1 sont désignés par les mêmes références numériques D'abord on trouve une ligne active allongée longitudinalement 22 qui est formée dans un substrat semiconducteur Les lignes de mot 11 à 19 et une ligne de masse 20 sont allongées transversalement à partir de la partie supérieure de la ligne active 22 et disposées en parallèle Une ligne de métal 24 se chevauche avec la ligne active 22 à partir de la partie supérieure des lignes de mot 11 à 19, et une région de contact 26 sert à mettre
en contact la ligne active 22 et la ligne de métal 24.
La figure 3 est une vue en coupe transversale de la figure 2, vue le long de la ligne a-a' Sur la surface d'un substrat semiconducteur 30 d'un premier type de conductivité, dans lequel une couche d'oxyde de champ 32 est formée, une pluralité de grilles 11 à 16 sont formées avec interposition d'une couche d'oxyde de grille 34 Une couche de métal 24 venant en contact avec une région active prédéterminée 22 est séparée de la pluralité de grilles il à 16 par une intercouche d'isolation 36 Dans ce cas, une pluralité de transistors comprenant les grilles 11 à 16 sont connectés en série par la région active 22 formée entre les grilles 11 à 16 De plus, chaque transistor est dans un état programmé en un mode d'enrichissement ou en un mode de déplétion et les grilles il à 16 sont utilisées
comme lignes de mot.
Dans le cas d'une ROM à masque logique NON ET classique, après formation d'une couche de silicium polycristallin (polysilicium), une ligne de mot d'une cellule de mémoire est formée simultanément en effectuant un procédé de photolithographie Par conséquent, l'écartement entre les lignes de mot est limité par une limitation du procédé de photolithographie C'est-à-dire que, lors de la formation d'un dessin par le procédé de photolithographie, puisque le dessin d'espacement d'un agent photorésistant est limité par la limite de résolution d'un dessin de masque, il est difficile de rendre l'écartement de séparation entre les lignes de mot plus
petit que la valeur limite du procédé de photolithographie.
En outre, après l'achèvement d'un dessin de la ligne de mot, le procédé d'implantation ionique d'impuretés est exécuté afin de programmer chaque cellule de mémoire dans un mode demandé Pour cela, pendant le procédé de photolithographie pour exposer seulement une grille prédéterminée dans laquelle des impuretés sont implantées, un alignement précis d'un masque est nécessaire Si l'alignement du masque n'est pas précis, alors les impuretés sont implantées dans la cellule de mémoire voisine et un fonctionnement fiable de la ROM à masque ne
peut pas être obtenu.
Ensuite, une vue schématique d'implantation d'une ROM à masque logique NON OU est représentée à la figure 4 Des lignes de mot 42 s'étendent en parallèle à une première direction qui est transversale par rapport à une seconde direction, longitudinale Une région active 44 s'étend dans la seconde direction, et une ligne de bit 46 se chevauche avec la région active 44 et est formée sur la partie supérieure de celle-ci Une région de contact 48 est
contactée par la région active 44 et la ligne de bit 46.
Cependant, puisqu'une région de contact est formée pour deux bits, il apparait le problème que la superficie totale
est augmentée.
La figure 5 est une vue schématique d'implantation d'une autre ROM à masque logique NON OU La ROM à masque logique NON OU appelée une cellule plate est disponible chez Sharp Co, et elle est décrite dans "Symposium on VLSI Circuit ", 1988 pages 85 et 86 Des lignes de mot 50 formées d'une couche de polysilicium s'étendent dans une première direction, transversale, et sont disposées en parallèle dans une seconde direction, longitudinale Une ligne de bit 52 formée d'une couche de diffusion n+ est disposée en parallèle à la première direction et s'étend dans la seconde direction Lorsqu'une ligne de mot passe au voisinage de deux lignes de bit, une région de canal est formée et la région de canal fonctionne comme une cellule unitaire 54 Dans le même temps, puisque la ligne de bit est formée de la couche de diffusion n+, une seule région de contact est formée en ce qui concerne quelques dizaines de cellules compte tenu de la résistance de la ligne de bit au lieu d'une seule région de contact par cellule A la figure ci-dessus, une région de contact est formée en ce qui concerne 32 bits En outre, puisqu'une ligne de bit utilisée comme source ou drain d'une cellule est utilisée comme drain ou source de la cellule voisine, les régions de source et de drain de chaque cellule sont réduites de
moitié par comparaison avec une ROM à masque classique.
La figure 6 représente un schéma de circuit équivalent d'une ROM à masque logique NON OU représentée à la figure 5 Un canal est formé entre deux lignes de bit voisines, et les grilles dans une même rangée partagent une ligne de mot Lors de l'exécution de l'opération de lecture, en sélectionnant, par exemple, un transistor 54, une tension de source d'alimentation Vcc d'environ 5 volts et une tension d'environ 2 volts sont appliquées, respectivement, à une ligne de bit B/Ll et à une ligne de mot W/L 2, et une ligne de bit B/L 2 est mise à la masse De plus, des lignes de bit non sélectionnées B/L 3, demeurent à l'état flottant et des lignes de mot non sélectionnées W/Ll, W/L 3, sont mises à la masse Ce dont il résulte que, si la tension de seuil de la cellule sélectionnée est inférieure à 2 volts, la cellule sélectionnée est rendue conductrice et le courant vient à s'écouler, en lisant par ce moyen un
état logique " 1 ".
La figure 7 A est une vue en coupe transversale de la figure 5, vue le long de la ligne b-b' d'une direction de ligne de mot, et la figure 7 B est une vue en coupe transversale de la figure 5, vue le long de la ligne c-c'
d'une direction de ligne de bit.
A la figure 7 A, une région active 52 d'un second type de conductivité, formée sur une région prédéterminée d'un substrat semiconducteur 56 ayant un premier type de conductivité, est utilisée comme ligne de bit Sur la surface supérieure du substrat 56, une couche d'oxyde de grille 60, une ligne de mot 50 formée d'une couche de polysilicium et une couche d'isolation 62 sont formées successivement, et une couche de métal 58 est formée au
dessus la partie supérieure de la région active 52.
A la figure 7 B, une couche d'oxyde de grille 60 est formée sur la surface supérieure du substrat semiconducteur 56 du premier type de conductivité, en outre, la ligne de mot 50 est formée au dessus une région prédéterminée du substrat 56 et la couche d'isolation 62 est formée au
dessus de la totalité de la surface du substrat 56.
Cependant, dans ce cas, lors de l'exécution d'un dessin, l'espacement de séparation entre les lignes de mot est limité par la limitation du procédé de photolithographie ordinaire Dans le même temps, en temps que facteur faisant obstacle à la réduction de l'espacement de séparation entre les lignes de mot adjacentes jusqu'à un domaine submicronique, une marge de sécurité pendant le procédé d'implantation ionique pour programmer les cellules doit être prise en compte C'est-à-dire que, si l'espacement de séparation est du domaine submicronique, puisqu'une cellule voisine en plus d'une cellule programmée est exposée en raison d'un mauvais alignement ou d'un surdéveloppement,
etc, des données indésirables peuvent être mémorisées.
Ainsi, afin de garantir la fiabilité des produits, l'espacement de ligne de mot déterminant un espacement de
cellule ne peut pas être réduit jusqu'à un certain degré.
Comme cela a été décrit ci-dessus, dans les ROM à masque logique NON ET et NON OU classiques, puisque l'écartement minimal entre les lignes de mot est limité par la limitation du procédé de photolithographie, il se présente un inconvénient en ce qu'il est difficile d'obtenir un dispositif de mémoire hautement intégré Dans le même temps, même si l'écartement entre les lignes de mot vient dans le domaine submicronique, pendant la programmation d'une cellule de mémoire, il est difficile de garantir la marge de sécurité En outre, une très haute précision du procédé est nécessaire pour programmer
seulement une cellule voulue.
C'est par conséquent un objectif de la présente invention que de créer un procédé de fabrication d'une ROM à masque ayant un espacement minimal entre des lignes de
mot adjacentes.
C'est un autre objectif de la présente invention que de créer un procédé de fabrication d'une ROM à masque qui puisse garantir une marge de sécurité suffisante lors d'un procédé d'implantation ionique pour la programmation d'une cellule. C'est un objectif supplémentaire de la présente invention que de créer un procédé de fabrication d'une ROM à masque qui puisse minimiser l'espacement entre les lignes de mot adjacentes et simultanément garantir une marge de sécurité suffisante lors d'un procédé d'implantation
ionique pour la programmation d'une cellule.
Selon l'un des aspects de la présente invention, sur la surface supérieure d'un substrat semiconducteur, sur laquelle une première couche de polysilicium est formée, il est formé un dessin d'une électrode de grille suivant les lignes de mot de rangs impairs ou de rangs pairs Ensuite, une couche d'isolation ayant une épaisseur dans le domaine submicronique est formée au dessus de la surface du substrat Et ensuite un agent photorésistant est disposé et un procédé de gravure en retrait est exécuté Ensuite, la couche d'isolation mise à nu par le procédé de gravure en retrait et la couche de polysilicium sont gravées de manière sélective pour former un espacement de ligne de mot
correspondant à une épaisseur de la couche d'isolation.
Selon un autre aspect de la présente invention, des couches d'isolation différentes sont formées sur la surface supérieure des lignes de mot voisines et chacune des couches d'isolation est gravée de manière sélective par un
procédé de gravure différent.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma de circuit équivalent, partiel, d'une ROM à masque logique NON ET classique; la figure 2 est une vue schématique d'implantation de la figure 1; la figure 3 est une vue en coupe transversale de la figure 2, vue le long de la ligne a-a'; la figure 4 est une vue schématique d'implantation d'une ROM à masque logique NON OU classique; la figure 5 est une vue schématique d'implantation d'une autre ROM à maque logique NON OU classique; la figure 6 est un schéma de circuit équivalent de la figure 5; les figures 7 A et 7 B sont des vues en coupe transversale de la figure 5; la figure 8 est un schéma d'implantation d'une ROM à masque logique NON ET selon la présente invention; la figure 9 est une vue en coupe transversale de la figure 8, vue le long de la ligne d-d'; les figures 10 A à 10 L et les figures 10 C' et 10 C" sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON ET de la figure 8; la figure 11 est une vue schématique d'implantation d'une ROM à masque logique NON OU selon la présente invention; les figures 12 A et 12 B sont des vues en coupe transversale de la figure 11; les figures 13 A à 13 H sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON OU de l'un des modes de réalisation préférés selon la présente invention; les figures 14 A à 14 C sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON OU d'un autre mode de réalisation préféré selon la présente invention; les figures 15 A à 15 C sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON OU d'encore un autre mode de réalisation préféré selon la présente invention; et les figures 16 A à 16 D sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON OU d'encore un autre mode de réalisation préféré selon la
présente invention.
En se référant à la figure 8, on voit une ligne active allongée longitudinalement 70 qui est formée dans un substrat semiconducteur Des lignes de mot 71 à 79 et une ligne de masse 80 sont allongées latéralement à partir de la partie supérieure de la ligne active 70, et disposées en parallèle dans le sens longitudinal Une ligne de métal 82 se chevauche avec la ligne active 70 à partir de la partie supérieure des lignes de mot 71 à 79, et une région de contact 84 sert à mettre en contact la ligne active 70 et la ligne de métal 82 L'écartement entre les lignes de mot adjacentes est formé dans le domaine submicronique, inférieur à la limitation d'un procédé de photolithographie. La figure 9 est une vue en coupe transversale de la ROM à masque logique NON ET représentée à la figure 8, vue
le long de la ligne d-d' Dans la description suivante, il
doit être noté que les mêmes éléments que ceux de la figure 8 sont désignés par les mêmes références numériques Sur la surface d'un substrat semiconducteur 90 d'un premier type de conductivité, o une couche d'oxyde de champ 96 est formée, une pluralité de grilles 71 à 76 sont formées avec interposition d'une couche d'oxyde de grille 102 Une couche de métal 82 venant en contact avec une région active prédéterminée 70 est séparée de la pluralité de grilles 71 à 76 par une intercouche d'isolation 126 Dans ce cas, une pluralité de transistors comprenant les grilles 71 à 76 sont connectés en série par la région active 70 formée entre les grilles 71 à 76 De plus, chaque transistor est dans un état programmé en un mode d'enrichissement ou en un mode de déplétion et les grilles 71 à 76 sont utilisées
comme ligne de mot.
Les figures 10 A à 10 L sont des vues représentant le procédé de fabrication de la ROM à masque logique NON ET de
la figure 8.
A la figure 10 A, un matériau de départ est une plaquette de silicium de type p, orientée ( 100) Après enlèvement d'une couche d'oxyde (non représentée) formée au moyen d'une oxydation sèche par une gravure humide, sur la surface du substrat semiconducteur 90, une couche d'oxyde tampon 92 ayant une épaisseur d'environ 30 nm est formée par croissance dans une atmosphère d'oxygène ( 02) à une température de 9500 C Puis, une couche de nitrure 94 est déposée jusqu'à une épaisseur d'environ 150 nm, et la couche de nitrure 94 correspondant à une région d'isolation est retirée pour isoler une pluralité de chaînes d'un réseau de cellules de mémoire Ensuite, des ions de bore sont implantés dans la surface du substrat 90 à un niveau d'énergie de 300 Ke V jusqu'à une dose de 6,0 x 1013 ions/cm 2 pour former une région d'arrêt de canal A la suite de quoi, une couche d'oxyde de champ 96 est formée jusqu'à une épaisseur d'environ 500 nm par une oxydation
humide à une température de 1 0000 C pendant deux heures.
A la figure 10 B, la couche d'oxyde tampon 92 et la couche de nitrure 94 sont retirées par la gravure humide et un procédé d'oxydation sacrificielle est exécuté pour améliorer la caractéristique d'une couche d'oxyde de grille qui va être formée C'est-à-dire qu'une couche d'oxyde sacrificielle 98 ayant une épaisseur d'environ 30 nm est formée à une température de 9500 C par un procédé d'oxydation sèche Et ensuite, après définition d'une région de cellule de mémoire par un procédé de photolithographie, des ions d'arsenic ou de phosphore sont implantés à un niveau d'énergie de 100 Ke V jusqu'à une dose de 6,0 x 1012 ions/cm 2 A ce moment, la région de cellule de mémoire est transformée dans un mode de déplétion par les impuretés de type N implantées. Comme cela est montré à la figure 10 C, après enlèvement de la couche d'oxyde sacrificielle 98 par la gravure humide, une couche d'oxyde de grille 102 ayant une épaisseur d'environ 25 nm est formée par le procédé d'oxydation sèche à une température de 9500 C Ensuite, sur la surface du substrat 90, une première couche de polysilicium 104 est formée jusqu'à une épaisseur d'environ nm Et ensuite, afin de réduire la résistance de la première couche de polysilicium 104, elle est dopée avec du PO C 13, pour obtenir ainsi une résistance électrique superficielle de la première couche de polysilicium 104 inférieure à 20 n/D Une première couche d'oxyde 106 ayant une épaisseur de 100 à 200 nm est formée sur la totalité de la surface de la première couche de polysilicium 104 Dans ce cas, la première couche d'oxyde 106 peut être formée par une couche d'oxyde de silicium thermique, une couche d'oxyde de silicium formée par dépôt chimique en phase vapeur, une couche d'oxyde au verre déposé par centrifugation, une couche d'oxyde à basse température, une couche de nitrure, une couche de polysilicium ou une couche mixte de ces matériaux Dans le même temps, la première couche d'oxyde 106 est utilisée comme masque pour
utilisation dans une implantation ionique de programme.
Ensuite, une seconde couche de polysilicium 108 ayant une épaisseur d'environ 500 nm est formée sur toute la surface de la première couche d'oxyde 106 et du PO C 13 est dopé afin de réduire la résistance électrique de la seconde couche de polysilicium 108 Ainsi, la résistance superficielle de la seconde couche de polysilicium 108 devient également de 20 n/El ou au dessous Il doit être noté qu'à ce moment, l'épaisseur de la seconde couche de polysilicium 108 formée sur la région de la cellule de mémoire est plus grande que celle de la première couche de polysilicium 104 formée sur
la surface de la couche d'oxyde de champ 96.
En se référant à la figure IOD, un premier agent photorésistant (P R) 110 est formé sur la surface du substrat 90 et un dessin est formé par un procédé de photolithographie Ainsi, la seconde couche de polysilicium 108 mise à nu et la première couche d'oxyde 106 sont retirées jusqu'à ce que la première couche de polysilicium soit mise à nu La formation du dessin de la seconde couche de polysilicium 108 est réalisée suivant les lignes de mot de rangs impairs Et ensuite le premier agent
photorésistant 110 est retiré.
A la suite de quoi, une couche de nitrure 112 ayant une épaisseur de 100 à 200 nm est déposée sur toute la surface du substrat 90 et un second agent photorésistant 114 est formé Puis, le second agent photorésistant 114 est gravé au moyen d'un procédé de gravure en retrait, en mettant suffisamment à nu par ce moyen la couche de nitrure 112 située sur la seconde couche de polysilicium 108 dessinée, comme cela est montré à la figure 10 E A ce moment, un agent de gravure à sec, ayant une bonne sélectivité pour la couche de nitrure et pour l'agent photorésistant, est utilisé Au lieu de la couche de nitrure 112, une couche d'oxyde de silicium thermique, une couche d'oxyde formée par dépôt chimique en phase vapeur, une couche d'oxyde au verre déposé par centrifugation, une couche d'oxyde à basse température, une couche de polysilicium ou une couche mixte de ces matériaux peut être formée Cependant, la couche d'isolation formée sur la surface supérieure de la seconde couche de polysilicium 108 et la couche d'isolation formée sur la surface supérieure de la première couche de polysilicium 104 doivent avoir des vitesses de gravure différentes, ou être des couches
différentes gravées par des agents de gravure différents.
De même, l'agent photorésistant 114 peut être remplacé par une couche d'oxyde au verre déposé par centrifugation ayant
une bonne fluidité.
A la figure 10 F, après retrait de la couche de nitrure 112 mise à nu, les grilles d'une cellule de mémoire 72 à 76, c'est-à-dire, les lignes de mot sont terminées en gravant la première couche de polysilicium 104 mise à nu au moyen d'un procédé de gravure à sec Ensuite, la seconde couche de polysilicium 108 servant de masque est complètement retirée au moyen d'une surgravure Pendant que la seconde couche de polysilicium 108 est gravée, une pluralité de grilles 72 à 76 et le substrat 90 sont protégés par la couche de nitrure 112, la première couche
d'oxyde 106 et la couche d'oxyde de grille 102.
Maintenant, comme cela est montré à la figure l OG, après enlèvement du second agent photorésistant 114, un troisième agent photorésistant 116 est formé partiellement sur la surface du substrat 90 excepté sur une région prédéterminée du substrat 90 Et ensuite, une ligne de sélection de chaîne 71 avoisinant la pluralité des lignes de mot 72 à 76 est formée par retrait de la première couche d'oxyde 106 et de la première couche de polysilicium 104 non recouverte par le troisième agent photorésistant 116,
pour terminer ainsi un réseau de cellule de mémoire.
A la figure 1 OH, le troisième agent photorésistant 116 est retiré et des ions d'arsenic ou de phosphore sont implantés avec un niveau d'énergie de 40 Kev jusqu'à une dose de 6,0 x 1015 ions/cm 2 pour former les régions actives des régions de source et de drain Dans ce cas, la région de canal sous la pluralité de grilles 71 à 76 est protégée par les grilles 71 à 76 formées de la couche de polysilicium et de la première couche d'oxyde 106 ou de la couche de nitrure 112 En outre, dans le cas de la formation simultanée de régions actives de type N et de type p, au moyen de procédés de photolithographie différents, des impuretés de type N ou de type p sont
implantées respectivement.
En se référant à la figure l OI, après l'implantation ionique des impuretés de type N ou de type p, la zone d'implantation des impuretés est activée en exécutant un procédé d'oxydation à basse température, inférieure à 9000 C, pendant un temps bref Ainsi, une région active est formée simultanément en même temps qu'une seconde couche d'oxyde 120 sur les parois latérales des grilles 71 à 76 A ce moment, sur la surface supérieure des grilles 71 à 76, la croissance de la couche d'oxyde est arrêtée par la
première couche d'oxyde 106 et la couche de nitrure 112.
A la figure 10 J, pour une programmation de la cellule de mémoire, une cellule devant être formée dans un mode d'enrichissement parmi les lignes de mot protégées par la première couche d'oxyde 106, est définie par un quatrième agent photorésistant 122 Ainsi, la première couche d'oxyde mise à nu 106 est retirée A ce moment, la cellule de la ligne de mot voisine peut être mise à nu par une erreur du procédé de photolithographie Cependant, puisque la couche de nitrure 112 est formée sur la surface supérieure de la ligne de mot voisine, il n'y a aucune influence provoquée par le procédé de gravure sélectif de la première couche d'oxyde 106 Par conséquent, en définissant la ligne de mot protégée par la première couche d'oxyde 106, une région
souhaitée peut être suffisamment mise à nu.
A la figure 10 K, après retrait du quatrième agent photorésistant 122, une cellule devant être formée dans le mode d'enrichissement parmi les lignes de mot protégées par la couche de nitrure 112 est définie par un cinquième agent photorésistant 124 Ainsi, la couche de nitrure 112 mise à nu est retirée, il sera facilement apprécié, qu'à ce moment, la ligne de motvoisine est protégée par la
première couche d'oxyde 106 formée sur celle-ci.
Au moyen du procédé de la figure 1 00 ou de la figure K, l'étape de formation d'un masque de programme est terminée. A la suite de quoi, après retrait du cinquième agent photorésistant 124, des ions de bore sont implantés sur toute la surface du substrat 90 à un niveau d'énergie de 65 Ke V jusqu'à une dose allant de 0,8 x 1013 ions/cm 2 à 1, 3 x
1013 ions/cm 2, comme cela est montré à la figure l OL.
Ainsi, un canal de type p est formé par dopage de bore sous les parties des lignes de mot non protégées par la première couche d'oxyde 106 ou la couche de nitrure 112 Ce dont il résulte que la donnée de programme voulue est formée pour chaque cellule de mémoire Ensuite, une couche d'oxyde à basse température et une couche de BPSG (verre aux boro- phospho silicates) sont déposées sur la surface du substrat 90 et une intercouche d'isolation 126 est formée par refusion de la couche de BPSG et de la couche d'oxyde à basse température dans une atmosphère d'azote (N 2) à une température de 800 à 9250 C Et ensuite, l'intercouche d'isolation 126 sur la surface d'une région active
prédéterminée 70 est gravée pour former une ouverture.
Ensuite, un métal est déposé par pulvérisation et dessiné
pour former une couche de métal 82.
Dans le mode de réalisation préféré de la présente invention, le procédé de la figure 10 J est suivi par celui de la figure 10 K Cependant, le procédé de la figure 10 K peut être exécuté avant le procédé de la figure 10 J En outre, lors du dessin et de la gravure de la seconde couche de polysilicium suivant les lignes de mot, il est nécessaire de protéger la première couche de polysilicium située sous la seconde couche de polysilicium de la détérioration provoquée par le procédé de gravure Pour y parvenir, la seconde couche de polysilicium est formée épaisse Par conséquent, l'épaisseur de la seconde couche de polysilicium est plus grande que celle de la première couche de polysilicium formée sur la couche d'oxyde de champ Cependant, dans un autre mode de réalisation préféré, lors de la formation d'une couche d'isolation 106 a après dépôt de la première couche de polysilicium 104, un procédé d'aplanissement peut être exécuté par la refusion d'un BPSG (verre aux boro-phospho silicates) ou d'un SOG (verre déposé par centrifugation), etc, ayant une bonne fluidité, comme cela est montré à la figure 10 c' De plus, un procédé d'aplanissement de la couche d'oxyde de champ 96 peut être exécuté Afin d'aplanir la couche d'oxyde de champ 96, des procédés d'oxyde en tranchée ou en creux ou un procédé de gravure en retrait peuvent être exécutés Une vue en coupe transversale est montrée à la figure 10 C" du cas dans lequel le dépôt des première et seconde couches de polysilicium 106 et 108 est effectué en utilisant un
procédé d'aplanissement de la couche d'oxyde de champ 96.
En outre, dans le mode de réalisation préféré de la présente invention, les première et seconde couches de polysilicium ont à peu près la même résistance électrique superficielle Ceci pour empêcher la perte de la couche d'oxyde de grille mise à nu après gravure de la première couche de polysilicium, dans le cas o la première couche de polysilicium est gravée plus rapidement que la seconde couche de polysilicium dans le procédé de la figure 10 F. Cependant, les première et seconde couches de polysilicium peuvent avoir une résistance électrique superficielle différente Par exemple, en augmentant la concentration de dopage de la seconde couche de polysilicium au lieu de celui de la première couche de polysilicium, un agent de gravure plus rapide peut être utilisé dans une vitesse de gravure de la couche de polysilicium ayant une concentration de dopage élevée De la même façon, en augmentant la concentration de dopage de la première couche de polysilicium au lieu de la seconde de polysilicium un agent de gravure plus rapide peut être utilisé pour la gravure de la couche de polysilicium ayant une
concentration de dopage faible.
Comme cela a été décrit ci-dessus, dans un procédé de fabrication d'une ROM à masque logique NON ET, après avoir formé d'abord le dessin des lignes de mot de rangs impairs, en formant une couche d'isolation sur la surface du dessin, l'épaisseur de la couche d'isolation est ajustée et par conséquent l'écartement entre les lignes de mot peut être ajusté aisément pour rendre minuscule l'écartement, au dessous de la limite d'un procédé de photolithographie En outre, puisqu'une grille prédéterminée est mise à nu au moyen d'un procédé de photolithographie après formation d'une couche d'isolation différente sur la surface supérieure de la ligne de mot voisine, même si une erreur est produite dans un alignement de masque, la ligne de mot
voisine est protégée par la couche d'isolation différente.
Ensuite, une ROM à masque logique NON OU est décrite. La figure 11 montre une vue schématique d'implantation d'une ROM à masque logique NON OU Des lignes de mot 126, 128, 130, 132 et 134 s'étendent dans une première direction, transversale et sont disposées en parallèle à une seconde direction, longitudinale, et des lignes de bit 136, 138 et 140 s'étendent dans la seconde direction et sont disposées en parallèle à la première direction Il est facilement apprécié que l'écartement entre les lignes de mot et réalisé de façon plus étroite par comparaison avec
les figures 4 et 5.
La figure 12 A est une vue en coupe transversale de la figure 11, vue le long de la ligne e-e' d'une direction de ligne de mot, et la figure 12 B est une vue en coupe transversale de la figure 11 vue le long de la ligne f-f'
d'une direction de ligne de bit.
A la figure 12 A, des régions de diffusion 136, 138 et sont formées sur une région prédéterminée d'un substrat
semiconducteur 142 ayant un premier type de conductivité.
Sur la surface supérieure du substrat 142, une couche d'oxyde de grille 148, une ligne de mot 128 formée d'une couche de polysilicium et d'une intercouche d'isolation 168 sont formées de manière successive et une couche de métal est formée sur la partie supérieure des régions de
diffusion 136, 138 et 140.
A la figure 12 B, une couche d'oxyde de grille 148 est formée sur la surface supérieure d'un substrat semiconducteur 142 d'un premier type de conductivité, et une pluralité de lignes de mot 126, 128, 130, 132 et 134 sont disposées sur la couche d'oxyde de grille 148 avec un écartement uniforme Une intercouche d'isolation 168 est formée sur toute la surface du substrat 142 et les régions de diffusion 136, 138 et 140 d'un second type de
conductivité sont utilisées comme lignes de bit.
Les figures 13 A à 13 H sont des vues représentant le procédé de fabrication de la ROM à masque logique NON OU de
la figure 11.
A la figure 13 A, un matériau de départ est une plaquette de silicium de type p orientée ( 100) ayant une résistivité de 18 f/cm Une couche d'oxyde tampon 144 ayant une épaisseur d'environ 30 nm est formée sur la surface supérieure d'un substrat semiconducteur 142 par un procédé d'oxydation dans une atmosphère d'oxygène ( 02) à une température de 9500 C A la suite de quoi, un dessin d'un premier agent photorésistant 146 est formé par un procédé de photolithographie sur une région prédéterminée du substrat 142, pour former des régions de source et de drain destinées à être utilisées comme ligne de bit Et ensuite, des ions d'arsenic sont implantés à un niveau d'énergie de Ke V jusqu'à une dose de 6,0 x 1015 ions/cm 2 Ensuite, au moyen d'un procédé d'oxydation, une couche d'oxyde épaisse peut être formée sur la surface de la région d'implantation
d'ions n+ d'une région n+ de type enfoui.
A la figure 13 B, après le retrait du premier agent photorésistant 146, des ions de bore sont implantés à un niveau d'énergie de 30 Ke V jusqu'à une dose de 1,0 x 1012 ions/cm 2 afin d'ajuster la tension de seuil Dans ce cas, l'état initial d'une cellule devient un état avec mode d'enrichissement. En se référant à la figure 13 C, après le retrait de la couche d'oxyde tampon 144 par une gravure humide, une couche d'oxyde de grille 148 ayant une épaisseur d'environ
20 nm est formée sur la surface supérieure du substrat 142.
Puis, une première couche de polysilicium 150 est formée sur la surface de la couche d'oxyde de grille 148 jusqu'à une épaisseur 400 nm Et ensuite, du PO C 13 est dopé de manière à ce que la résistance électrique superficielle soit d'environ 20 n/El Ensuite, une couche d'oxyde 152 destinée à être utilisée dans une implantation ionique de programme est formée jusqu'à une épaisseur d'environ 700 nm et un second agent photorésistant 154 est formé Ensuite, le dessin de l'agent photorésistant 154 est formé suivant
les lignes de mot de rangs impairs ou de rangs pairs.
Ainsi, la couche d'oxyde 152 mise à nu est gravée jusqu'à ce que la surface de la première couche de polysilicium 150
soit mise à nu.
A la suite de quoi, après le retrait du second agent photorésistant 154, une couche de nitrure 156 ayant une épaisseur de 100 à 300 nm est déposée par un procédé de dépôt chimique en phase vapeur à basse pression Ensuite, un troisième agent photorésistant 158 de 1 Am d'épaisseur est formé et un procédé de gravure en retrait et exécuté jusqu'à ce que le nitrure 156 formé sur la couche d'oxyde 152 soit suffisamment mis à nu, comme cela est montré à la figure 13 D Ainsi, le troisième agent photorésistant 158 demeure seulement sur les régions situées entre les couches
d'oxyde 152.
En se référant à la figure 13 E, la couche de nitrure mise à nu 156 est retirée au moyen d'une gravure sélective, et la première couche de polysilicium 150 formée sous la couche de nitrure retirée est retirée par une gravure à sec Par conséquent, une pluralité de dessins de lignes de mot 126, 128, 130, 132 et 134 sont terminés dans une ligne avec un espacement de l'importance de l'épaisseur de la
couche de nitrure 156.
A la figure 13 F, après le retrait du troisième agent photorésistant 158 resté sur la surface de la couche de nitrure 156, un procédé d'oxydation est exécuté à une température de 9000 C Ainsi, sur la totalité de la surface du substrat 142, une couche d'oxyde 160 est formée pour une isolation entre les lignes de mot Dans ce cas, sur la surface supérieure des lignes de mot, la croissance de la couche d'oxyde 160 est arrêtée par la couche d'oxyde 152 ou la couche de nitrure 156, et la couche d'oxyde 160 est formée seulement entre les lignes de mot Dans le même temps, afin d'améliorer la capacité d'isolation entre les lignes de mot, après retrait du troisième agent photorésistant 158, avant d'effectuer le procédé d'oxydation, une région d'arrêt de canal peut être formée par implantation d'ions de bore sur toute la surface du substrat 142 à un niveau d'énergie de 30 Ke V jusqu'à une dose de 1, 0 x 1013 ions/c M 2 Puis un quatrième agent photorésistant 162 est formé sur la surface du substrat 142 Ensuite, la cellule devant être programmée parmi les régions protégées par la couche d'oxyde 152 est mise à nu par un procédé de photolithographie et la couche d'oxyde
mise à nu est retirée.
A la suite de quoi, après le retrait du quatrième agent photorésistant 162, un cinquième agent photorésistant 164 est formé Puis la cellule devant être programmée parmi les régions protégées par la couche de nitrure 156 est mise à nu par le procédé de photolithographie et la couche de nitrure mise à nu 156 est retirée comme cela est montré à la figure 13 G A ce moment, les procédés montrés à la figure 13 F et à la figure 13 G peuvent être exécutés dans l'ordre inverse De plus, même si la région de cellule voisine est mise à nu en raison d'une erreur d'alignement du masque, puisque la couche d'oxyde ou la couche de nitrure est formée sur celle-ci, le procédé de
photolithographie n'a aucune influence.
A la figure 13 H, le cinquième agent photorésistant 164 est retiré Et ensuite, des ions de bore sont implantés à une énergie de 130 à 200 Ke V jusqu'à une dose allant de 1,0 à 4,0 x 1012 ions/cm 2 pour programmer la cellule comprenant les lignes de mot non protégées par la couche d'oxyde ou par la couche de nitrure A ce moment, l'énergie des impuretés a un niveau qui peut traverser les lignes de mot 126 et 132 et la couche d'oxyde de grille 148 formée sous la ligne de mot mais qui ne peut pas traverser les lignes de mot 128, 130 et 134 formées avec la couche d'oxyde ou la couche de nitrure sur celles-ci Ainsi, la cellule programmée ayant une tension de seuil au dessus de 2 volts et la cellule non programmée ayant une tension de seuil de 0,6 à 1,0 volts sont formées par implantation d'ions seulement sur une cellule voulue Ensuite, une intercouche d'isolation 168 est déposée sur la surface du substrat 142, et une région de contact est formée par un procédé de photolithographie A la suite de quoi, un câblage de métal est formé sur une région prédéterminée, pour termine ainsi
une électrode de métal 170.
Les figures 14 A à 14 C sont des vues représentant le procédé de fabrication d'une ROM à masque logique NON OU, et en particulier, un autre mode de réalisation préféré des figures 13 C à 13 E. Après le procédé présenté à la figure 13 B, la couche d'oxyde tampon 144 est retirée par une gravure humide et une couche d'oxyde de grille 148 ayant une épaisseur d'environ 20 nm et une première couche de polysilicium 150 ayant une épaisseur d'environ 400 nm sont formées successivement comme montré à la figure 14 A Ensuite, du PO C 13 est dopé de manière à ce que la résistance superficielle de la première couche de polysilicium 150 devienne d'environ 20 fl/El Ensuite, une couche d'oxyde 172 destinée à être utilisée dans une implantation ionique de programme est formée jusqu'à une épaisseur d'environ 700 nm et un agent photorésistant 174 est déposé Et ensuite, le dessin de l'agent photorésistant 174 est formé suivant les lignes de mot de rangs impairs ou de rangs pairs, au moyen d'un procédé de photolithographie ordinaire Puis, un procédé de gravure est exécuté jusqu'à ce que l'épaisseur de la couche d'oxyde mise à nu 172 devienne d'environ 200 nm. Ensuite, après le retrait de l'agent photorésistant 174, une couche de nitrure 176 ayant une épaisseur de 20 nm à 50 nm est formée par un dépôt chimique en phase vapeur, sous basse pression comme cela est montré à la figure 14 B. Ensuite, un agent photorésistant 178 est formé jusqu'à une épaisseur de 1 pm, et un procédé de gravure en retrait est exécuté jusqu'à ce que la couche de nitrure 176 formée sur la surface de la couche d'oxyde non gravée 172 soit
suffisamment mise à nu.
A la figure 14 C, la couche de nitrure mise à nu 176 est retirée au moyen d'un procédé de gravure sélective, et la couche d'oxyde 172 et la première couche de polysilicium formées sous la couche de nitrure retirée 176 sont retirées par une gravure à sec Ce dont il résulte que la couche d'oxyde 172 sur la surface supérieure de lignes de mot voisines a une épaisseur de 700 nm et 200 nm Ainsi, le dessin d'une pluralité de lignes de mot 126, 128, 130, 132 et 134 disposées en rang est terminée avec un espacement égal à l'épaisseur de la couche de nitrure 176 L'une des lignes de mot voisines est protégée par la couche d'oxyde et l'autre est protégée par une couche mixte constituée de la couche d'oxyde et de la couche de nitrure Ensuite, les procédés des figures 13 F à 13 H sont exécutés de manière
séquentielle.
Dans le mode de réalisation préféré montré aux figures 13 A à 13 H, lors de la formation du dessin de la couche d'oxyde destinée à être utilisée dans une implantation ionique de programme, en gravant la couche d'oxyde destinée à être utilisée dans l'implantation ionique de programme jusqu'à ce que la surface de la première couche de polysilicium soit mise à nu, différentes couches d'isolation sont formées sur la surface supérieure des lignes de mot voisines Ainsi, en utilisant la propriété que les deux couches d'isolation ont des vitesses de gravure différentes, la ligne de mot d'une cellule devant être programmée est mise à nu au moyen de procédés de photolithographie différents Cependant, dans le mode de réalisation préféré représenté aux figures 14 A à 14 C, lors de la gravure de la couche d'oxyde destinée à être utilisée dans l'implantation ionique de programme, la couche d'oxyde demeure jusqu'à une épaisseur prédéterminée Ainsi, la couche d'isolation ayant la même vitesse de gravure est incluse sur la surface supérieure des lignes de mot voisines Cependant, en utilisant une différence dans l'épaisseur de la couche d'isolation, la ligne de mot de la cellule qui ne demande pas à être programmée est protégée
pendant le procédé d'implantation ionique de programme.
Ici, l'épaisseur de la couche d'oxyde restante n'excède pas 1/3 de l'épaisseur totale Ainsi, au moyen du procédé de gravure de la couche d'oxyde destinée à être utilisée dans l'implantation ionique de programme pour compléter la ligne de mot et dans le procédé de gravure pour mettre à nu une ligne de mot prédéterminée parmi les lignes de protégées par une couche mixte, faite de la couche d'oxyde et de la couche de nitrure, même si la couche d'oxyde destinée à être utilisé dans l'implantation ionique de programme est gravée autant que l'épaisseur restante, une épaisseur suffisante de la couche d'isolation, capable d'empêcher l'implantation ionique pendant le procédé d'implantation
ionique de programme, est assurée.
Les figures 15 A à 15 C sont des vues illustrant le procédé de fabrication d'une ROM à masque logique NON OU et en particulier, encore un autre mode de réalisation préféré pour les figures 13 C à 13 E. En se référant à la figure 15 A, après le retrait de la couche d'oxyde tampon 144 par une gravure humide, une couche d'oxyde de grille 148 et une première couche de polysilicium 150 ayant respectivement des épaisseurs d'environ 20 nm et d'environ 400 nm, sont formées sur la surface supérieure du substrat 142, et ensuite, du PO C 13 est dopé de manière à ce que la résistance électrique superficielle de la première couche de polysilicium 150 passe au dessous d'environ 20 n/E Puis, une couche d'oxyde , pour utilisation dans une implantation ionique de programme, et une seconde couche de polysilicium 182 sont formées jusqu'à des épaisseurs d'environ 300 nm et 400 nm, respectivement A nouveau du PO C 13 est dopé de manière, à ce que la résistance électrique superficielle de la seconde
couche de polysilicium 182 devienne environ 20 n/E.
Ensuite, un second agent photorésistant 184 est formé sur la surface du substrat 142, et le dessin du second agent photorésistant 184 est formé suivant des lignes de mot de rangs impairs ou de rangs pairs Et puis, la seconde couche de polysilicium 182 mise à nu et la couche d'oxyde 180 sont retirées. A la figure 15 B, après le retrait du second agent photorésistant 184, une couche de nitrure 186 ayant une épaisseur de 200 à 300 nm est déposée par un procédé de dépôt chimique en phase vapeur à basse pression Ce dont il résulte que la couche de nitrure 186 est formée sur la surface supérieure et sur la paroi latérale de la seconde couche de polysilicium 182, sur la paroi latérale de la couche d'oxyde 180 et sur la surface supérieure de la première couche de polysilicium 150 mise à nu A la suite de quoi, un troisième agent photorésistant 188 est formé jusqu'à une épaisseur d'environ 1 gm et un procédé de gravure en retrait est effectué jusqu'à ce que la couche de nitrure 186 formée sur la seconde couche de polysilicium 182 soit suffisamment mise à nu Ainsi, le troisième agent photorésistant 188 demeure seulement sur la région située
entre les secondes couches de polysilicium 182 dessinées.
Comme cela est montré à la figure 15 C, la couche de nitrure 186 mise à nu est retirée au moyen d'une gravure sélective Puis la seconde couche de polysilicium 182 formée sous la couche de nitrure 186 retirée est retirée par une gravure à sec et la première couche de polysilicium mise à nu est retirée Par conséquent, le dessin d'une pluralité de lignes de mot 126, 128, 130, 132 et 134 disposées en rang est terminé avec un espacement égal à l'épaisseur de la couche de nitrure 186 Et puis, les procédés des figures 13 F à 13 H sont exécutés de manière séquentielle. Les figures 16 A à 16 D sont des vues illustrant le procédé de fabrication d'une ROM à masque logique NON OU, et en particulier, encore un autre mode de réalisation préféré pour les figures 13 C à 13 F. En se référant à la figure 16 A, après le retrait de la couche d'oxyde tampon 144 par une gravure humide, une couche d'oxyde de grille 148 et une première couche de polysilicium 150 ayant, respectivement, des épaisseurs d'environ 20 nm et d'environ 400 nm, sont formées sur la surface supérieure du substrat 142, et ensuite, du POC 13 est dopé de manière à ce que la résistance superficielle de la première couche de polysilicium 150 passe au dessous d'environ 20 n/l Puis, une couche de nitrure 190 et une couche d'oxyde 192 destinée à être utilisée dans une implantation ionique de programme sont formées jusqu'à une épaisseur d'environ 300 nm et 1 00 nm, respectivement et une seconde couche de polysilicium 194 ayant une épaisseur d'environ 400 nm est formée A nouveau du PO C 13 est dopé de manière à ce que la résistance électrique superficielle de la seconde couche de polysilicium 194 devienne environ 20 n/E Ensuite, un second agent photorésistant 196 est formé sur la surface du substrat 142, et le dessin du second agent photorésistant 196 est formé le long de la ligne de
mot dans l'ordre des numéros impairs ou des numéros pairs.
Et puis, la seconde couche de polysilicium 194 mise à nu et la couche d'oxyde 192 et la couche de nitrure 190, destinée à être utilisée dans une implantation ionique de programme,
sont retirées.
A la figure 16 B, après le retrait du second agent photorésistant 196, une couche de nitrure 198 ayant une épaisseur de 20 à 50 nm est déposée par un procédé de dépôt chimique en phase vapeur à basse pression Ce dont il résulte que la couche de nitrure 198 est formée sur la surface supérieure et sur la paroi latérale de la seconde couche de polysilicium 194, sur la paroi latérale de la couche d'oxyde 192 et de la couche de nitrure 198 destinée à être utilisée dans une implantation ionique de programme et sur la surface supérieure de la première couche de polysilicium 150 mise à nu A la suite de quoi, un troisième agent photorésistant 200 est formé jusqu'à une épaisseur d'environ 1 Am et un procédé de gravure en retrait est exécuté jusqu'à ce que la couche de nitrure 190 formée sur la seconde couche de polysilicium 194 soit
suffisamment mise à nu.
Comme cela est montré à la figure 16 C, la couche de nitrure 198 mise à nu est retirée au moyen d'une gravure sélective Puis la seconde couche de polysilicium 194 formée sous la couche de nitrure 198 retirée est retirée par une gravure à sec et la première couche de polysilicium 150 mise à nu est retirée Par conséquent, le dessin d'une pluralité de lignes de mot 126, 128, 130, 132 et 134 disposées en rang est terminé avec un espacement égal à
l'épaisseur de la couche de nitrure 198.
A la figure 16 D, après le retrait du troisième agent photorésistant 200, la couche de nitrure 198 mise à nu est retirée Dans ce cas, il n'y a aucune influence provoquée par la gravure sur la couche de nitrure 190 destinée à être utilisée dans une implantation ionique de programme puisque la couche d'oxyde 192 est formée sur celle-ci Ensuite, le procédé montré à la figure 13 F est exécuté A la figure 13 F, la couche d'oxyde pour isolation entre les lignes de mot est formée entre les lignes de mot par la couche d'oxyde et la couche de nitrure formées sur les lignes de mot Cependant, comme cela est montré à la figure 16 D, la couche d'oxyde 162 a est formée sur la surface de la ligne de mot mise à nu et sur la paroi latérale de la ligne de mot A ce moment, l'épaisseur de la couche d'oxyde formée sur la ligne de mot mise à nu devient de 200 à 300 nm De plus, sur la surface des lignes de mot 128 et 132, la croissance de la couche d'oxyde est arrêtée à la couche de nitrure. Dans le mode de réalisation préféré, comme couche conductrice pour former la ligne de mot, une couche de polysilicium est utilisée Cependant, du siliciure de tungstène, du siliciure de titane, du siliciure de tantale ou du siliciure de molybdène, etc, peut être utilisé De plus, la couche d'oxyde destinée à être utilisée dans une implantation ionique de programme et la couche de nitrure utilisée afin de former des couches ayant des vitesses de gravure différentes sur la surface de la ligne de mot, peuvent être effectuées dans un ordre inverse ou remplacées l'une par l'autre De plus, dans le mode de réalisation préféré, après la formation de la couche d'isolation, un agent photorésistant est formé et ensuite un procédé de gravure en retrait est exécuté pour former l'espacement des lignes de mot Cependant, une couche de verre déposée par centrifugation, une couche de verre aux phospho silicates ou une couche de verre aux boro- phospho silicates, etc, peut être utilisée à la place de l'agent photorésistant En outre, la concentration de dopage et l'agent de gravure des première et seconde couches de polysilicium peuvent être ajustés de sorte que la première couche de polysilicium ait une vitesse de gravure plus faible que celle de la seconde
couche de polysilicium.
Ainsi, dans un procédé de fabrication d'une ROM à masque NON OU, sur la surface supérieure d'une première couche de polysilicium pour former une ligne de mot, une couche d'isolation, ou une pluralité de couches d'isolation, et une seconde couche de polysilicium sont formées et dessinées suivant des lignes de mot de rangs impairs ou de rangs pairs Puis, une couche de nitrure est formée sur la surface d'un substrat Puis, un agent photorésistant est formé et un procédé de gravure en retrait est exécuté Ensuite, en utilisant l'agent photorésistant comme masque, la couche de nitrure mise à nu et la première couche de polysilicium ou la couche d'isolation et la première couche de polysilicium située sous la couche de nitrure mise à nu sont gravées séquentiellement Par conséquent, l'espacement des lignes de mot peut être ajusté par l'épaisseur de la couche de nitrure En outre, sur la surface supérieure des lignes de mot voisines, puisque des couches d'isolation différentes sont formées et que la cellule destinée à être programmée est mise à nu par un procédé de gravure différent, les ions de programme peuvent être implantés seulement sur une cellule voulue C'est-à-dire que pendant le procédé de photolithographie, même si un désalignement ou un surdéveloppement est produit, puisque les cellules voisines sont protégées par les différentes couches d'isolation, le
procédé de gravure n'a aucune influence.
Comme cela a été décrit ci-dessus, dans un procédé de fabrication de ROM à masque logique NON ET et à masque logique NON OU, puisqu'une couche d'isolation est formée après la formation du dessin de lignes de mot de rangs impairs ou de rangs pairs, un dessin de ligne de mot ayant un espacement minuscule, d'une valeur inférieure à la limite d'un procédé de photolithographie, peut être formé en définissant l'écartement des lignesde mot par l'épaisseur de la couche d'isolation de la paroi latérale de la ligne de mot Par conséquent, puisque la ligne de mot est mise à nu au moyen des différents procédés de photolithographie après la formation de couches d'isolation différentes sur la surface supérieure de lignes de mot voisines pour la programmation d'une cellule de mémoire, même si une erreur est produite dans l'alignement de masque, il n'y a aucune influence sur la cellule adjacente et des impuretés prédéterminées peuvent être implantées seulement sur une cellule voulue Ainsi, une marge de sécurité suffisante peut être garantie, et il en résulte que le rendement de production est amélioré et que la fiabilité du procédé est augmentée Par conséquent, une ROM à masque fiable à grande échelle peut être facilement obtenue. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention.
Claims (41)
1 Procédé de fabrication d'un dispositif de mémoire morte programmable par masque comprenant les étapes de: formation consécutivement d'une première couche conductrice ( 104, 150) et d'une première couche d'isolation ( 106, 152) sur une surface supérieure d'un substrat semiconducteur ( 90) d'un type de conductivité donné, ledit substrat semiconducteur comportant une couche d'oxyde de grille ( 102) formée sur lui; formation d'un dessin de masque de lignes de mot de rangs impairs ou de rangs pairs; formation d'une seconde couche d'isolation ( 112, 156) placée sur une surface supérieure et sur une paroi latérale dudit dessin de masque et sur une partie de surface supérieure de ladite première couche conductrice ( 104, ); formation d'une troisième couche d'isolation sur une surface supérieure dudit substrat et retrait par gravure de ladite troisième couche d'isolation jusqu'à ce que ladite seconde couche d'isolation ( 110) placée sur ledit dessin de masque soit suffisamment mise à nu; et retrait par gravure consécutivement d'une partie de surface supérieure de ladite seconde couche d'isolation ( 112, 156) et de ladite première couche conductrice ( 104, 150) en utilisant la troisième couche d'isolation restante comme masque, de manière à former un premier dessin de couche conductrice, les conducteurs étant séparés les uns des autres par un espacement correspondant à une épaisseur
de ladite seconde couche d'isolation ( 112, 156).
2 Procédé selon la revendication 1, caractérisé en ce que ladite première couche conductrice ( 104, 150) est une
couche de silicium polycristallin.
3 Procédé selon la revendication 1, caractérisé en ce que ladite première couche conductrice ( 104, 150) est faite de siliciure de tungstène, de siliciure de titane ou de
siliciure de tantale.
4 Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus les étapes de: formation d'une seconde couche conductrice ( 108, 182) sur une surface supérieure de ladite première couche d'isolation ( 106, 152) après ladite étape de formation d'une première couche conductrice ( 104, 150) et d'une première couche d'isolation ( 106, 152); et formation d'un dessin de masque déposé avec ladite seconde couche conductrice ( 108, 182) et ladite première couche d'isolation ( 106, 152) suivant des lignes de mot de rangs impairs ou de rangs pairs avant ladite étape de
formation d'une seconde couche d'isolation ( 112, 156).
Procédé selon la revendication 4, caractérisé en ce que ladite seconde couche conductrice ( 108, 182) et ladite première couche d'isolation ( 106, 152) sont retirées par gravure jusqu'à ce qu'une surface supérieure de ladite première couche conductrice ( 104, 150) soit mise à nu lors de la formation d'un dessin de masque suivant des lignes de
mot de rangs impairs ou des rangs pairs.
6 Procédé selon la revendication 5, caractérisé en ce que ladite seconde couche conductrice ( 108, 182) sur une surface supérieure de ladite première couche d'isolation ( 106, 152) est gravée simultanément lors du retrait par
gravure de ladite première couche conductrice ( 104, 150).
7 Procédé selon la revendication 6, caractérisé en ce que ladite première ( 104, 150) et ladite seconde ( 108, 182) couches conductrices sont des couches de silicium polycristallin. 8 Procédé selon la revendication 7, caractérisé en ce que ladite première ( 104, 150) et ladite seconde ( 108, 182) couches conductrices ont des concentrations de dopage différentes. 9 Procédé selon la revendication 8, caractérisé en ce que ladite seconde couche conductrice ( 108, 182) est dopée avec une concentration de dopant ayant une vitesse de gravure plus rapide que la vitesse de gravure de ladite première couche conductrice ( 104, 150) avec un agent de
gravure donné.
Procédé selon la revendication 1, caractérisé en ce que ladite première couche d'isolation ( 104, 150) et ladite seconde couche d'isolation ( 112, 156) sont formées de manière adjacente l'une à l'autre, sur une surface supérieure du dessin de ladite première couche conductrice ( 104, 150), après la formation du dessin de ladite première
couche conductrice ( 104, 150).
11 Procédé selon la revendication 10, caractérisé en ce que ladite première ( 106, 152) et ladite seconde ( 112, 156) couches d'isolation ont des vitesses de gravure différentes. 12 Procédé selon la revendication 10, caractérisé en ce que ladite première ( 106, 152) et ladite seconde ( 112, 156) couches d'isolation sont gravées avec des agents de
gravure différents.
13 Procédé selon la revendication 10, 11 ou 12, caractérisé en ce que ladite première couche d'isolation ( 106, 152) est une couche d'oxyde et ladite seconde couche d'isolation ( 112, 156) est une couche de nitrure, ou bien que ladite première couche d'isolation ( 106, 152) est une couche de nitrure et ladite seconde couche d'isolation
( 112, 156) est une couche d'oxyde.
14 Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus les étapes de: formation d'une quatrième couche d'isolation sur une région correspondante située entre le dessin de ladite première couche conductrice ( 104, 150), après ladite étape de formation du dessin de ladite première couche conductrice ( 104, 150); mise à nu, par un premier procédé de photolithographie, d'une ligne de mot correspondante ayant une première couche d'isolation ( 106, 152) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée et enlèvement d'une première couche d'isolation ( 106, 152) mise à nu; mise à nu, par un second procédé de photolithographie, d'une ligne de mot correspondante ayant une seconde couche d'isolation ( 112, 156) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée et enlèvement d'une seconde couche d'isolation ( 112, 156) mise à nu; et implantation ionique d'une impureté donnée sur toute la surface dudit substrat ( 90), pour former par ce moyen
des données de programme.
Procédé selon la revendication 14, caractérisé en ce que l'énergie de ladite impureté a un niveau tel qu'elle peut traverser ladite première couche conductrice ( 104, 150) et une couche d'oxyde de grille ( 102) formée sous ladite première couche conductrice ( 104, 150) mais qu'elle ne peut pas traverser ladite première ( 106, 152) ou ladite seconde ( 112, 156) couche d'isolation et la première couche conductrice ( 104, 150) et une couche d'oxyde de grille ( 102) formées sous ladite première ( 106, 152) ou ladite
seconde ( 112, 156) couche d'isolation.
16 Procédé selon la revendication 14, caractérisé en ce que lesdites étapes de mise à nu d'une ligne de mot
correspondante sont exécutées dans l'ordre inverse.
17 Procédé de fabrication d'un dispositif de mémoire morte programmable par masque logique NON ET comportant un réseau de mémoire incluant une pluralité de chaînes de mémoires connectées à une ligne de bit, en parallèle, et une cellule de mémoire disposée dans une même rangée partageant une ligne de mot, ladite chaîne de mémoire étant connectée en série entre ladite ligne de bit et une borne de tension de la masse; ledit procédé comprenant les étapes de: formation consécutivement d'une première couche conductrice ( 104), d'une première couche d'isolation ( 106) et d'une seconde couche conductrice ( 108) sur toute la surface supérieure d'un substrat semiconducteur ( 90) d'un type de conductivité donné, ledit substrat ( 90) ayant une région d'isolation pour isoler ladite chaîne de mémoire et une couche d'oxyde de grille ( 102) formées sur lui; retrait par gravure d'une région donnée de ladite première couche d'isolation ( 106) et de ladite seconde couche conductrice ( 108) formées sur la surface supérieure dudit substrat ( 90) jusqu'à ce que ladite première couche conductrice ( 106) soit mise à nu, pour former par ce moyen un dessin de ladite seconde couche conductrice ( 108) et de ladite première couche d'isolation ( 106); formation d'une seconde couche d'isolation ( 112) sur une surface supérieure de ladite première couche conductrice ( 104), sur une surface supérieure et sur une paroi latérale de la seconde couche conductrice ( 108) dessinée, et sur une paroi latérale de la première couche d'isolation ( 106) dessinée, application d'un premier agent photorésistant ( 110) sur la surface supérieure dudit substrat ( 90) et retrait par gravure dudit premier agent photorésistant ( 110) jusqu'à ce que la surface de ladite seconde couche d'isolation ( 112) située sur ladite seconde couche conductrice ( 108) soit mise à nu; formation d'un dessin d'une ligne de mot par le retrait de la seconde couche d'isolation ( 112) mise à nu et de la première couche conductrice ( 104) située sous la seconde couche d'isolation ( 110) retirée et retrait de la seconde couche conductrice dessinée; enlèvement dudit premier agent photorésistant ( 110), application d'un second agent photorésistant ( 114) sur une partie de la surface supérieure dudit substrat ( 90) et retrait par gravure de la première couche d'isolation ( 106) mise à nu et enlèvement de la première couche conductrice ( 104) située sous la première couche d'isolation ( 106) retirée, pour former par ce moyen un dessin d'une ligne de sélection de chaine de mémoire; enlèvement dudit second agent photorésistant ( 114), définition d'une région d'implantation ionique, afin de réaliser l'implantation ionique d'une impureté donnée, et exécution d'un procédé d'oxydation pour activer ladite région d'implantation ionique, pour former par ce moyen une troisième couche d'isolation sur une paroi latérale de ladite couche d'isolation et de ladite ligne de mot; mise à nu, par un premier procédé de photolithographie, d'une ligne de mot correspondante ayant la première couche d'isolation ( 106) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée, et enlèvement de la première couche d'isolation ( 106) mise ànu; mise à nu, par un second procédé de photolithographie, d'une ligne de mot correspondante ayant la seconde couche d'isolation ( 112) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée et enlèvement de la seconde couche d'isolation ( 112) mise à nu; et implantation ionique d'une impureté donnée sur toute la surface dudit substrat ( 90), pour former par ce moyen
des données de programme.
18 Procédé selon la revendication 17, caractérisé en ce que la formation du dessin de ladite seconde couche conductrice ( 108) est formée le long des lignes de mot de
rangs impairs.
19 Procédé selon la revendication 17, caractérisé en ce que lesdites première ( 106) et seconde ( 112) couches d'isolation, ayant des vitesses de sélectivité de gravure différentes, font parties d'un masque destiné à être utilisé dans une implantation ionique de programme Procédé selon la revendication 19, caractérisé en ce que lesdites première ( 106) et seconde ( 112) couches d'isolation sont gravées par des agents de gravure différents.
21 Procédé selon la revendication 20, caractérisé en ce que ladite première couche d'isolation ( 106) est sélectionnée à partir du groupe constitué d'une couche d'oxyde de silicium thermique, d'une couche d'oxyde de silicium formée par dépôt chimique en phase vapeur, d'une couche d'oxyde de silicium au verre déposé par centrifugation, d'une couche d'oxyde à basse température, d'une couche de nitrure, d'une couche de silicium
polycristallin et d'une couche mixte desdits matériaux.
22 Procédé selon la revendication 20, caractérisé en ce que ladite seconde couche d'isolation ( 112) est sélectionnée à partir du groupe constitué d'une couche d'oxyde de silicium thermique, d'une couche d'oxyde de silicium formée par dépôt chimique en phase vapeur, d'une couche d'oxyde de silicium au verre déposé par centrifugation, d'une couche d'oxyde à basse température, d'une couche de silicium polycristallin et d'une couche
mixte desdits matériaux.
23 Procédé selon la revendication 17, caractérisé en ce que ladite première couche conductrice ( 104) est sélectionnée à partir du groupe constitué de silicium polycristallin, de siliciure de tungstène, de siliciure de titane, de siliciure de tantale et de siliciure de molybdène. 24 Procédé selon la revendication 17, caractérisé en ce que l'épaisseur de ladite seconde couche conductrice ( 108) formée sur une région de cellule de mémoire est plus grande que celle de ladite première couche conductrice ( 104) formée sur la surface de ladite région d'isolation pendant ladite étape de formation d'une première couche conductrice ( 104), d'une première couche d'isolation et
d'une seconde couche conductrice ( 108).
Procédé selon la revendication 24, caractérisé en ce que ladite seconde couche conductrice ( 108) est utilisée
comme un masque à alignement automatique.
26 Procédé selon la revendication 25, caractérisé en ce que ladite seconde couche conductrice ( 108) est
constituée d'une couche de silicium polycristallin.
27 Procédé selon la revendication 26, caractérisé en ce que ladite seconde couche conductrice ( 108) est sélectionnée à partir du groupe constitué d'une couche d'oxyde formée par dépôt chimique en phase vapeur, d'une couche d'oxyde à basse température, d'une couche d'oxyde thermique, d'une couche de nitrure, de siliciure de tungstène, de siliciure de titane, de siliciure de tantale
et de siliciure de molybdène.
28 Procédé selon la revendication 17, caractérisé en ce que les résistances électriques desdites première ( 104) et seconde ( 108) couches conductrices sont différentes
l'une de l'autre.
29 Procédé selon la revendication 28, caractérisé en ce que ladite seconde couche conductrice ( 108) est gravée plus rapidement que ladite première couche conductrice
( 104) avec un agent de gravure donné.
Procédé selon la revendication 17, caractérisé en ce que ladite première couche d'isolation ( 106) est sélectionnée à partir du groupe constitué de verre aux boro-phospho silicates, de verre aux phospho silicates et
de verre déposé par centrifugation.
31 Procédé selon la revendication 30, caractérisé en ce que ladite première couche d'isolation ( 106) est formée par refusion de ladite première couche d'isolation ( 106),
de manière à aplanir la surface dudit substrat ( 90).
32 Procédé selon la revendication 17, caractérisé en ce que l'énergie de ladite impureté implantée pendant la formation desdites données de programme a un niveau tel qu'elle peut traverser ladite ligne de mot et la couche d'oxyde de grille ( 102) mais qu'elle ne peut pas traverser ladite première ( 106) ou ladite seconde ( 112) couche d'isolation et une ligne de mot formée sous ladite première
( 106) ou ladite seconde ( 112) couche d'isolation.
33 Procédé de fabrication d'un dispositif de mémoire vive programmable par masque logique NON OU comportant une ligne de mot ( 126, 128, 130, 132, 134) s'étendant dans une première direction, transversale, et étant disposée en parallèle dans une seconde direction longitudinale, et une ligne de bit ( 136, 138, 140) s'étendant dans ladite seconde direction, étant disposée en parallèle dans ladite première direction et étant formée avec une région de diffusion d'impuretés ayant un type de conductivité donné, ledit procédé comprenant les étapes de: formation d'une première couche conductrice ( 150) sur une surface supérieure d'un substrat semiconducteur ( 142) d'une conductivité donnée et formation d'une première couche d'isolation ( 152), ledit substrat semiconducteur ayant une couche d'oxyde de grille ( 148) formée sur lui; dessin de ladite première couche d'isolation ( 152) suivant les lignes de mot dans l'ordre de rangs pairs ou de rangs impairs; formation d'une seconde couche d'isolation ( 156) sur toute la surface dudit substrat semiconducteur ( 142); formation d'une troisième couche d'isolation sur toute la surface dudit substrat semiconducteur et retrait par gravure de ladite troisième couche d'isolation jusqu'à ce qu'une surface supérieure de ladite seconde couche d'isolation ( 156) située sur une première couche d'isolation ( 152) dessinée soit suffisamment mise à nu; retrait par gravure de la partie de surface supérieure de ladite seconde couche d'isolation ( 156) et de la première couche conductrice ( 150) située sous la seconde couche d'isolation ( 156) retirée, pour former par ce moyen une ligne de mot; enlèvement de ladite troisième couche d'isolation et formation d'une quatrième couche d'isolation sur toute la surface dudit substrat semiconducteur ( 142); mise à nu, par un premier procédé de photolithographie, d'une ligne de mot correspondante ayant la première couche d'isolation ( 152) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée, et enlèvement de la première couche d'isolation ( 152) mise à nu; mise à nu, par un second procédé de photolithographie, d'une ligne de mot correspondante ayant la seconde couche d'isolation ( 156) formée sur elle parmi les lignes de mot d'une cellule destinée à être programmée et enlèvement de la seconde couche d'isolation ( 156) mise à nu; et implantation ionique d'une impureté donnée sur toute la surface dudit substrat ( 142), pour former par ce moyen
des données de programme.
34 Procédé selon la revendication 33, caractérisé en ce que lesdites étapes de mise à nu d'une ligne de mot
correspondante sont effectuées dans l'ordre inverse.
Procédé selon la revendication 33, caractérisé en ce que ladite première couche d'isolation ( 152) est retirée par gravure jusqu'à ce que la surface supérieure de ladite première couche conductrice ( 150) soit mise à nu, ou bien ladite première couche d'isolation ( 152) est retirée par gravure de manière à ce qu'elle ait une épaisseur donnée plus mince que l'épaisseur de ladite première couche d'isolation ( 152) lorsqu'elle est gravée jusqu'à la surface supérieure de ladite première couche conductrice ( 150), pendant ladite étape de dessin de ladite première couche
d'isolation ( 152).
36 Procédé selon la revendication 35, caractérisé en ce que ladite seconde couche d'isolation ( 156) est formée sur la surface supérieure et sur la paroi latérale de ladite première couche d'isolation ( 152) et sur la surface supérieure de la première couche conductrice ( 150) mise à nu, pendant ladite étape de formation de la seconde couche d'isolation ( 156), lorsque ladite première couche d'isolation ( 152) est retirée par gravure jusqu'à ce que la surface supérieure de ladite première couche conductrice ( 150) soit mise à nu, et en ce que ladite seconde couche d'isolation ( 156) est formée sur la surface supérieure et sur la paroi latérale de ladite première couche d'isolation ( 152), pendant ladite étape de formation d'une seconde couche d'isolation ( 156), lorsque ladite première couche d'isolation ( 152) est retirée par gravure de manière à avoir une épaisseur donnée à partir de ladite première
couche conductrice ( 150).
37 Procédé selon la revendication 33, caractérisé en ce que ladite première couche d'isolation ( 152) est gravée par un agent de gravure différent de ladite seconde couche d'isolation ( 156), ou bien en ce que ladite première couche d'isolation ( 152) a une vitesse de gravure différente de
celle de ladite seconde couche d'isolation ( 156).
38 Procédé selon la revendication 37, caractérisé en ce que lesdites première ( 152) et seconde ( 156) couches d'isolation sont faites d'une couche d'oxyde et d'une couche de nitrure, respectivement, ou bien en ce que lesdites première ( 152) et seconde ( 156) couches d'isolation sont faites d'une couche de nitrure et d'une
couche d'oxyde, respectivement.
39 Procédé selon la revendication 33, caractérisé en ce que ladite première couche conductrice ( 150) est sélectionnée à partir du groupe constitué de couches de silicium polycristallin, de siliciure de tungstène, de
siliciure de titane, et de siliciure de tantale.
40 Procédé selon la revendication 33, caractérisé en ce que ladite première couche d'isolation ( 152) est sélectionnée à partir du groupe constitué d'un agent photorésistant, de verre déposé par centrifugation, de verre aux phospho silicates et de verre aux boro-phospho
silicates.
41 Procédé selon la revendication 33, caractérisé en ce que ladite quatrième couche d'isolation est formée sur
une région correspondante entre les lignes de mot.
42 Procédé selon la revendication 41, caractérisé en ce que ladite quatrième couche d'isolation est une couche d'oxyde. 43 Procédé selon la revendication 33, caractérisé en ce qu'il comprend de plus les étapes de: formation d'une seconde couche conductrice ( 182) sur la surface supérieure de ladite première couche d'isolation ( 152) après ladite étape de formation d'une première couche conductrice ( 150) et d'une première couche d'isolation ( 152); et formation d'un dessin de ladite seconde couche conductrice ( 182) et de ladite première couche d'isolation ( 152) suivant les lignes de rangs impairs ou de rangs pairs avant ladite étape de formation d'une seconde couche
d'isolation ( 182).
44 Procédé selon la revendication 43, caractérisé en ce que ladite seconde couche conductrice ( 182) et ladite première couche d'isolation ( 152) sont retirées par gravure jusqu'à ce que la surface supérieure de ladite première couche conductrice ( 150) soit mise à nu lors de la formation d'un dessin de ladite seconde couche conductrice
( 182) et de ladite première couche d'isolation ( 152).
Procédé selon la revendication 44, caractérisé en ce que ladite seconde couche conductrice ( 182) située sur la surface supérieure de ladite première couche d'isolation ( 152) est gravée simultanément lors du retrait par gravure
de ladite première couche conductrice ( 152).
46 Procédé selon la revendication 45, caractérisé en ce que lesdites première ( 150) et seconde ( 182) couches
conductrices sont des couches de silicium polycristallin.
47 Procédé selon la revendication 45, caractérisé en ce que lesdites première ( 150) et seconde ( 182) couches
conductrices ont des concentrations de dopage différentes.
48 Procédé selon la revendication 47, caractérisé en ce que la concentration de dopage et l'agent de gravure desdites première ( 150) et seconde ( 182) couches conductrices sont ajustés de manière à ce que la vitesse de gravure de ladite première couche conductrice ( 150) soit
plus lente que celle de ladite couche conductrice ( 182).
49 Procédé selon la revendication 43, caractérisé en ce que ladite première couche d'isolation ( 152) est formée de deux sortes de couche ayant des vitesses de gravure différentes. 50 Procédé selon la revendication 49, caractérisé en ce qu'il comprend de plus l'étape d'enlèvement de ladite troisième couche d'isolation et de la seconde couche d'isolation ( 156) restante située sur ladite première couche conductrice ( 150) après ladite étape de formation d'une ligne de mot; ce par quoi l'étape d'enlèvement de ladite première couche d'isolation ( 152) formée sur la surface supérieure d'une ligne de mot sera programmée dans un premier procédé de photolithographie, et l'étape d'enlèvement de ladite quatrième couche d'isolation formée sur la surface supérieure d'une ligne de mot sera programmée dans un
second procédé de photolithographie.
51 Procédé selon la revendication 50, caractérisé en ce que ladite première couche d'isolation ( 152) est faite d'une couche mixte d'une couche de nitrure et d'une couche d'oxyde. 52 Procédé selon la revendication 51, caractérisé en ce que ladite seconde couche d'isolation ( 156) est faite
d'une couche de nitrure.
53 Dispositif de mémoire morte programmable par masque pour programmer une cellule donnée par une implantation ionique d'impuretés, ledit dispositif comprenant: une ligne de mot s'étendant dans une première direction transversale et étant disposée en parallèle à une seconde direction, longitudinale; et une ligne de bit s'étendant dans ladite seconde direction, étant disposée en parallèle à ladite première direction et étant formée avec une région de diffusion d'impuretés ayant un type de conductivité donnée; ce par quoi des première ( 106, 152) et seconde ( 112, 156) couches d'isolation sont formées sur la surface supérieure de lignes de mot de rangs pairs et de rangs impairs, respectivement, avant qu'un procédé de photolithographie pour une implantation ionique de
programme ne soit exécuté.
54 Dispositif selon la revendication 53, caractérisé en ce que ladite première couche d'isolation ( 106, 152) est gravée par un agent de gravure différent de celui de ladite seconde couche d'isolation ( 112, 156) ou bien ladite première couche d'isolation ( 106, 152) a une vitesse de gravure différente de celle de ladite seconde couche
d'isolation ( 112, 156).
Dispositif selon la revendication 54, caractérisé en ce que ladite première couche d'isolation ( 106, 152) est faite d'une couche d'oxyde et ladite seconde couche d'isolation ( 112, 156) est faite d'une couche de nitrure, ou bien en ce que ladite première couche d'isolation ( 106, 152) est faite d'une couche de nitrure et ladite seconde couche d'isolation ( 112, 156) est faite d'une couche d'oxyde.
56 Dispositif selon la revendication 55, caractérisé en ce que ladite première couche d'isolation ( 106, 152) est une couche d'isolation mixte faite d'une couche d'oxyde et d'une couche de nitrure et ladite seconde couche d'isolation ( 112, 156) est une couche d'isolation simple faite d'une couche d'oxyde ou d'une couche de nitrure, ou bien en ce que ladite première couche d'isolation ( 106, 152) est une couche d'isolation simple faite d'une couche d'oxyde ou d'une couche de nitrure et ladite seconde couche d'isolation ( 112, 156) est une couche d'isolation mixte
faite d'une couche d'oxyde et d'une couche de nitrure.
57 Dispositif selon la revendication 56, caractérisé en ce que ladite couche d'isolation simple a une épaisseur supérieure à deux fois l'épaisseur d'une couche d'isolation sous-jacente de ladite couche d'isolation mixte, dans le cas ou une couche d'isolation sous-jacente de ladite couche d'isolation mixte et de ladite couche d'isolation simple
sont formées d'une même couche.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020261A KR930006982B1 (ko) | 1990-12-10 | 1990-12-10 | 낸드 논리형 독출 전용 메모리 장치의 제조방법 |
| KR1019900020260A KR930006981B1 (ko) | 1990-12-10 | 1990-12-10 | 노아 논리형 마스크 독출 전용 메모리장치의 제조방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2670316A1 true FR2670316A1 (fr) | 1992-06-12 |
| FR2670316B1 FR2670316B1 (fr) | 1993-07-16 |
Family
ID=26628432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9115067A Expired - Lifetime FR2670316B1 (fr) | 1990-12-10 | 1991-12-05 | Procede de fabrication d'un dispositif de memoire morte a masque. |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5200355A (fr) |
| JP (1) | JPH0758740B2 (fr) |
| DE (1) | DE4140681C2 (fr) |
| FR (1) | FR2670316B1 (fr) |
| GB (1) | GB2251724B (fr) |
| IT (1) | IT1252645B (fr) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283654A (ja) * | 1992-04-03 | 1993-10-29 | Toshiba Corp | マスクｒｏｍとその製造方法 |
| KR960012252B1 (ko) * | 1993-03-05 | 1996-09-18 | 삼성전자 주식회사 | 반도체 메모리장치 |
| US5306657A (en) * | 1993-03-22 | 1994-04-26 | United Microelectronics Corporation | Process for forming an FET read only memory device |
| US5318921A (en) * | 1993-05-03 | 1994-06-07 | United Microelectronics Corporation | Method for making a high density ROM or EPROM integrated circuit |
| US5393233A (en) * | 1993-07-14 | 1995-02-28 | United Microelectronics Corporation | Process for fabricating double poly high density buried bit line mask ROM |
| JP2581411B2 (ja) * | 1993-09-14 | 1997-02-12 | 日本電気株式会社 | 半導体記憶回路装置及びその製造方法 |
| JP2581415B2 (ja) * | 1993-10-08 | 1997-02-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US5378649A (en) * | 1994-04-08 | 1995-01-03 | United Microelectronics Corporation | Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas |
| US5576235A (en) * | 1994-06-23 | 1996-11-19 | United Microelectronics Corporation | ROM coding process with self-aligned implantation and the ROM produced thereby |
| KR0147592B1 (ko) * | 1994-06-24 | 1998-08-01 | 김광호 | 마스크-롬의 제조방법 |
| US5449632A (en) * | 1994-08-12 | 1995-09-12 | United Microelectronics Corporation | Mask ROM process with self-aligned ROM code implant |
| US5631178A (en) * | 1995-01-31 | 1997-05-20 | Motorola, Inc. | Method for forming a stable semiconductor device having an arsenic doped ROM portion |
| KR0144909B1 (ko) * | 1995-03-21 | 1998-07-01 | 김광호 | 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법 |
| US5527736A (en) * | 1995-04-03 | 1996-06-18 | Taiwan Semiconductor Manufacturing Co. | Dimple-free tungsten etching back process |
| US5585297A (en) * | 1995-05-25 | 1996-12-17 | United Microelectronics Corporation | Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby |
| US5589414A (en) * | 1995-06-23 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making mask ROM with two layer gate electrode |
| US5620915A (en) * | 1995-07-12 | 1997-04-15 | United Microelectronics Corporation | Method for bypassing null-code sections for read-only memory by access line control |
| US5536669A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for fabricating read-only-memory devices with self-aligned code implants |
| US5538914A (en) * | 1995-08-03 | 1996-07-23 | Taiwan Semiconductor Manufacturing Company | LDD method of coding mask ROM device and LDD coded mask ROM device produced thereby |
| US5864163A (en) * | 1995-12-27 | 1999-01-26 | United Microelectrics Corp. | Fabrication of buried channel devices with shallow junction depth |
| US5998256A (en) * | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
| DE19652547C2 (de) | 1996-12-17 | 2002-04-25 | Infineon Technologies Ag | Speicherzellenanordnung mit Grabenstruktur und einem Gatedielektrikum, das ein Material mit Ladungsträger-Haftstellen enthält, und Verfahren zu deren Herstellung |
| US5895241A (en) * | 1997-03-28 | 1999-04-20 | Lu; Tao Cheng | Method for fabricating a cell structure for mask ROM |
| US6590250B2 (en) | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
| JP2001351992A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置の製造方法 |
| US6278649B1 (en) | 2000-06-30 | 2001-08-21 | Macronix International Co., Ltd. | Bank selection structures for a memory array, including a flat cell ROM array |
| KR100389039B1 (ko) * | 2001-03-05 | 2003-06-25 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| US6545504B2 (en) | 2001-06-01 | 2003-04-08 | Macronix International Co., Ltd. | Four state programmable interconnect device for bus line and I/O pad |
| US6577161B2 (en) | 2001-06-01 | 2003-06-10 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell with unidirectional and bidirectional states |
| US6531887B2 (en) | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
| KR100423075B1 (ko) * | 2001-12-19 | 2004-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100698064B1 (ko) * | 2004-12-30 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 마스크 롬 및 이의 제조 방법 |
| AT502395B1 (de) | 2005-07-27 | 2007-03-15 | Iep Gmbh | Oxidoreduktasen zur stereoselektiven reduktion von ketoverbindungen |
| US20080123405A1 (en) * | 2006-08-18 | 2008-05-29 | Mammen Thomas | Implanted multi-bit NAND ROM |
| BRPI0909853A2 (pt) * | 2008-04-04 | 2015-10-06 | Bayer Materialscience Ag | módulo solar fotovoltaico |
| US8258395B2 (en) | 2009-02-24 | 2012-09-04 | Sunpower Corporation | Photovoltaic module and interlocked stack of photovoltaic modules |
| CN102540701B (zh) * | 2010-12-28 | 2014-04-09 | 中国科学院微电子研究所 | 自对准式二次成像方法 |
| JP6299102B2 (ja) * | 2012-08-07 | 2018-03-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN112703592B (zh) * | 2019-02-15 | 2024-03-12 | 铠侠股份有限公司 | 非易失性半导体存储装置及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4272303A (en) * | 1978-06-05 | 1981-06-09 | Texas Instruments Incorporated | Method of making post-metal ion beam programmable MOS read only memory |
| EP0054102A2 (fr) * | 1980-12-11 | 1982-06-23 | Rockwell International Corporation | Cellules ROM à très haute densité et procédé de fabrication |
| EP0073130A2 (fr) * | 1981-08-17 | 1983-03-02 | Kabushiki Kaisha Toshiba | Méthode de fabrication d'une mémoire morte du type masque |
| FR2548432A1 (fr) * | 1983-06-30 | 1985-01-04 | Efcis | Memoire morte programmable par masquage a un niveau tardif |
| US4805143A (en) * | 1986-01-16 | 1989-02-14 | Hitachi Ltd. | Read-only memory |
| EP0335148A2 (fr) * | 1988-03-28 | 1989-10-04 | STMicroelectronics S.r.l. | Méthode de programmation de mémoires ROM MOS et CMOS |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1527894A (en) * | 1975-10-15 | 1978-10-11 | Mullard Ltd | Methods of manufacturing electronic devices |
| US4142176A (en) * | 1976-09-27 | 1979-02-27 | Mostek Corporation | Series read only memory structure |
| JPS54121685A (en) * | 1978-03-14 | 1979-09-20 | Kyushu Nippon Electric | Ic and method of fabricating same |
| US4364167A (en) * | 1979-11-28 | 1982-12-21 | General Motors Corporation | Programming an IGFET read-only-memory |
| US4365405A (en) * | 1981-05-28 | 1982-12-28 | General Motors Corporation | Method of late programming read only memory devices |
| US4364165A (en) * | 1981-05-28 | 1982-12-21 | General Motors Corporation | Late programming using a silicon nitride interlayer |
| US4359817A (en) * | 1981-05-28 | 1982-11-23 | General Motors Corporation | Method for making late programmable read-only memory devices |
| GB2102623B (en) * | 1981-06-30 | 1985-04-11 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductors memory device |
| JPS58148448A (ja) * | 1982-03-01 | 1983-09-03 | Nippon Denso Co Ltd | 半導体ｒｏｍの製造方法 |
| JPS6028145B2 (ja) * | 1983-08-24 | 1985-07-03 | 株式会社日立製作所 | Ｍｉｓ形半導体装置の製造法 |
| JPH0682801B2 (ja) * | 1983-12-23 | 1994-10-19 | 株式会社日立製作所 | 半導体記憶装置とそのレイアウト方法 |
| FR2640808B1 (fr) * | 1988-12-20 | 1991-02-08 | Thomson Composants Militaires | Procede de fabrication d'electrodes de faible dimension, dans un circuit integre |
-
1991
- 1991-11-15 US US07/792,590 patent/US5200355A/en not_active Expired - Lifetime
- 1991-12-05 FR FR9115067A patent/FR2670316B1/fr not_active Expired - Lifetime
- 1991-12-09 IT ITMI913288A patent/IT1252645B/it active IP Right Grant
- 1991-12-10 DE DE4140681A patent/DE4140681C2/de not_active Expired - Lifetime
- 1991-12-10 JP JP3325753A patent/JPH0758740B2/ja not_active Expired - Lifetime
- 1991-12-10 GB GB9126272A patent/GB2251724B/en not_active Expired - Lifetime
-
1992
- 1992-11-25 US US07/981,488 patent/US5317534A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4272303A (en) * | 1978-06-05 | 1981-06-09 | Texas Instruments Incorporated | Method of making post-metal ion beam programmable MOS read only memory |
| EP0054102A2 (fr) * | 1980-12-11 | 1982-06-23 | Rockwell International Corporation | Cellules ROM à très haute densité et procédé de fabrication |
| EP0073130A2 (fr) * | 1981-08-17 | 1983-03-02 | Kabushiki Kaisha Toshiba | Méthode de fabrication d'une mémoire morte du type masque |
| FR2548432A1 (fr) * | 1983-06-30 | 1985-01-04 | Efcis | Memoire morte programmable par masquage a un niveau tardif |
| US4805143A (en) * | 1986-01-16 | 1989-02-14 | Hitachi Ltd. | Read-only memory |
| EP0335148A2 (fr) * | 1988-03-28 | 1989-10-04 | STMicroelectronics S.r.l. | Méthode de programmation de mémoires ROM MOS et CMOS |
Non-Patent Citations (1)
| Title |
|---|
| JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY vol. 17, no. 4, Juillet 1980, NEW YORK US pages 775 - 792; S.P. MURARKA: 'Refractory silicides for integrated circuits' * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1252645B (it) | 1995-06-19 |
| ITMI913288A0 (it) | 1991-12-09 |
| FR2670316B1 (fr) | 1993-07-16 |
| DE4140681C2 (de) | 1996-07-25 |
| JPH0758740B2 (ja) | 1995-06-21 |
| GB9126272D0 (en) | 1992-02-12 |
| JPH04291758A (ja) | 1992-10-15 |
| DE4140681A1 (de) | 1992-06-11 |
| US5200355A (en) | 1993-04-06 |
| US5317534A (en) | 1994-05-31 |
| ITMI913288A1 (it) | 1993-06-09 |
| GB2251724A (en) | 1992-07-15 |
| GB2251724B (en) | 1995-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2670316A1 (fr) | Procede de fabrication d'un dispositif de memoire morte a masque. | |
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| US6191459B1 (en) | Electrically programmable memory cell array, using charge carrier traps and insulation trenches | |
| US5973373A (en) | Read-only-memory cell arrangement using vertical MOS transistors and gate dielectrics of different thicknesses and method for its production | |
| FR2494042A1 (fr) | Dispositifs a semiconducteurs et procede pour fabriquer ces derniers | |
| EP0296030B1 (fr) | Cellule de mémoire non volatile et son procédé de fabrication | |
| JP2006040981A (ja) | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 | |
| FR2753004A1 (fr) | Memoire a semi-conducteurs non volatile et procede de fabrication de celle-ci | |
| FR2858717A1 (fr) | Procede de fabrication d'une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule | |
| EP0206929B1 (fr) | Procédé de fabrication d'un circuit intégré et notamment d'une mémoire eprom comportant deux composants distincts isolés électriquement | |
| EP0282520B1 (fr) | Memoire non-volatile a grille flottante sans oxyde epais | |
| US7358139B2 (en) | Method of forming a field effect transistor including depositing and removing insulative material effective to expose transistor gate conductive material but not transistor gate semiconductor material | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2767219A1 (fr) | Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi | |
| US5652174A (en) | Unified stacked contact process for static random access memory (SRAM) having polysilicon load resistors | |
| FR2549274A1 (fr) | Cellule de memoire vive dynamique a rendement eleve et procede de fabrication | |
| KR100455716B1 (ko) | 반도체집적회로장치 및 그의 제조방법 | |
| KR100656715B1 (ko) | 반도체 메모리 장치, 및 그 제조 방법 | |
| JP3636475B2 (ja) | リードオンリーメモリセル装置 | |
| US6511882B1 (en) | Method for preventing the leakage path in embedded non-volatile memory | |
| US20030011018A1 (en) | Flash floating gate using epitaxial overgrowth | |
| EP0313427A1 (fr) | Mémoire en circuit intégré | |
| JP2008140977A (ja) | 半導体装置の製造方法 | |
| EP1494287A1 (fr) | Element DRAM comprenant deux cellules de stockage et son procéde de fabrication | |
| US20040031983A1 (en) | Structure of a memory device and fabrication method thereof |