FR2661557A1 - Procede pour preparer des circuits integres supraconducteurs. - Google Patents

Procede pour preparer des circuits integres supraconducteurs. Download PDF

Info

Publication number
FR2661557A1
FR2661557A1 FR9014863A FR9014863A FR2661557A1 FR 2661557 A1 FR2661557 A1 FR 2661557A1 FR 9014863 A FR9014863 A FR 9014863A FR 9014863 A FR9014863 A FR 9014863A FR 2661557 A1 FR2661557 A1 FR 2661557A1
Authority
FR
France
Prior art keywords
superconductive
layer
substrate
tetragonal
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9014863A
Other languages
English (en)
Other versions
FR2661557B1 (fr
Inventor
Jeong Ju-Young
Song I Hun
Yoon Seok-Yeol
Park Sang-Cheol
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of FR2661557A1 publication Critical patent/FR2661557A1/fr
Application granted granted Critical
Publication of FR2661557B1 publication Critical patent/FR2661557B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/70High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701Coated or thin film device, i.e. active or passive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/725Process of making or treating high tc, above 30 k, superconducting shaped material, article, or device
    • Y10S505/728Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/725Process of making or treating high tc, above 30 k, superconducting shaped material, article, or device
    • Y10S505/742Annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

Selon ce procédé, on fait diffuser de façon sélective de l'oxygène dans la surface d'un substrat en Yba2 Cu3 Oy tétragonal pour former une couche mince possédant la phase orthorhombique, en polissant un substrat pour former une pastille (1), en déposant une couche formant masque isolant (2) sur la pastille et une résine photosensible (3) sur cette couche, en éliminant des parties sélectives de la résine, en éliminant la couche (2) déposée sur des régions actives (4) par corrosion chimique et la résine, et en faisant diffuser de l'oxygène dans les régions actives en formant des îlots orthorhombiques supraconducteurs isolés et entourés par des phases tétragonales non supraconductrices. Application notamment à la fabrication économique de circuits intégrés supraconducteurs de grande qualité.

Description

i La présente invention concerne un procédé pour
préparer des circuits intégrés supraconducteurs.
Les procédés classiques pour fabriquer des cir-
cuits intégrés supraconducteurs sont décrits dans les de-
mandes de brevets japonais mises à l'inspection publique
sous les NO 64-69064, 64-69063, 64-89573 et 64-89674.
Dans les demandes de brevets japonais mises à l'inspection publique sous les N 064-69063 et 64-69064, en référence à la figure 1 annexée à la présente demande, on fabrique les circuits mentionnés précédemment en recouvrant une couche de diffusion (par exemple une couche de Si O 2) présente sur un substrat isolant 1 ' formé de Sr Ti O 3 ou Mg O,
en déposant une pellicule supraconductrice d'oxyde possé-
dant une composition semblable à celle de Y Ba 2 Cu 307, sur
l'ensemble du substrat, y compris ladite couche de diffu-
sion, puis en faisant cristalliser la pellicule supracon-
ductrice de l'oxyde en lui faisant subir un traitement thermique dans un environnement d'oxygène entre 8500 C et 1000 'C pendant un long intervalle de temps et en provoquant
simultanément une interdiffusion de la pellicule supracon-
ductrice dans la couche de diffusion Sur la figure 1, le chiffre de référence 5 ' désigne une phase supraconductrice à température critique élevée Cependant, dans ce procédé il se pose les problèmes suivants Tout d'abord, étant donné que les structures cristallines de la pellicule et des substrats sont différentes, il est très difficile
d'obtenir par croissance épitaxiale la pellicule supracon-
ductrice de Y Ba 2 Cu 3 Oy En second lieu, étant donné que ce substrat est très onéreux, il est difficilement utilisé à
l'échelle industrielle.
En outre, dans les demandes de brevets japonais
mises à l'inspection publique sous les N 064-89573 et 64-
89574, on décrit les opérations servant à préparer les cir-
cuits indiqués plus haut, comme étant les suivantes: a) dépôt d'un supraconducteur tel que Y Ba 2 Cu 3 07 sur le
substrat à l'aide d'un procédé de pulvérisation à magné-
tron pour former une pellicule supraconductrice; b) formation d'un masque formé de résine sur la pellicule supraconductrice; c) dopage sélectif d'ions tels que Ne, Ar, H, He et Si sur le masque formé par la résine pour détruire la structure cristalline de la partie dans laquelle des ions ont été implantés, et pour rendre non supraconductrice la partie obtenue; et d) élimination du masque formé par la résine moyennant l'utilisation du procédé de corrosion utilisant du
plasma d'oxygène.
Cependant, la mise en oeuvre des opérations indi-
quées précédemment pose également les problèmes suivants.
Etant donné que les structures cristallines de la pellicule et du substrat sont différentes, leurs réseaux cristallins ne peuvent pas être adaptés l'un à l'autre De même, pour les opérations indiquées précédemment, il faut utiliser des substrats relativement onéreux En outre, il n'est pas très facile de mettre en oeuvre le traitement tel que
l'injection d'ions.
C'est pourquoi un but de la présente invention
est de fournir un procédé pour préparer des circuits inté-
grés supraconducteurs, qui permettent de résoudre les pro-
blèmes indiqués précédemment que l'on trouve dans les tech-
niques antérieures.
Ce procédé pour préparer des circuits intégrés supraconducteurs consiste à transformer de façon sélective une couche superficielle mince d'un substrat en Y Ba 2 Cu 3 Oy
supraconducteur à température critique faible ou tétrago-
nal, en une structure orthorhombique supraconductrice, par diffusion d'oxygène et formation d'îlots orthorhombiques supraconducteurs électriquement isolés les uns des autres
et entourés par des phases tétragonales non supraconduc-
trices.
D'autres caractéristiques et avantages de la pré-
sente invention ressortiront de la description donnée ci-
après prise en référence aux dessins annexés, qui sont in-
diqués uniquement à titre d'illustration, sans être en au-
cune manière limitatifs pour l'invention et sur lesquels: la figure 1, dont il a déjà été fait mention,
représente une coupe transversale d'un circuit intégré su-
praconducteur fabriqué au moyen de la technique classique à pellicules minces, selon laquelle on dépose la pellicule mince supraconductrice sur un substrat isolant et on la structure; la figure 2 représente une coupe transversale d'un circuit intégré à semiconducteurs formé de Y Ba 2 Cu 3 Oy, fabriqué conformément à l'invention et dans laquelle des parties choisies du substrat sont transformées en passant d'une structure tétragonale à une structure orthorhombique, au moyen d'une diffusion sélective d'oxygène; la figure 3 illustre schématiquement un procédé de mise en oeuvre de la présente invention; la figure 4 représente un graphique montrant la variation de la résistance en fonction de la température de
la surface de la couche supraconductrice formée conformé-
ment à la présente invention; et
la figure 5 représente un graphique de varia-
tion de la résistance en fonction de la température du sub-
strat tétragonal.
Dans la présente invention, on utilise comme sub-
strat du Y Ba 2 Cu 3 Oy tétragonal (y < 6,5) Un procédé pour préparer des circuits intégrés supraconducteurs conformes à la présente invention implique la transformation d'une couche superficielle mince du substrat, pour l'amener à l'état de Y Ba 2 Cu 3 Oy orthorhombique supraconducteur (y > 6,5) en faisant diffuser de façon sélective de l'oxygène dans des parties désirées de cette couche pour former des
îlots supraconducteurs à température critique élevée, en-
tourés par une phase supraconductrice possédant une tempé-
rature critique faible ou non supraconductrice Au regard
de la conductivité, le substrat constitué par la phase su-
praconductrice à température critique faible ou non supra-
conductrice peut être considéré comme étant un élément iso- lant à la température à laquelle la phase supraconductrice à température critique élevée peut présenter les propriétés
de supraconduction, étant donné que la phase supra-
conductrice possédant une température critique faible ou non supraconductrice possède une résistance nettement plus élevée que la phase supraconductrice à température critique
élevée, à cette température.
On va donner une description détaillée de la pré-
sente invention en se référant au dessin, comme indiqué ci-
après.
Comme cela est représenté sur la figure 3, la présente invention concerne un procédé pour préparer des circuits intégrés supraconducteurs, et qui consiste à mettre en oeuvre les étapes consistant à: ( 1) polir un substrat formé de Y Ba 2 Cu 3065 tétragonal pour former une pastille 1 représentée sur la figure 3, cette pastille possédant, si on le désire, une surface polie d'une épaisseur de 1 pm sur le substrat; ( 2) déposer une couche formant masque isolant 2 possédant une épaisseur d'environ 0,2 pm sur la pastille 1 au
moyen d'un procédé de pulvérisation et déposer une ré-
sine photosensible 3 sur la couche formant masque 2 en utilisant un procédé d'enduction à spin (voir figure 3 b);
( 3) éliminer des parties sélectives de la résine photosen-
sible en utilisant un procédé de photolithographie (se référer à la figure 3 c);
( 4) éliminer la couche formant masque 2 déposée sur des ré-
gions actives 4 en utilisant un procédé de corrosion
chimique, puis éliminer également la résine photosen-
sible (se référer à la figure 3 d); et ( 5) faire diffuser de l'oxygène dans les régions actives 4 dans un environnement d'oxygène, tout en mettant en oeuvre simultanément un recuit, pour transformer les régions 4 de manière à les amener à avoir la phase su- praconductrice à coefficient élevé de température (phase orthorhombique) (se référer aux figures 3 e et
3 f), pour former un certain nombre d'îlots supraconduc-
teurs possédant une température critique élevée (la
température critique Tc est égale à environ 900 K), en-
tourés par la phase supraconductrice possédant une
faible température critique ou non supraconductrice.
Lors de l'étape ( 2) indiquée précédemment, les spécialistes de cette technologie, à laquelle a trait la
présente invention, peuvent aisément se procurer un poly-
mère utilisé pour former la résine photosensible Par
exemple, il est souhaitable d'utiliser la résine photosen-
sible à effet positif fabriquée par la société Shipley.
Lors de l'étape ( 4) indiquée précédemment, on peut utiliser différents produits chimiques conformément au type de matériaux de la couche formant masque déposée Il est préférable d'utiliser du HF dans le cas d'une couche de
Si O 2.
Les figures 2 et 3 f représentent des coupes
transversales des circuits intégrés supraconducteurs fabri-
qués moyennant la mise en oeuvre des étapes indiquées pré-
cédemment Sur ces figures, on peut voir que des îlots or-
thorhombiques supraconducteurs (phase supraconductrice 5 à température critique élevée) sont isolés électriquement
vis-à-vis du substrat supraconducteur à température cri-
tique faible ou non supraconducteur (phase tétragonale, 6).
En effet, étant donné que l'îlot supraconducteur à tempéra-
ture critique élevée est entouré par la phase tétragonale ayant la propriété d'un isolant ou d'un supraconducteur à faible température critique, si on dispose un autre îlot à une distance de deux ou trois microns d'un premier îlot, ces deux îlots sont séparés électriquement l'un par rapport
à l'autre.
C'est pourquoi, la présente invention permet de fabriquer un nombre d'éléments de circuits de haute qua-
lité, plus important que dans le cas de la technique clas-
sique, même si on n'utilise pas les substrats onéreux tels que ceux formés par exemple par Sr Ti O 3 ou Mg O En outre, la
qualité du dispositif fabriqué au moyen de la présente in-
vention est supérieure étant donné qu'il existe une faible
différence de réseau entre la couche orthorhombique trans-
formée et le substrat.
Dans les opérations classiques, indiquées précé-
demment, du procédé à pellicules minces, il se pose égale-
ment le problème d'une réduction de la température cri-
tique, étant donné que ces opérations impliquent une corro-
sion directe du substrat conducteur Mais par ailleurs, l'invention ne met pas en oeuvre le procédé de corrosion directe indiqué précédemment, afin de ne pas réduire la propriété de supraconduction Etant donné que le substrat formé de Y Ba 2 Cu 3 Oy réagit aisément avec l'eau, le procédé
de corrosion directe peut réduire les propriétés de la pel-
licule.
L'exemple suivant est indiqué uniquement pour fa-
ciliter la compréhension de l'invention, et le spécialiste
de la technique peut y apporter des modifications sans sor-
tir du cadre de cette dernière.
On a mélangé des quantités stoéchiométriques de Y 203, Ba CO 3 et Cu O On a broyé les poudres pendant environ six heures Puis on a fait sécher la poudre broyée à l'état de boue dans un four à 800 C On a calciné le produit séché
dans l'air à 8500 C pendant 10 heures On a fait fondre par-
tiellement le produit calciné, puis on l'a refroidi à la
température ambiante pour obtenir une masse de Y Ba 2 Cu 3 06,5.
On a poli le supraconducteur de manière à former une pastille d'une épaisseur de 1 mm possédant une surface polie On a déposé du Si O 2 isolant sur une épaisseur de 0,2 pm à la surface du supraconducteur poli en utilisant un procédé classique de dépôt par pulvérisation de manière à former une couche formant masque constitué par une résine, puis on a déposé un polymère formant résine photosensible sur une épaisseur de 1,5 pm sur ladite couche au moyen d'un
procédé d'enduction à spin.
On a éliminé une partie sélective de la résine
photosensible déposée, en utilisant un procédé de photo-
lithographie En utilisant un procédé de corrosion chimique avec du HF, on a éliminé une partie de la couche formant masque, exposée au HF Au moyen d'un recuit de la pastille dans un environnement de 02, l'oxygène a diffusé de façon sélective dans la surface de la pastille en transformant les parties exposées de cette pastille pour les amener à
l'état de phase orthorhombique, c'est-à-dire une phase su-
praconductrice à température critique élevée, possédant
une épaisseur inférieure à 10 microns.
La figure 5 représente un diagramme de variation de la résistance en fonction de la température du Y Ba Cu O tétragonal, qui montre qu'on n'observe pas la transition supraconductrice au-dessous de 770 K. La figure 4 représente un diagramme de variation de la résistance en fonction de la courbe de température de la pellicule superficielle fabriquée dans l'exemple indiqué
précédemment, qui montre que la pellicule superficielle de-
vient supraconductrice au-dessus de 770 K. Comme cela est représenté sur les figures 4 et 5,
on peut voir aisément que les circuits intégrés supracon-
ducteurs formés par diffusion sélective d'oxygène présen-
tent une propriété supraconductrice à température critique
élevée, tandis que le Y Ba Cu O tétragonal présente une pro-
priété non supraconductrice au-dessous de 770 K. Par conséquent, le substrat supraconducteur à température critique faible ou non supraconducteur, agit en
tant qu'isolant à la température à laquelle le supraconduc-
teur à température critique élevée présente une propriété de supraconduction, étant donné que le substrat possède une résistance relativement très élevée à cette température.

Claims (3)

REVENDICATIONS
1 Procédé pour préparer des circuits intégrés supraconducteurs, caractérisé en ce qu'il consiste à faire diffuser de façon sélective de l'oxygène dans la surface d'un substrat en Y Ba 2 Cu 3 Oy tétragonal pour former une
couche mince sélective d'une phase orthorhombique.
2 Procédé selon la revendication 1, caractérisé en ce qu'il inclut les étapes consistant à: ( 1) polir un substrat formé de Y Ba 2 Cu 3 Oy tétragonal pour former une pastille ( 1); ( 2) déposer une couche formant masque isolant ( 2) sur la pastille et une résine photosensible ( 3) sur la couche formant masque;
( 3) retirer des parties sélectives de la résine photosen-
sible;
( 4) retirer la couche formant masque déposée sur des ré-
gions actives ( 4) en utilisant un procédé de corrosion
chimique, puis éliminer également la résine photosen-
sible; et ( 5) faire diffuser de l'oxygène dans les régions actives
pour transformer ces dernières de manière qu'elles pré-
sentent la phase orthorhombique pour former des îlots
supraconducteurs à température critique élevée, entou-
rés par des phases supraconductrices possédant une tem-
pérature critique faible ou non supraconductrices.
3 Procédé selon la revendication 1, caractérisé en ce que la couche d'oxygène diffusée dans la surface de
la pastille possède une épaisseur inférieure à 10 microns.
FR9014863A 1990-04-27 1990-11-28 Procede pour preparer des circuits integres supraconducteurs. Expired - Fee Related FR2661557B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900005997A KR930004024B1 (ko) 1990-04-27 1990-04-27 초전도 집적회로소자의 제조방법

Publications (2)

Publication Number Publication Date
FR2661557A1 true FR2661557A1 (fr) 1991-10-31
FR2661557B1 FR2661557B1 (fr) 1995-10-13

Family

ID=19298462

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9014863A Expired - Fee Related FR2661557B1 (fr) 1990-04-27 1990-11-28 Procede pour preparer des circuits integres supraconducteurs.

Country Status (7)

Country Link
US (1) US5219830A (fr)
JP (1) JP2614942B2 (fr)
KR (1) KR930004024B1 (fr)
DE (1) DE4040053A1 (fr)
FR (1) FR2661557B1 (fr)
GB (1) GB2244882B (fr)
NL (1) NL9100725A (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546958A2 (fr) * 1991-12-13 1993-06-16 Sumitomo Electric Industries, Ltd. Transistor supraconducteur à effet de champ avec un canal supraconducteur extrêmement mince formé d'un matériau d'oxyde supraconducteur

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068618B2 (en) 2001-08-10 2006-06-27 Interdigital Technology Corp. Dynamic link adaption for time division duplex (TDD)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0276746A2 (fr) * 1987-01-30 1988-08-03 Hitachi, Ltd. Dispositif supraconducteur
EP0292387A2 (fr) * 1987-05-18 1988-11-23 Sumitomo Electric Industries Limited Méthode de fabrication d'un circuit supraconducteur
EP0410373A2 (fr) * 1989-07-24 1991-01-30 The Furukawa Electric Co., Ltd. Méthode pour formation de circuit supraconducteur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638525B2 (ja) * 1987-05-06 1994-05-18 株式会社半導体エネルギ−研究所 超電導装置の作製方法
US5041420A (en) * 1987-06-26 1991-08-20 Hewlett-Packard Company Method for making superconductor films from organometallic precursors
DK160382C (da) * 1987-09-22 1991-08-12 Ib Johannsen Fremgangsmaade til tilvejebringelse af et elektrisk kredsloeb indeholdende josephson dioder
JP2707499B2 (ja) * 1987-11-26 1998-01-28 住友電気工業株式会社 酸化物超電導体の製造方法
JPH01160888A (ja) * 1987-12-15 1989-06-23 Mitsubishi Electric Corp ビームを用いた局部熱処理方法
NL8703039A (nl) * 1987-12-16 1989-07-17 Philips Nv Werkwijze voor het patroonmatig vervaardigen van een dunne laag uit een oxidisch supergeleidend materiaal.
US4939308A (en) * 1988-04-29 1990-07-03 Allied-Signal Inc. Method of forming crystallite-oriented superconducting ceramics by electrodeposition and thin film superconducting ceramic made thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0276746A2 (fr) * 1987-01-30 1988-08-03 Hitachi, Ltd. Dispositif supraconducteur
EP0292387A2 (fr) * 1987-05-18 1988-11-23 Sumitomo Electric Industries Limited Méthode de fabrication d'un circuit supraconducteur
EP0410373A2 (fr) * 1989-07-24 1991-01-30 The Furukawa Electric Co., Ltd. Méthode pour formation de circuit supraconducteur

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS INTERNATIONAL ELECTRON DEVICES MEETING, 11 décember 1988, pages 282-285, San Francisco, US; A. YOSHIDA et al.: "Monolithic device fabrication using high Tc-superconductor" *
SOLID STATE COMMUNICATIONS, vol. 64, no. 8, November 1987, pages 1137-1140, Londres, GB; Z. GABELICA et al.: "Synthesis parameters affecting the bulk composition and superconducting properties of YBaCuO-based compounds" *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546958A2 (fr) * 1991-12-13 1993-06-16 Sumitomo Electric Industries, Ltd. Transistor supraconducteur à effet de champ avec un canal supraconducteur extrêmement mince formé d'un matériau d'oxyde supraconducteur
EP0546958A3 (en) * 1991-12-13 1993-07-14 Sumitomo Electric Industries, Ltd. Method for patterning a layer on oxide superconductor thin film and superconducting device manufactured thereby
US5413982A (en) * 1991-12-13 1995-05-09 Sumitomo Electric Industries, Ltd. Field effect transistor having c-axis channel layer
EP0732756A2 (fr) * 1991-12-13 1996-09-18 Sumitomo Electric Industries, Ltd. Procédé pour structurer une couche mince en matériau supraconducteur d'oxyde et dispositif supraconducteur fabriqué par cette méthode
EP0732756A3 (fr) * 1991-12-13 1996-10-02 Sumitomo Electric Industries, Ltd. Procédé pour structurer une couche mince en matériau supraconducteur d'oxyde et dispositif supraconducteur fabriqué par cette méthode
US5840204A (en) * 1991-12-13 1998-11-24 Sumitomo Electric Industries, Ltd. Method for patterning a layer on oxide superconductor thin film and superconducting device manufactured thereby

Also Published As

Publication number Publication date
FR2661557B1 (fr) 1995-10-13
KR930004024B1 (ko) 1993-05-19
GB2244882A (en) 1991-12-11
GB2244882B (en) 1994-12-21
KR910019170A (ko) 1991-11-30
JP2614942B2 (ja) 1997-05-28
GB9108001D0 (en) 1991-06-05
DE4040053A1 (de) 1991-10-31
JPH04226089A (ja) 1992-08-14
US5219830A (en) 1993-06-15
NL9100725A (nl) 1991-11-18

Similar Documents

Publication Publication Date Title
US4614564A (en) Process for selectively patterning epitaxial film growth on a semiconductor substrate
US5888296A (en) Method for making a ferroelectric semiconductor device and a layered structure
FR2548219A1 (fr) Procede de formation d&#39;une couche de matiere a constituants multiples
FR2571544A1 (fr) Procede de fabrication d&#39;ilots de silicium monocristallin isoles electriquement les uns des autres
FR2462023A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur
US3307239A (en) Method of making integrated semiconductor devices
US4900709A (en) Method of patterning superconducting oxide thin films
FR2519803A1 (fr) Dispositif semi-conducteur comportant une unite de prise de vue et une unite de lecture, et procede pour sa production
FR2661557A1 (fr) Procede pour preparer des circuits integres supraconducteurs.
Lippmaa et al. Atom technology for Josephson tunnel junctions: SrTiO3 substrate surface
KR100249782B1 (ko) 입방정 yba2cu3ox 박막을 장벽층으로 사용한 초전도 접합의 제조방법
FR2617644A1 (fr) Procede de realisation de dispositifs en couches minces de materiaux supraconducteurs et dispositifs realises par ce procede
JPH01152772A (ja) 基板上に超伝導酸化物層を製造する方法
US7892879B2 (en) Manufacture of cadmium mercury telluride on patterned silicon
US11882770B2 (en) Area-selective deposition of metal nitride to fabricate devices
JPH06112504A (ja) 結晶性薄膜製造方法
FR2485809A1 (fr) Diode de type schottky aluminium-silicium, procede permettant sa fabrication et dispositif semi-conducteur comportant une telle diode
Kaito Electron microscopic studies of the growth of Cu-Se crystals by the reaction of selenium films with copper fine particles
JPH02191321A (ja) 結晶の形成方法
Ishibashi et al. Improvement of surface morphology of Bi2Sr2CaCu2Ox thin films by using nano-structured SrTiO3 thin films
FR2569494A1 (fr) Procede de fabrication de dessins d&#39;interconnexion pour dispositif a semi-conducteur, et dispositifs formes par sa mise en oeuvre
JPS58158981A (ja) トンネル形ジヨセフソン接合素子の作製方法
JP3485601B2 (ja) 超電導複合薄膜の製造方法
JPH02137277A (ja) ジョセフソン素子の製造方法
Ahmed et al. Morphology of Bi2201 thin films fabricated on the thermal and chemical treated MgO (100)

Legal Events

Date Code Title Description
ST Notification of lapse
ST Notification of lapse