FR2622354A1 - Transistor a effet de champ ayant une grille du type a barriere de schottky - Google Patents
Transistor a effet de champ ayant une grille du type a barriere de schottky Download PDFInfo
- Publication number
- FR2622354A1 FR2622354A1 FR8813845A FR8813845A FR2622354A1 FR 2622354 A1 FR2622354 A1 FR 2622354A1 FR 8813845 A FR8813845 A FR 8813845A FR 8813845 A FR8813845 A FR 8813845A FR 2622354 A1 FR2622354 A1 FR 2622354A1
- Authority
- FR
- France
- Prior art keywords
- layer
- refractory material
- semi
- manufacturing
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title description 3
- 230000005669 field effect Effects 0.000 title description 3
- 239000011819 refractory material Substances 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims description 36
- 229920005989 resin Polymers 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 150000001768 cations Chemical class 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 5
- 230000030279 gene silencing Effects 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 101150016253 cmr2 gene Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/14—Schottky barrier contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Un dispositif à semiconducteur comprend un substrat semiconducteur 1, 2, une couche de grille 3ben un matériau réfractaire, formée sur le substrat semiconducteur, et une couche de métal à faible résistance 5 formée sur la couche de grille. Le procédé de fabrication permet de former la couche de métal à faible résistance 5 de façon auto-alignée sur la couche de matériau réfractaire 3b, ce qui procure une excellente maîtrise dimensionnelle dans le cas d'une grille de longueur inférieure au micron. L'invention permet ainsi de réduire la résistance de grille et d'obtenir un dispositif à semiconducteur présentant une bonne reproductibilité des caractéristiques en haute fréquence.
Description
La présente invention concerne un dispositif à se-
miconducteur, et plus particulièrement un procédé de fabri-
cation d'un transistor à effet de champ ayant une grille du
type à barrière de Schottky.
Dans un transistor à effet de champ ayant une gril-
le du type à barrière de Schottky (qu'on appellera ci-après "MESFET") utilisant une grille réfractaire, on forme une couche à faible résistance sur la grille réfractaire afin de réduire la résistance de grille, dans le but d'améliorer
les propriétés du MESFET en haute fréquence.
On décrira un procédé de fabrication de l'art anté-
rieur pour ce type de structure de transistor à effet de
champ, en se référant aux figures 3(a)- à 3 (d).
Tout d'abord, comme le montre la figure 3(a), on forme une couche active 2 sur un substrat semiconducteur, par exemple un substrat en GaAs semiisolant 1, et on dépose ensuite un matériau réfractaire sur le substrat en GaAs semi-isolant 1, de façon à produire une grille réfractaire 3. Ensuite, comme le montre la figure 3(b), on dépose une résine photosensible 4 sur la totalité de la surface du substrat, et on forme un motif de résine photosensible sur la grille réfractaire 3, par photolithographie. On dépose ensuite un métal à faible résistance 5' sur la totalité de la surface du substrat, comme représenté sur la figure 3(c) ,
et on le décolle sélectivement avec le motif de résine pho-
tosensible 4, pour produire ainsi une couche de métal à fai-
ble résistance 5 sur la grille réfractaire 3 (figure 3(d)).
Cependant, dans ce procédé de fabrication de l'art antérieur, du fait qu'il faut aligner le motif de résine photosensible 4 pour déposer un métal à faible résistance 5' après la fabrication de la grille réfractaire 3, il s'est avéré très difficile de fabriquer avec une grande maîtrise le motif de la couche de métal à faible résistance, 5, sur la grille réfractaire 3 ayant une longueur inférieure au
micron.
L'invention a pour but de procurer un procédé pour
fabriquer un dispositif à semiconducteur, permettant de for-
mer avec une grande maîtrise une couche de métal à faible résistance sur une couche d'un matériau réfractaire d'une
longueur inférieure au micron.
Un autre but de l'invention est de procurer un
dispositif à semiconducteur fabriqué par ce procédé.
Selon un aspect de l'invention, on fabrique un dis-
positif à semiconducteur en formant sur un substrat semicon-
ducteur un motif d'électrode de grille ayant une structure à deux couches qui comprend une couche de matériau réfractaire supérieure et une couche de matériau réfractaire inférieure,
ayant chacune des propriétés d'attaque différentes, en dépo-
sant une couche de résine photosensible sur la totalité de la surface du substrat, en attaquant la couche de résine photosensible pour mettre à nu la partie supérieure de la couche de matériau réfractaire supérieure, en enlevant la
couche de matériau réfractaire supérieure, en déposant un mé-
tal à faible résistance sur toute la surface du substrat, et en formant une couche de métal à faible résistance, de façon
auto-alignée, sur la couche de matériau réfractaire infé-
rieure. On améliore ainsi la maîtrise des caractéristiques géométriques de la couche de métal à faible résistance qui
est formée sur une couche de matériau réfractaire d'une lon-
gueur inférieure au micron.
Selon un autre aspect de l'invention, on fabrique un dispositif à semiconducteur en formant sur un substrat semiconducteur un motif d'électrode de grille ayant une
structure à deux couches qui comprend une couche de maté-
riau réfractaire supérieure et une couche de matériau ré- fractaire inférieure, ayant chacune des propriétés d'attaque différentes, en déposant une couche de résine photosensible sur toute la surface du substrat, en attaquant la couche de résine photosensible pour mettre à nu la partie supérieure de la couche de matériau réfractaire supérieure, en enlevant la couche de matériau réfractaire supérieure, en durcissant
la surface de la couche de résine photosensible, en sur-dé-
veloppant la couche de résine photosensible et en déposant
un métal à faible résistance sur toute la surface du subs-
trat, et en enlevant le métal à-faible résistance en même temps que la couche de résine photosensible, par un procédé
de décollement, pour produire ainsi sur la couche de maté-
riau réfractaire inférieure une couche de métal à faible résistance ayant une largeur supérieure à-celle de la couche de matériau réfractaire inférieure. La résistance de grille
est donc considérablement réduite.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation, donnés à
titre d'exemples non limitatifs. La suite de la description
se réfère aux dessins annexés sur lesquels: Les figures 1(a) à 1(f) sont des représentations
en coupe d'un MESFET qui sont destinées à expliquer un pro-
cédé de fabrication d'un dispositif à semiconducteur confor-
me à un mode de réalisation de l'invention; Les figures 2(a) à 2(e) sont des représentations en coupe d'un MESFET qui sont destinées à expliquer un procédé de fabrication d'un dispositif à semiconducteur conforme à un autre mode de réalisation de l'invention; et Les figures 3(a) à 3(d) sont des représentations en coupe d'un MESFET qui sont destinées à expliquer un procédé de fabrication d'un dispositif à semiconducteur conforme à
l'art antérieur.
Les figures 1(a) à 1(f) sont des coupes d'un MESFET qui sont destinées à expliquer un processus de fabrication d'un dispositif à semiconducteur conforme à un mode de réa- lisation de l'invention. Sur la figure 1, la référence 1 désigne un substrat en GaAs semi-isolant, la référence 2
désigne une couche active, et les références 3a et 3b dési-
gnent respectivement des couches de matériau réfractaire supérieure et inférieure, qui consistent en un siliciure de
métal réfractaire. La référence 4 désigne une couche de ré-
sine photosensible, la référence 5 désigne une couche de mé-
tal à faible résistance et la référence 10 désigne une élec-
trode de grille.
Tout d'abord, comme le montre la figure 1(a), on forme une couche active 2 par implantation ionique de Si, dans des conditions correspondant à une énergie d'injection de plusieurs dizaines de keV et une dose de 1012 à 1013
cmr2, dans une région de surface du substrat en GaAs semi-
isolant 1, ou par un procédé de croissance épitaxiale sur une surface du substrat en GaAs semi-isolant 1. On dépose ensuite une couche de matériau réfractaire inférieure 3b, consistant par exemple en siliciure de tungstène (WSi), avec une épaisseur de plusieurs centaines de nanomètres, ou moins, sur la totalité de la surface du substrat en GaAs 1, par un
procédé de pulvérisation cathodique ou un procédé de crois-
sance épitaxiale. On dépose ensuite une couche de matériau
réfractaire supérieure 3a, consistant par exemple en sili-
ciure de titane-tungstène (TiWSi), avec une épaisseur d'une
centaine à plusieurs centaines de nanomètres, sur la totali-
té de la surface du substrat en GaAs 1, par un procédé de
pulvérisation cathodique ou un procédé de croissance épita-
xiale. Ensuite, on attaque et on traite verticalement les couches de matériau réfractaire supérieure et inférieure 3a
et 3b, en procédant par attaque ionique réactive ou par at-
taque par résonance cyclotron d'électrons, dans des condi-
tions dans lesquelles ces couches sont attaquées approxima-
tivement à la même vitesse, pour produire ainsi un motif
d'électrode de grille.
Ensuite, comme le montre la figure 1(b), on dépose
par centrifugation une couche de résine photosensible à fai-
ble viscosité, sur la totalité de la surface du substrat en
GaAs 1, de façon à recouvrir les couches de matériau réfrac-
taire supérieure et inférieure 3a et 3b.
Ensuite, comme le montre la figure 1(c), on attaque la couche de résine photosensible 4 en utilisant des ions
réactifs d'un mélange de gaz comprenant CF4 et 02, pour met-
tre ainsi à nu la partie supérieure de la couche de matériau
réfractaire supérieure 3a.
Ensuite, comme le montre la figure 1(d), on attaque sélectivement la couche de matériau réfractaire supérieure
3a qui a été mise à nu, avec une vitesse d'attaque plus éle-
vée pour cette couche que pour la couche de matériau réfrac-
taire inférieure 3b, en procédant par attaque ionique réac-
tive ou par attaque par voie humide, de façon à laisser la
couche de matériau réfractaire inférieure 3b.
Ensuite, comme le montre la figure l(e}, on dépose en phase vapeur un métal à faible résistance 5', consistant par exemple en Ti/Au, de façon à lui donner une épaisseur inférieure à la différence entre l'épaisseur de la couche de
résine photosensible 4 et celle de la couche de matériau ré-
fractaire inférieure 3b.
Enfin, comme le montre la figure l(f), on décolle la couche de métal à faible résistance 5' en compagnie de la
couche de résine photosensible 4, ce qui produit une électro-
de de grille T0 ayant une structure à deux couches, dans la-
quelle une couche de métal à faible résistance 5 est formée de façon autoalignée sur la couche de matériau réfractaire 3b. Dans ce premier mode de réalisation, représenté sur les figures 1(a) - 1(f), du fait que la couche de métal à faible résistance 5 est formée de façon auto-alignée sur la
couche de matériau réfractaire inférieure 3b, on peut pro-
duire avec une excellente maîtrise un motif de grille de taille inférieure ou micron, comprenant une couche de maté-
riau réfractaire en tant que première couche (couche infé-
rieure), et une couche de métal à faible résistance en tant que seconde couche (couche supérieure). En outre, du fait que la couche de métal à faible résistance 5 est formée sur
la couche de matériau réfractaire inférieure 3b, la résis-
tance de grille est diminuée, et le facteur de bruit minimal qui était de 3 dB dans le dispositif de l'art antérieur, peut être réduit à 1 dB, tandis que le gain qui était de 5 dB dans le dispositif de l'art antérieur peut être augmenté
jusqu'à 12 à 13 dB, ce qui donne un MESFET ayant des carac-
téristiques en haute fréquence stables sur l'ensemble de
tranches ou de lots de fabrication.
Les figures 2@) à 2(e) sont des représentations en
coupe d'un MESFET qui sont destinées à expliquer un proces-
sus de fabrication d'un dispositif à semiconducteur conforme
à un autre mode de réalisation de l'invention. Sur les figu-
res 2(a) à 2(e), les éléments identiques à ceux représentés
sur les figures 1(a) - 1(f) sont désignés par les mêmes ré-
férences numériques. La référence 4' désigne une partie dur-
cie de la couche de résine photosensible, et la référence 11 désigne une partie sur-développée de la couche de résine photosensible. Contrairement au premier mode de réalisation dans lequel une couche de métal à faible résistance, 5, est formée sur une couche de matériau réfractaire inférieure 3b, dans ce second mode de réalisation la couche de métal à faible résistance 5 est formée avec une largeur supérieure à
celle de la couche de matériau réfractaire inférieure 3b.
Dans la fabrication de ce second mode de réalisa-
tion, on accomplit des opérations de fabrication identiques à celles représentées sur les figures 1(a) à 1(d), jusqu'à l'étape de la figure 2(a). Comme le montre la figure 2(b), on durcit la surface de la couche de résine photosensible 4 par une opération de recuit, ou par irradiation par des rayons
ultraviolets, pour produire ainsi une partie de résine photo-
sensible durcie, 4'.
Ensuite, comme le montre la figure 2(c), on sur-dé-
veloppe la couche de résine photosensible 4 à la partie su-
périeure de la couche de matériau réfractaire 3b, en em-
ployant une longue durée de développement, ce qui produit une
partie de résine photosensible sur-développée, 11.
Ensuite, comme le montre la figure 2(d), on dépose en phase vapeur un métal à faible résistance 5', consistant
par exemple en Ti/Au, de façon à avoir une épaisseur de cou-
che inférieure à la différence entre l'épaisseur de la couche de résine photosensible 4 et celle de la couche de matériau
réfractaire inférieure 3b.
Enfin, comme le montre la figure 2(e), on décolle le métal à faible résistance 5' en compagnie de la couche de résine photosensible 4, ce qui donne une électrode de grille 10 ayant une structure double, qui comprend une couche de matériau réfractaire inférieure 3b et une couche de métal à faible résistance 5 formée sur la couche réfractaire, avec une configuration dans laquelle la couche de métal à faible résistance 5 a une largeur supérieure à celle de la couche
de matériau réfractaire inférieure 3b.
Dans ce second mode de réalisation, outre le fait qu'on obtient les effets du premier mode de réalisation, on peut réduire encore davantage la résistance de grille, du fait que la couche de métal à faible résistance 5 est formée avec une largeur supérieure à celle de la grille, ce qui
donne un dispositif à semiconducteur ayant d'excellentes ca-
ractéristiques en haute fréquence.
Bien qu'on ait décrit un procédé de fabrication de
grille de MESFET dans les premier et second modes de réali-
sation considérés ci-dessus, on peut également appliquer l'invention à un procédé de fabrication de grille de MISFET
(MOSFET), en obtenant les mêmes effets que ci-dessus.
Bien que dans les premier et second modes de réali-
sation considérés ci-dessus, on utilise TiWSi pour la couche de matériau réfractaire supérieure 3a et on utilise WSi pour la couche de matériau réfractaire inférieure 3b, on peut utiliser d'autres matériaux pour les couches supérieure et inférieure, à condition qu'ils diffèrent l'un de l'autre. On
peut par exemple utiliser WNx ou W pour la couche supérieure.
Conformément à l'invention, et comme il ressort de
façon évidente de la description précédente, on forme sur un
substrat semiconducteur un motif d'électrode de grille à structure à deux couches, comprenant des couches de matériau
réfractaire supérieure et inférieure, ayant chacune des pro-
priétés d'attaque différentes, on dépose une couche de rési-
ne photosensible sur la totalité de la surface du substrat, on attaque cette couche de résine photosensible pour mettre
à nu la partie supérieure de la couche de matériau réfrac-
taire supérieure, on enlève la couche de matériau réfractai-
re supérieure, on dépose un métal à faible résistance sur la
totalité de la surface du substrat, et on décolle sélective-
ment le métal à faible résistance en compagnie de la couche
de résine photosensible, pour produire ainsi, de façon auto-
aline,une couche de métal à faible résistance sur la couche
de matériau réfractaire inférieure.
Selon un autre aspect de l'invention, on forme sur un substrat semiconducteur unmotif d'électrode de grille ayant une structure à deux couches qui comprend des couches de matériau réfractaire supérieure et inférieure, ayant chacune des propriétés d'attaque différentes, on dépose une couche de résine photosensible sur la totalité de la surface du substrat, on attaque la couche de résine photosensible
pour mettre à nu la partie supérieure de la couche de maté-
riau réfractaire supérieure, on enlève la couche de matériau réfractaire supérieure, on durcit la surface de la couche de résine photosensible, on sur-développe la couche de résine photosensible et on dépose un métal à faible résistance sur
la totalité de la surface du substrat, et on décolle sélec-
tivement le métal à faible résistance, en compagnie de la couche de résine photosensible, pour produire ainsi une cou- che de métal à faible résistance sur la couche de matériau
réfractaire inférieure, cette couche de métal à faible ré-
sistance ayant une largeur supérieure à celle de la couche de matériau réfractaire inférieure. Il en résulte qu'on peut
obtenir avec.une grande maîtrise un motif de grille de lon-
gueur inférieure au micron, on peut réduire la résistance de grille, et on peut fabriquer un dispositif à semiconducteur
ayant des caractéristiques en haute fréquence qui sont sta-
bles.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif et au procédé décrits et
représentés, sans sortir du cadre de l'invention.
Claims (20)
1. Dispositif à semiconducteur caractérisé en ce qu'il comprend: un substrat semiconducteur (1, 2); une couche de grille (3b) consistant en un matériau réfractaire, formée sur la surface du substrat semiconducteur (1, 2); et une couche de métal à faible résistance (5), formée sur la
couche de grille (3b).
2. Dispositif à semiconducteur selon la revendica-
tion 1, caractérisé en ce que la couche de métal à faible résistance (5) est formée avec une longueur égale à celle de
la couche de grille (3b).
3. Dispositif à semiconducteur selon la revendica-
tion 1, caractérisé en ce que la couche de métal à faible résistance (5) est formée avec une longueur supérieure à
celle de la couche de grille (3b).
4. Dispositif à semiconducteur selon la revendi-
cation 1, caractérisé en ce que la couche de métal à faible
résistance (5) consiste en une couche de Ti/Au.
5. Dispositif à semiconducteur selon la revendica-
tion 1, caractérisé en ce que le substrat semiconducteur
(1, 2) est un substrat en GaAs semi-isolant.
6. Dispositif à semiconducteur selon la revendica-
tion 1, caractérisé en ce que la couche de matériau réfrac-
taire (3b) consiste en un siliciure de métal réfractaire.
7. Dispositif à semiconducteur selon la revendica-
tion 6, caractérisé en ce que la couche de matériau réfrac-
taire (3b) consiste en siliciure de tungstène.
8. Dispositif à semiconducteur selon la revendica-
tion 1, caractérisé en ce que le substrat semiconducteur
(1) comporte une couche active (2) à sa surface.
9. Procédé de fabrication d'un dispositif à semi-
conducteur, caractérisé en ce qu'il comprend: une première opération pour produire un motif d'électrode de grille ayant
une structure à deux couches (3a, 3b) sur un substrat semi-
conducteur (1, 2), ce motif d'électrode de grille comprenant
une première couche de matériau réfractaire, ou couche inf4-
rieure (3b), et une seconde couche de matériau réfractaire,
ou couche supérieure (3a), ayant respectivement des proprié-
tés d'attaque différentes; une seconde opération consistant à déposer une couche de résine photosensible (4) sur la to- talité de la surface du substrat (1, 2), et à attaquer cette couche pour mettre à nu la partie supérieure de la seconde
couche de matériau réfractaire supérieure (3a); et une troi-
sième opération pour enlever la seconde couche de matériau
réfractaire supérieure (3a) et pour déposer un métal à fai-
ble résistance (5') sur la totalité de la surface du subs-
trat (1, 2) et enlever le métal à faible résistance (5') en compagnie de la couche de résine photosensible (4), par un procédé de décollement, de façon à produire une électrode de
grille (10) qui comprend la première couche de matériau ré-
fractaire inférieure (3b) et une couche de métal à faible résistance (5) qui est formée de façon auto-alignée sur la
première couche de matériau réfractaire inférieure.
10. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 9, caractérisé en ce que la première opération pour produire le motif d'électrode de grille (3a, 3b) ayant la structure à deux couches, comprend
les étapes suivantes: on forme la première couche de maté-
riau réfractaire inférieure (3b) et la seconde couche de
matériau réfractaire supérieure (3a) sur le substrat semi-
conducteur (1, 2), par un procédé de pulvérisation cathodi-
que ou un procédé de croissance épitaxiale; et on attaque approximativement à la même vitesse les première et seconde couches de matériau réfractaire inférieure et supérieure
(3b, 3a).
11. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 9, caractérisé en ce que la première couche de matériau réfractaire inférieure (3b) consiste en siliciure de tungstène, et la seconde couche de matériau réfractaire supérieure (3a) consiste en siliciure
de tungstène-titane.
12. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 10, caractérisé en ce que la première couche de matériau réfractaire inférieure (3b) consiste en siliciure de tungstène, et la seconde couche de matériau réfractaire supérieure (3a) consiste en siliciure
de tungstène-titane.
13. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 9, caractérisé en ce qu'on effectue l'attaque de la couche de résine photosensible (4) dans la seconde opération, par attaque ionique réactive en
utilisant un mélange gazeux de CF4 et 02.
14. Procédé de fabrication d'un dispositif à semi-
conducteur, caractérisé en ce qu'il comprend les opérations suivantes: une première opération pour produire un motif d'électrode de grille (3a, 3b) ayant une structure à deux couches sur un substrat semiconducteur (1, 2), ce motif
d'électrode de grille comprenant une première couche de ma-
tériau réfractaire, ou couche inférieure (3b), et une se-
conde couche de matériau réfractaire, ou couche supérieure (3a), ayant chacune des propriétés d'attaque différentes;
une seconde opération pour déposer une couche de résine pho-
tosensible (4) sur la totalité de la surface du substrat (1, 2), et pour attaquer cette dernière de façon à mettre à nu la partie supérieure de la seconde couche de matériau réfractaire supérieure (3a); une troisième opération pour enlever la seconde couche de matériau réfractaire supérieure (3a); une quatrième opération pour durcir la surface (4') de
la résine photosensible (4), et pour effectuer un sur-déve-
loppement de la résine photosensible; et une cinquième opé-
ration pour déposer un métal à faible résistance (5') sur
la totalité de la surface du substrat (1, 2), et pour enle-
ver le métal à faible résistance (5') en compagnie de la
couche de résine photosensible (4), par un procédé de décol-
lement, pour produire ainsi une électrode de grille qui com-
prend la première couche de matériau réfractaire inférieure (3b) et une couche de métal à faible résistance (5) qui est
formée sur cette dernière, avec une configuration dans la-
quelle la couche de métal à faible résistance (5) a une lar-
geur supérieure à celle de la première couche de matériau
réfractaire inférieure (3b).
15. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 14, caractérisé en ce que la première opération pour produire le motif d'électrode de grille (3a, 3b) à structure à deux couches, comprend les
opérations suivantes: on forme sur le substrat semiconduc-
teur (1, 2) une première couche de matériau réfractaire, ou couche inférieure (3b), et une seconde couche de matériau réfractaire, ou couche supérieure (3a), par un procédé de
pulvérisation cathodique ou un procédé de croissance épita-
xiale; et on attaque approximativement avec la même vitesse
d'attaque les première et seconde couches de matériau ré-
fractaire inférieure et supérieure (3b, 3a).
16. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 14, caractérisé en ce que la première couche de matériau réfractaire inférieure (3b) consiste en siliciure de tungstène, et la seconde couche de matériau réfractaire supérieure (3a) consiste en siliciure
de tungstène-titane.
17. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 15, caractérisé en ce que la première couche de matériau réfractaire inférieure (3b) consiste en siliciure de tungstène, et la seconde couche de matériau réfractaire supérieure (3a) consiste en siliciure
de tungstène-titane.
18. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 14, caractérisé en-ce que l'attaque de la couche de résine photosensible (4) dans la seconde opération est effectuée par attaque ionique réactive
en utilisant un mélange gazeux de CF4 et 02.
19. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 14, caractérisé en ce que
le durcissement de la résine photosensible (4) dans la qua-
trième opération est effectué par recuit.
20. Procédé de fabrication d'un dispositif à semi- conducteur selon la revendication 14, caractérisé en ce que
le durcissement de la résine photosensible (4) dans la qua-
trième opération est effectué par irradiation avec des
rayons ultraviolets.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268435A JPH01109770A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2622354A1 true FR2622354A1 (fr) | 1989-04-28 |
| FR2622354B1 FR2622354B1 (fr) | 1995-03-10 |
Family
ID=17458453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813845A Granted FR2622354A1 (fr) | 1987-10-22 | 1988-10-21 | Transistor a effet de champ ayant une grille du type a barriere de schottky |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5030589A (fr) |
| JP (1) | JPH01109770A (fr) |
| FR (1) | FR2622354A1 (fr) |
| GB (1) | GB2211349B (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| EP0531805A1 (fr) * | 1991-09-10 | 1993-03-17 | Motorola, Inc. | Procédé pour la fabrication d'une électrode de grille |
| KR0170498B1 (ko) * | 1995-11-21 | 1999-03-30 | 양승택 | T형 게이트 전극의 형성방법 |
| US6168837B1 (en) | 1998-09-04 | 2001-01-02 | Micron Technology, Inc. | Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound |
| US6426301B1 (en) | 2000-07-31 | 2002-07-30 | Advanced Micro Devices, Inc. | Reduction of via etch charging damage through the use of a conducting hard mask |
| US6703297B1 (en) | 2002-03-22 | 2004-03-09 | Advanced Micro Devices, Inc. | Method of removing inorganic gate antireflective coating after spacer formation |
| JP2013503757A (ja) * | 2009-09-03 | 2013-02-04 | アプライド マテリアルズ インコーポレイテッド | 電子デバイスを印刷する印刷方法及びそれに関連する制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057558A2 (fr) * | 1981-01-30 | 1982-08-11 | Fujitsu Limited | Dispositif semiconducteur à effet de champ et procédé pour sa fabrication |
| JPS61204982A (ja) * | 1985-03-08 | 1986-09-11 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5966165A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 電極配線およびその製造方法 |
| JPS6046074A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| JPS61179551A (ja) * | 1985-02-04 | 1986-08-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS6292481A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
| US4735913A (en) * | 1986-05-06 | 1988-04-05 | Bell Communications Research, Inc. | Self-aligned fabrication process for GaAs MESFET devices |
| US4732865A (en) * | 1986-10-03 | 1988-03-22 | Tektronix, Inc. | Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits |
| JPS63132452A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | パタ−ン形成方法 |
| JPS63155671A (ja) * | 1986-12-18 | 1988-06-28 | Nec Corp | 半導体装置の製造方法 |
| US4849376A (en) * | 1987-01-12 | 1989-07-18 | Itt A Division Of Itt Corporation Gallium Arsenide Technology Center | Self-aligned refractory gate process with self-limiting undercut of an implant mask |
| JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1987
- 1987-10-22 JP JP62268435A patent/JPH01109770A/ja active Pending
-
1988
- 1988-10-11 GB GB8823782A patent/GB2211349B/en not_active Expired - Fee Related
- 1988-10-21 FR FR8813845A patent/FR2622354A1/fr active Granted
-
1990
- 1990-02-09 US US07/477,434 patent/US5030589A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057558A2 (fr) * | 1981-01-30 | 1982-08-11 | Fujitsu Limited | Dispositif semiconducteur à effet de champ et procédé pour sa fabrication |
| JPS61204982A (ja) * | 1985-03-08 | 1986-09-11 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
Non-Patent Citations (4)
| Title |
|---|
| ELECTRONICS LETTES, vol. 23, no. 20, 24 septembre 1987, pages 1073-1075, Stevenage, Herts, GB; A.E. GEISSBERGER et al.: "Refractory self-aligned gate technology for GaAs microwave FETs and MMICs" * |
| GaAs IC SYMPOSIUM, TECHNICAL DIGEST 1986, Grenelefe, Florida, 28-30 octobre 1986, pages 47-50, IEEE, New York, US; S.P. KWOK et al.: "A high-performance, low-temperature self-aligned gate E/D process" * |
| IEEE ELECTRON DEVICE LETTERS, vol. EDL-6, no. 10, octobre 1985, pages 542-544, IEEE, New York, US; M. SUZUKI et al.: "A new self-aligned GaAs FET with a Mo/WSixchi T-gate" * |
| PATENT ABSTRACTS OF JAPAN, vol. 11, no. 36 (E-477)[2483], 3 février 1987; & JP-A-61 204 982 (NIPPON TELEGR. & TELEPH. CORP. (NTT)) 11-09-1986 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2211349A (en) | 1989-06-28 |
| FR2622354B1 (fr) | 1995-03-10 |
| GB8823782D0 (en) | 1988-11-16 |
| GB2211349B (en) | 1992-05-06 |
| JPH01109770A (ja) | 1989-04-26 |
| US5030589A (en) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| EP0285206B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur du type transistor à effet de champ | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| FR2524709A1 (fr) | Dispositif a semi-conducteur et procede pour sa fabrication | |
| FR2663158A1 (fr) | Procede de fabrication de transistor a effet de champ. | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| EP0944919A1 (fr) | Transistor mis a grille metallique auto-alignee et son procede de fabrication | |
| WO2001095383A1 (fr) | Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene. | |
| FR2657999A1 (fr) | Tube a vide micro-miniature et procede de fabrication. | |
| FR2636471A1 (fr) | Procede de fabrication d'une electrode de grille pour un transistor a effet de champ | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2622354A1 (fr) | Transistor a effet de champ ayant une grille du type a barriere de schottky | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| JPH0799318A (ja) | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| FR2525814A1 (fr) | Procede de formation d'une couche protectrice dans une structure a semi-conducteurs | |
| FR2607323A1 (fr) | Procede de formation d'un motif consistant en une pellicule metallique a deux couches | |
| EP0197838B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée | |
| EP1328969B1 (fr) | Procédé de formation d'un transistor mos | |
| FR2558647A1 (fr) | Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor | |
| EP0650185A1 (fr) | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| JPS62291048A (ja) | Ｉｃ素子における微細布線方法 | |
| FR2747232A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur presentant des relations de position precises entre ses electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |