FR2747232A1 - Procede de fabrication d'un dispositif semi-conducteur presentant des relations de position precises entre ses electrodes - Google Patents
Procede de fabrication d'un dispositif semi-conducteur presentant des relations de position precises entre ses electrodes Download PDFInfo
- Publication number
- FR2747232A1 FR2747232A1 FR9703470A FR9703470A FR2747232A1 FR 2747232 A1 FR2747232 A1 FR 2747232A1 FR 9703470 A FR9703470 A FR 9703470A FR 9703470 A FR9703470 A FR 9703470A FR 2747232 A1 FR2747232 A1 FR 2747232A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- film
- layer
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 99
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000010931 gold Substances 0.000 claims description 109
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 230000008569 process Effects 0.000 claims description 59
- 238000007747 plating Methods 0.000 claims description 39
- 229910052737 gold Inorganic materials 0.000 claims description 37
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 36
- 239000000126 substance Substances 0.000 claims description 22
- 238000004070 electrodeposition Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000001465 metallisation Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 358
- 239000010410 layer Substances 0.000 description 232
- 229910052581 Si3N4 Inorganic materials 0.000 description 73
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 73
- 238000005530 etching Methods 0.000 description 25
- 238000000992 sputter etching Methods 0.000 description 25
- 238000003486 chemical etching Methods 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 238000003801 milling Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000009834 vaporization Methods 0.000 description 4
- 230000008016 vaporization Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 206010000060 Abdominal distension Diseases 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 208000024330 bloating Diseases 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 Boron ions Chemical class 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
- H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Le procédé de fabrication d'un dispositif semi-conducteur présentant des première et deuxième électrodes isolées l'une de l'autre comprend des étapes consistant: - à former une ouverture dans une couche d'oxyde de silicium (8) ménagée sur une couche (4) en GaAs de type n formée sur un substrat semi isolant (2); - à former des premières électrodes (12a, 12b) sur la surface d'un substrat semi-conducteur (4), ces premières électrodes présentant des surfaces latérales (12s); - à former une couche isolante (6) sur la surface de substrat semi-conducteur; et - à former des deuxièmes électrodes sur la surface de substrat semi-conducteur. Application à la fabrication de dispositifs semi-conducteurs à très faibles Iongueur et résistance de grille.
Description
PROCEDE DE FABRICATION D'UN DISPOSITIF
SEMI-CONDUCTEUR PRESENTANT DES RELATIONS
DE POSITION PRECISES ENTRE SES ELECTRODES
La présente invention se rapporte, d'une manière générale, à un procédé de fabrication d'un dispositif semi-conducteur. et plus particulièrement à un procédé de fabrication dans lequel les relations de position entre au moins deux électrodes sont
définies ou réglées avec précision.
La demande de brevet japonais JP-A-7 244 685, qui a été publiée après la date de priorité de la présente demande, décrit un procédé de fabrication d'un dispositif semi-conducteur présentant une faible longueur de grille et une faible résistance de grille. Cette technique connue sera décrite en référence aux figures 48 à 56 des
dessins annexés.
Une couche 104 de GaAs de type n est formée sur un substrat 102 en GaAs.
Une couche d'oxyde de silicium 106 est en outre formée sur une couche 104 en GaAs de type n (figure 48). Ensuite, une ouverture 108 est formée dans la couche d'oxyde de silicium 106. Une cavité 110 correspondant en position à l'ouverture 108, est formée dans la couche 104 en GaAs de type n. par attaque chimique à l'aide de la couche d'oxyde de silicium 106 servant de masque (figure 49). Un film conducteur
112 est ensuite formé pour couvrir la surface de la cavité 110 (figure 50).
Le film conducteur 112 est enlevé par attaque chimique anisotropique à
l'exception de ses parties couvrant les parois latérales de la cavité 110 (figure 51).
On enlève ensuite la couche d'oxyde de silicium 106 et on forme les électrodes inférieures verticales 114. Une autre couche d'oxyde de silicium 116 est formée par un processus de dépôt chimique par vaporisation (CVD) sur une surface du substrat semi-conducteur sur lequel sont formées les électrodes inférieures verticales 114. et une couche résistance 118 est formée sur la surface de la couche d'oxvde de silicium 116 (figure 52). Les surtfaces supérieures des électrodes inférieures 114 sont ensuite
exposées ou déinudées par attaque chimique rétrograde (ftigure 53).
Un film métallique 120 servant de métal de placage de sous-revêtement est ensuite formé par un procédé de déposition sur une surface de la couche d'oxyde de silicium 116 du substrat semi-conducteur. Une autre couche résistante 122 est formée sur la surface du film métallique 120. Un processus photolithographique utilisant un film de masquage est appliqué à une surface de la couche résistante 122 de telle façon qu'une ouverture 123 soit formée dans une région correspondant à l'une des électrodes inférieures 114. Une couche de placage en or (Au) est formée par placage ou électrodéposition. la couche résistante 122 servant de masque. Grâce à ce processus de placage. une couche plaquée or (Au) 124 est formée sur la surface du film métallique 120 de façon à correspondre à l'une des électrodes inférieures 114. La
couche plaquée or 124 sert d'électrode supérieure (figure 54).
La couche résistante 122 est ensuite enlevée et le film métallique de sous-
revêtement de placage 120 est enlevé par attaque ionique avec l'électrode supérieure 124 servant de masque. Le film d'oxyde de silicium 116 est ensuite enlevé par I 5 attaque chimique à sec. Une couche résistante 126 est ensuite formée pour couvrir les
régions à isolation (figure 55).
Un film tri-métallique constitué de AuGe/Ni/Au est ensuite formé avec la couche résistante 126 servant de masque. En conséquence, un organe de couche
supérieure 128a d'une électrode de grille, une électrode de source 128b et une élec-
trode de drain ou d'anode 128c sont formées par un procédé d'enlèvement vertical, de façon à être isolées l'une de l'autre. Apres que la couche résistante 126 ait été enlevée par nettoyage au solvant et polissage ou cendrage. la rondelle ou pastille est frittée
(figure 56).
Selon le procédé décrit ci-dessus, la longueur de grille (la distance désignée par le symbole de référence G à la figure 56) peut être réduite du fait que l'on forme une structure d'électrode de grille qui est composée de l'électrode inférieure 114, du film métallique de sousrevêtement de placage 120. de l'électrode supérieure 124 et de l'organe de couche supérieur 128a. et qui présente une section en T. En outre, du fait
qu'une zone de section de l'électrode de grille est augmentée par l'électrode supé-
rieure 124, la résistance de grille peut être rendue relativement faible.
La technique qui vient d'être décrite emploie un processus photolithographique utilisant le film de masquage pour la formation de l'électrode supérieure 124. Plus spécifiquement. le film de masquage est utilisé pour former l'ouverture 123 dans la
couche résistante 122.
Selon la technique décrite ci-dessus. les relations de position relative entre l'électrode de source 128b et l'électrode supérieure 124 et entre l'électrode de drain 128c et l'électrode supérieure 124. sont réglées ou déterminées avec précision du fait que les zones o les électrodes de source et de drain 128b, 128b sont formées, sont
contrôlées par l'électrode supérieure 124.
Cependant. la relation de position de l'électrode supérieure 124 par rapport à l'électrode inférieure 114 ne peut pas être réglée de façon précise du fait que le film de masquage est utilisé lorsque l'électrode supérieure 124 est formée dans la zone correspondant à l'électrode inférieure 114. Les électrodes de source et de drain 128b et 128c sont formées à partir de l'emplacement de l'électrode supérieure 124. comme décrit ci-dessus. Cependant, la relation de position de l'électrode supérieure 124 par rapport à l'électrode inférieure 114 ne peut pas être réglée avec précision. En conséquence, la relation de position de chacune parmi l'électrode de source et l'électrode de drain 128b et 128c par rapport à l'électrode inférieure 114. ne peut pas
être réglée avec précision.
Les caractéristiques électriques du dispositif semi-conducteur telles que la résistance grille-source dépendent de la relation de position de l'électrode de source 128b par rapport à l'électrode inférieure 114 mais ne dépendent pas de la relation de
position de l'électrode de source 128b par rapport à l'électrode supérieure 124.
Cependant, les caractéristiques électriques du dispositif semi- conducteur sont instables dans le procédé selon l'art antérieur qui vient d'être décrit. du fait que la relation de position de l'électrode de source 128b par rapport à l'électrode inférieure 114 ne peut pas être réglée avec précision. En outre, les caractéristiques électriques du dispositif semi-conducteur telles que la résistance grille-drain dépendent de la relation de position de l'électrode de drain 128c par rapport à l'électrode inférieure 114, mais ne dépendent pas de la relation de position de l'électrode de drain 128c par rapport à l'électrode supérieure 124. Cependant. les caractéristiques électriques du dispositif semi-conducteur sont instables dans le procédé selon l'art antérieur, du fait
que la relation de position de l'électrode de drain 128c par rapport à l'électrode infé-
rieure 114 ne peut pas être réglée avec précision.
La relation de position de l'électrode supérieure par rapport à l'électrode infé-
rieure est réglée dans le procédé qui vient d'être exposé, en utilisant le film de mas-
quage. En conséquence. les relations des positions des électrodes de source et de drain par rapport à l'électrode inférieure ne peuvent pas être réglées avec précision, même lorsque les électrodes de source et de drain sont formées sur la base de
l'emplacement de l'électrode supérieure. En conséquence. les caractéristiques élec-
triques du dispositif semi-conducteur qui est fabriqué. ne peuvent pas être rendues
stables.
En conséquence. un objet de la présente invention consiste à proposer un pro-
cédé de tfabrication d'un dispositif semi-conducteur, dans lequel la position de la
deuxième électrode correspondant à l'électrode de source ou de drain. laquelle posi-
tion affecte les caractéristiques électriques du dispositif semiconducteur, peut être réglée avec précision par rapport à une première électrode correspondant à l'électrode intférieure. Un autre objet de l'invention consiste à proposer un procédé de tfabrication d'un dispositif semi-conducteur. dans lequel les relations de position entre deux électrodes
ou entre deux électrodes ou plus sont réglées avec précision.
La présente invention propose un procédé de fabrication d'un dispositif semi-
conducteur comprenant les étapes consistant: (a) à former la première électrode sur une surface d'un substrat semi-conducteur, la première électrode présentant une première surface latérale; (b) à tformer une couche isolante sur la surface de substrat semi-conducteur, la
couche isolante présentant une deuxième surface latérale adjacente à la pre-
mière surface latérale et une troisième surface latérale à distance de la première surface latérale; et (c) à former une deuxième électrode sur la surface de substrat semi-conducteur, la deuxième électrode présentant une quatrième surface latérale adjacente à la
troisième surface latérale.
Selon le procédé décrit ci-dessus, la couche isolante est formée sur la surface latérale de la première électrode. La deuxième électrode est formée sur une région séparée par la couche isolante de la surface latérale de la première électrode. Il en
résulte que la deuxième électrode est placée à un emplacement à distance de ta sur-
face latérale de la première électrode de l'épaisseur de la couche isolante. Ainsi, la
deuxième électrode est positionnée à partir de l'emplacement de la première élec-
trode. Dans le procédé décrit ci-dessus, l'étape (c) comporte de préférence une étape consistant à former des films conducteurs sur la troisième surface latérale de la couche isolante et une surface de substrat semi-conducteur adjacente à la troisième
surface latérale et une étape consistant à enlever le film conducteur formé sur la troi-
sième surface latérale de la couche isolante. La deuxième électrode est directement
formée à un emplacement situé à distance de la surface latérale de la première élec-
trode de l'épaisseur de la couche isolante.
Un film de protection contre l'attaque chimique est de préférence formé dans une région de la surface du film conducteur située dans une région de formation de la
deuxième électrode avant l'enlèvement du film conducteur formé sur la surface laté-
raie de la couche isolante. Le film de protection contre l'attaque chimique évite qu'une partie du filmhn conducteur qui servira de deuxième électrode ne soit attaquée chimiquement au cours de l'enlèvement du film conducteur inutile. On peut permettre ou non que le film de protection contre l'attaque chimique soit attaqué lorsque le film conducteur inutile est soumis à l'attaque chimique. Ce qui est important c'est le fait que le film de protection contre l'attaque chimique soit un film quelconque
empêchant le film conducteur d'être soumis à l'attaque chimique.
Avant la formation du film conducteur à l'étape (c). le procédé comporte, de préférence. une étape supplémentaire de formation d'un film métallique sur une région s'étendant sur une surface supérieure et sur la troisième surface latérale de la couche isolante, et sur la surface de substrat semi-conducteur adjacente à la troisième surface latérale. En conséquence. la mouillabilité du film conducteur par rapport à la surface latérale de la couche isolante est améliorée. de même que l'uniformité de
l'épaisseur du film conducteur formé sur la surface latérale de la couche isolante.
Au cours de l'étape de tformation du film métallique décrite ci-dessus, un film d'or (Au) est de préférence tformé par un procédé de métallisation sous vide. Le procédé de métallisation sous vide assure de bonnes propriétés de recouvrement pour une partie en gradins et un bon contrôle de l'épaisseur des films minces. Le film métallique formé présente une bonne adhérence par rapport à la face latérale de la couche isolante du fait que de bonnes propriétés de couverture sont assurées pour la partie en gradin par le procédé de métallisation sous vide. En outre, l'or (Au) présente de bonnes propriétés d'adhérence par rapport au nitrure de silicium (SiN) servant de matériau isolant. En outre, les caractéristiques ohmiques ou de résistance entre la deuxième électrode et le substrat semi-conducteur ne sont pas affectées de façon négative.
L'invention propose un autre procédé de fabrication d'un dispositif semi-
conducteur comprenant les étapes consistant:
(d) à former une première électrode sur une surface d'un substrat semiconducteur.
la première électrode présentant une première surface latérale; (e) à former une couche isolante sur la surface du substrat semi-conducteur, la couche isolante présentant une deuxième surface latérale adjacente à la première surface latérale et une troisième surface latérale placée à distance de la première surface latérale et découvrant ou dénudant l'extrémité supérieure de la première électrode: (f) à former une deuxième électrode sur la surface de substrat semi-conducteur, la deuxième électrode présentant une quatrième surface latérale adjacente à la troisième surface latérale: et (g) à former l'électrode supérieure en contact avec la première électrode par un placage dans lequel l'extrémité supérieure de la première électrode sert d'électrode. Selon le procédé décrit ci-dessus, la couche isolante est formée sur la surface latérale de la première électrode. La deuxième électrode est formée sur une région séparée par la couche isolante de la surface latérale de la première électrode. En d'autres termes. la deuxième électrode est formée à un emplacement situé à distance de la surface latérale de la première électrode de l'épaisseur de la couche isolante. La deuxième électrode est ainsi positionnée à partir de l'emplacement de la première électrode. En outre, le placage ou l'électro-déposition est réalisé alors que l'extrémité supérieure de la première électrode est exposée ou dénudée à la surface supérieure de
la couche isolante. Il en résulte que l'électrode supérieure reliée à la première élec-
trode est formée à l'extrémité supérieure de la première électrode. Dans ce cas, la deuxième électrode et l'électrode supérieure sont séparées l'une de l'autre par la
couche isolante. Le placage ou l'électro-déposition réalisé selon le procédé décrit ci-
dessus peut être une électro-déposition ou un placage non électrique.
L'invention propose en outre un autre procédé comprenant les étapes consis-
tant: (h) à former une première électrode sur la surface d'un substrat semi-conducteur, la première électrode présentant un film métallique de sous-revêtement de placage à proximité de son extrémité supérieure; (i) à former un film protecteur recouvrant la surface de substrat semi-conducteur et découvrant ou dénudant le film métallique de sous-revêtement de placage;
(j) à réaliser un placage ou une électro-déposition sur une surface du film de pro-
tection, de telle façon que l'électrode supérieure faisant saillie vers une face de la première électrode soit formée sur le film métallique de sous-revêtement de placage qui est exposé ou dénudé: (k) à enlever le film protecteur: et
(1) à former, par un procédé de dépôt, un film conducteur sur une partie de la sur-
face de substrat semi-conducteur découverte ou dénudée par l'électrode supé-
rieure. Selon le procédé décrit ci-dessus, l'électrode supérieure est formée sur le film métallique de sous-revêtement de placage de la première électrode qui est exposée ou dénudée sur le film de protection par le placage. La forme et la largeur de l'électrode supérieure à former sont réglables au cours du placage. L'électrode supérieure est ainsi formée de façon à faire saillie depuis la première électrode en direction de sa face latérale. Le film de protection est ensuite enlevé et le film conducteur est formé par un procédé de déposition. En conséquence, le film conducteur est tformé sur la partie de la surface de substrat semi-conducteur qui est découverte ou dénudée par l'électrode supérieure. En d'autres termes. la région de la deuxième électrode destinée à être formée sur la surtface du substrat semi-conducteur dépend de l'électrode supérieure. Dans cet agencemenet. l'électrode supérieure est positionnée par la
première électrode et la deuxième électrode est positionnée par l'électrode supérieure.
Le placage ou l'électrodéposition réalisé dans le procédé décrit cidessus peut être
une électro-déposition ou bien un placage non électrique.
Le procédé selon la présente invention peut être appliqué à la fabrication de divers dispositifs semi-conducteurs comprenant les transistors du type à jonction, les
transistors à effet de champ. et les transistors bipolaires. En outre, la première élec-
trode peut servir d'électrode de grille des transistors à effet de champ. etc., et d'électrode de base des transistors bipolaires. En particulier, la première électrode est de préférence une électrode inférieure d'une électrode de grille ou d'une électrode de base en forme de T. l'électrode inférieure étant une partie verticale d'une forme en T. La couche isolante formée sur la surface latérale de la première électrode est formée par un film déposé sur la surface latérale de la première électrode, ou bien par un film résultant de l'oxydation de surface de la surface latérale. Par exemple, l'électrode est formée et ensuite, la couche isolante est formée sur le substrat pour
couvrir la première électrode. Ensuite, la couche isolante qui a augmenté sur la pre-
mière électrode et sur la surface supérieure du substrat est enlevée par une attaque chimique anisotropique, à l'exception de la couche isolante qui a crû sur la surface
latérale de la première électrode, de manière à former la couche isolante.
La deuxième électrode peut être formée sur l'une ou sur les deux faces de la première électrode avec les couches isolantes interposées entre ces faces. Le film conducteur utilisé dans l'invention est un film capable de former une électrode et
constitué de divers matériaux d'électrode, tels que des métaux ou alliages isolés.
La deuxième électrode peut être formée d'un métal de sous-revêtement de pla-
cage, lorsque l'électrode supérieure est formée sur le film métallique de sous-revête-
ment de placage. En outre. le film métallique de sous-revêtement de placage peut être
formé séparément de la deuxième électrode.
Le film métallique de sous-revêtement de placage est formé au moins sur la partie supérieure de la première électrode. Le film métallique de sous-revêtement de placage peut être formé sur la surface latérale de la première électrode aussi bien que sur sa partie supérieure. Dans ce cas. la face latérale de la première électrode peut
être protégée contre l'attaque chimique lorsque la première électrode est formée.
Le film de protection utilisé dans l'invention est un film qui est résistant au
cours de la réalisation du placage par électro-déposition ou du placage non électrique.
Le film de protection fait saillie au-dessus du substrat. à l'exception de la partie du
substrat qui a été soumise à un placage.
Le processus de déposition pour la tformation du film mince selon l'invention comporte la CVD thermique (CVD = Chemical Vapor Deposition: dépôt chimique par vaporisation). la CVD assistée par plasma. la CVD photo. le chauffage par
résistance, les faisceaux ioniques. les tfaisceaux électroniques et les processus phy-
siques de déposition par vaporisation. tels que la vaporisation sous vide. En outre.
l'attaque chimique anisotropique comporte l'attaque chimique réactive ionique (RIE).
l'attaque réactive par tfaisceaux d'ions (RIBE). I'ECR assistée par plasma (ECR = résonance électronique au cyclotron). etc. Du fait que ces techniques sont connues
dans l'art antérieur des semi-conducteurs, on ne les décrira pas de façon détaillée.
D'autres buts, avantages et caractéristiques apparaîtront à la lecture de la des-
cription de divers modes de réalisation de l'invention. faite à titre non limitatif et en regard du dessin annexé, dans lequel:
- la figure I est une vue en coupe transversale schématique. en élévation. illus-
trant une étape d'un premier mode de réalisation du procédé selon la présente invention, étape dans laquelle est isolé un élément formant région;
- la figure 2 est une vue en coupe transversale schématique, en élévation. illus-
trant une étape dans laquelle est formée une cavité pour la formation d'une première électrode. après l'étape de la figure 1;
- la figure 3 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle un film conducteur est formé après l'étape de la figure 2;
- la figure 4 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle est formée une première électrode après l'étape de la figure 3;
- la figure 5 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle une couche isolante est formée après l'étape de la figure 4;
- la figure 6 est une vue en coupe transversale schématique, en élévation. illus-
trant une étape dans laquelle la couche isolante est enlevée par attaque chi-
mique à l'exception d'une partie de cette couche. après l'étape de la figure 5
- la figure 7 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle un film conducteur qui sert de deuxième électrode est formé sur les surfaces supérieure et latérale des couches isolantes et sur la surface de substrat. après l'étape de la figure 6;
- la figure 8 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle des parties du film conducteur couvrant les sur-
taces latérales des couches isolantes sont enlevées par un fraisage ionique n oblique. après l'étape de la figure 7;
- la figure 9 est une vue en coupe transversale schématique. en élévation. illus-
trant l'intervalle formé le long des périphéries extérieures des électrodes de source et de drain: - la figure 10 est une vue en plan schématique des électrodes de grille. de source et de drain ou d'anode du dispositif semi-conducteur fabrique selon le procédé du premier mode de réalisation selon la présente invention:
- la figure 1 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle un film de protection contre l'attaque chimique est formé au dessus des électrodes de source et de drain représentées à la figure ; I O;
- la figure 12 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape d'un deuxième mode de réalisation du procédé selon la présente
invention. dans laquelle étape les couches isolantes sont formées sur les sur-
tfaces latérales de la première électrode:
- la figure 13 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle un film métallique est formé sur les surfaces des couches isolantes. après l'étape de la figure 12:
- la figure 14 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle un film conducteur est formé sur la surface du film métallique. après l'étape de la figure 13;
- la figure 15 est une vue en coupe transversale schématique, en élévation, illus-
trant le cas o le film conducteur formé sur les surfaces latérales des couches
isolantes présente des parties épaisses et des parties minces dues à un phéno-
mène de "ballonnement".
- la figure 16 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape d'une modification du deuxième mode de réalisation. étape dans laquelle les films métalliques sont formés sur les surfaces latérales de la couche isolante;
- la figure 17 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la surface supérieure de la couche isolante est soumise à une attaque chimique. après l'étape de la figure 16:
- la figure 18 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle le fihlm conducteur est formé après l'étape de la fi-
gure 17:
- la figure 19 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle des parties du film conducteur sur les surfaces latérales de la couche isolante sont enlevées par fraisage ionique oblique. après I'étape de la figure 18:
- la figure 20 est une Vue en coupe transversale schématique. en élévation. illus-
trant une étape d'un troisième mode de réalisation du procédé selon la présente invention. étape dans laquelle la couche isolante est formée pour recouvrir la première électrode:
- la figure 21 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la couche isolante est enlevée à l'exception d'une partie d'entre elle recouvrant les surfaces latérales de la première électrode, après l'étape de la figure 20:
- la figure 22 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle un film conducteur est formé sur les surfaces des couches isolantes. sur la première électrode et sur la surface de substrat, après l'étape de la figure 21:
- la figure 23 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle une couche résistante est formée. après l'étape de la figure 22:
- la figure 24 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle un film plaqué or (Au) est formé sur une partie du film conducteur exposée ou dénudée sur la surface de la couche résistante, après l'étape de la figure 23;
- la figure 25 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle la couche résistante est enlevée et des parties du film conducteur sur les surfaces latérales des couches isolantes sont enlevées par fraisage ionique oblique, après l'étape de la figure 24;
- la figure 26 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape de la modification du troisième mode de réalisation, dans laquelle étape les couches isolantes sont formées sur les surfaces latérales de la première électrode. la deuxième électrode est formée sur la surface de substrat, et la couche résistante est formée sur la surface supérieure de la deuxième électrode. après l'étape de la figure 25: - lafigure 27 est une vue en coupe transversale schématique, illustrant une étape dans laquelle un film d'électrode de sous-revêtement de placage est formé sur la première électrode et le film plaqué or (Au) est formé sur une partie du film d'électrode de sous-revêtement exposée ou dénudée depuis la couche résistante, après l'étape de la figure 26:
- la figure 28 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la couche résistante latérale de surface est enlevée.
après l'étape de la figure 27:
- la figure 29 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle le film d'électrode de sous-revêtement de placage est enlevé. subséquemment à l'étape de la figure 28 Il
- la figure 30 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la couche résistante latérale de substrat est enle-
vée. après l'étape de la figure 29:
- la figure 31 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape d'un quatrième mode de réalisation du procédé selon la présente invention. dans laquelle étape un élément formant région est isolé;
- la figure 32 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle une ouverture pour la formation d'une région de canal est formée, après l'étape de la figure 31;
- la figure 33 est une vue en coupe transversale schématique, en élévation. illus-
trant une étape dans laquelle un film conducteur et un film d'or (Au) sont for-
més dans l'ouverture. après l'étape de la figure 32:
- la figure 34 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle le film d'or (Au) sur la surface de substrat est en-
levé par une attaque chimique anisotropique, subséquente à l'étape de la figure
- la figure 35 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle le film conducteur est enlevé par l'attaque chimique, subséquente à l'étape de la figure 34;
- la figure 36 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle la couche résistante est enlevée, de telle façon que les parois latérales en WSi-Au soient réalisées. après l'étape de la figure 35;
- la figure 37 est une vue en coupe transversale schématique, en élévation. illus-
trant une étape dans laquelle une couche isolante recouvrant les parois latérales en WSi-Au est formée et une couche résistante est formée. après l'étape de la figure 36;
- la figure 38 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la face de surface supérieure de la couche résis-
tance est soumise à une attaque chimique de telle façon que des parties de la couche isolante correspondant aux parois latérales en WSi- Au soient exposées sur la surface de couche résistante. après l'étape de la figure 37;
- la figure 39 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle la couche résistante et les parties supérieures
exposées ou dénudées de la couche isolante. sont soumises à une attaque chi-
mique. de telle tfaçon que les parois latérales en Wsi-Au soient exposées sur la surface de couche résistante, après l'étape de la figure 38:
- la figure 40 est une vue en coupe transversale schématique. en elévation. illus-
trant une étape dans laquelle des films plaqués or (Au) sont tfrmés par un pla-
cage non électrique avec les parois latérales en WSi-Au servant d'électrodes.
après l'étape de la figure 39:
- la figure 41 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle la couche résistante est soumise à une attaque chimique. de telle tfaçon que la couche isolante soit exposée ou dénudée. après l'étape de la figure 40:
- la figure 42 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle la couche résistante est tformée de telle façon que des ouvertures pour la formation des électrodes de source et de drain. soient formées après l'étape de la figure 41:
- la figure 43 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle la couche isolante est enlevée avec la couche résistante et une électrode de grille servant de masques. après l'étape de la figure 42;
- la figure 44 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle des films conducteurs sont déposés sur la surface de substrat, après l'étape de la figure 43:
- la figure 45 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle les films conducteurs non nécessaires sont enlevés par le processus d'arrachement vertical. après l'étape de la figutire 44; - la figure 46 est une vue en plan schématique de deux électrodes ohmiques
tformées à l'extérieur de la région de l'élément. montrant une étape d'une modi-
fication de chacun des premier à quatrième modes de réalisation: - la figure 47 est une vue en plan schématique illustrant une étape dans laquelle des couches isolantes sont formées sur les électrodes ohmiques et au cours de laquelle des ouvertures pour des aiguilles d'essai ou de test ainsi qu'une ouverture pour l'attaque chimique de cavité. sont formées après l'étape de la figure 46;
- la figure 48 est une vue en coupe transversale schematique. en élévation. illus-
trant une étape du procédé de fabrication selon l'art antérieur. dans laquelle étape est isolé un élément formant région:
- la figure 49 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle une ouverture pour la formation d'une région de canal est formee. après l'étape de la figure 48:
- la figure 50 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle un film conducteur est tformé dans l'ouverture.
après l'étape de la figure 49:
- la figure 51 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle des électrodes inférieures comprenant des films conducteurs verticaux sont formés. après l'étape de la figure 50:
- la figure 52 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle une couche isolante et une couche résistante sont formées sur la surface du substrat formé avec les électrodes inférieures. après l'étape de la figure S I;
- la figure 53 est une vue en coupe transversale schématique. en élévation. illus-
trant une étape dans laquelle les extrémités supérieures des électrodes infé-
rieures sont exposées ou dénudées par une attaque chimique rétrograde des couches résistantes et isolantes. après l'étape de la figure 52;
- la figure 54 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle un film métallique de sous-revêtement de placage
et une couche résistante sont formés séquentiellement. une ouverture est for-
mée dans la couche résistante. et une électrode supérieure est formée dans l'ouverture par placage ou électro-déposition d'or (Au), après l'étape de la figure 53;
- la figure 55 est une vue en coupe transversale schématique, en élévation, illus-
trant une étape dans laquelle le film métallique de sous-revêtement de placage
et la couche isolante sont soumis à une attaque chimique avec l'électrode supé-
rieure servant de masque et la couche résistante est formée sur des régions à isolation, après l'étape de la figure 54: et
- la figure 56 est une vue en coupe transversale schématique. en élévation, illus-
trant une étape dans laquelle une électrode de source et une électrode de drain sont formées, les couches résistantes et l'électrode supérieure servant de
masques, après l'étape de la figure 55.
On va maintenant décrire plusieurs modes de réalisation de la présente inven-
tion, en référence aux dessins annexés, l'invention n'étant toute fois pas limitée à ces
*modes de réalisation.
Premier mode de réalisation On va décrire. en référence aux figures 1 à 8, un premier mode de réalisation du procédé de fabrication selon la présente invention. En se référant à la figure 1. on a représenté un substrat 2 semi-isolant en GaAs. Une couche 4 de GaAs de type n est formée sur une surface supérieure du substrat 2 semi-isolant en GaAs. Des ions de bore sont implantés à partir de la surtface de la couche 4 en GaAs de type n dans des régions correspondant aux régions d'isolation de l'élément. de telle façon que des régions d'isolation 6 de l'élément et de résistance élevée soient formées. On forme ensuite une couche d'oxvde de silicium 8. de façon à recouvrir la couche 4 en GaAs
de type n et les régions 6 d'isolation de l'élément.
On tforme ensuite une ouverture 10 dans la couche d'oxyde de silicium 8 par un processus de photolithographie. comme représenté aà la figure 2. La couche 4 en GaAs de type n est soumise à une attaque chimique isotropique en dessous de l'ouverture 10 avec la couche d'oxyde de silicium 8 utilisée comme masque, de façon à former une cavité 4a dans la couche 4 de GaAs de type n. Un film 12 en WSi est tformé par un processus de métallisation sous vide. de façon à couvrir la surface supérieure du substrat semi-conducteur. comme représenté à la figure 3. Le film 12
en WSi est un film conducteur.
On enlève le film 12 en WSi par un processus anisotropique d'attaque chimique à sec, à l'exception de ses parties formées le long de l'ouverture 10 de la couche d'oxyde de silicium 8 et des parois latérales de la cavité 4a de la couche 4 en GaAs de type n, comme représenté à la figure 4. En conséquence. des films 12 en WSi présentant chacun des parois latérales opposées 12s, sont formés. Chaque paroi latérale 12s est désignée comme une "première surface latérale" dans la présente invention. La couche 8 d'oxyde de silicium est ensuite enlevée, de telle façon que deux films 12a et 12b en WSi s'étendant de façon approximativement verticale, soient formés sur le substrat. Les films 12a et 12b en WSi servent de premières électrodes,
comme on le décrira plus loin. Des premières électrodes 12a et 12b, présentant cha-
cune les premières surfaces latérales 12s sont ainsi formées. Du fait que les étapes de fabrication suivantes sont appliquées également aux deux films en WSi 12a et 12b, on ne décrira que le film 12a en WSi. Un film 14 en SiN présentant une épaisseur prédéterminée est déposé sur la surface supérieure du substrat 4, comme représenté à
la figure 5. après que la première électrode 12a s'étendant approximativement verti-
calement et présentant les premières surfaces latérales 12s ait été formée sur la sur-
face supérieure du substrat 4. Le film 14 en SiN sert de couche isolante.
Le film 14 en SiN est soumis à une attaque chimique anisotropique sur toute sa
surface, à l'exception de ses parties 14a et 14b déposées sur les surfaces latérales res-
pectives 12s du film 12a en WSi. comme représenté à la figure 6. Dans ce cas, une extrémité supérieure du film 12a en WSi est exposée depuis les couches isolantes 14a et 14b. Par suite du processus d'attaque chimique anisotropique. les couches isolantes formées 14a et 14b présentent des surfaces latérales 14s adjacentes aux premières surfaces latérales 12s du film 12a en WSi servant respectivement de première électrode. Les surfaces latérales 14s des couches isolantes 14a et 14b adjacentes aux surfaces latérales respectives I 2s seront désignees comme étant des "deuxièmes surfaces latérales" selon l'invention. Des surfaces latérales extérieures 14t des couches isolantes 14a et 14b sont désignées comme étant des "troisièmes surfaces
latérales" selon l'invention.
Un film conducteur 16 est alors tformé sur la surface supérieure exposée du substrat 4. sur les surfaces supérieure et latérale des films en SiN 14a et 14b. et sur la surface supérieure exposée du film I 2a en WSi. comme représenté à la figure 7. Plus spécifiquement. un film trimétallique en AuGe/Ni/Au est déposé au moyen d'un
faisceau électronique ou similaire pour être formé dans le film conducteur 16.
Des parties du film conducteur 16 sur les surfaces latérales 14t des films 14a et 14b en SiN sont sélectivement enlevées par un processus de fraisage ionique oblique, comme représenté à la figure 8. Le traitement suivant est réalisé afin que le processus de fraisage ionique oblique soit achevé lorsque les parties du fil conducteur 16 sont enlevées. Une structure d'électrode d'ébauche similaire à la première électrode est
formée sur une région du substrat semi-conducteur 4 o aucun élément n'est formé.
Les films en SiN sont tformes sur les deux surfaces latérales de la structure d'électrode d'ébauche, et le film conducteur est formé de la même manière que pour la première électrode, à l'exception du fait que le film conducteur est isolé par rapport au substrat 4. Le fraisage ionique oblique est appliqué simultanément aux surfaces latérales des
films en SiN à la fois de la première électrode et de la structure d'électrode d'ébauche.
Le fraisage ionique oblique est poursuivi jusqu'à ce que l'isolation soit confirmée entre les films conducteurs prenant en sandwich la première électrode dans la structure d'électrode d'ébauche, lesquels films conducteurs correspondent à la source et au drain ou aux films conducteurs 16b, et 16c à la figure 8. En conséquence, le fraisage ionique oblique est réalisé jusqu'à ce que les parties du film conducteur 16 sur les surfaces latérales des films en SiN 14a et 14b dans la région de l'élément soient enlevées. ou bien le fraisage ionique oblique est terminé lorsque les parties du film conducteur 16 sur les surfaces latérales des films 14a et 14b en SiN, ont été enlevées. Il en résulte que le film conducteur 16a est formée sur les surfaces supérieures des films 14a et 14b en SiN selon une forme en T, ainsi que le film 12a en WSi, comme représenté à la figure 8. En outre, les électrodes de source et de drain 16b et 16c sont formées pour être respectivement adjacentes aux extrémités
proximale ou inférieure des faces des films 14a et 14b en SiN.
Les électrodes 16b et 16c opposées par rapport à la première électrode 12a prise en sandwich entre les couches isolantes 14a et 14b. sont désignées comme étant des "deuxièmes électrodes" selon l'invention. L'électrode de source 16b est opposée à la première électrode 12a avec la couche isolante 14a interposée entre elles et sert de deuxième électrode. La surtface latérale de gauche de la première électrode 12a est désignée comme étant la "première surtface latérale". la surface latérale de droite de la couche isolante 14a comme étant la "deuxième surface latérale", la surtface latérale de gauche de la couche isolante 14a comme étant la "troisième surface latérale" et la surface latérale de droite de la deuxième électrode 16b. comme étant la "quatrième surface latérale". comme représenté à la figure 8. Dans l'état tel que représenté à la figure 8. la première électrode '12a présentant la première surtface latérale 12s est formée sur la surface du substrat semi-conducteur 4. En outre. on forme la couche isolante 14a qui présente la deuxième surface latérale 14s adjacente aà la première
surface latérale 12s et la troisième surface latérale 14t à distance de la première sur-
face latérale 12s. Additionnellement. on forme la deuxième électrode 16b. présentant la quatrième surface latérale 16t adjacente à la troisième surface latérale 14t sur la
surface du substrat semi-conducteur 14.
L'électrode de drain 16c est également opposée à la première électrode 12a
avec la couche isolante 14b interposée entre elles, et elle sert de deuxième électrode.
La surface latérale de droite de la première électrode I 2a est désignée comme étant la "première surtface latérale", la surface latérale de gauche de la couche isolante 14b comme étant la "deuxième surface latérale". la surface latérale de droite de la couche isolante 14b comme étant la "troisième surface latérale", et la surface latérale de
gauche de la deuxième électrode 16c comme étant la "quatrième surface latérale".
comme représenté aà la figure 8. Dans l'état représenté à la figure 8, la première élec-
trode 12a présentant la première surface latérale 12s est formée sur la surface du substrat semi-conducteur 4. En outre. on forme la couche isolante 14b qui présente la
deuxième surface latérale 14s adjacente à la première surface latérale 12s et la troi-
sième surface latérale 14t à distance de la première surtace latérale 12s. Aditionnel-
lement. on forme la deuxième électrode 16c présentant la quatrième surtface latérale
16t adjacente à la troisième surface latérale 14t. sur la surface du substrat semi-
conducteur 4. Les électrodes de source et de drain 16b et 16c servant chacune de
deuxième électrode, sont formées à partir de l'emplacement du film 12a en WSi ser-
vant de première électrode, avec les couches isolantes similaires à une paroi latérale
(les films en SiN) 14a et 14b et formées sur les surfaces latérales du film 12a en WSi.
étant interposées respectivement entre eux.
L'épaisseur de la couche isolante (du film en SiN) 14a est égale a la distance source-grille dans la structure d'électrode décrite ci-dessus. En outre. l'épaisseur du film 14b en SiN est égale à la distance grilledrain. En d'autres termes. les distances source-grille et grille-drain dépendent des épaisseurs respectives des films l4a et 14b en SiN. Du fait que chacun des films 14a et 14b en SiN peut aisément être aminci de façon à présenter une épaisseur d'environ plusieurs centaines de nanomètres. les
électrodes de source et de drain 16b et 16c peuvent être tformees de façon à être pla-
cées à proximité immédiate du film 12a en \VSi (électrode de grille).
La première électrode (le film 12a en WSi dans ce mode de réalisation) et les couches isolantes similaires à une paroi latérale (les films en SiN) 14a et 14b formées sur les surfaces latérales respectives. sont utilisées comme moyen d'alignement lorsque la deuxième électrode (les électrodes de source et de drain 16b et 16c dans ce mode de réalisation) est formée. En conséquence. on peut réduire les variations des distances grille-source et grille-drain. En outre, du fait que les films 14a et 14b en SiN sont des films minces. les électrodes de source et de drain peuvent être formées pour être à très étroite proximité de l'électrode de grille. En conséquence, on peut raccourcir les distances source-grille et grille-drain ainsi que la longueur de la grille, ce qui permet de réaliser la miniaturisation des dispositifs semi- conducteurs. En outre, on peut réduire les variations des caractéristiques électriques des dispositifs semi-conducteurs. Le film conducteur 16a est formé sur la surface supérieure du film en WSi 12a servant d'électrode inférieure dans le mode de réalisation décrit ci- dessus. Le film conducteur 16a sert d'électrode supérieure et est utilisé comme la première électrode en même temps que comme l'électrode inférieure 12a. La première électrode présente ainsi une surface de section accrue. Le film conducteur 16a servant d'électrode supérieure est formé à partir de l'emplacement du film 12a en WSi. Le film conducteur 16a peut être enlevé au cours d'une étape ultérieure. Le film conducteur 16 est formé pour couvrir le film 12a en WSi, les films 14a et 14b en SiN, et les
régions de source et de drain sur le substrat 4 dans le mode de réalisation en cours.
Cependant. le processus de déposition pour le film conducteur 16 peut être choisi de telle façon que le film conducteur 16 n'adhère pas aux surfaces latérales des films 14a et 14b en SiN. Ceci supprime l'étape de fraisage ionique oblique pour l'enlèvement
du film conducteur 16 formé sur les surfaces latérales des films 14a et 14b en SiN.
On peut modifier le premier mode de réalisation comme suit. Comme repré-
senté à la figure 9. on forme une couche résistante 18 sur le film 14 en SiN sur la région d'isolation à l'extérieur des électrodes de source et de drain 16b et 16c. Le film conducteur 16 est formé sur la surface supérieure de la couche résistante 18. et ensuite, la couche résistante 18 est enlevée par le processus d'arrachement vertical. de telle façon que le film conducteur 16 soit formé uniquement dans la région de
l'élément. Dans ce cas. la couche résistante 18 est formée par le processus de photo-
lithographie dans lequel on utilise un film de masquage. Ce processus produit parfois un intervalle 20 formé entre le film 14 en SiN et le film conducteur 16 dans la région
de l'élément. au cours de la formation du film conducteur 16 lorsque le film de mas-
quagte est déplacé. comme représenté sur les figures 9 et 10. L'intervalle 20 est formé
le long des périphéries extérieures des électrodes de source et de drain 16b et 16c.
comme représenté à la figure 10. La présence de l'intervalle 20 oblige une partie du substrat 4 exposé dans l'intervalle à être soumise au fraisage lorsque le processus de fraisage ionique oblique est ensuite mis en oeuvre. En outre. des parties de l'électrode de grille 12a exposées dans l'intervalle 20. telles que représentées par les ellipses en
trait pleins à la figure 10. sont également soumises au fraisage.
On ajoute le perfectionnement suivant pour résoudre l'inconvénient que l'on vient de décrire ci-dessus. Le perfectionnement vise à empêcher l'effet adverse résultant de l'intervalle formé entre les périphéries extérieures des électrodes de source et de drain 16b. 16c et le film 14 en SiN. Un film résistant est appliqué à
sensiblement la totalité de la surface du substrat après l'enlèvement du film conduc-
teur 16 dans la région d'isolation par le processus d'arrachement vertical. dans l'état tel que représenté à la figure 9. ce qui permet de former une couche résistante 17 présentant une surface générale plane. La couche résistante 17 est ensuite enlevée par attaque chimique, de tfaçon à présenter une épaisseur telle que l'intervalle 20 soit rempli par la couche résistante 17. comme représenté à la figure 11. On met ensuite
en oeuvre le fraisage ionique oblique. L'intervalle 20 est ainsi enterré avant le pro-
cessus de fraisage ionique oblique. En conséquence, du fait que le substrat 4 n'est plus exposé dans l'intervalle 20 au cours de l'étape subséquente de fraisage ionique
oblique, on peut empêcher le fraisage du substrat 4. En outre, on peut également em-
pêcher que les parties de l'électrode de grille 12a exposées dans l'intervalle 20 ne soient fraisées. Additionnellement. la couche résistante 17 est formée non seulement pour enterrer l'intervalle 20 mais également pour s'étendre sur les électrodes de
source et de drain 1 6b et 16c dans la forme modifiée. En conséquence, on peut dimi-
nuer l'importance de la partie fraisée de chacune des électrodes de source et de drain
1 6b et 16c au cours du processus de fraisage ionique oblique. Ceci permet de bénéfi-
cier d'une certaine latitude dans les conditions de fraisage ionique oblique.
Deuxième mode de réalisation On va maintenant décrire un deuxième mode de réalisation de la présente invention en référence aux figures 12 à 15. Dans le deuxième mode de réalisation, les parties ou portions identiques sont affectées des mêmes symboles de référence que ceux utilisés pour le premier mode de réalisation. et en conséquence, on ne reprendra
pas la description de ces parties.
La figure 12 représente l'état dans lequel les films 14a et 14b en SiN sont for-
més sur les surfaces latérales respectives du film 12a en WSi par un processus CVD, c'est-à-dire de dépôt chimique par vaporisation. amélioré au plasma. Cet état est obtenu en réalisant les étapes décrites ci- dessus en référence aux figures I à 6. Un film métallique extrèmement mince 22 est déposé sur la surface du substrat, comme représenté à la figure 13. On utilise comme métal à déposer un métal présentant une bonne adhérence sur l'organe isolant (SiN) tel que l'or (Au) ou le nickel (Ni). Les électrodes sont formées sur le film métallique 22 lorsque ce dernier reste sur les régions de source et de drain. Dans ce cas. le métal pour le tilm métallique 22 doit être choisi de telle tfaçon que ses caractéristiques ohmiques ne soient pas affectées détfavorablement après que le métal du film métallique 22 et le métal de l'électrode de source ou de drain aient formé un alliage. Chacun parmi l'or (Au) et le nickel (Ni) satisfait aux deux propriétés décrites ci-dessus. Le film métallique 22 est réalisé en or
(Au) dans ce mode de réalisation.
Le procédé de vaporisation sous vide est préféré bien que l'on puisse utiliser
divers procédés connus pour la formation du film métallique 22. Les parties en gra-
dins peuvent être avantageusement recouvertes par le film métallique 22 lorsqu'il est
formé par métallisation par projection sous vide. En outre, la métallisation par pro-
jection sous vide appelée également pulvérisation cathodique permet un contrôle aisé de l'épaisseur du film extrêmement mince et réduit le phénomène de "ballonnement" à la suite duquel la surface du métal déposé n'est pas rendue plane mais présente 1 5 alternativement des parties très épaisses et très minces. Le film métallique mince 22
est formé par pulvérisation cathodique dans le présent mode de réalisation.
On dépose ensuite un film tri-métallique en AuGe/Ni/Au, qui est un matériau d'électrode ohmique. sur la surface du film métallique 22 par évaporation au faisceau
électronique, comme représenté à la figure 14. On forme ainsi le film conducteur 16.
On obtient une bonne mouillabilité entre le film métallique 22 (plus particulièrement en or (Au)) et la couche la plus inférieure en AuGe du film conducteur 16, lorsque le
film métallique 22 est formé avant la formation du film conducteur 16. En consé-
quence. le film conducteur 16 est déposé uniformément sur la surface du film métal-
lique 22 et ainsi. le film conducteur 16 présentant une épaisseur homogène peut être
formé sur les surfaces des films 14a et 14b en SiN.
On peut enlever le film métallique 22 sur les régions de source et de drain par une attaque chimique anisotropique. avant le dépôt du film conducteur 16. Dans ce cas, on peut empêcher que les caractéristiques ohmiques des électrodes de source et
de drain ne soient affectées négativement par le film métallique 22.
0 On peut résoudre les problèmes suivants lorsque le film conducteur 16 présen-
tant une épaisseur homogène est formé sur les surfaces des films 14a et14b en SiN.
Comme représenté à la figure 15. les épaisseurs des parties du film conducteur 16
formées sur les films respectifs 14a et 14b en SiN tendent à être rendues non uni-
tformes lorsque la mouillabilité entre les couches isolantes 14a et 14b (les couches en SiN) et le film conducteur 16 est faible. ou. particulièrement. lorsque l'on utilise un procédé d'évaporation au faisceau électronique présentant une bonne directivité par
rapport au dépôt du tilm conducteur 16. Plus spécialement. du fait que la mouillabi-
lité est faible entre le tilm conducteur 16 et les films 14a et 14b en SiN. l'AuGe (la couche la plus inférieure du film conducteur) déposé sur les surfaces latérales des films 14a et 14b en SiN souffre du phénomène de "ballonnement" selon lequel, lorsqu'une partie épaisse partielle est formée. le dépôt continue à progressersur la
partie épaisse. ce qui augmente la différence entre la partie mince et la partie épaisse.
Ainsi. lorsque le film conducteur 16 sur les surfaces latérales des films 14a et 14b en SiN présente des parties respectivement et relativement épaisses et minces, le fraisage ionique oblique exige un temps relativement long pour enlever les parties
épaisses du film conducteur 16 sur les surfaces latérales des films 14a et 14b en SiN.
Il en résulte que les parties minces du film conducteur 16 sont enlevées au cours de la première moitié du processus de fraisage et que les films 14a et 14b en SiN sont soumis à l'opération de tfraisage au cours de la deuxième moitié du processus. Même le film 12a en WSi est fraisé dans le cas extrême. En outre. les électrodes de source et
de drain 16b et 16c sont fraisées à un niveau exagérément élevé.
Les inconvénients qui viennent d'être décrits sont résolus par ce mode de réali-
I 5 sation. Du fait que le film métallique 22 est formé dans ce mode de réalisation, le film conducteur 16 présente une adhérence suffisante par rapport aux surfaces des films 14a et 14b en SiN ainsi qu'une épaisseur uniforme. En conséquence, il n'existe pas de différence importante d'épaisseur entre les parties du film conducteur 16 sur les films 14a et 14b en SiN et les parties de ce film sur les régions de source et de
drain. On peut ainsi empêcher l'électrode de drain, etc.. de subir un fraisage excessif.
En outre, on peut empêcher également le film 12a en WSi servant d'électrode de
grille, d'être soumis à un fraisage excessif.
Les figures 16 à 19 illustrent une modification du deuxième mode de réalisa-
tion. Dans cette modification. le film 14 en SiN est déposé par le processus de dépôt chimique par vaporisation CVD amélioré au plasma, et ensuite, un film métallique 24 est déposé sur la surface du film 14 en SiN. Le film métallique 24 est enlevé par un processus de fraisage ionique vertical. Il en résulte que le film métallique 24 est enlevé à l'exception de ses parties qui sont formées sur les surfaces latérales du film 14 en SiN. comme représenté à la figure 16. Aucun film métallique 24 ne subsiste sur
les régions des électrodes de source et de drain 16b et 16c. selon cette modification.
On enlève ensuite le film 14 en SiN par un processus d'attaque chimique tel
que le processus RIE. à l'exception des parties 14a et 14b similaires à des parois laté-
rales et qui sont tformées sur les surfaces latérales respectives du film 12a en WSi.
comme représenté à la figure 17. Les films métalliques 24 subsistent sur les surtfaces latérales restantes respectives 14a et 14b des films en SiN. Dans ce cas. les films métalliques 24 tfont saillie légèrement vers le haut le long des surtfaces latérales des tfilms respectifs 14a et 14b en SIN. Du tfait que les films métalliques 24 servent de film de protection contre l'attaque chimique pour le filmn 14 en SiN sur les surtfaces latérales. les films 14a et 14b en SiN similaires à des parois latérales, présentent les configurations souhaitées. Selon ce procédé. on peut aisément maintenir l'uniformité de l'épaisseur du film lorsque les films 14a et 14b en SiN et analogues à des parois
latérales et présentant chacun une faible épaisseur. sont tformés.
Le processus d'attaque chimique anisotropique. si nécessaire, est ensuite mis en oeuvre de telle façon que le filmi métallique 24 soit rendu plus mince. Ensuite, on fait évaporer le film conducteur 16 réalisé en matériau d'électrode ohmique
(AuGe/Ni/Au) par le procédé du faisceau électronique ou similaire, comme repré-
senté à la figure 18. La couche en AuGe est déposée en étroite adhérence, avec pour résultat la formation du film métallique 24 tel que décrit ci-dessus dans le second mode de réalisation. En conséquence, le film conducteur 16 présentant une épaisseur uniforme, est formé sur les surfaces latérales des films 14a et 14b en SiN, comme représenté à la figure 18. Ensuite, seules les parties du film conducteur 16 formées
sur les surfaces latérales des films 14a et 14b en SiN sont enlevées sans que les élec-
trodes de source et de drain 16b et 16c ne soient soumises à une attaque chimique excessive. Troisième mode de réalisation Les figures 20 à 25 illustrent un troisième mode de réalisation de la présente invention. La figure 20 représente le film 12a en WSi formé sur la surface supérieure
du substrat 4 et le film 14 en SiN qui a été déposé. Le film 12a en WSi sert de pre-
mière électrode. Le film 14 en SiN est ensuite enlevé par un processus d'attaque
chimique tel que le processus RIE, à l'exception de ses parties sur les surfaces laté-
rales de la première électrode I 2a. comme représenté à la figure 21, à la suite de quoi
les films 14a et 14b en SiN et analogues à des parois latérales, sont formés.
On dépose ensuite un film tri-métallique en AuGe/Ni/Au qui est un matériau ohmique d'électrode, par évaporation au faisceau électronique, de telle façon que le
film conducteur 16 soit formé. comme représenté à la figure 22. Une couche ré-
sistante est appliquée sur la totalité de la surface du film conducteur 16, de façon à
former une couche résistante 26 présentant une surface générale plane. La couche ré-
sistante 26 est une couche isolante. La couche résistante 26 est ensuite soumise à une attaque chimique de réduction. par cendrage, en utilisant du plasma 02, le RIE, le fraisage ionique etc. En conséquence. une partie du film conducteur 16 en contact
avec la surface supérieure du film 12a fait saillie à partir de la couche résistante 26.
comme représenté à la figure 23. La couche exposée du film conducteur 16 est une
couche en or (Au).
Un film 28 plaqué or (Au) est ensuite tformé par électro-placage ou électro-
déposition. la couche d'or (Au) 16 étant utilisée comme métal de soubassement et de placage, comme représenté à la figure 24. Un fil d'électrode pour l'électro-déposition est relié au film conducteur 16 au cours de la réalisation de l'électro-déposition. Seule la partie du film conducteur 16 correspondant au film 12a en WSi est exposée sur la surface de la couche résistante isolante 26. De façon correspondante. le film plaqué or (Au) 28 présentant l'épaisseur souhaitée est formé uniquement sur la surface exposée du film conducteur 16. Le film plaqué or (Au) 28 sert d'électrode supérieure. Dans ce procédé. le film conducteur 16 qui servira d'électrodes de source et de drain, est préalablement tformé sur la surface supérieure du substrat 4. La couche résistante 26 est formée sur les surfaces supérieures des électrodes. Ensuite. l'électrode supérieure est formée sur la surface de la couche résistante 26. L'électrode 28 et les électrodes de source et de drain 16b et 16c restent ainsi séparées par la couche résistante 26, même lorsque le film plaqué or (Au) 28 ainsi formé présente une épaisseur importante. En conséquence. même lorsque le film 12a en WSi présente une hauteur faible, l'électrode supérieure 28 présentant l'épaisseur souhaitée peut être formée tandis que le film 12a en WSi peut être séparé de façon fiable du film
conducteur 16 sur la surface du substrat 4.
Le placage non électrique peut être réalisé pour former le film d'or (Au) 28 sur le film tri-métallique 16 exposé sur la surface de la couche résistante 26, à la place de l'électro-déposition. Le placage non électrique est préféré à l'électro-déposition du fait
qu'il n'est pas nécessaire de prévoir des conducteurs d'amenée de courant électrique.
Un couche résistante 26 est ensuite enlevée et les parties du film conducteur 16 sur les surfaces latérales des films 14a et 14b en SiN sont enlevées par le processus de fraisage ionique oblique, comme représenté à la figure 25. Il en résulte que l'électrode supérieure est électriquement séparée des films conducteurs 16b et 16c et vice-versa. En outre. les films conducteurs sur la surface supérieure du substrat 4
servent respectivement d'électrodes de source et de drain 16b et 16c.
Les parties du film conducteur 16 sur les surfaces latérales du film 14 en SiN peuvent être enlevées par le processus de fraisage ionique oblique avant la formation de la couche résistante 26. Le fraisage ionique n'est pas nécessaire après la formation de l'électrode supérieure 28 et cette dernière est protégée de l'attaque chimique
lorsque le film conducteur 16 sur les surfaces latérales du film 14 en SiN est préala-
blement enlevé. En outre, l'électrode supérieure empêche les parties du film conducteur 16 sur les surfaces latérales du film 14 en SiN d'être soumises à une
attaque chimique.
Le procédé selon le troisième mode de réalisation. lorsqu'il est appliqué au film 12a en WSi (première électrode) présentant un rapport d'aspect important. est avan- tageux du fait que le film conducteur 16 formé sur le film 12a en WSi peut aisément être exposé sur la surface de la couche résistante 26. En outre. même lorsque le rapport d'aspect du filn 12a en WSi est relativement faible. la couche résistante 26
est soumise à une attaque chimique de sorte que le film tri-métallique 16 sur la pre-
mière électrode 12a soit exposé sur la surface de la couche résistante 26. de telle manière que l'électrode supérieure soit tformée sur la première électrode de façon à être séparée de façon fiable des électrodes de source et de drain. Ce procédé est ainsi préféré. même lorsque le film 12a en WSi présente un rapport d'aspect réduit. Les figures 26 à 30 illustrent une modification du troisième mode de réalisation qui vient d'être décrit. Dans cette modification. on peut aisément détecter l'instant o le processus d'attaque chimique appliqué à la couche résistante 26 se termine. lorsque la partie de tête du film conducteur 16 recouvrant le film 12a en WSi est exposée à
partir de la couche résistante 26.
Dans ce procédé. le film conducteur 16 est formé comme représenté à la figure 22. Ensuite, les parties du film conducteur 16 sur les surfaces latérales des films 14a et 14b en SiN sont enlevées par le processus de fraisage ionique. La couche résistante est ensuite formée. En outre, la couche résistante 30 et les parties du film
conducteur 16 sur les surfaces supérieures des films 14a et 14b en SiN sont simulta-
nément soumises à une attaque chimique par un processus de polissage ou de cen-
drage par plasma, utilisant 02 et CF4 de telle façon que les parties de tête du film 12a en WSi et des films 14a et 14b en SiN soent exposées à partir de la surface de la couche résistante 30 soumise à une attaque chimique. comme représenté à la figure
26.
L'étape d'enlèvement des parties du film conducteur 16 sur les surfaces latérales
des films 14a et 14b en SiN, qui est réalisée avant la formation de la couche ré-
sistante 30. peut être réalisée ou non. Le film conducteur 16 peut être enlevé simul-
tanément avec la couche résistante 30. ou bien il peut être enlevé au cours d'une étape subséquente. En outre. les parties du film conducteur 16 sur les surfaces supérieures du film 12a en WSi et des films 14a et 14b en SiN peuvent ne pas être enlevées. Le film conducteur 16 peut rester déposé sur les surfaces supérieures des films 14a et
14b en SiN.
Ensuite. la couche résistante 30 est rendue plus mince par le processus de cen-
drage ou de polissage et. ensuite. un film d'électrode de sous- revêtement de placage ou d'électro-déposition 32 est déposé, comme représenté à la figure 27. Le film
d'électrode et de sous-revêtement 32 présente, de préférence. une structure tri-
métallique en WSi/Au/WSi. WSi et Au composent les couches supérieure et
intermédiaire de telle façon que l'instant d'achèvement de l'attaque chimique soit fa-
cilement détectée. comme on le décrira plus tard. Le procédé de métallisation sous vide est préférable pour déposer le film d'électrode de sous-revêtement 32 du fait qu'il peut offrir la propriété de revêtement souhaitée pour les parties en gradins entre les films 14a et 14b en SiN exposés à partir de la couche résistante 30 et du film 12a en WSI exposé à partir de la couche résistante 30 et entre les films 14a et 14b en SiN
et la couche résistante 30.
La couche résistante est appliquée après que le film tri-métallique servant de film d'électrode de sous-revêtement 32 ait été formé. de telle tfaçon qu'une couche résistante 34 présentant une surface générale plane soit formée. La couche résistante 34 est ensuite soumise à une attaque chimique par le processus de cendrage ou de polissage au plasma en utilisant 02 et CF4 de telle façon que le film d'électrode de sous-revêtement 32 soit exposé. La couche intermédiaire en or (Au) est exposée lorsque la couche la plus extérieure en WSi du film d'électrode de sous-revêtement 32 a été attaquée chimiquement au cours du progrès de l'attaque chimique. L'instant d'exposition pour la couche en or (Au) utilisée comme électrode de sous-revêtement de placage peut être confirmé par le contraste entre la couleur or de la couche d'or (Au) et la couleur blanche de la couche en WSi la plus extérieure du film d'électrode de sous-revêtement 32. contraste qui peut être vu à travers la couche résistante transparente 34 disposée sur le film d'électrode de sous-revêtement 32. Le processus d'attaque chimique est arrêté après que l'instant d'exposition a été confirmé de la
manière décrite ci-dessus.
La couche d'or (Au) exposée sur la surface de la couche résistante 34 est en-
suite soumise à une électrolyse à travers le film d'électrode de sousrevêtement 32 de
telle façon qu'un film plaqué or 36 soit formé par électro-déposition. comme repré-
senté à la figure 27. En conséquence, le film plaqué or (Au) 36 présentant l'épaisseur souhaitée peut être formé sur la surface supérieure de la couche résistante 34. comme
décrit ci-dessus pour le troisième mode de réalisation.
La couche résistante 34 est enlevée par le processus de cendrage ou similaire après que le film plaqué or (Au) 36 présentant l'épaisseur souhaitée ait été formé, comme représenté à la figure 28. Des parties du film d'électrode de sous-revètement
32 sur les surfaces latérales des films 14a et 14b en SiN sont enlevées par le proces-
sus de fraisage ionique oblique. En outre, des parties du film d'électrode de sous-
revêtement 32 sur les électrodes respectives 16b et 16c et de source, de drain sont enlevées comme représenté à la figure 29. Finalement. la couche résistante 30 est enlevée par le processus de cendrage ou de polissage au plasma utilisant 02. de telle
façon que l'état représenté à la figure 30 soit obtenu.
Le film d'électrode de sous-revêtement de placage 32 est discret à partir du film d'électrode ohmique 16 pour les électrodes de source et de drain dans le procédé modifié décrit ci-dessus. En conséquence. l'électrode de sous-revêtement de placage présentant la constitution souhaitée peut être utilisée. Dans le procédé modifié. en
particulier, le film d'électrode de sous-revêtement de placage de la structure tri-
métallique comporte la couche (couche d'or) de sous revêtement de placage inter-
médiaire présentant une couleur qui peut être distinguée de celle de la couche en WSi
la plus extérieure du film d'électrode de sous-revêtement de placage 32 vue en-
dessous de la couche résistante 34. Il en résulte que l'exposition de la couche de sous-
revêtement de placage est rapidement détectée, de telle manière que l'instant d'achèvement du processus d'attaque chimique puisse être détecté. En conséquence.
la couche la plus extérieure du film métallique de sous-revêtement de placage 32 pré-
sente de préférence une couleur qui peut être distinguée de celle de la couche de sous-revêtement de placage. La couche la plus extérieure consiste. de préférence. en WSi ou en platine (Pt) de couleur blanche. En outre, un matériau présentant une bonne adhérence pour le film 12a en WSi et les films 14a et 14b en SiN. est choisi pour la couche la plus inférieure. Additionnellement. on empêche la résistance de rester sur la surface de la couche de sous-revêtement de placage lorsque la couche intermédiaire sert de couche de sous-revêtement de placage, de telle façon que la couche la plus extérieure soit soumise à une attaque chimique exagérée. et que la couche de sous-revêtement de placage inférieure soit exposée. En conséquence, on peut empêcher que l'adhérence de chacune parmi la couche plaquée or (Au) 36 et la couche de sous-revêtement de placage 32 ne soient endommagées par la résistance restante. La modification décrite ci-dessus pour le troisième mode de réalisation peut
être appliquée au procédé selon cette modification.
Quatrième mode de réalisation Les figures 31 à 45 illustrent un quatrième mode de réalisation de la présente invention. Dans ce quatrième mode de réalisation, le procédé selon l'invention est
appliqué à la fabrication de transistors.
En se référant à la figure 31. on a représenté une étape d'isolation pour les tran-
sistors. Une couche 42 en GaAs de type n (densité en porteurs n = 21 x 17 cm-3) est
formée par croissance de cristal sur le substrat semi-isolant 40 en GaAs par un pro-
cédé d'épitaxie (MBE) par faisceau moléculaire. Du bore (B) est implanté dans une région prédéterminée par un processus d'implantation d'ions, de telle façon que des régions conductrices de type p soient formées pour être isolées. En variante, des
régions à résistance élevée peuvent être formées pour être isolées.
En se référant à la figure 32, une cavité est formée dans une partie de la couche en GaAs de type n. là o une région de canal pour le transistor doit être formée. Une couche résistante 46 est formée sur la surface du substrat isolé 40. Une ouverture 45
est formée dans une partie de la couche résistante correspondant à la région de canal.
Une cavité 45 est formée par un processus d'attaque chimique de cavité. de telle tfaçon que l'on obtienne une \valeur de courant de fonctionnement souhaitée et une valeur de tension de seuil souhaitée. Au cours de l'attaque chimique de la cavité. la couche résistante 46 sert de masque et on utilise un agent d'attaque chimique du
système H3PO4.
Un film 48 en \\Si et un film d'or (Au) 50 sont formés par le procédé de métallisation sous vide. comme représenté à la figure 33. L'épaisseur de chaque film est préférablement située entre 0.05 et 0.3 r.m. En outre. l'épaisseur de chaque film
est fixée en fonction d'une longueur de grille souhaitée. L'attaque chimique anisotro-
pique est ensuite réalisée par fraisage ionique en utilisant des ions Ar. pour enlever
de façon primaire le film en or (Au) 50. comme représenté à la figure 34. En consé-
quence. le film en or (Au) 50 est enlevé à l'exception de ses parties qui ont été for-
I 0 mées sur l'ouverture et le long des parois latérales de la cavité 45.
Le film 48 en W\Si formé sur la surface supérieure de la couche résistante 46 est soumis à une attaque chimique de manière anisotropique par l'attaque chimique ECR améliorée au plasma. en utilisant CF4 et 02 pour qu'il soit enlevé, comme représenté à la figure 35. Du fait que le film en or (Au) 50 n'est pas soumis aà une attaque chimique au cours de cette attaque chimique anisotropique. les films 48 en WSi recouverts par les films en or (Au) 50. ne sont pas soumis à une attaque chimique. En conséquence. les films en WSi déposés sur les parois latérales de la cavité 45 de la
couche résistante 46 persistent avec les films en or (Au) 50.
On enlève ensuite la couche résistante 46 par l'attaque chimique améliorée au plasma en utilisant 02. de telle façon que les films 48 en WSi et les films en or (Au) soient exposés. comme représenté à la figure 36, de manière à terminer une paroi latérale 51 en WSi-Au. Un film 52 en SiN est formé par le processus PCVD, de façon à recouvrir la surface de la paroi latérale 51 en WSi-Au. et. en outre, une couche résistante est appliquée de telle façon qu'une couche résistante 54 présentant 2'5 une surface supérieure généralement plane soit formée, comme représenté à la figure 37. Les films 52 en SiN sur les films 48 en WSi, sont exposés à partir de la couche résistante 54. comme représenté à la figure 38. Au cours de cette étape. la couche résistante 54 est enlevée par le cendrage ou le polissage au plasma en utilisant 02 jusqu'à ce que les films 52 en SiN soient exposés sur la surface de la couche
résistante 54.
La couche résistante 54 et les films 52 en SiN sont enlevés par un procédé
d'attaque chimique à sec. tel que l'attaque chimique améliorée au plasma ECR utili-
sant CF4 et 02. comme représenté à la figure 39. Dans le processus d'attaque chi-
mique à sec. les conditions sont choisies de telle façon que le taux d'attaque chimique du film 52 en SiN soit rendu supérieur au taux d'attaque chimique de la couche résistante 54. à la suite de quoi les filmns 52 en SiN sont soumis selectivemient à une
attaque chimique plus rapide. de telle façon que les parois latérales 51 en WSi-Au.
soient exposées sur la surface de la couche résistante 54.
Les films plaqués or (Au) 56 sont formés par un placage non électrique sur les
parois latérales 51 en W\Si-Au exposées sur la surface de la couche résistante 54.
comme représenté à la figure 40. Du fait que le film en or (Au) 50 de chaque paroi latérale 51 en W\Si-Au agit comme un métal de sousrevêtement pour le placage non S électrique. les films plaqués or (Au) 56 peuvent être formés localement uniquement sur les parois latérales 51 en WSi-Au. Le film en or (Au) 50 sur chaque paroi latérale
51 en WSi-Au est utilisé comme un organe conducteur (électrode supérieure).
La vitesse de placage ou de déposition. la durée de placage ou de déposition.
etc. sont contrôlées dans l'étape de placage non électrique. de telle façon que les films plaqués or (Au) 56 adjacents l'un à l'autre ne puissent pas venir en contact l'un avec l'autre. En outre. chaque film plaqué or 56 formé sur la partie supérieure de la paroi latérale 51 en WSi-Au. est formé de façon à faire saillie d'une distance prédéterminée en direction de la face correspondante de la paroi latérale 51 en WSi-Au. Les distances entre la grille et la source et entre la grille et le drain qui doivent être formées sur la couche 42 en GaAs de type n. dépendent de l'importance de la saillie de chacun des films plaqué or (Au) 56. comme on le décrira par la suite. En outre, la forme de chacun des films plaqué or (Au) 56 et la suite peut être fixée librement en fonction des caractéristiques de transistor requises. A la suite de ce placage non électrique, une électrode de grille 57 en forme générale de T est formée par le film 48
en WSi et par le film plaqué or (Au) 56. comme représenté sur la figure 40.
La couche résistante 54 est ensuite soumise à attaque chimique par cendrage ou polissage au plasma en utilisant 02 pour être enlevée, comme représenté sur la figure 41. Une couche résistante est ensuite appliquée sur les surfaces des films 52 en SiN et une couche résistante 58 est ensuite formée par photolithographie, de façon à être ouverte dans une région o on doit former les électrodes de source et de drain, comme représenté à la figure 42. Le film 52 en SiN sur les régions de source et de drain est enlevé par le processus d'attaque chimique à sec en utilisant du plasma CF4 avec la couche résistante 58 et les électrodes de grille 57 servant de masques, comme
représenté à la figure 43.
Un matériau ohmique d'électrode pour la formation des électrodes de source et de drain est vaporisé, comme représenté à la figure 44. Plus spécifiquement, AuGe, Ni et Au présentant des épaisseurs respectives de film de 50, 50 et 200 nanomètres, sont vaporisés seéquentiellement par évaporation au faisceau d'électrons, de telle façon qu'un film conducteur 60 soit déposé et qu'une électrode supérieure de grille 60a. une électrode de source 60b et une électrode de drain 60c soient formées. Les emplacements des extrémités des électrodes de source et de drain 60b et 60c du côté des électrodes supérieures de grille 60c sont définis par l'importance de la saillie de chacun des filmns plaqués or (Au) 56 sur lesquels les électrodes supérieures de grille a sont déposées. De façon plus spécifique, lorsque les électrodes sont formées par le procédé de déposition. tel que l'évaporation au faisceau électronique. les films plaqués or (Au) 56 situés au-dessus du substrat 40 pour protéger sa surface empêchent le dépôt de molécules composant un mince film en dessous d'elle. Ainsi, du fait que les emplacements des électrodes de source et de drain 60b et 60c sont définis à partir de l'emplacement de l'électrode de grille. une relation de position relative entre les électrodes de source et de grille 60b et 57 et une relation de position relative entre les électrodes de drain et de grille 60c et 57 sont réglées ou fixées avec précision. En outre. les électrodes supérieures de grille 60a sont déposées respectivement sur les parties supérieures des films plaqués or (Au) 56 sur le substrat 40. En conséquence. les électrodes supérieures de grille 60a sont auto- alignées par les films plaqués or (Au) respectifs 56. En d'autres termes, les films plaqués or (Au) 56 servent de moyens pour aligner les électrodes supérieures de source. de drain et de grille 60b, 60c et 60a selon la présente invention. L'évaporation ou la vaporisation par faisceau électronique assurant une bonne directivité de faisceau est préférée comme procédé de dépôt. lorsque des moyens d'alignement tels que les films plaqués
or (Au) 56 protégeant la surface du substrat 40 sur ce dernier, sont utilisés.
Ensuite, le matériau d'électrode 60 qui n'est pas nécessaire est enlevé par un procédé d'arrachement vertical, en même temps que la couche résistante 58, comme représenté sur la figure 45. Le substrat est ensuite chauffé à 400 C pendant 10 à 60 secondes dans un four de frittage, de telle façon que l'on obtienne les caractéristiques
ohmiques entre la source et le drain.
Selon le procédé décrit ci-dessus, la longueur de grille peut être fixée àune valeur variable. en fonction du taux de placage fixé. de la durée de placage et d'autres caractéristiques dans l'étape de placage non électrique pour former les films plaqués or (Au) 56 des électrodes de grille 57. En outre, la distance grille-source et la distance grilledrain peuvent également être fixées à des valeurs choisies de façon correspondante. De façon correspondante, diverses étapes telles que celles pour fixer les marges de traitement dans la photolithographie classique. ne sont pas nécessaires dans le procédé décrit ci-dessus. En conséquence. on peut réduire le nombre d'étapes
et on peut améliorer les caractéristiques en haute fréquence.
On peut ajouter l'étape suivante à chacun des procédés des modes de réalisation décrits ci-dessus. L'addition de cette étape peut réduire les variations de la valeur de seuil. L'étape ajoutée est réalisée lorsque la cavité formée dans la couche conductrice est soumise à l'attaque chimique pour sa formation. En se référant à la figure 46. deux électrodes ohmiques 72a et 72b sont formées sur une partie de la surface de la couche 70 en GaAs conductrice de type n. par croissance épitaxiale du substrat en GaAs de type n. Les électrodes ohmiques 72a et \ 72b sont formées sur la partie de la surface de la couche 70 en GaAs. En d'autres termes, les électrodes ohmniques 72a et 72b sont formées sur une région d'inspection
71 isolée par une zone d'isolation 74 de la région de l'élément (non représentée).
Chacune des électrodes 72a et 72b présente une taille telle qu'elle puisse venir en contact avec une sonde, de par exemple 100 gm x 100 p.m. Les électrodes 72a et 72b sont disposées dans la région 71 de la couche 70 en GaAs. de façon à être opposées
l'une à l'autre.
On utilise le même matériau d'électrode ohmique que celui qui est formé dans la région de l'élément. Les électrodes sont formées par un procédé de vaporisation I10 sous vide, d'arrachement vertical ou similaire. Les électrodes sont traitées à chaud à 450 C pendant 39 secondes, de façon à garantir les caractéristiques ohmiques. Une couche isolante 75 est formée sur les surfaces supérieures des électrodes ohmiques 72a et 72b, telle que celle qui est formée sur la région de l'élément. Des ouvertures de contact 76a et 76b à travers lesquelles une sonde vient en contact avec les électrodes 72a et 72b, sont formées sur les électrodes ohmiques respectives 72a et 72b, comme représenté à la figure 47, lorsque l'ouverture d'attaque chimique de cavité est formée
dans la couche isolante 75 dans la région de l'élément. Une ouverture 78 cor-
respondant à l'ouverture d'attaque chimique de cavité est formée en même temps entre les électrodes ohmiques opposée 72a et 72b, pour s'étendre à travers la région
* 71. L'ouverture 78 est utilisée pour régler le seuil du courant de drain et elle est for-
mée pour correspondre au trou ouvert pour l'attaque chimique de cavité, par exemple l'ouverture 10 dans le premier mode de réalisation à la figure 2. La structure décrite ci-dessus est formée dans la région 71 du substrat avant l'attaque chimique de cavité
pour la couche conductrice 70 dans la région de l'élément.
L'attaque chimique de cavité pour la couche conductrice 70 dans la région 71
est réalisée en même temps que l'attaque chimique de cavité pour la couche conduc-
trice 70 dans la région de l'élément. L'attaque chimique et la surveillance du courant
de drain sont réalisées alternativement ou simultanément. On arrête l'attaque chi-
mique de cavité lorsque l'on a obtenu une valeur de courant convenable, à partir de la
corrélation entre un courant de drain confirmé précédemment et la valeur de seuil.
Après l'arrêt de l'attaque chimique de cavité. on réalise les étapes subséquentes comme cela a été décrit pour chacun des modes de réalisation. En conséquence, les variations de la valeur de seuil du courant ohmique peuvent être réduites pour chacun des modes de réalisation qui précèdent. De manière plus spécifique. les paramètres affectant la valeur de seuil concernent généralement l'épaisseur du film. la composition et la densité de la couche épitaxiale. la profondeur obtenue par l'attaque chimique de cavité. ainsi que la longueur de grille. L'étape décrite ci-dessus peut éliminer les variations de la valeur de seuil qui sont dues aux variations de l'épaisseur du film, de la composition et de la densité de la couche épitaxiale, ainsi que de la profondeur obtenue au cours de l'attaque chimique de cavité. En conséquence, on peut améliorer le gain dans le réglage de la valeur de seuil après l'achèvement du dispositif.
:> Selon la présente invention. la deuxième électrode est alignée par auto-aligne-
ment par rapport à la première électrode à l'aide de la couche isolante formée sur la paroi latérale de la première électrode. En conséquence. les variations de la distance
entre la première et la deuxième électrodes peuvent être réduites.
Selon la présente invention. l'électrode supérieure est formée par le placage sur I0 le film conducteur exposé sur le film de protection. En conséquence, l'électrode
supérieure est formée pour être alignée par rapport à la première électrode, par auto-
alignement. et pour être isolée de la seconde électrode.
Selon la présente invention. la deuxième électrode est alignée par l'électrode
supérieure formée sur la première électrode, par un effet d'autoalignement.
I 5 La description qui précède ainsi que les dessins de la présente demande sont
proposés uniquement à titre d'illustration des principes de l'invention et ne consti-
tuent une limitation en aucune manière. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation décrits et représentés, et elle est susceptible de nombreuses variantes accessibles à l'homme de l'art sans que l'on ne s'écarte de
l'esprit de l'invention.
Claims (7)
1.- Procédé de fabrication d'un dispositif semi-conducteur comprenant des première et deuxième électrodes isolées l'une de l'autre et dans lequel on règle avec précision la relation de position entre la première et la deuxième électrodes. le pro- cédé comprenant les étapes consistant: (a) à former la première électrode sur une surface d'un substrat semi-conducteur. la première électrode présentant une première surface latérale: (b) à former une couche isolante sur la surface du substrat semi-conducteur. la
couche isolante présentant une deuxième surface latérale adjacente à la pre-
mière surface latérale et une troisième surface latérale à distance de la première surface latérale: et (c) à former la deuxième électrode sur la surface de substrat semi-conducteur, la deuxième électrode présentant une quatrième surface latérale adjacente à la
troisième surface latérale.
2.- Procédé selon la revendication 1. dans lequel l'étape (c) comprend les étapes consistant: (c 1) à former des films conducteurs sur la troisième surface latérale de la couche
isolante formée au cours de l'étape (b) et une surface de substrat semiconduc-
teur adjacente à la troisième surface latérale; et (c2) à enlever le film conducteur formé sur la troisième surface latérale de la couche isolante.
3.- Procédé selon la revendication 2 ou 3, comprenant en outre, entre les étapes (cl) et (c2), une étape consistant à former un film de protection contre l'attaque chimique dans une région d'une surface de film conducteur formée à l'étape
(cl), la région étant adjacente à la troisième surface latérale.
4.- Procédé selon la revendication 2. comprenant en outre, avant l'étape (cl), une étape consistant à former un film métallique sur une région s'étendant sur une surface supérieure et sur la troisième surface latérale de la couche isolante, et sur la
surface de substrat semi-conducteur adjacente à la troisième surface latérale.
5.- Procédé selon la revendication 4. dans lequel un film d'or (Au) est formé
par métallisation sous vide au cours de l'étape de formation de film métallique.
6.- Procédé de fabrication d'un dispositif semi-conducteur comprenant des première et deuxième électrodes isolées l'une de l'autre, et dans lequel on règle avec précision la relation de position entre la première et la deuxième électrode, la première électrode comprenant une extrémité supérieure formée avec une électrode supérieure, le procédé comprenant les étapes consistant: (d) à former la première électrode sur une surface d'un substrat semi-conducteur, la première électrode présentant une première surface latérale; (e) à former une couche isolante sur la surface du substrat semi-conducteur, la couche isolante présentant une deuxième surface latérale adjacente à la première surface latérale et une troisième surface latérale placée à distance de la première surface latérale et découvrant une extrémité supérieure de la première électrode; (f) à former la deuxième électrode sur la surface de substrat semi-conducteur, la deuxième électrode présentant une quatrième surface latérale adjacente à la troisième surface latérale; et (g) à former l'électrode supérieure en contact avec la première électrode au moyen d'une électro-déposition ou d'un placage dans lequel l'extrémité supérieure de la
première électrode sert d'électrode pour le placage.
7.- Procédé de fabrication d'un dispositif semi-conducteur comprenant des première et deuxième électrodes isolées l'une de l'autre, et dans lequel on règle avec précision la relation de position entre la première et la deuxième électrode, la première électrode présentant une extrémité supérieure formée avec une électrode supérieure, le procédé comprenant les étapes consistant: (h) à former la première électrode sur la surface d'un substrat semi-conducteur, la première électrode présentant un film métallique de sous-revêtement de placage ou d'électro-déposition à proximité de son extrémité supérieure;
(i) à former un film de protection recouvrant la surface de substrat semi-conduc-
teur et découvrant le film métallique de sous-revêtement de placage ou d'électro-déposition; (j) à revêtir par placage ou électro- déposition une surface du film de protection, de telle façon que l'électrode supérieure faisant saillie vers une face de la première électrode soit formée sur le film métallique exposé de sous-revêtement de placage; (k) à enlever le film de protection: et
(1) à former, par un procédé de dépôt. un film conducteur sur une partie de la sur-
face de substrat semi-conducteur découverte par l'électrode supérieure.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6625696A JPH09260636A (ja) | 1996-03-22 | 1996-03-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2747232A1 true FR2747232A1 (fr) | 1997-10-10 |
Family
ID=13310610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9703470A Withdrawn FR2747232A1 (fr) | 1996-03-22 | 1997-03-21 | Procede de fabrication d'un dispositif semi-conducteur presentant des relations de position precises entre ses electrodes |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH09260636A (fr) |
| DE (1) | DE19711961A1 (fr) |
| FR (1) | FR2747232A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117029804B (zh) * | 2023-08-07 | 2024-04-26 | 自然资源部重庆测绘院 | 一种基于车辆定位信息的矿区地形自动更新方法 |
-
1996
- 1996-03-22 JP JP6625696A patent/JPH09260636A/ja active Pending
-
1997
- 1997-03-21 FR FR9703470A patent/FR2747232A1/fr not_active Withdrawn
- 1997-03-21 DE DE1997111961 patent/DE19711961A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260636A (ja) | 1997-10-03 |
| DE19711961A1 (de) | 1997-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2524709A1 (fr) | Dispositif a semi-conducteur et procede pour sa fabrication | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| FR2673038A1 (fr) | Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible. | |
| FR2474761A1 (fr) | Procede de fabrication de transistors a effet de champ a porte formant barriere de schottky | |
| FR2462023A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| EP0007005A1 (fr) | Procédé de fabrication de transistors à effet de champ du type métal-oxyde-semiconducteur à grille et trous de contact auto-alignés | |
| WO2007010135A2 (fr) | Procede de realisation d'un transistor bipolaire a heterojonction | |
| FR2622355A1 (fr) | Procede de fabrication d'un transistor a effet de champ a porte schottky | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2643192A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant | |
| EP1622203A2 (fr) | Transistor DMOS et méthode de fabrication correspondante. | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| EP0054998A1 (fr) | Procédé de fabrication de transistors à effet de champ à grille auto-alignée et transistors ainsi obtenus | |
| FR2747232A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur presentant des relations de position precises entre ses electrodes | |
| EP0004219B1 (fr) | Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit | |
| FR2622354A1 (fr) | Transistor a effet de champ ayant une grille du type a barriere de schottky | |
| EP0152126B1 (fr) | Transistor à effet de champ de type MESTEC pour applications hyperfréquences et procédé de réalisation permettant d'obtenir un tel transistor | |
| EP0387143B1 (fr) | Procédé de dépôt électrolytique sur un substrat semiconducteur | |
| EP0650185A1 (fr) | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques | |
| EP0497644B1 (fr) | Procédé de lithogravure sur substrat semi-conducteur, notamment pour le traitement localisé sur saillie | |
| EP0197838A1 (fr) | Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée | |
| BE1002410A6 (fr) | Procede de formation de resistances pelliculaires sur une plaquette de circuit integre et plaquette ainsi obtenue. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |