FR2613162A1 - Dispositif de correction de base de temps pour magnetoscope - Google Patents
Dispositif de correction de base de temps pour magnetoscope Download PDFInfo
- Publication number
- FR2613162A1 FR2613162A1 FR8803886A FR8803886A FR2613162A1 FR 2613162 A1 FR2613162 A1 FR 2613162A1 FR 8803886 A FR8803886 A FR 8803886A FR 8803886 A FR8803886 A FR 8803886A FR 2613162 A1 FR2613162 A1 FR 2613162A1
- Authority
- FR
- France
- Prior art keywords
- signals
- phase
- frequency
- time base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
L'INVENTION CONCERNE LES TECHNIQUES D'ENREGISTREMENTREPRODUCTION DE SIGNAUX VIDEO. DANS UN DISPOSITIF DE CORRECTION DE BASE DE TEMPS, LES SIGNAUX VIDEO ENTRANTS SONT ECRITS DANS UNE MEMOIRE 13 SOUS L'EFFET DE SIGNAUX D'HORLOGE D'ECRITURE MODULES PAR DES ERREURS DE BASE DE TEMPS, ET LES SIGNAUX ECRITS SONT LUS DANS LA MEMOIRE AU MOYEN DE SIGNAUX D'HORLOGE DE LECTURE MODULES PAR LES ERREURS DE VITESSE. CONFORMEMENT A L'INVENTION, ON UTILISE DES FREQUENCES DIFFERENTES POUR LES SIGNAUX D'HORLOGE D'ECRITURE ET DE LECTURE, ET ON CORRIGE LES FLUCTUATIONS DES POSITIONS D'ECHANTILLONNAGE DUES A LADIFFERENCE DE FREQUENCE ENTRE LES SIGNAUX D'ECRITURE ET DE LECTURE, EN MODULANT LA PHASE DES SIGNAUX D'HORLOGE DE LECTURE. APPLICATION AUX MAGNETOSCOPES A ENREGISTREMENT DIRECT EN MODULATION DE FREQUENCE.
Description
La présente invention concerne un dispositif de
correction de base de temps dans lequel des signaux vidéo en-
trants sont écrits dans une mémoire au moyen de signaux d'horloge d'écriture modulés par des erreurs de base de temps, et dans lequel ces signaux vidéo écrits sont lus dans la mémoire au moyen de signaux d'horloge de lecture modulés par l'erreur de vitesse, afin de compenser l'erreur de base
de temps qui est présente dans les signaux vidéo entrants.
De façon générale, un appareil d'enregistrement et/ou de reproduction de signaux conçus pour enregistrer et/ ou reproduire des signaux au moyen d'un dispositif à tête tournante, est sujet à des fluctuations de base de temps qui résultent de l'excentricité ou de la rotation irrégulière de
la tête tournante, ou de fluctuations de la vitesse de dépla-
cement du support d'enregistrement. Pour obtenir une repro-
duction de haute qualité, il est nécessaire de compenser ces
fluctuations de base de temps présentes dans les signaux re-
produits. En particulier, dans un magnétoscope du type dit à enregistrement direct en modulation de fréquence, dans lequel les signaux vidéo sont directement modulés en fréquence avant l'enregistrement, des gigues résiduelles peuvent donner lieu à une couleur irrégulière, ce qui nécessite un dispositif de correction de base de temps ayant une précision extrêmement élevée.
Pour corriger les erreurs de base de temps des si-
gnaux vidéo reproduits dans un magnétoscope, on utilise un dispositif de correction de base de temps représenté par exemple sur la figure 1, dans lequel les signaux vidéo de reproduction sont écrits dans une mémoire au moyen de signaux d'horloge d'écriture modulés par les erreurs de base de temps, et ces signaux vidéo écrits sont lus dans la mémoire
au moyen des signaux d'horloge de lecture modulés par l'er-
reur de vitesse, de façon à corriger les erreurs de basede
temps qui sont contenues dans les signaux vidéo reproduits.
Dans le dispositif de correction de base de temps
classique qui est représenté sur la figure 1, les signaux vi-
déo de reproduction comprenant des fluctuations de base de temps sont appliqués par une borne d'entrée de signal 1 à un
convertisseur analogique-numérique (A/N) 2, et ils sont ap-
pliqués simultanément à un circuit de séparation de synchro-
nisation 3 et à une porte de salve de chrominance 4.
Le circuit de séparation de synchronisation 3 sépa-
re les signaux de synchronisation contenus dans les signaux
vidéo reproduits, pour appliquer leurs signaux de synchroni-
sation à un circuit de commande automatique de fréquence (CAF) 5. Le circuit de porte de salve de chrominance 4 sépare les signaux de salve de chrominance contenus dans les signaux de reproduction entrants, pour appliquer les signaux de salve
de chrominance ainsi séparés au circuit de commande automa-
tique de phase (CAP) 6.
Dans le cas du dispositif de correction de base de temps pour le système NTSC, le circuit de CAF 5 produit des impulsions d'horloge de reproduction ayant une fréquence égale à 910 fois la fréquence de synchronisation horizontale
(fh), ou 910 fh, c'est-à-dire égale à quatre fois la fréquen-
ce de sous-porteuse (fsc), ou 4 fsc, sur la base des signaux
de synchronisation horizontale qu'il reçoit du circuit de sé-
paration de synchronisation 3, pour appliquer au circuit de CAP 6 les impulsions d'horloge de reproduction qui sont ainsi produites. Le circuit de CAF 5 produit également des signaux de démarrage d'écriture Ws, à un intervalle d'une période de balayage horizontal (1 H), en divisant par 910 la fréquence des impulsions d'horloge de reproduction, pour appliquer à un circuit de génération d'adresse d'écriture 7 les signaux
de démarrage d'écriture Ws qui sont ainsi produits. Le cir-
cuit de CAP 6 effectue également une commande de phase de ma-
nière à faire correspondre la phase des impulsions d'horloge reproduites avec celle du signal de salve de chrominance qui provient du circuit de porte de salve de chrominance 4, pour former des signaux d'horloge d'écriture Wck à la fréquence
de 910 fh, accompagnés de fluctuations de phase qui sont as-
sociées aux erreurs de base de temps des.signaux vidéo en-
trants précités, afin d'appliquer ces signaux d'horloge d'écriture Wck au circuit de génération d'adresse d'écriture 7 et au convertisseur A/N 2. Simultanément, le circuit de
CAP 6 forme des signaux d'erreur de vitesse ayant pour réfé-
rence la phase des signaux de salve, et il applique
ces signaux d'erreur de vitesse à un circuit de modu-
lation de phase 9 par l'intermédiaire d'un circuit de retard
analogique 8.
Le circuit de modulation de phase 9 reçoit des si-
gnaux d'horloge de lecture de référence Rck ayant la fré-
quence de 910 fh, qui proviennent d'un générateur d'horloge de référence 10, et il module en phase les signaux d'horloge de lecture Rck, sous la dépendance des signaux d'erreur de
vitesse qui lui sont appliqués par l'intermédiaire du cir-
cuit de retard analogique 8, pour appliquer les signaux d'horloge de lecture modulés en phase à un générateur
d'adresse de lecture 11 et à un convertisseur numérique-ana-
logique (N/A) 12.
Dans le dispositif de correction de base de temps classique décrit cidessus, les signaux d'horloge d'écriture
Wck qui sont produits dans le circuit de CAP 6 avec la fré-
quence de 910 fh, et qui sont accompagnés des fluctuations de phase associées aux erreurs de base de temps des signaux vidéo de reproduction entrants, sont utilisés pour écrire dans une mémoire 13 des données vidéo qui sont la version numérisée des signaux vidéo entrants qui sont appliqués au convertisseur A/N 2. Les signaux d'horloge de lecture de référence Rck qui sont produits par le générateur d'horloge de référence 10 avec la fréquence de 910 fh, de façon à être exempts d'erreurs de base de temps, sont également utilisés pour lire les données vidéo dans la mémoire 13. Ces données
vidéo sont ensuite converties en signaux analogiques corres-
pondants dans le convertisseur N/A 12, de façon que les si-
gnaux vidéo de reproduction, corrigés en ce qui concerne les
erreurs de base de temps, soient émis par une sortie de si-
gnal 14. Le modulateur de phase 9 module la phase des si-
gaux d'horloge de lecture Rck conformément aux signaux d'erreurs de vitesse, pour corriger les erreurs de Vitesse des signaux vidéo de reproduction entrants. Les signaux d'erreur de vitesse sont appliques au circuit de modulation
de phase 9 par l'intermédiaire du circuit de retard analogi-
que 8 précité, qui est conçu de façon à appliquer aux si-
gnaux d'erreur de vitesse précités un retard qui correspond
au retard des données vidéo, résultant du fait que les opé-
rations d'écriture et de lecture des données vidéo dans la
mémoire 13 ne sont pas effectuées en même temps.
Dans le dispositif de correction de base de temps décrit ci-dessus, dans lequel les signaux vidéo entrants sont écrits dans la mémoire par des signaux d'horloge d'écriture Wck modulés par des erreurs de base de temps, et dans lequel les signaux vidéo qui sont ainsi écrits sont lus dans la mémoire au moyen des signaux d'horloge de lecture de
référence Rck modulés par les erreurs de vitesse, pour cor-
riger les erreurs de base de temps qui sont contenues dans les signaux vidéo entrants, on utilise la méme fréquence 910 fh pour les signaux d'horloge d'écriture Wck et pour les
signaux d'horloge de lecture Rck. Il en résulte que des dé-
fauts de fonctionnement apparaissent du fait d'un brouillage
entre les deux signaux d'horloge, ce qui fait que le dispo-
sitif classique permet difficilement de réaliser une compen-
sation de base de temps avec une précision plus élevée. En particulier, dans le magnétoscope du type à enregistrement
direct en modulation de fréquence, il est nécessaire d'ef-
fectuer la correction de base de temps avec une précision extrêmement élevée, de façon que la gigue résiduelle soit inférieure à quelques nanosecondes. Bien qu'on ait pris des
mesures pour éviter l'apparition du fonctionnement défec-
tueux résultant du brouillage précité entre les deux signaux d'horloge, ces précautions consistant par exemple à implanter sur des cartes de circuit séparées le système d'écriture de données et le système de lecture de données pour la mémoire
13 ou à établir des blindages appropriés, les mesures pré-
citées ont eu pour résultat de s'opposer à la diminution du coût et de la taille du dispositif de correction de base de temps. La présente invention procure un dispositif de correction de base de temps dans lequel des signaux vidéo
entrants sont écrits dans une mémoire par des signaux d'hor-
loge d'écriture modulés par des erreurs de base de temps, et dans lequel ces signaux vidéo écrits sont lus dans la mémoire par des signaux d'horloge de lecture modulés par les erreurs de vitesse, et dans ce dispositif, les signaux d'horloge
d'écriture et les signaux d'horloge de lecture ont des fré-
quences différentes, et des fluctuations des positions d'échantillonnage dues à la différence de fréquence entre les signaux d'horloge d'écriture et les signaux d'horloge de lecture sont corrigées par la modulation de phase des signaux
d'horloge de lecture.
D'autres caractéristiques et avantages de l'inven-
tion seront mieux compris à la lecture de la description qui
va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels:
La figure I est un schéma synoptique d'un correc-
teur de base de temps classique.
La figure 2 est un schéma synoptique qui illustre
un mode de réalisation d'un correcteur de base de temps con-
forme à l'invention.
La figure 3 est un schéma synoptique qui illustre un autre mode de réalisation d'un correcteur de base de
temps conforme à l'invention.
On expliquera ci-après un mode de réalisation pré-
féré de l'invention en se référant à la figure 2, sur la-
quelle les éléments de circuit qui correspondent à ceux re-
présentés sur la figure 1 sont désignés par les mêmes réfé-
rences numériques.
Dans le dispositif de correction de base de temps qui est représenté sur la figure 2, des signaux vidéo de reproduction correspondant au système NTSC, qui contiennent des fluctuations de base de temps et qui sont reproduits par un magnétoscope utilisant un système d'enregistrement
direct en modulation de fréquence, non représenté, sont ap-
pliqués à une borne d'entrée de signal 1.
Ces signaux vidéo reproduits sont appliqués par
l'intermédiaire de la borne d'entrée de signal 1 au conver-
tisseur analogique-numérique (A/N) 2, et ils sont appliqués simultanément au circuit de séparation de synchronisation 3
et à la porte de salve de chrominance 4.
Le circuit de séparation de synchronisation 3 sé-
pare les signaux de synchronisation contenus dans les si-
gnaux vidéo reproduits, pour appliquer les signaux de syn-
chronisation horizontale au circuit de commande automatique de fréquence (CAF) 5. Le circuit de porte de salve 4 sépare les signaux de salve contenus dans les signaux reproduits entrants, pour appliquer au circuit de commande automatique
de phase (CAP) 6 les signaux de salve qui sont ainsi séparés.
Le circuit de CAF 5 génère des impulsions d'horloge
de reproduction ayant une fréquence égale à 910 fois la fré-
quence de synchronisation horizontale fh, ou 910 fh, c'est-à-
dire une fréquence égale à quatre fois la fréquence de sous-
porteuse (fsc), ou 4 fsc, en se basant sur les signaux de
synchronisation horizontale qui sont obtenus à partir des im-
pulsions d'horloge de reproduction ainsi produites, et il applique au circuit de CAP 6 les impulsions qui sont ainsi produites. Le circuit de CAF 5 produit également des signaux de démarrage d'écriture Ws, avec un intervalle d'une période
de balayage horizontal (1 H), en divisant par 910 la fréquen-
ce des impulsions d'horloge de reproduction, pour appliquer au circuit de génération d'adresse d'écriture 7 les signaux de démarrage d'écriture qui sont ainsi produits. D'autre part, le circuit de CAP 6 génère des signaux d'horloge d'écriture Wck ayant la fréquence 909 fh, et il accomplit la commande de phase des signaux d'horloge d'écriture Wck sur la base d'une erreur de phase, obtenue par comparaison entre le signal résultant de la division par 909 de la fréquence du signal d'horloge d'écriture Wck, et le signal résultant
de la division par 909 de la fréquence des impulsions d'hor-
loge de reproduction, pour appliquer au convertisseur A/N 2
et au générateur d'adresse d'écriture 7 les signaux d'horlo-
ge d'écriture Wck accompagnés des fluctuations de phase qui sont associées au fluctuations de base de temps des signaux
vidéo reproduits, et qui ont une fréquence égale à 909 fh.
Le circuit de CAP 6 forme également, en tant que référence, des signaux d'erreur de vitesse ayant la phase des signaux de salve, et il applique ces signaux d'erreur au modulateur
de phase 9 par l'intermédiaire du circuit de retard analogi-
que 8.
Le convertisseur A/N 2 numérise les signaux vidéo
reproduits, en les échantillonnant avec les signaux d'horlo-
ge d'écriture Wck ayant une fréquence égale à 909 fh. Les
données vidéo que produit le convertisseur A/N 2 sont écri-
tes dans la mémoire 13 conformément à des données d'adresse d'écriture qui sont formées dans le générateur d'adresse d'écriture 7, sur la base des signaux d'horloge d'écriture Wck et des signaux de démarrage d'écriture Ws mentionnés précédemment.
Le circuit de modulation de phase 9 revoit les si-
gnaux d'horloge de lecture de référence Rck qui proviennent
du générateur d'horloge de référence 10 et qui ont la fré-
quence de 910 fh, et il module la phase des signaux d'horlo-
ge de lecture Rck conformément aux signaux d'erreur de vi-
tesse qui sont appliqués par l'intermédiaire du circuit de
retard analogique 8, pour lire les signaux d'horloge de lec-
ture Rck qui sont ainsi modulés en phase, et pour les appli-
quer au générateur d'adresse de lecture 11 et au convertisseur numériqueanalogique (N/A) 12. Dans le mode de réalisation présent, un circuit de décalage 15 applique une tension de décalage au modulateur de phase 9. Les signaux d'horloge de lecture Rck sont modulés en phase de 90 par la tension de
décalage, de façon à corriger l'écart de la position d'échan-
tillonnage des données vidéo numérisées, obtenues à partir des signaux vidéo de reproduction au moyen des signaux d'horloge d'écriture de référence Rck ayant la fréquence de 910 fh, par rapport à la position d'échantillonnage des mêmes données vidéo par les signaux d'horloge d'écriture ayant la
fréquence de 909 fh.
Dans le dispositif de correction de base de temps
considéré ici, les données vidéo qui sont obtenues en numéri-
sant dans le convertisseur A/N 2 les signaux vidéo de repro-
duction qui sont formes dans le circuit de CAP 6, sont écri-
tes dans la mémoire 13 en utilisant les signaux d'horloge d'écriture Wck accompagnés des fluctuations de phase qui sont associées à l'erreur de base de temps, et ayant la fréquence de 909 fh. Les données vidéo qui sont ainsi écrites dans la mémoire 13 sont lues dans cette dernière en utilisant les signaux d'horloge de lecture Rck ayant la fréquence de 910 fh, et qui ont subi une modulation de phase de 90 et une modulation de phase associée aux signaux d'erreur de vitesse, dans le circuit de modulation de phase 9. Les données qui
sont ainsi lues sont converties en signaux analogiques cor-
respondants dans le convertisseur N/A 12, de façon que les signaux vidéo de reproduction corrigés en ce qui concerne les erreurs de base de temps, soient émis sur une borne de sortie
de signal 14.
Dans le dispositif de correction de base de temps décrit ci-dessus, le circuit de CAP 6 qui forme les signaux d'horloge d'écriture, fonctionne à la fréquence de 909 fh,
tandis que le circuit de CAF 5 qui forme les signaux d'horlo-
ge de reproduction et le générateur d'horloge de référence 10 qui forme les signaux d'horloge de lecture Rck, fonctionnent
à la fréquence de 910 fh, ce qui permet d'éliminer effecti-
vement le brouillage entre ces circuits et les défauts de fonctionnement qui en résultent, même lorsque les circuits sont implantés sur la même carte de circuit, grâce à quoi la correction de base de temps peut être effectuée avec une
précision extrêmement élevée.
On note que la fréquence des signaux d'horloge d'écriture Wck n'est pas limitée à la valeur de 909 fh du mode de réalisation présent, mais peut être fixée à n'importe quelle valeur désirée autre que la fréquence de 910 fh des signaux d'horloge de lecture, comme par exemple 911 fh, à condition que la fréquence des signaux d'horloge d'écriture
soit telle qu'elle permette de corriger l'écart des posi-
tions d'échantillonnage par la modulation de phase des si-
gaux d'horloge de lecture Wck, qui est accomplie par le cir-
cuit de modulation de phase 9.
La figure 3 représente un autre mode de réalisa-
tion du dispositif de correction de base de temps de l'in-
vention, dans lequel une correction de base de temps peut être effectuée régulièrement avec une précision élevée, même pour reproduire des signaux vidéo sur une bande vidéo pour laquelle on a effectué une opération de montage forcée,
sans prendre en considération la correspondance ou la syn-
chronisation de phase des images en ce qui concerne la cou-
leur. Dans le dispositif de correction de base de temps considéré ici, les signaux vidéo de reproduction entrants
sont appliqués par la borne d'entrée de signal 1 au conver-
tisseur A/N 2, et ils sont appliqués simultanément au cir-
cuit de séparation de synchronisation 3 et au circuit de porte de salve 4. Les signaux de synchronisation horizontale PBH et les signaux de synchronisation verticale PBV, sont extraits dans le circuit de séparation de synchronisation 3,
tandis que les signaux de salve sont extraits dans le cir-
cuit de porte de salve 4.
Les signaux de synchronisation horizontale PBH qui
sont obtenus dans le circuit de séparation de synchronisa-
tion 3, sont appliqués au circuit de CAF 5, à un détecteur N/I 20 et à un détecteur SCH 21, et ils sont simultanément appliqués par un déphaseur 22 à un générateur de signal de
démarrage d'écriture 23. Les signaux de synchronisation ver-
ticale PBV que produit le circuit de séparation de synchro-
nisation 3 sont apliqués à un détecteur d'inversion 24.
Les signaux de salve qui sont obtenus dans le cir-
cuit de porte de salve 4 sont appliqués au circuit de CAP 6, et ils sont appliques simultanément au détecteur SCH 21, par l'intermédiaire d'une porte OU-EXCLUSIF 26. De plus, ces
mêmes signaux de salve sont appliqués par une porte OU-EX-
CLUSIF 27 au générateur de signal de démarrage d'écriture 23.
Sur la base des signaux de synchronisation hori-
zontale PBH qui proviennent du circuit de séparation de syn-
chronisation 3, le circuit de CAF 5 forme des impulsions d'horloge de reproduction, ayant une fréquence égale à 910 fois la fréquence de synchronisation horizontale fh, ou 910
fh, c'est-à-dire une fréquence égale à quatre fois la fré-
quence de sous-porteuse fsc, ou 4 fsc, et il applique ces
impulsions d'horloge de reproduction au circuit de CAP 6.
En utilisant comme référence la phase des signaux de salve qui proviennent du circuit de porte de salve 4, et en se basant sur les impulsions d'horloge de reproduction que fournit le circuit de CAF 5, le circuit de CAP 6 forme des signaux d'horloge d'écriture Wck qui sont accompagnés par des fluctuations de phase associées aux erreurs de base de temps des signaux vidéo de reproduction, et il applique les signaux d'horloge d'écriture résultants Wck au convertisseur
A/N 11 et au générateur d'adresse d'écriture 7.
Le circuit de détection N/I 20 reçoit des impul-
sions d'image qui correspondent à des images en couleur et, 1 1
sur la base de ces impulsions d'image et des signaux de syn-
chronisation horizontale PBH qui proviennent du circuit de séparation de synchronisation 3, il forme le signal N/I qui est le signal indiquant l'état d'inversion de signal pour les signaux de salve des lignes respectives qui sont dans
l'état de correspondance de phase d'image en couleur correc-
te, par rapport aux images en couleur indiquées par les im-
pulsions d'image, la ligne de phase positive et la ligne de phase négative étant respectivement indiquées par les états logiques "0" et "1". Les signaux N/I qui sont obtenus dans le détecteur N/I 20 sont appliques au circuit OU-EXCLUSIF
26, et ils sont simultanément appliques par le circuit OU-
EXCLUSIF 28 à la mémoire 13 et au circuit OU-EXCLUSIF 26.
Le circuit OU-EXCLUSIF 26 élabore le signal résul-
tant de la combinaison OU-EXCLUSIF du signal N/I précité et du signal de phase, pour provoquer une inversion de phase du signal de phase de la ligne de phase opposée. En d'autres termes, le circuit OU-EXCLUSIF 26 donne une valeur positive à la phase du signal de salve des signaux vidéo entrants qui
ont une synchronisation ou une correspondance de phase cor-
recte pour l'image en couleur, tandis qu'il inverse la phase
des signaux de salve qui ne présentent pas une synchronisa-
tion ou une correspondance de phase d'image en couleur, avant d'appliquer les signaux résultants au détecteur SCH 21. Le circuit SCH accomplit une comparaison de phase entre
les signaux de salve qui sont transmis par le circuit OU-
EXCLUSIF 26 et les signaux de synchronisation horizontale
PBH qui sont fournis par le circuit de séparation de syn-
chronisation 3, afin de détecter les signaux de salve qui
ont une phase inverse, pour émettre le signal de sortie dé-
tecté vers le détecteur d'inversion 24.
Sur la base du signal de sortie détecté du détec-
teur SCH 21 et des signaux de synchronisation verticale PBV,
le détecteur d'inversion forme un signal de détection d'in-
version qui indique par un état logique "1" une trame des signaux vidéo entrants qui présente une phase inversée pour le signal de salve, c'est-àdire une trame qui ne présente pas la correspondance de phase d'image en couleur correcte,
et il applique le signal détecté au circuit OU-EXCLUSIF 28.
Le circuit OU-EXCLUSIF 28 inverse la polarité du signal N/I qui est formé dans le détecteur N/I 20, au moyen du signal de sortie de détection du détecteur d'inversion 24, pour
former le signal N/I correspondant à l'état de la correspon-
dance de phase d'image en couleur des signaux vidéo entrants.
Le signal N/I qui est obtenu dans le circuit OU-EXCLUSIF 28
est appliqué par l'intermédiaire de la mémoire 13 à un déco-
deur 29.
Le circuit OU-EXCLUSIF 27, qui reçoit les signaux N/I qui sont obtenus dans le circuit OU-EXCLUSIF 28, inverse la phase des signaux de salve provenant du circuit de porte de salve 4, au moyen des signaux N/I précités, seulement pour les trames qui ne présentent pas la synchronisation ou la correspondance de phase d'image en couleur. Le générateur de signal de démarrage d'écriture 23 synchronise les signaux
de synchronisation horizontale PBH, qui proviennent du cir-
cuit de séparation de synchronisation 3 par l'intermédiaire du déphaseur 22, avec les signaux de salve qui proviennent
du circuit de porte de salve 4 par l'intermédiaire du cir-
cuit OU-EXCLUSIF 27, pour former des signaux de démarrage
d'écriture, et pour émettre ces signaux de démarrage d'écri-
ture vers le générateur d'adresse d'écriture 7. Les signaux de démarrage d'écriture qui sont produits dans le générateur de signaux de démarrage d'écriture 23 sont conçus de façon que les signaux de salve qui proviennent du circuit de porte de salve 4 par l'intermédiaire du circuit OU-EXCLUSIF 27,
aient leur phase inversée par les signaux N/I précités, seu-
lement pour les trames qui ne présentent pas la synchronisa-
tion ou la correspondance de phase d'image en couleur, de
façon à produire un décalage de 140 nanosecondes pour effec-
tuer une compensation de décalage d'image.
Sur la base des signaux de démarrage d'écriture
Ws précités et des signaux d'horloge d'écriture Wck qui pro-
viennent du circuit de CAP 6, le générateur d'adresse d'écriture 7 forme des données d'adresse d'écriture, et il écrit dans la mémoire 13, conformément à ces données. d'adresse d'écriture, des données vidéo numérisées par le
convertisseur A/N 2, à partir des signaux vidéo de reproduc-
tion entrants précités.
Sur la base des signaux d'horloge de lecture de
référence Rck qui proviennent du générateur d'horloge de ré-
férence 10, et des signaux de démarrage de lecture Rs, le générateur d'adresse de lecture 11 forme des données d'adresse de lecture, dans le but de lire séquentiellement dans la mémoire 13 les données vidéo précitées. Les données vidéo qui sont lues dans la mémoire 13 sont appliquées à un
circuit de séparation Y/C 31, et elles sont appliquées si-
* multanément, par l'intermédiaire d'un circuit de commutation de signal 32, à un convertisseur numérique-analogique (N/A) 12. Le circuit de séparation Y/C 31 sépare les données vidéo qui sont lues dans la mémoire 31 en données de signal de luminance et en données de signal de chrominance, pour émettre les données de signal de luminance et les données de
signal de chrominance respectivement vers un circuit de com-
pensation de perte de niveau 33 et vers un décodeur 29. Le circuit de compensation de perte de niveau 33 compense les données de signal de luminance en ce qui concerne les pertes
de niveau, et il émet vers un circuit de sommation de don-
nées 34 les données de signal de luminance compensées en ce
qui concerne les pertes de niveau. Le décodeur 29, qui re-
çoit les signaux N/I correspondant à l'état de la synchroni-
sation ou correspondance de phase d'image en couleur des si-
gnaux vidéo entrants précités, accomplit une opération de décodage de l'inversion de phase des signaux de chrominance, conformément aux signaux N/I précités. Les données de signal de chrominance qui sont ainsi décodées sont émises par le
décodeur 29 vers un codeur 36, par l'intermédiaire du cir-
cuit de compensation de perte de niveau 35. Le codeur 36 accomplit une opération de codage d'inversion de phase des signaux de chrominance, conformément aux signaux de eécodage
de référence qui proviennent du générateur d'horloge de ré-
férence 30, pour réaliser la synchronisation ou la mise en correspondancede la phase d'image en couleur. Le décodeur 36 émet ensuite les signaux de chrominance codés vers le
circuit de sommation de données 34.
Le circuit de sommation de données 34 combine les données de signal de luminance et les données de signal de chrominance, pour former des données vidéo avec inversion
de chrominance, et pour appliquer ces données vidéo au con-
vertisseur N/A 12, par l'intermédiaire du circuit de commuta-
tion de signal 32.
Dans le dispositif de correction de base de temps décrit ci-dessus, lorsqu'on suppose que des signaux vidéo de reproduction sont appliqués à la borne d'entrée de signal 1
à partir d'une bande vidéo sur laquelle une opération'de mon-
tage a été accomplie sans prendre en considération la syn-
chronisation ou la correspondance de phase d'image en couleur, les données vidéo à chrominance inversée qui sont obtenues dans le circuit de sommation 34 sont sélectionnées par le
circuit de commutation de signal 32, pour être ensuite con-
verties en signaux analogiques correspondants par le conver-
tisseur N/A 12, de façon à obtenir sur la borne de sortie de signal 14 des signaux vidéo de reproduction ayant fait l'objet d'une correction de base de temps, sans un décalage de l'image ou une inversion de chrominance dans les parties dépourvues de
synchronisation ou de correspondance de phase d'image en cou-
leur. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir
du cadre de l'invention.
Claims (4)
1. Dispositif de correction de base de temps destiné à- éliminer des erreurs de base de temps présentes dans des signaux vidéo, caractérisé en ce qu'il comprend: des moyens de mémoire (13) destinés à enregistrer les signaux viîdo; des
moyens (6) destinés à générer des impulsions d'horloge d'écri-
ture ayant une première fréquence centrale, ces impulsions d'horloge d'écriture changeant à une cadence variable sous la dépendance des erreurs de base de temps présentes dans les signaux vidéo entrants; des moyens (10) destinés à générer
des impulsions d'horloge de lecture ayant une seconde fré-
quence centrale qui est différente de la première fréquence centrale; des moyens de commande de mémoire (7, 11) destinés à permettre sélectivement l'écriture des signaux vidéo dans les moyens de mémoire (13), conformément aux impulsions d'horloge d'écriture, et à permettre sélectivement la lecture
des signaux vidéo dans les moyens de mémoire (13), conformé-
ment aux impulsions d'horloge de lecture; et des moyens (9) destinés à moduler les impulsions d'horloge de lecture sous la dépendance d'une différence de fréquence entre les première
et seconde fréquences centrales.
2. Dispositif de correction de base de temps selon
la revendication 1, caractérisé en ce que les moyens de modu-
lation (9) comprennent des moyens destinés à moduler en phase les impulsions d'horloge de lecture, conformément à une erreur
de vitesse qui est fournie par les moyens de génération d'im-
pulsions d'horloge d'écriture (6).
3. Dispositif de correction de base de temps selon
la revendication 2, caractérisé en ce que les moyens de modu-
lation (9) comprennent un modulateur de phase, destiné à modu-
ler en phase les impulsions d'horloge de lecture avec une ca-
dence constante qui est déterminée par la différence de fré-
quence précitée.
4. Dispositif de correction de base de temps selon
la revendication 3, caractérisé en ce que les moyens de modu-
lation (9) comprennent en outre des moyens (15) destinés à appliquer une tension continue au modulateur de phase, pour moduler de façon correspondante les impulsions d'horloge de lecture, cette tension continue étant sélectionnée de façon que la fréquence des impulsions d'horloge de lecture:modulées
soit pratiquement égale à la fréquence des impulsions d'hor-
loge d'écriture.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62069953A JPH0822088B2 (ja) | 1987-03-24 | 1987-03-24 | 時間軸補正装置 |
JP62069950A JPS63234784A (ja) | 1987-03-24 | 1987-03-24 | 時間軸補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2613162A1 true FR2613162A1 (fr) | 1988-09-30 |
Family
ID=26411124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8803886A Withdrawn FR2613162A1 (fr) | 1987-03-24 | 1988-03-24 | Dispositif de correction de base de temps pour magnetoscope |
Country Status (6)
Country | Link |
---|---|
US (1) | US4977462A (fr) |
KR (1) | KR880012109A (fr) |
CA (1) | CA1326540C (fr) |
DE (1) | DE3809981A1 (fr) |
FR (1) | FR2613162A1 (fr) |
GB (1) | GB2202709B (fr) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5249229A (en) * | 1989-04-04 | 1993-09-28 | Laboratoire Europeen De Recherches Electroniques Avancees Societe En Nom Collectif | Device and method for generating control signals |
JP2746732B2 (ja) * | 1990-06-01 | 1998-05-06 | パイオニア株式会社 | 複数ディスクプレーヤ並列運転画像再生装置 |
JP2517160B2 (ja) * | 1990-06-14 | 1996-07-24 | 松下電器産業株式会社 | 同期検出装置 |
JPH04137884A (ja) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | 映像信号のメモリへの書込方法および装置 |
KR940001838B1 (ko) * | 1990-11-09 | 1994-03-09 | 삼성전자 주식회사 | 영상 데이타 스플리트 회로 |
GB2400496B (en) * | 1991-12-11 | 2005-02-09 | Marconi Gec Ltd | Signal processing apparatus |
JP2882433B2 (ja) * | 1992-03-31 | 1999-04-12 | 日本ビクター株式会社 | 映像信号時間軸補正回路 |
US5594553A (en) * | 1992-09-04 | 1997-01-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | Video signal recording and reproducing apparatus using signal modification to remove jitter |
KR970001636B1 (ko) * | 1994-01-20 | 1997-02-11 | 엘지전자 주식회사 | 영상신호의 시간축 보정 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110785A (en) * | 1977-05-03 | 1978-08-29 | Rca Corporation | Clock generator for video signal processing |
US4120000A (en) * | 1976-07-08 | 1978-10-10 | Sony Corporation | Video time base corrector |
US4287529A (en) * | 1978-04-28 | 1981-09-01 | Sony Corporation | Time base error correcting apparatus |
US4389678A (en) * | 1979-10-05 | 1983-06-21 | Nippon Electric Co., Ltd. | Digital time-base corrector for special motion reproduction by helical-scan VTR |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1511485A (en) * | 1974-08-20 | 1978-05-17 | Quantel Ltd | Method and apparatus for storing digital video informatio |
DE2602420A1 (de) * | 1976-01-23 | 1977-07-28 | Basf Ag | Farbvideo-aufzeichnungs-/wiedergabesystem |
GB1515584A (en) * | 1976-01-28 | 1978-06-28 | Quantel Ltd | Time base corrector |
US4084176A (en) * | 1976-03-19 | 1978-04-11 | Ampex Corporation | Pilot signal processing means for video recording apparatus |
JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
JPS5444831A (en) * | 1977-09-13 | 1979-04-09 | Nec Corp | Correcting equipment for time-axis error |
JPS56131272A (en) * | 1980-03-18 | 1981-10-14 | Sony Corp | Time-axis correcting device |
JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
JPS6169287A (ja) * | 1984-09-12 | 1986-04-09 | Sony Corp | 時間軸補正装置 |
JPS6199481A (ja) * | 1984-10-20 | 1986-05-17 | Sony Corp | 自動位相制御回路 |
JPH0712229B2 (ja) * | 1984-12-25 | 1995-02-08 | ソニー株式会社 | 時間軸補正装置 |
US4802026A (en) * | 1985-08-19 | 1989-01-31 | Sony Corporation | Velocity error correcting circuit for time base error corrector |
JPS62200890A (ja) * | 1986-02-28 | 1987-09-04 | Sony Corp | 再生装置 |
US4780770A (en) * | 1986-06-20 | 1988-10-25 | Ampex Corporation | Method and apparatus for separating and individually correcting repetitive and random velocity errors |
JPH0620293B2 (ja) * | 1986-09-17 | 1994-03-16 | パイオニア株式会社 | 時間軸誤差補正装置 |
-
1988
- 1988-03-21 US US07/171,030 patent/US4977462A/en not_active Expired - Lifetime
- 1988-03-21 GB GB8806647A patent/GB2202709B/en not_active Expired - Lifetime
- 1988-03-21 CA CA000561993A patent/CA1326540C/fr not_active Expired - Fee Related
- 1988-03-24 KR KR1019880003161A patent/KR880012109A/ko not_active Application Discontinuation
- 1988-03-24 DE DE3809981A patent/DE3809981A1/de not_active Withdrawn
- 1988-03-24 FR FR8803886A patent/FR2613162A1/fr not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4120000A (en) * | 1976-07-08 | 1978-10-10 | Sony Corporation | Video time base corrector |
US4110785A (en) * | 1977-05-03 | 1978-08-29 | Rca Corporation | Clock generator for video signal processing |
US4287529A (en) * | 1978-04-28 | 1981-09-01 | Sony Corporation | Time base error correcting apparatus |
US4389678A (en) * | 1979-10-05 | 1983-06-21 | Nippon Electric Co., Ltd. | Digital time-base corrector for special motion reproduction by helical-scan VTR |
Non-Patent Citations (1)
Title |
---|
IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, vol. CE-32, no. 2, mai 1986, pages 107-114, IEEE, New York, US; T. FURUHATA et al.: "A high-definition muse VCR with analog segment recording method" * |
Also Published As
Publication number | Publication date |
---|---|
GB2202709A (en) | 1988-09-28 |
CA1326540C (fr) | 1994-01-25 |
US4977462A (en) | 1990-12-11 |
GB8806647D0 (en) | 1988-04-20 |
KR880012109A (ko) | 1988-11-03 |
DE3809981A1 (de) | 1988-10-27 |
GB2202709B (en) | 1991-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3507983A (en) | Reproduction system and method for magnetically stored color video signals | |
FR2462076A1 (fr) | Compensateur de la chute hors limites d'un signal video et procede de formation d'un signal de remplacement dans le cas d'une telle chute hors limites | |
FR2613162A1 (fr) | Dispositif de correction de base de temps pour magnetoscope | |
FR2543387A1 (fr) | ||
FR2549672A1 (fr) | ||
FR2486745A1 (fr) | Procede pour compenser des erreurs de temps dans des signaux de television en couleur | |
US4225888A (en) | High efficiency facsimile transmission system | |
FR2542955A1 (fr) | Circuits de compensation de perte de signal video | |
US4057827A (en) | Apparatus for reading color television signal from a disc-shaped record carrier | |
GB1566715A (en) | Chrominance signal transcoding apparatus | |
JPS6052631B2 (ja) | デイスク状記録担体読取装置 | |
US4920425A (en) | Video signal recording and reproducing apparatus | |
US3018324A (en) | Stabilization in tape recording and reproduction | |
FR2487147A1 (fr) | Procede pour corriger en fonction du temps des signaux numeriques de commutation | |
US4005473A (en) | Method and apparatus for synchronizing record and playback of video signals | |
US3614302A (en) | Apparatus for recording color information on monochrome film | |
US4395737A (en) | Video disc slow down processor with reverse color detector/corrector | |
FR2475340A1 (fr) | Circuit de controle de parite destine a etre utilise dans un appareil d'enregistrement et de reproduction a modulation par impulsions codees, a cellules a bits multiples | |
JPS623633B2 (fr) | ||
US5438358A (en) | Image signal conversion system | |
FR2510854A1 (fr) | Procede et dispositif de reconstitution d'une image de television a partir d'une trame d'un signal composite numerise | |
JPS63272191A (ja) | 時間軸変動補正回路 | |
EP0123582A1 (fr) | Système de traitement de signaux de télévision en couleur, notamment du type SECAM, dans un dispositif de réception de tels signaux tel que par exemple récepteur de télévision, moniteur de contrôle ou analogue | |
FR2619983A1 (fr) | Circuit generateur de synchronisation point d'une image de television et son utilisation pour l'incrustation de symbologie | |
CH604451A5 (en) | Data signal time base modification and compensation - includes system which regenerates signal samples in memorised order |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |