JPS63234784A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPS63234784A JPS63234784A JP62069950A JP6995087A JPS63234784A JP S63234784 A JPS63234784 A JP S63234784A JP 62069950 A JP62069950 A JP 62069950A JP 6995087 A JP6995087 A JP 6995087A JP S63234784 A JPS63234784 A JP S63234784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- memory
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 7
- 230000007257 malfunction Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 241001416181 Axis axis Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、入力ビデオ信号を時間軸誤差により変調され
た書き込みクロック信号にてメモリに言き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ことにより、上記人力ビデオ信号の含まれている時間軸
誤差を補正するようにした時間軸補正装置に関し、例え
ば、ビデオテープレコーダ（以下、単にＶＴＲという。
た書き込みクロック信号にてメモリに言き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ことにより、上記人力ビデオ信号の含まれている時間軸
誤差を補正するようにした時間軸補正装置に関し、例え
ば、ビデオテープレコーダ（以下、単にＶＴＲという。
）等に適用される。
本発明は、入力ビデオ信号を時間軸誤差により変調され
た書き込みクロック信号にてメモリに８き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ようにした時間軸補正装置において、上記書き込みクロ
ック信号と」二記読み出しクロック信号の周波数を互い
に異ならしめることにより、上記書き込みクロック信号
と上記読み出しクロツタ信号の相互干渉に起因する誤動
作を防止して、高精度の時間軸補正処理を行い得るよう
にしたものである。
た書き込みクロック信号にてメモリに８き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ようにした時間軸補正装置において、上記書き込みクロ
ック信号と」二記読み出しクロック信号の周波数を互い
に異ならしめることにより、上記書き込みクロック信号
と上記読み出しクロツタ信号の相互干渉に起因する誤動
作を防止して、高精度の時間軸補正処理を行い得るよう
にしたものである。
一般に、回転ヘッド装置を使用して信号の記録再生を行
うＶＴＲ等の信号記録再生装置では、回転ヘッドの偏心
や回転むらあるいは記録媒体の走行速度変動等に起因す
る時間軸変動を伴うので、品位の高い再生動作を行うた
めに再生信号に含まれる上記時間軸変動を補正する必要
がある。特に、ビデオ信号をそのままＦＭ変調して記録
する所謂直接ＦＭ記録方式のビデオテープレコーダでは
、残留ジッタが色むら等の要因になるので、極めて精度
の高い時間軸補正装置が必要とされる。
うＶＴＲ等の信号記録再生装置では、回転ヘッドの偏心
や回転むらあるいは記録媒体の走行速度変動等に起因す
る時間軸変動を伴うので、品位の高い再生動作を行うた
めに再生信号に含まれる上記時間軸変動を補正する必要
がある。特に、ビデオ信号をそのままＦＭ変調して記録
する所謂直接ＦＭ記録方式のビデオテープレコーダでは
、残留ジッタが色むら等の要因になるので、極めて精度
の高い時間軸補正装置が必要とされる。
従来より、ＶＴＲの再生ビデオ信号の時間軸誤差の補正
するには、再生ビデオ信号を時間軸誤差により変調され
た書き込みクロック信号にてメモリに書き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ことにより、上記再生ビデオ信号に含まれている時間軸
誤差を補正するようにした例えば第２図に示す如き構成
の時間軸補正装置が使用されている。
するには、再生ビデオ信号を時間軸誤差により変調され
た書き込みクロック信号にてメモリに書き込み、この書
き込まれたビデオ信号をベロシティエラーにより変調さ
れた読み出しクロック信号にて上記メモリから読み出す
ことにより、上記再生ビデオ信号に含まれている時間軸
誤差を補正するようにした例えば第２図に示す如き構成
の時間軸補正装置が使用されている。
第２図に示した従来の時間軸補正装置では、時間軸変動
を含んだ再生ビデオ信号が、信号入力端子４０を介して
アナログ・デジタル（Ａ／Ｄ）変換器４１に供給される
とともに、同期分離回路５１とパーストゲート回路５２
に供給されている。
を含んだ再生ビデオ信号が、信号入力端子４０を介して
アナログ・デジタル（Ａ／Ｄ）変換器４１に供給される
とともに、同期分離回路５１とパーストゲート回路５２
に供給されている。
上記同期分離回路５１は、上記再生ビデオ信号に含まれ
ている同期信号を分離して、その水平同期信号をＡＦＣ
回路５３に供給する。また、上記パーストゲート回路５
２は、上記入力再生ビデオ信号に含まれているバースト
信号を分離してＡＰＣ回路５４に供給する。
ている同期信号を分離して、その水平同期信号をＡＦＣ
回路５３に供給する。また、上記パーストゲート回路５
２は、上記入力再生ビデオ信号に含まれているバースト
信号を分離してＡＰＣ回路５４に供給する。
上記ＡＦＣ回路５３は、ＮＴＳＣ方式の時間軸補正装置
の場合、上記同期分離回路５１から供給される水平同期
信号に基づいて水平同期周波数（ｆｈ ）の９１０倍の
周波数（９１０ｆｈ）すなわち副搬送周波数（ｆｓｃ）
の４倍の周波数（４ｆｓｃ）を有する再生クロックパル
スを形成して上記ＡＰＣ回路５４に供給するとともに、
上記再生クロンクバルスを１／９１０分間することによ
り一水平走査期間（ＩＨ）毎の書き込みスタート信号（
Ｗｓ）を形成して書き込みアドレス発生回路５５に供給
する。また、上記ＡＰＣ回路５４は、上記再生クロック
パルスの位相を上記パーストゲート回路５２から供給さ
れるバースト信号の位相に合わせる位相制御を行って、
上記入力再生ビデオ信号の時間軸誤差に応じた位相変動
を伴う周波数が９１０ ｆｈの書き込みクロック信号（
Ｗｃｋ）を形成し、この書き込みクロック信号（Ｗｃｋ
）を書き込みアドレス発生回路５５と上記Ａ／Ｄ変換器
４１に供給するとともに、上記バースト信号の位相を基
準にしたベロシティエラー信号を形成してアナログ遅延
回路６０を介して位相変調回路６２に供給する。
の場合、上記同期分離回路５１から供給される水平同期
信号に基づいて水平同期周波数（ｆｈ ）の９１０倍の
周波数（９１０ｆｈ）すなわち副搬送周波数（ｆｓｃ）
の４倍の周波数（４ｆｓｃ）を有する再生クロックパル
スを形成して上記ＡＰＣ回路５４に供給するとともに、
上記再生クロンクバルスを１／９１０分間することによ
り一水平走査期間（ＩＨ）毎の書き込みスタート信号（
Ｗｓ）を形成して書き込みアドレス発生回路５５に供給
する。また、上記ＡＰＣ回路５４は、上記再生クロック
パルスの位相を上記パーストゲート回路５２から供給さ
れるバースト信号の位相に合わせる位相制御を行って、
上記入力再生ビデオ信号の時間軸誤差に応じた位相変動
を伴う周波数が９１０ ｆｈの書き込みクロック信号（
Ｗｃｋ）を形成し、この書き込みクロック信号（Ｗｃｋ
）を書き込みアドレス発生回路５５と上記Ａ／Ｄ変換器
４１に供給するとともに、上記バースト信号の位相を基
準にしたベロシティエラー信号を形成してアナログ遅延
回路６０を介して位相変調回路６２に供給する。
上記位相変調回路６２は、基準クロンク発生回路６１か
ら周波数が９１０ ｆｈの基準読み出しクロック信号（
Ｒｃｋ）が供給されており、上記アナログ遅延回路５６
を介して供給されるベロシティエラー信号に応して上記
読み出しクロック信号（Ｒｃｋ）を位相変調して読み出
しアドレス発生回路６３とデジタル・アナログ（Ｄ／Ａ
）変換器４３に供給する。
ら周波数が９１０ ｆｈの基準読み出しクロック信号（
Ｒｃｋ）が供給されており、上記アナログ遅延回路５６
を介して供給されるベロシティエラー信号に応して上記
読み出しクロック信号（Ｒｃｋ）を位相変調して読み出
しアドレス発生回路６３とデジタル・アナログ（Ｄ／Ａ
）変換器４３に供給する。
そして、この時間軸補正装置では、上記ＡＰＣ回路５４
により形成される人力再生ビデオ信号の時間軸誤差に応
じた位相変動を伴う周波数が９１０ｆｈの書き込みクロ
ック信号（Ｗｃｋ）を用いて、上記人力再生ビデオ信号
をＡ／Ｄ変換ｒ＆４１にてデジタル化したビデオデータ
をメモリ４２に書き込み、上記基準クロνり発生回路６
１にて与えられる時間軸誤差の無い周波数が９１０ ｆ
ｈの基！ｉｔ読み出しクロック信号（Ｒｃｋ）を用いて
、上記メモリ４２からビデオデータを読み出してＤ／Ａ
変換器４３にてアナログ化することにより、時間軸誤差
を補正した再生ビデオ信号を信号出力端子４４から出力
する。なお、上記位相変調回路６２は、上記へロシティ
エラー信号に応して上記読み出しクロック信号（Ｒｃｋ
）を位相変調することにより、上記再生ビデオ信号のベ
ロシティエラーの補正を行っている。上記へロシティエ
ラー信号を上記位相変調回路６２に供給する上記アナロ
グ遅延回路６０は、上記メモリ４２に対するビデオデー
タの書き込み・読み出し動作の時間差によるビデオデー
タの時間遅れに対応する時間遅れを上記ベロシティエラ
ー信号に与える。
により形成される人力再生ビデオ信号の時間軸誤差に応
じた位相変動を伴う周波数が９１０ｆｈの書き込みクロ
ック信号（Ｗｃｋ）を用いて、上記人力再生ビデオ信号
をＡ／Ｄ変換ｒ＆４１にてデジタル化したビデオデータ
をメモリ４２に書き込み、上記基準クロνり発生回路６
１にて与えられる時間軸誤差の無い周波数が９１０ ｆ
ｈの基！ｉｔ読み出しクロック信号（Ｒｃｋ）を用いて
、上記メモリ４２からビデオデータを読み出してＤ／Ａ
変換器４３にてアナログ化することにより、時間軸誤差
を補正した再生ビデオ信号を信号出力端子４４から出力
する。なお、上記位相変調回路６２は、上記へロシティ
エラー信号に応して上記読み出しクロック信号（Ｒｃｋ
）を位相変調することにより、上記再生ビデオ信号のベ
ロシティエラーの補正を行っている。上記へロシティエ
ラー信号を上記位相変調回路６２に供給する上記アナロ
グ遅延回路６０は、上記メモリ４２に対するビデオデー
タの書き込み・読み出し動作の時間差によるビデオデー
タの時間遅れに対応する時間遅れを上記ベロシティエラ
ー信号に与える。
〔発明が解決しようとする問題点］
ところで、上述のように人力ビデオ信号を時間軸誤差に
より変調された書き込みクロック信号（Ｗｃｋ）にてメ
モリに書き込み、この書き込まれたビデオ信号をベロシ
ティエラーにより変調された基準の読み出しクロック信
号（Ｒｃｋ）にて上記メモリから読み出すことにより、
上記入力ビデオ信号の含まれている時間軸誤差を補正す
るようにした時間軸補正装置では、従来、書き込みクロ
ック信号（Ｗｃｋ）と読み出しクロック信号（Ｒｃｋ）
に同一周波数（９１０ｆｈ）を使用していたので相互干
渉により誤動作してしまい、問い精度の時間軸補正を行
うことが困難であった。特に、直接ＦＭ記録方式のビデ
オテープレコーダでは、５Ｗジツターが￥ｊ７ｎｓ以下
の極めて精度の高い時間軸補正処理を行うことが必要と
される。上記メモリ４２に対するデータの書き込み系と
読み出し系とを個別の回路基板上に形成したりシールＦ
′を施す等により上記相互干渉による誤動作に対処する
ようにしていたが、上記相互干渉対策が時間軸補正装置
の小型化や低価格化を妨げる要因になっていた。
より変調された書き込みクロック信号（Ｗｃｋ）にてメ
モリに書き込み、この書き込まれたビデオ信号をベロシ
ティエラーにより変調された基準の読み出しクロック信
号（Ｒｃｋ）にて上記メモリから読み出すことにより、
上記入力ビデオ信号の含まれている時間軸誤差を補正す
るようにした時間軸補正装置では、従来、書き込みクロ
ック信号（Ｗｃｋ）と読み出しクロック信号（Ｒｃｋ）
に同一周波数（９１０ｆｈ）を使用していたので相互干
渉により誤動作してしまい、問い精度の時間軸補正を行
うことが困難であった。特に、直接ＦＭ記録方式のビデ
オテープレコーダでは、５Ｗジツターが￥ｊ７ｎｓ以下
の極めて精度の高い時間軸補正処理を行うことが必要と
される。上記メモリ４２に対するデータの書き込み系と
読み出し系とを個別の回路基板上に形成したりシールＦ
′を施す等により上記相互干渉による誤動作に対処する
ようにしていたが、上記相互干渉対策が時間軸補正装置
の小型化や低価格化を妨げる要因になっていた。
そこで、本発明は、上述の如き従来の問題点に鑑み、入
力ビデオ信号を時間軸誤差により変調された書き込みク
ロック信号にてメモリに書き込み、この書き込まれたビ
デオ信号をベロシティエラーにより変調された読み出し
クロック信号にて上記メモリから読み出すようにした時
間軸補正装置において、上記書き込みクロック信号と上
記読み出しクロック信号の相互干渉に起因する誤動作を
防止して、高精度の時間軸補正処理を行い得るようにす
るとともに、装置の小型化や低価格化を図り得るように
することを目的とする。
力ビデオ信号を時間軸誤差により変調された書き込みク
ロック信号にてメモリに書き込み、この書き込まれたビ
デオ信号をベロシティエラーにより変調された読み出し
クロック信号にて上記メモリから読み出すようにした時
間軸補正装置において、上記書き込みクロック信号と上
記読み出しクロック信号の相互干渉に起因する誤動作を
防止して、高精度の時間軸補正処理を行い得るようにす
るとともに、装置の小型化や低価格化を図り得るように
することを目的とする。
本発明は、上述の如き問題点を解決するために、人力ビ
デオ信号を時間軸誤差により変調された書き込みクロッ
ク信号にてメモリに書き込み、この書き込まれたビデオ
信号をベロシティエラーにより変調された読み出しクロ
ック信号にて上記メモリから読み出すようにした時間軸
補正装置において、上記書き込みクロック信号と上記読
み出しクロック信号の周波数を互いに異ならしめ、この
周波数差から生ずるサンプリング位置の変動を上記読み
出しクロック信号の位相変調により補正する位相変調手
段を設けたことを特徴としている。
デオ信号を時間軸誤差により変調された書き込みクロッ
ク信号にてメモリに書き込み、この書き込まれたビデオ
信号をベロシティエラーにより変調された読み出しクロ
ック信号にて上記メモリから読み出すようにした時間軸
補正装置において、上記書き込みクロック信号と上記読
み出しクロック信号の周波数を互いに異ならしめ、この
周波数差から生ずるサンプリング位置の変動を上記読み
出しクロック信号の位相変調により補正する位相変調手
段を設けたことを特徴としている。
Ｃ作用〕
本発明では、周波数の異なる書き込みクロック信号と読
み出しクロック信号を用い、Ｌ配置き込みクロック信号
と上記読み出しクロック信号との周波数差によるサンプ
リング位置の変動を上記読み出しクロック信号の位相変
調にて補正する。上記δき込みクロック信号と上記読み
出しクロック信号の周波数が異なるので相互干渉による
誤動作の戊れが少なくなる。
み出しクロック信号を用い、Ｌ配置き込みクロック信号
と上記読み出しクロック信号との周波数差によるサンプ
リング位置の変動を上記読み出しクロック信号の位相変
調にて補正する。上記δき込みクロック信号と上記読み
出しクロック信号の周波数が異なるので相互干渉による
誤動作の戊れが少なくなる。
以下、本発明の一実施例について、図面に従い詳細に説
明する。
明する。
第１図のプロンク図に示す時間軸軸補正装置において、
信号入力端子１０には、図示しない直接ＦＭ記録方式ビ
デオテープレコーダにて再生された時間軸変動を含んだ
ＮＴＳＣ方式の再生ビデオ信号が供給される。
信号入力端子１０には、図示しない直接ＦＭ記録方式ビ
デオテープレコーダにて再生された時間軸変動を含んだ
ＮＴＳＣ方式の再生ビデオ信号が供給される。
上記再生ビデオ信号は、上記信号入力端子１゜を介して
アナログ・デジタル（Ａ／Ｄ）変換器１１に供給される
とともに、同期分離回路２１とバーストゲート回路２２
に供給されている。
アナログ・デジタル（Ａ／Ｄ）変換器１１に供給される
とともに、同期分離回路２１とバーストゲート回路２２
に供給されている。
上記同期分離回路２１は、上記再生ビデオ信号に含まれ
ている同期信号を分離して、その水平同量信号をＡＦＣ
回路２３に供給する。また、上記パーストゲート回路２
２は、上記再生ビデオイス号に含まれているバースト信
号を分離してＡＰＣ回路２４に供給する。
ている同期信号を分離して、その水平同量信号をＡＦＣ
回路２３に供給する。また、上記パーストゲート回路２
２は、上記再生ビデオイス号に含まれているバースト信
号を分離してＡＰＣ回路２４に供給する。
上記ＡＦＣ回路２３は、上記同期分離回路２１から供給
される水平同期信号に基づいて水平同期周波数（ｆｈ）
の９１０倍の周波数（９１０ｆｈ）すなわち副搬送周波
数１ｆｓｃ）の４倍の周波数（４ｆｓｃ）を有する再生
クロックパルスを形成して上記ＡＰＣ回路６に供給する
とともに、上記再生クロックパルスを１／９１０分周す
ることにより一水平走査期間（ＩＨ）毎の書き込みスタ
ート信号（Ｗｓ）を形成して書き込みアドレス発生回路
２５に供給する。また、上記ＡＰＣ回路２４は、周波数
が９０９ｆｈの書き込みクロック信号（Ｗｃｋ）を形成
するもので、その書き込みクロック信号（Ｗｃｋ）の１
／９０９分周信号と上記再生クロックパルスを１／９１
０分周信号との位相比較誤差により、上記書き込みクロ
ック信号（Ｗｃｋ）の位相制御を行い、上記再生ビデオ
信号の時間軸誤差に応じた位相変動を伴う周波数が９０
９ｆｈの書き込みクロック信号（Ｗｃｋ）を上記Ａ／Ｄ
変換器１１と書き込みアドレス発生回路２５に供給する
とともに、上記バースト信号の位相を基準にしたベロシ
ティエラー信号を形成してアナログ遅延回路３０を介し
て位相変調回路３２に供給する。
される水平同期信号に基づいて水平同期周波数（ｆｈ）
の９１０倍の周波数（９１０ｆｈ）すなわち副搬送周波
数１ｆｓｃ）の４倍の周波数（４ｆｓｃ）を有する再生
クロックパルスを形成して上記ＡＰＣ回路６に供給する
とともに、上記再生クロックパルスを１／９１０分周す
ることにより一水平走査期間（ＩＨ）毎の書き込みスタ
ート信号（Ｗｓ）を形成して書き込みアドレス発生回路
２５に供給する。また、上記ＡＰＣ回路２４は、周波数
が９０９ｆｈの書き込みクロック信号（Ｗｃｋ）を形成
するもので、その書き込みクロック信号（Ｗｃｋ）の１
／９０９分周信号と上記再生クロックパルスを１／９１
０分周信号との位相比較誤差により、上記書き込みクロ
ック信号（Ｗｃｋ）の位相制御を行い、上記再生ビデオ
信号の時間軸誤差に応じた位相変動を伴う周波数が９０
９ｆｈの書き込みクロック信号（Ｗｃｋ）を上記Ａ／Ｄ
変換器１１と書き込みアドレス発生回路２５に供給する
とともに、上記バースト信号の位相を基準にしたベロシ
ティエラー信号を形成してアナログ遅延回路３０を介し
て位相変調回路３２に供給する。
上記Ａ／Ｄ変換器１１は、上記再生ビデオ信号を上記周
波数が９０９ｆｈの書き込みクロック信号（Ｗｃｋ）に
てサンプリングしてデジタル化する。
波数が９０９ｆｈの書き込みクロック信号（Ｗｃｋ）に
てサンプリングしてデジタル化する。
そして、上記Ａ／Ｄ変換器１１にて得られるビデオデー
タが、上記書き込みクロック信号（Ｗｃｋ）および書き
込みスタート信号（Ｗｓ）に基づいて上記書き込みアド
レス発生回路２５にて形成される書き込みアドレスデー
タに従って上記メモリ１２に書き込まれるようになって
いる。
タが、上記書き込みクロック信号（Ｗｃｋ）および書き
込みスタート信号（Ｗｓ）に基づいて上記書き込みアド
レス発生回路２５にて形成される書き込みアドレスデー
タに従って上記メモリ１２に書き込まれるようになって
いる。
また、上記位相変調回路３２は、基準クロック発生回路
３１から供給される周波数が９１０ ｆｈの基準読み出
しクロック信号（Ｒｃｋ）が供給されており、上記アナ
ログ遅延回路３０を介して供給されるベロシティエラー
信号に応じて上記読み出しクロック信号（Ｒｃｋ）を位
相変調して読み出しアドレス発生回路３３とデジタル・
アナログ（Ｄ／Ａ）変換器１３に供給する。この実施例
では、上記位相変調回路３２にオフセット回路３４から
オフセット電圧が与えられており、このオフセット電圧
により上記読み出しクロック信号（Ｒｃｋ）に９０″′
の位相変調を行うことにより、上記周波数が９０９ｆｈ
の書き込みクロック信号にて上記再生ビデオ信号をデジ
タル化したビデオデータのサンプリング位置に対して、
上記周波数が９１０ｆｈの基準読み出しクロック信号（
Ｒｃｋ）によるサンプリング位置のずれを補正するよう
になっている。
３１から供給される周波数が９１０ ｆｈの基準読み出
しクロック信号（Ｒｃｋ）が供給されており、上記アナ
ログ遅延回路３０を介して供給されるベロシティエラー
信号に応じて上記読み出しクロック信号（Ｒｃｋ）を位
相変調して読み出しアドレス発生回路３３とデジタル・
アナログ（Ｄ／Ａ）変換器１３に供給する。この実施例
では、上記位相変調回路３２にオフセット回路３４から
オフセット電圧が与えられており、このオフセット電圧
により上記読み出しクロック信号（Ｒｃｋ）に９０″′
の位相変調を行うことにより、上記周波数が９０９ｆｈ
の書き込みクロック信号にて上記再生ビデオ信号をデジ
タル化したビデオデータのサンプリング位置に対して、
上記周波数が９１０ｆｈの基準読み出しクロック信号（
Ｒｃｋ）によるサンプリング位置のずれを補正するよう
になっている。
そして、この時間軸補正装置では、上記ＡＰＣ回路２４
により形成される再生ビデオ信号の時間軸誤差に応じた
位相変動を伴う周波数が９０９ｆｈの書き込みクロック
信号（Ｗｃｋ）を用いて、上記再生ビデオ信号をＡ／Ｄ
変換器４１にてデジタル化して上記メモリ１２に書き込
んだビデオデータを、上記位相変調回路３２にてベロシ
ティエラー信号に応じた位相変調とともに９０°の位相
変調を施した周波数が９１０ ｆｈの読み出しクロック
信号（Ｒｃｋ）を用いて、上記メモリ４２から読み出し
てＤ／Ａ変換器１３にてアナログ化することにより、時
間軸誤差を補正した再生ビデオ信号を信号出力端子４４
から出力する。
により形成される再生ビデオ信号の時間軸誤差に応じた
位相変動を伴う周波数が９０９ｆｈの書き込みクロック
信号（Ｗｃｋ）を用いて、上記再生ビデオ信号をＡ／Ｄ
変換器４１にてデジタル化して上記メモリ１２に書き込
んだビデオデータを、上記位相変調回路３２にてベロシ
ティエラー信号に応じた位相変調とともに９０°の位相
変調を施した周波数が９１０ ｆｈの読み出しクロック
信号（Ｒｃｋ）を用いて、上記メモリ４２から読み出し
てＤ／Ａ変換器１３にてアナログ化することにより、時
間軸誤差を補正した再生ビデオ信号を信号出力端子４４
から出力する。
この時間軸補正装置では、書き込みクロック信号（Ｗｃ
ｋ）を形成するＡＰＣ回路２４が９０９ｒｈで動作する
のに対して、再生クロックを形成するＡＦＣ回路２３や
読み出しクロック信号（Ｒｃｋ）を形成する基準クロッ
ク発生回路３１が９１０ｆｈで動作するので、これらを
同一の回路基板上に形成しても相互干渉により誤動作す
ることがなく、極めて精度の高い時間軸補正処理を行う
ことができる。
ｋ）を形成するＡＰＣ回路２４が９０９ｒｈで動作する
のに対して、再生クロックを形成するＡＦＣ回路２３や
読み出しクロック信号（Ｒｃｋ）を形成する基準クロッ
ク発生回路３１が９１０ｆｈで動作するので、これらを
同一の回路基板上に形成しても相互干渉により誤動作す
ることがなく、極めて精度の高い時間軸補正処理を行う
ことができる。
なお、上記書き込みクロック信号（Ｗｃｋ）の周波数は
、この実施例における９０９ｆｈに限定されるものでな
く、例えば９１１ ｔｈに設定するなど、位相変調回路
３２による読み出しクロック信号（Ｗｃｋ）の位相変調
によりサンプリング位置のずれを補正できる範囲で、上
記読み出しクロック信号（Ｗｃｋ）の周波数（９１０ｆ
ｈ）と異なる周波数に設定することができる。
、この実施例における９０９ｆｈに限定されるものでな
く、例えば９１１ ｔｈに設定するなど、位相変調回路
３２による読み出しクロック信号（Ｗｃｋ）の位相変調
によりサンプリング位置のずれを補正できる範囲で、上
記読み出しクロック信号（Ｗｃｋ）の周波数（９１０ｆ
ｈ）と異なる周波数に設定することができる。
本発明では、入力ビデオ信号を時間軸誤差により変調さ
れた書き込みクロック信号にてメモリに書き込み、この
書き込まれたビデオ信号をベロシティエラーにより変調
された読み出しクロック信号にて上記メモリから読み出
すようにした時間軸補正装置において、周波数の異なる
書き込みクロック信号と上記読み出しクロック信号を用
い、上記書き込みクロック信号と上記読み出しクロック
信号との周波数差によるサンプリング位置の変動を上記
読み出しクロック信号の位相変調にて補正するので、メ
モリに対するデータの書き込み系と読み出し系とを同一
回路基板上に形成しても上記書き込みクロック信号と上
記読み出しクロック信号の周波数が異なるために相互干
渉による誤動作の虞れが少なく、回路ブロンク別のシー
ルド等の相互干渉対策を施さずとも、精度の高い時間軸
補正処理を行うことができ、しかも、メモリに対するデ
ータの書き込み系と読み出し系とを同一回路基板上に形
成することができるので、時間軸補正装置の小型化およ
び低価格化を図ることができる。
れた書き込みクロック信号にてメモリに書き込み、この
書き込まれたビデオ信号をベロシティエラーにより変調
された読み出しクロック信号にて上記メモリから読み出
すようにした時間軸補正装置において、周波数の異なる
書き込みクロック信号と上記読み出しクロック信号を用
い、上記書き込みクロック信号と上記読み出しクロック
信号との周波数差によるサンプリング位置の変動を上記
読み出しクロック信号の位相変調にて補正するので、メ
モリに対するデータの書き込み系と読み出し系とを同一
回路基板上に形成しても上記書き込みクロック信号と上
記読み出しクロック信号の周波数が異なるために相互干
渉による誤動作の虞れが少なく、回路ブロンク別のシー
ルド等の相互干渉対策を施さずとも、精度の高い時間軸
補正処理を行うことができ、しかも、メモリに対するデ
ータの書き込み系と読み出し系とを同一回路基板上に形
成することができるので、時間軸補正装置の小型化およ
び低価格化を図ることができる。
第１図は本発明の一実施例の構成を示す時間軸補正装置
のブロック図である。 第２図は従来例の構成を示す時間軸補正装置のブロック
図である。 １０・・・信号入力端子 １１・・・Ａ／Ｄ変換器 １２・・・メモリ １３・・・Ｄ／Ａ変換器 １４・・・信号出力端子 ２１・・・同期分離回路 ２２・・・パーストゲート回路 ２３・・・ＡＦＣ回路 ２４・・・ＡＰＣ回路 ２５・・・書き込みアドレス発生回路 ３０・・・アナログ遅延回路 ３１・・・基準クロック発生器 ３２・・・位相変調回路 ３３・・・読み出しアドレス発生回路 ３４・・・オフセット回路
のブロック図である。 第２図は従来例の構成を示す時間軸補正装置のブロック
図である。 １０・・・信号入力端子 １１・・・Ａ／Ｄ変換器 １２・・・メモリ １３・・・Ｄ／Ａ変換器 １４・・・信号出力端子 ２１・・・同期分離回路 ２２・・・パーストゲート回路 ２３・・・ＡＦＣ回路 ２４・・・ＡＰＣ回路 ２５・・・書き込みアドレス発生回路 ３０・・・アナログ遅延回路 ３１・・・基準クロック発生器 ３２・・・位相変調回路 ３３・・・読み出しアドレス発生回路 ３４・・・オフセット回路
Claims (1)
- 【特許請求の範囲】 入力ビデオ信号を時間軸誤差により変調された書き込み
クロック信号にてメモリに書き込み、この書き込まれた
ビデオ信号をベロシティエラーにより変調された読み出
しクロック信号にて上記メモリから読み出すようにした
時間軸補正装置において、 上記書き込みクロック信号と上記読み出しクロック信号
の周波数を互いに異ならしめ、この周波数差から生ずる
サンプリング位置の変動を上記読み出しクロック信号の
位相変調により補正する位相変調手段を設けたことを特
徴とする時間軸補正装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069950A JPS63234784A (ja) | 1987-03-24 | 1987-03-24 | 時間軸補正装置 |
| GB8806647A GB2202709B (en) | 1987-03-24 | 1988-03-21 | Time base correcting apparatus |
| US07/171,030 US4977462A (en) | 1987-03-24 | 1988-03-21 | Apparatus for correcting a time base error in a video signal |
| CA000561993A CA1326540C (en) | 1987-03-24 | 1988-03-21 | Time base correcting apparatus |
| FR8803886A FR2613162A1 (fr) | 1987-03-24 | 1988-03-24 | Dispositif de correction de base de temps pour magnetoscope |
| KR1019880003161A KR880012109A (ko) | 1987-03-24 | 1988-03-24 | 시간 축 보정 장치 |
| DE3809981A DE3809981A1 (de) | 1987-03-24 | 1988-03-24 | Zeitbasiskorrekturvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069950A JPS63234784A (ja) | 1987-03-24 | 1987-03-24 | 時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234784A true JPS63234784A (ja) | 1988-09-30 |
Family
ID=13417442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069950A Pending JPS63234784A (ja) | 1987-03-24 | 1987-03-24 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234784A (ja) |
-
1987
- 1987-03-24 JP JP62069950A patent/JPS63234784A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322759B2 (ja) | ||
| US5038219A (en) | Video signal recording apparatus | |
| US4977462A (en) | Apparatus for correcting a time base error in a video signal | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| US5400148A (en) | Video signal processing apparatus having series connected timing control circuits | |
| JPS63234784A (ja) | 時間軸補正装置 | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| JPS63234785A (ja) | 時間軸補正装置 | |
| JPH035712B2 (ja) | ||
| JPS598482A (ja) | 映像信号の記録再生装置 | |
| JP2799704B2 (ja) | 画像記録再生装置 | |
| JPS63234795A (ja) | 時間軸補正装置 | |
| JPS623590A (ja) | カラ−映像信号再生装置 | |
| JPS583387A (ja) | 時間軸補正装置 | |
| JPH0417512B2 (ja) | ||
| JPH06189250A (ja) | 磁気記録再生装置 | |
| JPS6374390A (ja) | Ｙ／ｃ分離ビデオ信号の信号処理装置 | |
| JPH0453067A (ja) | 時間軸補正回路 | |
| JPS6256083A (ja) | 映像信号の記録再生装置 | |
| JPH03145390A (ja) | 映像信号記録再生装置 | |
| JPH01270467A (ja) | 搬送信号の時間軸処理装置 | |
| JPH0413201A (ja) | ビデオテープレコーダ | |
| JPH03230304A (ja) | 磁気記録再生装置 | |
| JPH0541852A (ja) | 時間軸変動除去装置およびそれを用いた磁気記録再生装置 | |
| JPH0294785A (ja) | 映像信号記録再生装置 |