FR2525011A1 - Memoire de lecture programmable et son procede de fabrication - Google Patents

Memoire de lecture programmable et son procede de fabrication Download PDF

Info

Publication number
FR2525011A1
FR2525011A1 FR8305865A FR8305865A FR2525011A1 FR 2525011 A1 FR2525011 A1 FR 2525011A1 FR 8305865 A FR8305865 A FR 8305865A FR 8305865 A FR8305865 A FR 8305865A FR 2525011 A1 FR2525011 A1 FR 2525011A1
Authority
FR
France
Prior art keywords
region
regions
buried
type
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8305865A
Other languages
English (en)
Other versions
FR2525011B1 (fr
Inventor
George William Conner
Raymond George Donald
Ronald Lee Cline
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2525011A1 publication Critical patent/FR2525011A1/fr
Application granted granted Critical
Publication of FR2525011B1 publication Critical patent/FR2525011B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • H10B20/20Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

UN SEMICONDUCTEUR DU GENRE PROM COMPORTE UN GROUPE DE CELLULES PROM 12 CONSTITUEES CHACUNE PAR UNE PAIRE DE DIODES OPPOSEES QUI SONT ORIENTEES VERTICALEMENT DE FACON QUE LEUR REGION INTERMEDIAIRE COMMUNE 22 CONFINE COMPLETEMENT A UNE REGION D'OXYDE ISOLANTE ENFONCEE 16. UNE COUCHE ENTERREE COMPOSEE CONSTITUEE PAR DES REGIONS ENTERREES 32 QUI CONFINENT A LA REGION ISOLANTE AU-DESSOUS DES REGIONS DE CELLULE INFERIEURES 20, ET UN RESEAU ENTERRE 44 DU TYPE DE CONDUCTION OPPOSE QUI ENTOURE LATERALEMENT CHAQUE REGION ENTERREE, EST UTILISEE POUR AMELIORER L'EFFICACITE DE LA PROGRAMMATION ET POUR APPLIQUER DES INTERCONNEXIONS ELECTRIQUES. PENDANT LA REALISATION DU PROM, LA REGION ISOLANTE SERT DE MASQUE AUX AGENTS DE DOPAGE UTILISES POUR LA DEFINITION DES DIODES. LES REGIONS DE CELLULES INTERMEDIAIRES SONT APPLIQUEES PAR IMPLANTATION D'IONS AFIN D'OBTENIR UNE CONCENTRATION DE DOPAGE MAXIMALE PRES DE LEURS CENTRES POUR SIMPLIFIER LA REALISATION DANS DE GRANDES MATRICES.

Description

252501 1
_-1 _
"Mémoire de la lecture programmable et son procédé de fabrication".
I L'invention concerne une mémoire de lecture programmable
(PROM) dans un corps semiconducteur présentant une région électro-
isolante enfoncée à une première surface et une région semi-conduc-
trice monocristalline confinant à ladite région électro-isolante et comportant plusieurs cellules de mémoire séparées latéralement les unes des autres le long de ladite surface, chaque cellule présentant une première jonction pn pratiquement horizontale, située dans la région semiconductrice et une deuxième jonction pn correspondante constituant ensemble une paire de diodes de jonction pn montées en opposition Chaque cellule de mémoire comporte une paire de diodes opposées, dont l'une peut être détruite sélectivement pour programmer
la mémoire De plus, l'invention concerne un procédé pour la réali-
sation d'une telle mémoire.
Des mémoires de lecture programmables (PRO Ms) deviennent de
plus en plus importantes pour les applications de mémoire électroni-
ques Ce qui est d'importance primordiale c'est le genre de mémoire
de lecture programmable présentant une matrice de rangées et de co-
lonnes de cellules de mémoire, constituée chacune par plusieurs dio-
des de jonction pn montées en opposition Une première des diodes
dans chaque cellule sert d'élément de matrice pour l'isolation élec-
trique de la cellule, alors que la seconde diode peut être détruite sélectivement pour programmer un " O " logique ou un " 1 " logique dans
la cellule La diode programmable est détruite en pratique par circu-
lation d'un courant de blocage suffisamment intense à travers sa transition pn, de sorte que cette jonction est court-circuitée en permanence. Un matériau électro-isolant, comme du dioxyde de silicium, est utilisé pour séparer latéralement les cellules de mémoire dans
des mémoires de lecture programmables connues du genre mentionné ci-
dessus Le brevet britannique 2005079 montre une telle mémoire de lecture programmable, dans laquelle toute diode de matrice est une diode verticale, dont la jonction pn est située de façon horizontale
dans une région de silicium mono cristalline d'un corps semiconduc-
teur et est délimitée latéralement complètement par une région en dioxyde de silicium enfoncé dans le corps Toute diode programmable
2 525011
-2- est une diode horizontale dont la jonction pn est située dans une région de silicium polycristalline qui confine à la face supérieure de la région de silicium monocristalline D'une façon générale, la jonction pn de toute diode programmable s'étend perpendiculairement à la face inférieure du corps Cette mémoire de lecture programmable est réalisée par formation d'une couche épitaxiale de type N sur la surface supérieure d'un substrat de type p suivie d'une formation
d'une couche épitaxiale de type p sur la couche épitaxiale de type n.
Une région profonde de type N est en contact avec la face inférieure de cette région d'oxyde profonde qui est formée autour de parties des
couches épitaxiales pour la formation de la diode de matrice A l'en-
droit de chaque cellule est ménagée une ouverture dans une couche isolante recouvrant la couche épitaxiale de type p Les jonctions pn
pour les diodes programmables sont formées dans une couche en sili-
cium polycristallin, qui est appliquée sur la couche isolante et sur
les parties de la couche épitaxiale de type p découvertes par l'in-
ternédiaire des ouvertures.
Bien que d'assez faibles courants d'environ 20 m A soient
nécessaires pour la programmation de cette mémoire de lecture pro-
grammable, les diodes horizontales agrandissent l'encombrement d'une cellule De plus, les propriétés des jonctions pn dans du silicium
polycristallin sont moins convenablement réglables pendant la réali-
sation que celles dans du silicium monocristallin.
Une autre mémoire de lecture programmable de ce genre est décrite dans le brevet européen N O 0018173 Dans chaque cellule de mémoire de cette mémoire de lecture programmable, les jonctions pn
des deux diodes se situent dans une région de silicium monocristal-
line Une région isolante contenant du dioxyde de silicium confinant de façon directe à une région monocristalline assure la séparation
latérale des cellules Chaque jonction pn se situe d'une façon prati-
quement horizontale au centre de sa cellule et s'étend vers le haut jusqu'à la face supérieure de la région mono cristalline à un point
situé à quelque distance des parois latérales de la région isolante.
La jonction pn de chaque diode de matrice entoure la jonction pn de
la diode programmable correspondante Cette mémoire de lecture pro-
grammable est réalisée par formation sélective de régions enterrées de type N le long de la face supérieure d'un substrat en silicium de
25250 1 1
-3- type p, après quoi est formée une couche épitaxiale de type N sur la surface supérieure du substrat Les régions d'isolation latérales sont ensuite formées et les paires de jonction pn sont obtenues par formation de régions de type p dans la couche épitaxiale au-dessus des régions enterrées et formation des régions de type N dans les régions de type p. Bien que des régions peu profondes puissent être utilisées dans cette mémoire de lecture programmable pour définir les diodes,
l'encombrement de la cellule est assez important par suite de l'enve-
loppement des diodes dans chaque cellule, étant donné les tolérances observées pour l'alignement photolithographique La mémoire occupe environ 9 (Mm) 2 Ainsi, le courant de programmation augmente De plus, l'effet de transistor parasite pendant la programmation d'une cellule dans une région enterrée permet de polariser la jonction pn entre le substrat et une autre région enterrée dans le sens direct, de sorte que la diode programmable dans la cellule le long de la même
colonne est endommagée dans l'autre région enterrée.
Une mémoire de lecture programmable conforme à l'invention
est caractérisée en ce que chaque deuxième jonction pn est pratique-
ment horizontale et située au-dessus de la première jonction pn cor-
respondant de façon que la région intermédiaire commune à chaque pai-
re de diodes entre les jonctions pn soit complètement délimitée par la région isolante De préférence, chaque deuxième jonction pn se
situe dans la région semiconductrice.
Par l'expression "pratiquement horizontal" appliquée aux jonctions pn des cellules, il y a lieu d'entendre que chacune de ces dernières se situe en majeure partie dans un plan qui est parallèle à un plan inférieur pratiquement plan du corps semiconducteur Chaque jonction est "pratiquement plane" même si elle monte (descend) dans
une plus o moins grande mesure là o elle confine à la région iso-
lante Ainsi, les deux diodes dans chaque cellule de mémoire program-
mable sont des diodes verticales La diode inférieure, qui est défi-
nie par la première jonction pn, est normalement l'élément de matri-
ce, alors que la diode supérieure, qui est définie par la deuxième jonction pn, constitue normalement l'élément programmable Or, en faisant en sorte que dans chaque cellule, les jonctions pn confinent complètement à la région isolante, la présente mémoire de lecture
2 525011
-4- programmable n'occupe que peu de place L'élément de mémoire dans chaque cellule occupe en pratique environ 2,25/um 2, ce qui est
notablement moins que dans le dispositif connu comparable.
Le maximum de la concentration de dopage dans chaque région intermédiaire se situe de préférence entre les deux jonctions pn et
dans un cas optimal près du point à mi-chemin entre les deux jonc-
tions pn Ce profil de dopage qui s'obtient par implantation d'ions,
facilite la réalisation d'une mémoire de lecture programmable et as-
sure l'amélioration de la programmation.
Les régions de cellule inférieures situées de façon directe au-dessous des jonctions pn sont d'un premier type de conduction, alors que les régions de cellule intermédiaires sont d'un second type de conduction opposé au premier type de conduction Normalement, les cellules sont formées au-dessus d'une région de substrat du second type de conduction De ce fait, il se produit un problème du fait que
la région de substrat peut fonctionner comme le collecteur d'un tran-
sistor parasite dans lequel la région inférieure de chaque cellule sert de base et la région de cellule intermédiaire voisine constitue
l'émetteur Lorsque la deuxième jonction pn de cette cellule est dé-
truite, sa première jonction pn est polarisée en sens direct, de sor-
te que le transistor parasite correspondant devient conducteur Le courant injecté par le transistor parasite dans la région de substrat
pourrait augmenter suffisamment la tension se produisant à cet en-
droit afin d'assurer la polarisation des jonctions pn entre le subs-
trat et la région de cellule inférieure d'autres cellules le long de la m&ne colonne en sens direct Ainsi, les deuxièmes jonctions pn de ces autres cellules peuvent être influencées désavantageusement Pour remédier à ce problème et pour réaliser des connexions intermédiaires
électriques avec les régions de cellule inférieures, on utilise avan-
tageusement une couche enterrée composée Cette couche enterrée com-
porte plusieurs régions enterrées à dopage élevé du premier type de conduction situées de façon directe au-dessous des régions de cellule
inférieures Chaque région enterrée confine à la région isolante le-
long de toute la périphérie inférieure de chaque région de cellule
inférieure ou de chacune de plusieurs régions de cellule inférieures.
Or, en faisant en sorte que la région enterrée vienne en contact avec la région isolante, on réduit notablement l'amplification de chaque -5transistor parasite, dans un exemple pratique d'un facteur de 100 De ce fait, la tension obtenue pendant la programmation d'une cellule est notablement réduite, de sorte que les diodes programmables dans
d'autres cellules le long de la même colonne sont protégées.
Le corps semiconducteur comporte de préférence un réseau enterré à dopage élevé d'un second type de conduction qui entoure latéralement chaque région enterrée Le réseau enterré constitue un trajet de faible résistance pour l'évacuation des porteurs de charge
qui sont injectés dans la région de substrat par des transistors pa-
rasites pendant la programmation, afin d'empêcher une augmentation
ultérieure du potentiel de substrat.
Le réseau enterré est séparé latéralement de la région en-
terrée par une région à faible dopage comportant la région de subs-
trat et s'étendant vers le haut jusqu'à la région isolante La région à faible dopage sert à porter la tension de claquage des jonctions pn
du substrat à une valeur acceptable.
La présente mémoire offre le grand avantage d'être très insensible à beaucoup de défauts provoqués par les matériaux et les
processus Seule la région d'élément de mémoire réelle de chaque cel-
lule est fortement sujette à de tels défauts et cette région est très petite Des connexions s'étendant à travers la région isolante vers la couche enterrée composée sont insensibles dans une grande mesure à beaucoup de ces défauts, alors que beaucoup des jonctions pn sont
entièrement ou partiellement protégées par la région isolante.
De ce fait, cette mémoire de lecture programmable convient notamment
à la réalisation de très grandes matrices de mémoire.
Pour la réalisation de la mémoire de lecture programmable,
la région isolante est d'abord formée de façon à confiner complète-
ment à toute la périphérie de chacune d'un groupe de parties mono-
cristallines d'une région dopée du premier type de conduction situées de façon espacée à la surface de la région dopée Par l'intermédiaire de la surface, les parties monocristallines sont dopées à l'aide d'un
agent de dopage du second type de conduction pour définir les premi-
ères jonctions pn Les deuxièmes jonctions pn peuvent être appliquées d'une façon analogue à l'aide d'un agent de dopage du premier type de
conduction par l'intermédiaire de la surface dans chaque partie mono-
cristalline De préférence, la région isolante est utilisée comme
2 525011
-6- masque pour régler la dispersion latérale de ces agents de dopage dans une partie monocristalline De préférence, un agent de dopage du deuxième type de conduction est appliqué par implantation d'ions et
la mémoire de lecture programmable est ensuite chassée à une tempéra-
ture qui est suffisamment basse pour réparer d'éventuels endommage-
ments du réseau par suite de l'introduction des agents de dopage sans qu'il se produise une répartition notable des agents de dopage ou
d'autres impuretés introduites préalablement dans la mémoire de lec-
ture programmable.
La couche enterrée composée et la région isolante sont nor-
malement formées dans un premier stade de la réalisation de la memoi-
re de lecture programmable Une impureté provoquant le premier type
de conduction est appliquée sélectivement dans un substrat semicon-
ducteur monocristallin du deuxième type de conduction à plusieurs premiers endroits situés de façon espacée le long d'une surface du substrat pour définir les régions enterrées De préférence, le réseau enterré est également défini par application sélective d'une impureté provoquant le second type de conduction dans le substrat à un second endroit entourant chacun des premiers endroits et situé à quelque distance de ces derniers Une couche semiconductrice épitaxiale est ensuite formée par croissance sur la surface du substrat Une partie en forme de réseau de la couche épitaxiale est enlevée le long de sa face supérieure pour former un enfoncement Le substrat et la partie restante de la couche épitaxiale sont ensuite exposés sélectivement à une température élevée dans une atmosphère oxydante pour oxyder une partie de la couche épitaxiale le long de l'enfoncement, de sorte que
la couche isolante est formée et pour assurer qu'une partie des impu-
retés introduites dans le substrat diffuse dans la couche épitaxiale
vers le haut pour former ainsi la couche enterrée composée.
La description ci-après, en se référant aux dessins an-
nexés, le tout donné à titre d'exemple non limitatif, fera bien com-
prendre comment l'invention peut être réalisée.
La figure 1 montre schématiquement une vue en plan d'une forme de réalisation d'une mémoire de lecture programmable conforme à l'invention, Les figures 2 a et 2 b sont des sections transversales de la
forme de réalisation de la figure 1 suivant les plans 2 a-2 a et res-
25250 11
-7-
pectivement 2 b-2 b de la figure 1.
Les figures 3 a à 3 N montrent en section transversale des
vues latérales pendant plusieurs stades d'un processus pour la réali-
sation de la forme de réalisation selon les figures 2 a et 2 b La sec-
tion transversale de chacune des figures 3 a et 3 N correspond à la section transversale de la figure 2 a et la figure 4 est un graphique
donnant la concentration de dopage d'une cellule de mémoire de lec-
ture programmable spécifique conforme à l'invention.
Les mêmes chiffres de référence sont utilisés dans les des-
sins et la description de la forme de réalisation préférentielle pour
indiquer le même élément (les mêmes éléments) ou un élément similaire (des éléments similaires) Pour la clarté des dessins, les dimensions
ne sont en général pas représentées à échelle réelle.
La figure 1 montre en section transversale une forme de
réalisation d'une mémoire de lecture programmable comportant un grou-
pe de cellules de mémoire de lecture programmables identiques qui sont constituées chacune par une paire de diodes verticales isolées par oxyde montées en opposition Les figures 2 a et 2 b montrent des
vues latérales perpendiculaires entre elles d'une section transver-
sale de la forme de réalisation selon la figure 1 illustrant la
structure de la mémoire de lecture programmable dans un corps semi-
conducteur présentant une face inférieure plane 10 Comme le montrent les figures 2 a et 2 b, la vue de la figure 1 s'étend suivant le plan
1-1 parallèle à la face inférieure 10 Les éléments indiqués en poin-
tillé sur la figure 1 se situent au-dessous du plan 1-1 Pour la
clarté, les termes "inférieur", "en bas", "supérieur", "face supéri-
eure", "dessous", "dessus", "vertical", "horizontal" et "latéral"
sont définis par rapport à l'orientation du corps semiconducteur pré-
sentant la surface 10 parallèle à la terre.
Les cellules PROM sont appliquées suivant une matrice de
rangées et de colonnes Les rangées sont espacées d'une distance d'en-
viron 20/um.
Six cellules PROM 1 %, 12 Dl 12 F'12 B 12 D et 12 F sont représentées sur la figure 1 Les cellules 12 B, 12 D et 12 F se situent suivant une rangée, alors que les cellules 12 BI 12 D et
12 ' se situent d'une façon directement opposée dans une rangée voi-
sine Ainsi chaque index "B", "D" ou "F" indique une colonne spéciale; 25250 1 i -8- les symboles non munis d'un accent indiquent la rangée représentée sur la figure 2 a, alors que les symboles munis d'un accent indiquent la rangée voisine Plusieurs des régions situées entre les colonnes sont désignées par les chiffres de référence présentant des indices alternatifs correspondant "A", "C", "E"' et "G" En se référant à une cellule arbritaire parmi les cellules 12 BI 12 Dl 12 FI 12 B'l 12 ' et 12 ' leurs composants, ou les éléments de colonne séparés
D F
qui se diférencient par les indices "B", "D" ou "F", ou à une région
arbitraire parmi les régions, dont les symboles comportent les indi-
ces "A', "C" "E" et "G", les indices "A" à "G" ainsi que les primes
(') dans cette description sont omis en général, bien que sur le des-
sin, ils soient représentés comme partie intégrante des symboles de référence complets De plus, les composants des cellules 12 ne sont pas désignés sur le dessin ou uniquement en partie par des chiffres de référence afin d'éviter une trop grande quantité d'indications A
titre d'exemple, seuls les composants de la cellule 12 D sont indi-
qués complètement sur les figures 2 a et 2 b.
Les cellules 12 sont formées dans une région monocristal-
line dopée du corps le long d'une face supérieure 14 de la région
monocristalline et sont séparées latéralement par des parties conti-
guës d'une région électro-isolante en forme de réseau enfoncée 16 en dioxyde de silicium, qui est appliquée sélectivement dans le corps le long de la surface 14 La région monocristalline sur les figures 2 a et 2 b est la partie située entre les surfaces 10 et 14, abstraction faite de la région isolante 16 La distance de centre à centre des éléments de la région d'oxyde isolante 16 sur les faces opposées de
chaque cellule 12 le long d'une rangée est d'environ 11 /um La ré-
gion d'oxyde 16 présente des becs d'oiseau 18, qui pénètrent dans la région monocristalline de façon à réduire chaque cellule 12 à une
section transversale d'environ 2,25/um 2 le long de la surface 14.
A partir de la surface 14, la face inférieure de la région d'oxyde 16
se trouve à une profondeur d'environ 1,1 unm.
Chaque cellule 12 est constituée par une diode de matrice inférieure et une diode programmable supérieure La diode de matrice
est un élément de jonction pn vertical qui est constitué par une ré-
gion inférieure de type N 20 et une région intermédiaire de type p 22
dont l'interface commun définit une première jonction pn 26 présen-
25250 1 1
-9-
tant une surface latérale de 4/um 2 et une tension de claquage d'en-
viron 16 V La diode programmable est un élément de jonction pn verti-
cal constitué par la région p 22 et une région n+ supérieure 28, dont
l'interface commun est une deuxième jonction pn 30 présentant une sur-
face latérale d'environ 3 um 2 et une tension de claquage de 6 V La
différence en surface des jonctions est due à la énétration plus pro-
fonde du bec d'oiseau 18 dans la cellule 12 le long de la jonction 30.
La plus grande surface de la jonction 26 sert à éviter des suites fâ-
cheuses pour cette jonction lorsque la diode programmable est program-
mée.
La région p 22 est entièrement délimitée par la région iso-
lante 16, tout comme les jonctions pn 26 et 30 Chaque jonction pn 26 ou 30 est horizontale sur la majeure partie de sa surface mais monte en pratique près du point o elle confine aux bords de la région
d'oxyde 16 Du fait que le centre de chaque jonction 26 ou 30 est pa-
rallèle à la face inférieure 10 et la partie montante de la jonction 26 ou 30 est très petite, les jonctions 26 et 30 sont caractérisées de
façon exacte comme "pratiquement horizontales".
Comme il sera décrit plus en détail ci-après, la concentra-
tion maximale de l'agent de dopage de type p dans la région de type p 22 se produit entre les jonctions 26 et 30 (et non le long la jonction ) Il est désirable que le point o la concentration de type p maximale est présente se situe dans la région intermédiaire 22 à une distance verticale du point au milieu entre les jonctions 26 et 30 non supérieure à environ 20 % de la distance comprise entre les jonctions 26 et 30 Dans un cas optimal, la concentration de type p maximale se produit à mi- chemin entre les jonctions 26 et 30 Si les régions 20, 22, 28 pouvaient être considérées comme un transistor npn présentant une base flottante permanente (non connectée), l'application d'une telle répartition de dopage rend l'effet de transistor potentiel peu efficace, du fait que la région intermédiaire 22 est plus large qu'une base de transistor usuelle, de sorte que l'amplification de courant
est très petite (environ 2) De plus, cette répartition de dopage fa-
cilite la réalisation d'une mémoire de lecture programmable dans de grandes matrices, du fait qu'il existe une concentration de type p élevée le long des parois de la région d'oxyde 16, ce qui réduit le risque de court-circuit par un trajet d'inversion ou autre mécanisme -10-
en panne.
Les cellules 12 sont formées comme la partie supérieure d'une structure dans laquelle doivent être appliquées des connexions électriques entre les régions N inférieures 20 et les conducteurs pour
les rangées de la mémoire de lecture programmable La partie inféri-
eure de la structure est en principe constituée par un substrat semi-
conducteur de type p à faible dopage En l'absence d'une couche enter-
rée présentant des régions de type N et de type p fortement dopées, chaque région p 22 sert d'émetteur pour un transistor pnp parasite
vertical, dont la base est la région N contiguë 20 et dont le collec-
teur est la partie de type p à faible dopage restante du substrat.
Lors de la programmation de cellule, le potentiel de toutes
les régions n+ 28 est augmenté par augmentation du potentiel du con-
ducteur de colonne connecté à ces régions n+ 28 Lorsqu'une cellule spéciale 12, comme la cellule 12, est programmée, il se produit un claquage par avalanche de la jonction pn 30 D de sorte à provoquer la
circulation du courant dans la région de type p 22 D et dans la jonc-
tion 26 D, qui est polarisée en sens direct De ce fait, le transis-
tor pnp parasite appartenant à cette cellule 12 D, devient conduc-
teur La jonction base-collecteur pour le transistor parasite vertical est la jonction base-émetteur pour un transistor npn parasite latéral, dont la jonction base-collecteur est formée par la partie de substrat de type p à faible dopage subsistante et la région N 20 d'une autre cellule arbitraire 12, comme la cellule 12 D', le long de la même
colonne.
Lorsque le transistor pnp parasite est porté à saturation, sa jonction base-collecteur est polarisée en sens direct, de sorte que la tension de substrat est augmentée de façon que le transistor npn latéral devienne conducteur De ce fait, la tension de la région n 20 D' est abaissée jusqu'à presque celle de la région N 20 D et la jonction pn 30 D' peut être affectée du fait que la région n+ 28 D est au même potentiel que la région n+ 28 D Bref, le fonctionnement
du transistor pnp parasite appartenant à chaque cellule 12 à program-
mer, risque d'endommager les diodes programmables d'autres cellules 12 le long de la même colonne Pour remédier à ce problème, on utilise une couche enterrée composée pour les cellules 12 en vue de réaliser des interconnexions électriques avec les lignes de mot et d'appliquer
252501 1
-11-
une autre isolation électrique entre les rangées.
Une partie de cette couche enterrée composée est constituée par un jeu de régions n+ enterrées 32, qui se situent de façon directe au-dessous de la région N inférieure 20 et qui sont en contact avec la face inférieure de la région d'oxyde 16 De préférence, chaque région
enterrée 32 constitue un ensemble ininterrompu comportant quatre ré-
gions inférieures 20 Pour la clarté des dessins, chaque région 32 est
cependant indiquée sur les figures 1, 2 a et 2 b comme si elle consti-
tuait un ensemble ininterrompu avec uniquement deux des régions infé-
rieures 20 Ainsi, la région enterrée 32 est représentée comme si elle constituait un ensemble ininterrompu avec les régions inférieures 20 B et 20 D' De ce fait, chaque région 32 confine à la région isolante
16 le long de toute la périphérie inférieure de chaque région inféri-
eure 20 qui constitue un ensemble continu avec les régions en question
32.
La concentration de dopage nette moyenne dans les régions
enterrées 32 est d'environ 1 6 1018 atomes/c 3 Les régions infé-
rieures 20 présentent une concentration de dopage nette assez uniforme
d'environ 8 1015 atomes/cm 3, valeur jusqu'à laquelle la concentra-
tion des régions 32 retombe le long de ladite région 16 o elles sont réunies avec les régions 20 (environ 1,0 um au-dessous de la surface 14) Les régions enterrées 32 s'étendent à partir de la surface 14
jusqu'à environ 4/um dans le corps.
Chacune des régions 32 s'étend jusque dans une région de substrat de type p à faible dopage 34, dont la limite inférieure est
constituée par la surface 10 et constitue ainsi une jonction pn iso-
* lante 37, qui est normalement polarisée dans le sens de blocage.
La région p 34 présente une concentration de dopage nette assez uniforme d'environ 1 1015 atomes/cm 3 Cela est également la concentration de dopage de type N des régions enterrées 32 le long des
jonctions isolantes 36.
Les jonctions isolantes 36 sont les jonctions base-collec- teur pour un transistor pnp parasite, qui peuvent être conductrices
pendant la programmation Du fait que chaque région enterrée 32 con-
fine complètement à la région d'oxyde 16 autour de chaque cellule cor-
respondante 12, les régions n+ 32 font partie des bases des transis-
tors pnp parasites De ce fait, leur amplification de courant est ré-
2 52501 1
-12-
duite d'environ 10, en l'absence des régions 32, jusqu'à environ 0,1.
Lorsque l'une des cellules 12 est programmée, l'amplification réduite
diminue la tension pouvant être formée dans la région de substrat 34.
Cela empêche que les diodes programmables d'autres cellules 12 dans la
m&me colonne ne soient endommagées.
Chaque région enterrée 32 est connectée à la surface 14 par l'intermédiaire d'une région n+ composée correspondante 38, qui est constituée par une région n+ inférieure 40 et une région n+ supérieure 42 La combinaison des régions n+ 32 et 38 assure l'interconnexion
nécessaire entre les régions de cellule inférieures 20 et les conduc-
teurs de rangée Le dopage élevé dans chaque région enterrée 32 sert à réduire la résistance série entre sa région de connexion 38 et ses
régions de cellule inférieures 20 Les régions de connexion 38 consti-
tuent également des trajets de faible résistance vers la surface 14 afin de réduire des chutes de tension parasites se produisant pendant
la programmation.
L'autre partie des couches enterrées composées est un réseau p+ enterré 44 qui entoure latéralement chacune des régions n+ 32 Le réseau enterré 44 confine à la face inférieure de la région isolante 16 et s'étend partiellement le long de ces parois latérales vers le haut La concentration de dopage nette moyenne dans le réseau p+ 44 est d'environ 7 1017 atomes/cm 3 Le réseau enterré 44 présente une concentration de dopage nette d'environ 1 1017 atomes/cm 3 au point o il est en contact avec la face inférieure de la région d'oxyde 16, alors que la concentration de dopage de type p retombe jusqu'à celle
de la région de substrat 34 à environ 3,5/um au-dessous de la surfa-
ce 14.
Le réseau p+ 44 est connecté à la surface 14 par l'intermé-
diaire de plusieurs régions p+ 46 présentant une faible résistivité et
s'étendant le long des colonnnes dans la mémoire de lecture programma-
ble La région isolante 16 et le réseau enterré 44, en combinaison avec les régions de connexion 46, assurent l'isolation latérale des cellules 12 d'une région n+ déterminée 32 des cellules 12 de toutes
les autres régions n+ 32 De ce fait, cette combinaison assure l'iso-
lation relative latérale des rangées Le réseau 44 constitue, de con-
cert avec les régions de connexion 46, également un trajet de faible résistance pour l'évacuation des trous captés pendant la programmation
25250 1 1
-13- de cellules par la région de collecteurs npn paraites 34 Cela sert à éviter que la programmation de l'une des cellules 12 n'endommage les
diodes programmables dans d'autres cellules 12 le long de la même co-
lonne Chaque région enterrée 32 est séparée latéralement du réseau
enterré 44 par une région à faible dopage correspondante, qui est cons-
tituée par une région de substrat de type p 34 et une région N corres-
pondante 48, qui se situe entre la région 34 et la face inférieure de la région d'oxyde 16 Chaque région N 48 présente une concentration de
dopage nette assez uniforme d'environ 8 1015 atomes/cm 3 La com-
binaison à faible dopage de la région p 34 et des régions N 48 assure que les jonctions de substrat isolantes 36 présentent une tension de
claquage suffisamment élevée (caractéristique environ 30 V).
Une configuration de conducteurs en contact avec les diverses régions monocristallines s'étendant jusqu'à la surface supérieure 14
permet de compléter la mémoire de lecture programmable Sur chaque ré-
gion p+ 46 s'étend une couche 50 en siliciure de platine-nickel, sur laquelle s'étend une couche 52 en titane-tungstène Sur les régions n+
28 et 42, le long de la surface 14 et sur les régions en titane-tungs-
tène 52 se trouve une configuration de conducteurs 54, qui sont consti-
tués par de l'aluminium contenant environ 1 % de silicium Les conduc-
teurs 54 B' 54 D et 54 F sont des conducteurs de colonne Abstrac-
tion faite du conducteur 54 C et de ses opposants qui constituent une connexion avec les conducteurs de rangée, tous les autres conducteurs
54 D comme représentés sur la figure 2 b, s'étendent le long des co-
lonnes.
Un deuxième trajet croisant de conducteurs de conception usu-
elle est utilisé pour la formation des conducteurs de rangée et pour compléter la configuration de conducteurs Cette deuxième configuration de conducteurs n'est pas représentée pour la clarté du dessin Dans le
cas d'application de la deuxième configuration de conducteurs, une cou-
che en dioxyde de silicium dopé à l'aide de phosphore (Vapox) se situe sur les conducteurs 54 et la partie de la région d'oxyde 16 comprise entre les conducteurs 54 La configuration croisante de conducteurs est constituée par de l'aluminium pur, qui se situe sur la couche en Vapox et qui est connecté au conducteur 54 C et ses opposants à l'aide de
trous de connexion remplis d'aluminium qui s'étendent à travers la cou-
che de Vapox.
25250 11
-14- Pour programmer la mémoire de lecture programmable, un courant de blocage d'environ 40 m A est forcé à travers chaque jonction pn 30 devant être détruite C'est ainsi que lorsque la jonction 30 D doit être détruite, une tension de blocage appropriée est appliquée entre les conducteurs 54 C et 54 D pendant une durée appropriée qui est en général plus courte que 1 usec, afin de provoquer le claquage par
avalanche dans la diode programmable et d'engendrer le courant de blo-
cage spécifique La diode programmable est ainsi chauffée jusqu'à la température eutectique d'aluminium-silicium d'environ 577 çC A ce point, la diode est court-circuitée de façon permanente lorsque de l'aluminium du conducteur 54 D a migré à travers la région n+ 28 D pour établir un contact ohmique avec la région p 22 D De ce fait, suivant la convention appliquée, un " O " logique ou un " 1 " logique est introduit
dans la cellule 12 D, alors que les cellules 12, dont les diodes pro-
grammables restent intactes, se trouvent dans des états logiques oppo-
ses. Les figures 3 a à 3 N montrent des stades de la réalisation de la mémoire de lecture programmable selon les figures 1, 2 a et 2 b Pour le processus de réalisation est utilisé du bore comme impureté de type
N pour la formation des diverses régions de type p Sauf avis contrai-
re, du bore est appliqué par implantation d'ions Du phosphore, de
l'arsenic et de l'antimoine sont utilisés au choix comme agents de do-
page de type N complémentaires Sauf avis contraire, ils sont également
appliqués par implantation d'ions D'autres impuretés appropriées peu-
vent être utilisées au lieu de ces agents de dopage Beaucoup d'étapes
d'implantation d'ions peuvent être remplacées par des étapes de diffu-
sion.
Les techniques usuelles de nettoyage et de masquage à photo-
résist usuelles sont utilisées pour la formation des diverses régions
isolantes de type p et de type n Pour faciliter la description, des
indications pour les étapes de nettoyage, des étapes pour la réalisa-
tion du masque à photorésist et d'autres étapes connues dans la techno-
logie des semiconducteurs sont omises dans la description ci-après.
Sauf avis contraire, chaque décapage de dioxyde de silicium s'effectue avec un agent de décapage tamponné constitué par environ 7 parties de
fluorure d'ammoniun à 40 % et une partie d'acide fluorhydrique à 49 %.
Les étapes préparatoires du processus sont constituées par la
25250 11
-15- définition de l'endroit de la couche enterrée composée constituée par les régions n+ 32 et le réseau p+ 44 Sur la figure 3 a, on est parti d'un corps semiconducteur comportant un substrat de silicium monocris tallin de type p 60 présentant une résistivité de 7 à 21 J A cm et une épaisseur d'environ 500/um Le corps est exposé pendant 360 minutes à une atmosphère oxydante d'oxygène et d'hydrogène à 10 oo O afin de former afin de former par croissance une couche 62 en dioxyde de silicium d'une épaisseur d'environ 1,2/um sur la face supérieure du substrat Un masque de photorésist 64 présentant des ouvertures ménagées au-dessus des endroits destinés aux régions 32 et au réseau 44 est formé sur la couche d'oxyde 62 Les parties exposées de la couche d'oxyde 62 sont décapées pendant 18 minutes jusqu'à ce qu'il subsiste une couche de dioxyde de silicium d'une épaisseur de 80 à 140
nanomètres aux endroits ouverts dans le masque 64.
Après enlèvement du masque 64 est formé un masque de photorésist non critique 66 présentant une épaisseur nominale de 700 nanomètres et des ouvertures ménagées au-dessus des endroits destinés
aux régions 32 sur la surface du corps, comme le montre la figure 3 b.
Les parties découvertes de la partie restante de la couche d'oxyde 62 sont soumises à décapage pendant trois minutes afin de découvrir le silicium dans le subtrat 60 Lorsque le masque 66 se trouve à l'endroit requis, de l'antimoine, dans une dose de 2 1015 ions/cm 2 et à énergie de 50 ke V, est implanté par l'intermédiaire des endroits ouverts dans la partie restante de la couche d'oxyde 62 afin de former
les régions n+ 68.
Après enlèvement du masque 66, le corps semiconducteur est exposé pendant 20 minutes à de l'azote à 10000 C, pendant 13 minutes à de l'oxygène et de l'hydrogène à 1000 'C, et pendant 75 minutes à de l'azote à 1200 C afin de former des enfoncements d'enregistrement 70 dans les régions découvertes du substrat 60, par formation par croissance de couches 72 en dioxyde de silicium d'une épaisseur d'environ 240 nanomètres La température élevée utilisée pour cette étape chasse l'antimoine dans les régions 68 vers le bas (et vers les côtés) dans le substrat 60 Un masque de photorésist non critique 74 présentant une épaisseur nominale de 1, 2/um et une ouverture en forme de réseau ménagée au-dessus de l'endroit destiné aux régions enterrées 44 est formée sur la surface Les parties découvertes de la partie
25011
-16-
restante de la couche d'oxyde 62 sont soumises à décapage pendant 3,5 mi-
nutes jusqu'au silicium du substrat 6 o Lorsque le masque 64 se trouve à l'endroit requis, du boreest implanté dans une dose de 2 1 o 14 ions/cm 2
et à énergie de 18 o Ke V dans le substrat 6 o pour former les régions p+ 76.
Après enlèvement du masque 74, le corps semiconducteur est soumis à décapage pendant 20 minutes afin d'enlever la couche d'oxyde 72
et les parties restantes de la couche d'oxyde 62, comme le montre la figu-
re 3 d Une couche épitaxiale dopée à l'aide d'arsenic 78 et présentant une résistivité d'environ 0,752 cm est formée par croissance jusqu'à une épaisseur d'environ 1,75,um sur la surface découverte de silicium Les
régions 68 et 76 sont ainsi enterrées dans la structure.
La région d'oxyde 16 est maintenant formée Une couche 80 en dioxyde de silicium d'une épaisseur d'environ 30 nanomètres est d'abord formée par croissance sur la surface de la couche épitaxiale 78 Cela s'effectue par exposition du corps à de l'hydrogène sec à 10000 C pendant 11 minutes Une couche 82 en nitrure de silicium d'une épaisseur d'environ nanomètres est appliquée sur la couche d'oxyde 80 suivant un processus d'application par évaporation chimique usuel sous une pression basse Le corps est ensuite exposé à de l'oxygène et de l'hydrogène à 10000 C pendant 120 minutes, afin de former une couche mince 84 en dioxyde de silicium sur la couche en nitrure 82 Comme l'indique la figure 3 d, chaque enfoncement d'enregistrement 70 retourne dans la couche 78, 80, 82 et 84 Un masque de photorésist 86 présentant une ouverture en forme de réseau correspondant à l'endroit destiné à la région isolante 16 est formé sur la couche d'oxyde 84 La partie exposée de la couche d'oxyde 84 est enlevée par décapage
pendant 1,5 minute.
Après enlèvement du masque 86, la partie découverte de la couche en nitrure 82 est enlevée jusqu'à la couche en oxyde 80 (voir la figure 3 e) par décapage à l'aide d'acide phosphorique chaud à 1650 C pendant 50 minutes La partie découverte de la couche d'oxyde 80 est ensuite enlevée jusqu'à la couche épitaxiale 78 par décapage pendant 1 minute Dans la partie découverte de la couche épitaxiale 78 est formé un enfoncement 87 par décapage sur environ 650 nanomètres Cela s'effectue pendant 5 minutes à 230 C à l'aide d'un agent de décapage constitué par 250 parties d'acide azotique à 70 %, 40 parties d'acide fluorhydrique à 49 % et 1000 parties
d'acide acétique saturé d'iode.
La région isolante 16 présentant une épaisseur d'environ
252501 1
-17- 1,251 um est formée maintenant dans l'enfoncement 87, comme le montre la
figure 3 f, par exposition du corps à de l'oxygène et de l'hydrogène pen-
dant 360 minutes à 1000 'C La région d'oxyde 16 ne s'étend pas jusque dans le substrat 60, de sorte que des parties 48 de la couche épitaxiale de type N 78 se situent de façon directe au-dessous de la face inférieure de
la région d'oxyde 16 Lors de cette étape, qui est effectuée à une tempé-
rature élevée, le bore diffuse dans la région 76, tant vers le bas dans le substrat 60 que vers le haut dans la couche épitaxiale 78, afin de former
ainsi le réseau p+ 44 qui s'étend vers le haut, le long des parois latéra-
les de la région 16 L'antimoine diffuse également dans les régions 68 dans une plus ou moins grande mesure vers le bas dans le substrat 60 et de la même façon vers le haut dans la couche épitaxiale 78 afin de former ainsi la région enterrée de type n+ 32 Les parties de la face inférieure de la région d'oxyde 16 se situent notamment au-dessus des régions n+ 32,
environ 100 nanomètres plus bas que la partie restante de la face inféri-
eure de la région 16 pour les enfoncements d'enregistrement 70 Les régi-
ons enterrées 32 s'étendent sur au moins une distance suffisamment longue vers le haut pour entrer en contact avec la partie superficielle la plus
basse de la région 16.
Les parties restantes de type N de la couche épitaxiale 78, qui confinent latéralement à la région d'oxyde 16, sont utilisées pour les cellules 12 et les régions de connexion 38 et 46 Chacune de ces parties monocristallines n+ destinées aux cellules 12 présente des dimensions
d'environ 2/um x 2/um au-dessus des becs d'oiseau 18.
Les parties restantes de la couche d'oxyde 84 (qui agrandissent
dans une plus ou moins grande mesure pendant l'étape précédente à une tem-
pérature élevée) sont enlevées, comme le montre la figure 3 g, par décapage pendant 1,5 minute Les parties restantes de la couche en nitrure 82 sont également enlevées par décapage à l'aide d'acide phosphorique chaud à 165 pendant 35 minutes Les parties restantes de la couche d'oxyde 80 sont éga leient enlevées par décapage pendant 1 minute Une couche électro-isolante 88 en dioxyde de silicium d'une épaisseur d'environ 1000 A nanomètres est formée par croissance le long des parties découvertes de la couche épitaxi ale 78 par exposition de la plaquette à de l'oxygène et de l'hydrogène à 900 C pendant 26 minutes Du fait que cette oxydation s'effectue à une tem
pérature relativement basse, il ne se produit guère de répartition des im-
puretés dans les régions 32 et le réseau 44 La formation des régions en-
2 525011
-18-
terrées 32 et du réseau enterré 44 est ainsi en majeure partie finie.
Les régions de connexion 38 et 46, ainsi que d'éventuels transis tors dans le circuit périphérique sont ensuite appliquées Un masque de photorésist non critique 90 présentant une épaisseur nominale d'environ 800 nanomètres et des ouvertures ménagées au-dessus des endroits destinés
aux régions de connexion 38 est formé sur la surface Les parties décou-
vertes de la couche d'oxyde 88 sont enlevées par décapage pendant 2 minu-
tes Lorsque le masque 90 se trouve à l'endroit requis, du phosphore est implanté à une dose de 3 1015 ions/cm 2 avec une énergie de 180 Ke V dans les parties découvertes de la couche épitaxiale 78 pour la formation
des régions n+ 92.
Après enlèvement du masque 90, le corps semiconducteur est
chauffé dans de l'azote pendant 120 minutes à 10000 C pour réparer les en-
dommagements du réseau Ensuite, il est exposé à de l'oxygène et de l'hy-
drogène à 9000 C pendant 31 minutes afin de former des couches 94 en dio-
xyde de silicium d'une épaisseur d'environ 140 nanomètres à l'endroit des parties exposées de la couche épitaxiale 78, comme l'indique la figure 3 h.
Lors de cette étape d'oxydation, l'épaisseur des couches d'oxyde 88 aug-
mente d'environ 100 nanomètres Le phosphore dans la région 92 subit ainsi une répartition de façon à diffuser vers le bas, alors que le bore dans le réseau 44 diffuse dans une plus ou moins grande mesure vers le haut Lors de ce traitement, il ne s'est guère produit de répartition de l'antimoine
dans les régions 32.
Un masque de photorésist 96 présentant une épaisseur nominale de 1,21 um et des fenêtres au-dessus des endroits destinés aux régions de connexion p+ 46 est maintenant appliqué sur la surface Le masque 96 n'est pas critique par rapport aux régions 46 Lorsque le masque 96 se trouve à l'endroit requis, du bore est implanté deux fois à travers les parties
découvertes de la couche d'oxyde 88 dans la région sousjacente de la cou-
che épitaxiale 78 pour la formation des régions p+ 98 La première implan-
tation s'effectue à une dose de 1 1013 ions/cm 2 et à énergie de 180 Ke V, alors que la deuxième implantation s'effectue à une dose de 1 5 1014 ions/cm 2 et à énergie de 75 Ke V L'implantation double du bore entraîne également la répartition requise des impuretés pour la base des transistor
npn et pour les émetteurs et collecteurs des transistors pnp dans le cir-
cuit périphérique.
Après enlèvement du masque 96, il s'est formé un masque de pho-
252501 1
-19- torésist 100 d'une épaisseur nominale de 800 hanomètres présentant des
ouvertures ménagées au-dessus des endroits destinés aux régions de con-
nexion 38 sur la surface, comme le montre la figure 3 i Le masque 100 n'est pas critique par rapport aux régions 38 Les couches d'oxyde 94 sont enlevées par décapage pendant 4 minutes Les régions n+ 42 sont formées dans les parties supérieures des régions 92 par implantation profonde d'arsenic à une dose de 1 1015 ions/cm 2 et à énergie de 180 Ke V, enlèvement du masque 100 suivi d'une implantation peu profonde d'arsenic à une dose de 2 1015 ions/cm 2 et à énergie de 50 Ke V L'implantation double d'arsenic réalise également la répartition requise des impuretés
pour les émetteurs des transistors npn dans le circuit périphérique.
Le corps semiconducteur est chauffé dans de l'azote à 10000 C
pendant 60 minutes pour réparer les endommagements de réseau d'implanta-
tion et pour établir une répartition de l'arsenic et du bore dans les ré-
gions 42 et 98 Comme le montre la figure 3 j, les regions 42 s'étendent vers le bas Le bore de la région enterrée 44 s'étend dans une plus ou moins grande mesure vers l'extérieur et les régions 98 s'étendent vers le bas et sont réunies avec le réseau 44 Ainsi, il se forme les régions de connexion p+ 46 Les régions 32 et 92 sont agrandies dans une plus ou
moins grande mesure.
Ensuite sont formées les diodes dans les cellules 12 Un masque de photorésist non critique 102 présentant une épaisseur nominale de 1,2/um et des ouvertures situées au-dessus des endroits destinés aux cellules 12 est formé sur la surface du corps semiconducteur Les parties
découvertes des couches d'oxyde 88 sont enlevées jusqu'à la couche épita-
xiale 78 par décapage pendant 5 minutes Lorsque le masque 102 occupe l'endroit requis, le bore est implanté dans la couche épitaxiale 78 dans une dose de 3,5 1013 ions/cm 2 et à énergie de 110 Ke V, pour définir les jonctions pn 26 Ensuite, de l'arsenic est implanté de façon analogue dans la couche épitaxiale 78 dans une dose de 6 1014 ions/cm 2 et à
énergie de 50 Ke V pour définir les jonctions pn 30 Dans chacune des im-
plantations, la région isolante 16 sert de masque pour régler la réparti-
tion latérale des impuretés de bore et d'arsenic et, de ce fait, de l'éten-
due latérale des jonctions 26 et 30 Ces deux implantations aboutissent à
la formation des régions p 22 et des régions n+ 28.
Après enlèvement du masque 102, le corps semiconducteur est
chauffé à 9500 C dans de l'azote pendant 5 minutes dans de l'oxygène pen-
-20- dant 25 minutes et ensuite dans de l'azote, également pendant 5 minutes,
afin de réparer les endommagements du réseau provoqué par les implanta-
tions pour la formation des régions 22 et 28 Grâce à cette modération, les régions 22 et 28 s'étendent dans une plus ou moins grande mesure vers le bas vers leurs positions définitives comme le montre la figure 3 k, de
sorte que les régions 20 subsistent comme les parties restantes de la cou-
che épitaxiale de type N 78 dans les cellules 12 Les régions 42 et 92
s'étendent également quelque peu vers le bas vers leurs positions défini-
tives, les régions 92 deviennent des régions n+ 20, qui sont réunies avec
les régions enterrées correspondantes 28 Les régions 46 s'étendent égale-
ment quelque peu vers le bas vers leur position définitive Lors du chauf-
fage, les couches 104 en dioxyde de silicium sont formées par croissance dans une épaisseur d'environ 40/u sur la surface à l'endroit des régions
de silicium exposées 28 et 42 Grâce à ce traitement thermique, la réali-
sation des diodes dans les cellules de PROM 12, ainsi que des régions de
connexion 38 et 46 sont complétées.
La figure 4 montre la concentration de dopage définitive en fonction de la profondeur à partir de la face 14 (qui se situe au-dessous de la couche d'oxyde 104) au milieu de chaque cellule 12 jusque dans la
région n+ correspondante 32 La figure 4 est entre autres représentée sui-
vant le plan 2 b-2 b de la figure 2 a ou le plan équivalent sur la figure 3 k.
Les chiffres de référence munis d'un astérisque sur la figure 4 désignent les concentrations de dopage et les endroits des jonctions des éléments PROM correspondants désignés par ces chiffres Comme le montre la figure 4, la concentration de bore maximale dans chaque région p 22 se produit à
mi-chemin entre ses jonctions pn 26 et 30 dans leurs positions définiti-
ves. Le corps est maintenant prêt pour la réalisation des connexions conductrices assurant le contact des régions 28, 42 et 46 Un masque de
photorésist non critique 106 présentant des ouvertures au-dessus des ré-
gions p+ 46 est appliqué sur la surface Les régions d'oxyde 88 sont enle-
vées jusqu'aux régions 46 par décapage pendant 4 minutes.
Après enlèvement du masque 106, du platine contenant 60 % de nickel est déposé sur une épaisseur d'environ 25 nanomètres sur la surface selon des techniques de pulvérisation usuelles Le tout est ensuite soumis
à frittage à 4750 C pour transformer le platine-nickel déposé sur le sili-
cium découvert des régions de connexion 46 en couches 50 en siliciure de 21- platine-nickel, comme le représente la figure 3 e Le platine-nickel non transformé en siliciure est enlevé par décapage à l'aide d'eau régale Une couche en titane-tungstène d'une épaisseur d'environ 100 nanomètres est
déposée sur la surface ainsi obtenue Une couche d'aluminium d'une épais-
seur d'environ 100 nanomètres est ensuite déposée Un masque de photoré-
sist 108, dont le photorésist polymérisé se situe en général sur les ré-
gions 46, est formé sur la surface du corps L'aluminium découvert est en-
levé par décapage à l'aide d'un agent de décapage usuel pour l'aluminium,
après quoi subsistent les régions d'aluminium 110, alors que le titane-
tungstène découvert résultant est soumis à décapage à l'aide d'eau oxygé-
née, après quoi subsistent les couches en titane-tungstène 52.
Après enlèvement du masque 108 un masque de photorésist non cri-
tique 112 présentant du photorésist polymérisé situé sur les structures de
sandwich composées des régions 50, 52 et 110 est formé de la façon repré-
sentée sur la figure 3 m Les couches d'oxyde 104 sont enlevées par décapa-
ge pendant 1,7 minute à l'aide d'un agent de décapage tamponné constitué
par 20 parties de fluorure d'ammonium à 40 % et une partie d'acide fluorhy-
drique à 49 % pour découvrir les régions n+ 28 et 42.
Après enlèvement du masque 112, les couches d'aluminium 110 sont enlevées par décapage Une couche en aluminium contenant 1 % de silicium
est maintenant déposée sur la surface jusqu'à une épaisseur de 700 nanomè-
tres La couche d'aluminium est mise en configuration de façon à obtenir les conducteurs 54 par formation d'un masque de photorésist 114 sur la couche d'aluminium présentant du photorésist polymérisé sur les régions 28 et 42 et enlèvement de l'aluminium découvert par décapage à l'aide d'un agent de décapage classique pour l'aluminium, comme le montre la figure 3 n Ensuite, le masque 114 est enlevé, après quoi s'obtient la structure
selon la figure 2 a (et figure 2 b).
Comme il a été expliqué ci-dessus, une deuxième couche de con-
ducteurs d'aluminium est appliquée de façon usuelle Cela s'effectue par dépôt sur la surface d'une couche de Vapox d'une épaisseur d'environ 900
nanomètres, application par décapage de trou de connexion jusqu'aux con-
ducteurs sélectionnés des conducteurs 54 à l'aide d'un masque de photoré-
sist approprié, dépôt d'une couche d'aluminium pur sur la couche de Vapox et sur les conducteurs sélectionnés et puis, mise en configuration de la couche d'aluminium à l'aide d'autres masques de photorésist pour compléter
la mémoire de lecture programmable.
-22-
Bien que l'invention ait été décrite à l'aide de formes de réa-
lisation spéciales, cette description n'est donnée qu'à titre d'exemple et
ne limite nullement la gamme d'application de l'invention Les régions de connexion pour la couche enterrée composée pourraient être appliquées par exemple après application des diodes dans les cellules PROM De plus, les régions de connexion pour la couche enterrée composée et les diodes pour les cellules PROM pourraient être appliquées avec pratiquement les mêmes étapes d'implantation et de diffusion Le matériau et les agents de dopage
de type de conduction opposé pourraient être appliqués au lieu des maté-
riaux et agents de dopage décrits ci-dessus C'est ainsi que des spécialis-
tes peuvent choisir plusieurs variantes sans sortir du cadre de laprésente invention. -23-

Claims (22)

REVENDICATIONS:
1 Mémoire de lecture programmable (PROM) dans un corps semiconduc-
teur présentant une région électro-isolante enfoncée à une première surfa-
ce et une région semi-conductrice monocristalline confinant à ladite région
électro isolante et comportant plusieurs cellules de mémoire séparées la-
téralement les unes des autres le long de ladite surface, chaque cellule présentant une première jonction pn pratiquement horizontale, située dans
la région semiconductrice et une deuxième jonction pn correspondante cons-
tituant ensemble une paire de diodes de jonction pn montées en opposition,
caractérisée en ce que chaque deuxième jonction pn est pratiquement hori-
zontale et située au-dessus de la première jonction pn correspondant de façon que la région intermédiaire commune à chaque paire de diodes entre
les jonctions pn soit complètement délimitée par la région isolante.
2 Mémoire de lecture programmable selon la revendication 1, carac-
térisée en ce que chaque seconde jonction pn se situe dans la région semi-
conductrice.
3 Mémoire de lecture programmable selon la revendication 2, carac-
térisée en ce que le maximum de la concentration de dopage nette dans cha-
que région intermédiaire se trouve au-dessous de la deuxième jonction pn.
4 Mémoire de lecture programmable selon la revendication 3, carac-
térisée en ce que la concentration de dopage nette maximale dans chaque
région intermédiaire se trouve entre la paire de jonctions pn à une dis-
tance verticale du milieu des deux jonctions pn non supérieure à 20 % de la
distance comprise entre les deux jonctions pn.
5 Mémoire de lecture programmable selon la revendication 1, 2, 3 ou 4, caractérisée en ce que chaque première jonction pn est un élément de
matrice et chaque deuxième jonction pn est un élément programmable.
6 Mémoire de lecture programmable selon la revendication 5, carac-
térisée en ce que la région isolante est constituée par du matériau semi-
conducteur oxydé.
7 Mémoire de lecture programmable selon les revendications 1, 2 ou
3, dans laquelle la limite supérieure de la région inférieure d'un premier type de conduction dans chaque cellule constitue une première jonction pn
avec la région intermédiaire, caractérisée en ce que le corps semiconduc-
teur comporte plusieurs régions enterrées à dopage plus élevé du premier type de conduction qui sont séparées latéralement, les unes des autres, et qui appartiennent chacune à au moins l'une des régions inférieures, et
2 525011
constituent un ensemble ininterrompu avec la région inférieure correspon-
dante, et confinent à la région isolante le long de toute la périphérie de
chaque région inférieure correspondante.
8 Mémoire de lecture programmable selon la revendication 7, carac-
térisée en ce que la concentration de dopage nette moyenne dans les régions
enterrées est supérieure d'au moins deux ordres de grandeur à la concentra-
tion de dopage nette moyenne dans les régions inférieures.
9 Mémoire de lecture programmable selon la revendication 8, carac-
térisée en ce que le corps semiconducteur pour chacune des régions enter-
rées comporte une région de connexion du premier type de conduction qui
s'étend à partir de la région enterrée vers la surface.
Mémoire de lecture programmable selon la revendication 11, ca-
ractérisée en ce que le corps semiconducteur est muni d'un réseau enterré d'un second type de conduction opposé au premier type de conduction qui
entoure latéralement chaque région enterrée.
11 Mémoire de lecture programmable selon la revendication 12, ca-
ractérisée en ce que le corps semiconducteur est muni d'une région à fai-
ble dopage qui se raccorde aux régions enterrées et au réseau enterré et qui s'étend le long de toute la périphérie latérale vers le haut jusqu'à
la région isolante pour séparer le réseau enterré des régions enterrées.
12 Mémoire de lecture programmable selon la revendication 11, ca-
ractérisée en ce que la concentration de dopage nette moyenne dans le ré-
seau enterré et les régions enterrées est supérieure d'au moins un ordre de grandeur à la concentration de dopage nette moyenne dans la région à
faible dopage.
13 Mémoire de lecture programmable selon la revendication 13, ca-
ractérisée en ce que le corps semiconducteur comporte au moins une région de connexion du second type de conduction qui s'étend à partir du réseau
enterré jusqu'à la surface.
14 Procédé pour la réalisation d'une mémoire de lecture programma-
ble selon la revendication 2, caractérisé en ce qu'au moins l'une des deux jonctions pn s'obtient par dopage du corps semiconducteur à l'aide d'un agent de dopage par l'intermédiaire de la surface du corps semiconducteur,
la couche isolante étant dutilisée comme masque.
15 Procédé selon la revendication 14, caractérisé en ce que le do-
page s'effectue par l'implantation d'ions à une énergie qui suffit pour assurer que la concentration maximale de l'agent de dopage dans chaque 25-
région intermédiaire se trouve entre les deux jonctions pn.
16 Procédé selon la revendication 14, caractérisé en ce que l'im-
plantation d'ions s'effectue à une énergie, qui suffit pour assurer que la
concentration maximale de l'agent de dopage dans chaque région intermédi-
aire se produise entre les deux jonctions pn à une distance verticale du point au milieu des deux jonctions pn, non supérieure à 20 % de la distance
comprise entre les deux jonctions pn.
17 Procédé selon la revendication 18, caractérisé en ce qu'après le dopage, le corps semiconducteur est étendu à une température appropriée
pour réparer les endommagements du réseau sans qu'il ne produise une ré-
partition notable des impuretés semiconductrices dans la mémoire de lec-
ture programmable.
18 Procédé pour la réalisation d'une mémoire de lecture programma-
ble selon la revendication 7, caractérisé en ce que plusieurs régions en-
terrées du premier type de conduction sont formées et séparées latérale-
ment dans le corps et présentent une concentration de dopage nette moyen-
ne, qui est supérieure à celle des régions inférieures, chaque région en-
terrée appartenant à au moins l'une des régions inférieures constituant
vers le haut un ensemble ininterrompu avec chaque région inférieure cor-
respondante et confine à la région isolante le long de toute la périphérie
de chaque région inférieure correspondante.
19 Procédé selon la revendication 18, caractérisé en ce que les étapes pour la formation des régions enterrées et l'application de la région isolante constituent ensemble: l'application sélective d'une impureté provoquant le premier type de conduction dans un substrat semiconducteur monocristallin du second type de conduction à plusieurs premiers endroits qui sont séparés les uns des autres à la surface du substrat; la formation par croissance d'une couche semiconductrice épitaxiale sur la surface du substrat; l'enlèvement d'une partie en forme de réseau de la couche epitaxiale le long de la surface de façon à former un enfoncement dans le corps semiconducteur et; exposition sélective du substrat et de la partie restante de la couche épitaxiale à une température élevée à une atmosphère oxydante afin de provoquer l'oxydation d'une partie de la couche épitaxiale le long de l'enfoncement dans le but de former la région isolante et de provoquer -26- qu'une partie de l'impureté du premier type de conduction diffuse vers le haut dans la couche épitaxiale de façon que la région isolante s'étende
jusque dans les régions enterrées.
Procédé selon la revendication 19, caractérisé en ce qu'un ré-
seau enterré du deuxième type de conduction est formé et entoure latérale-
ment chaque région enterrée et présente une concentration de dopage nette moyenne qui est supérieure à celle de la partie restante du substrat du
deuxième type de conduction.
21 Procédé selon la revendicaton 20, caractérisé en ce que le ré-
seau enterré est formé par application sélective d'une impureté provoquant le second type de conduction dans le substrat avant la formation par
croissance de la couche épitaxiale à un second endroit qui entoure latéra-
lement chacun des premiers endroits et qui en est séparé.
22 Procédé selon la revendication 21, caractérisé en ce qu'une par-
tie de l'impureté provoquant le second type de conduction diffuse vers le
haut dans la couche épitaxiale pendant la formation du réseau enterré.
23 Procédé selon la revendication 22, caractérisé en ce que les impuretés semiconductrices appliquées aux premiers et deuxièmes endroits dans le substrat sont éloignées les unes des autres d'une distance qui
suffit pour maintenir séparées les régions enterrées du réseau enterré.
FR8305865A 1982-04-12 1983-04-11 Memoire de lecture programmable et son procede de fabrication Expired FR2525011B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36749282A 1982-04-12 1982-04-12

Publications (2)

Publication Number Publication Date
FR2525011A1 true FR2525011A1 (fr) 1983-10-14
FR2525011B1 FR2525011B1 (fr) 1988-11-18

Family

ID=23447392

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8305865A Expired FR2525011B1 (fr) 1982-04-12 1983-04-11 Memoire de lecture programmable et son procede de fabrication

Country Status (5)

Country Link
JP (1) JPH0618256B2 (fr)
DE (1) DE3312648A1 (fr)
FR (1) FR2525011B1 (fr)
GB (1) GB2118775B (fr)
NL (1) NL8301234A (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195460A2 (fr) * 1985-03-22 1986-09-24 Nec Corporation Circuit intégré à semi-conducteur ayant une région d'isolation

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644609B2 (ja) * 1984-12-25 1994-06-08 日本電気株式会社 接合破壊型prom
JPS61154163A (ja) * 1984-12-27 1986-07-12 Nec Corp 接合破壊型prom
JPH0995344A (ja) * 1995-09-28 1997-04-08 Fujita Kimura チューブ内容物押出装置
JPH09301390A (ja) * 1996-05-08 1997-11-25 Kashin Rin 自動絞り出し装置
DE102004006374A1 (de) 2004-02-09 2005-08-25 Volkswagen Ag Verfahren und Vorrichtung zum Aktivieren einer elektrischen Parkbremse

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2369652A1 (fr) * 1976-10-29 1978-05-26 Radiotechnique Compelec Memoire morte programmable a transistors
JPS55127061A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Manufacture of semiconductor memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194566A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor device and manufacture thereof
CA1188418A (fr) * 1982-01-04 1985-06-04 Jay A. Shideler Procede d'isolement par oxyde pour memoires vives ou memoires mortes programmables standard avec memoire vive comprenant un transistor pnp lateral

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2369652A1 (fr) * 1976-10-29 1978-05-26 Radiotechnique Compelec Memoire morte programmable a transistors
JPS55127061A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Manufacture of semiconductor memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENTS ABSTRACTS OF JAPAN, vol. 4, no. 185(E-38)(667), 19 décembre 1980; & JP - A - 55 127 061 (HITACHI SEISAKUSHO K.K.)(01-10-1980) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0195460A2 (fr) * 1985-03-22 1986-09-24 Nec Corporation Circuit intégré à semi-conducteur ayant une région d'isolation
EP0195460A3 (fr) * 1985-03-22 1991-03-13 Nec Corporation Circuit intégré à semi-conducteur ayant une région d'isolation

Also Published As

Publication number Publication date
GB2118775B (en) 1985-11-06
DE3312648A1 (de) 1983-10-27
NL8301234A (nl) 1983-11-01
JPH0618256B2 (ja) 1994-03-09
JPS58186963A (ja) 1983-11-01
FR2525011B1 (fr) 1988-11-18
GB2118775A (en) 1983-11-02

Similar Documents

Publication Publication Date Title
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP0881690B1 (fr) Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques
FR2496983A1 (fr) Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
CH493094A (fr) Dispositif semiconducteurs multicanaux à effet de champ
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
FR2488733A1 (fr) Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette
EP0038238A1 (fr) Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2598259A1 (fr) Diode zener enterree et procede de fabrication.
FR3049111A1 (fr) Procede de realisation de transistors mos et bipolaires
FR2475292A1 (fr) Procede de fabrication d'une structure de logique d'injection integree comportant un contact de base auto-aligne
FR2525011A1 (fr) Memoire de lecture programmable et son procede de fabrication
JPH0395942A (ja) 半導体材料における欠陥の少ない接合の形成方法
FR2739224A1 (fr) Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee
JPS61501180A (ja) 電気的にプログラム可能な読出専用メモリ・セル
FR2606214A1 (fr) Transistor bipolaire du type heterojonction
EP0002087B1 (fr) Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication
FR2548831A1 (fr) Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur
FR2485265A1 (fr) Dispositif semiconducteur programmable et son procede de fabrication
FR2482368A1 (fr) Operateur logique a injection par le substrat et son procede de fabrication
FR2525012A1 (fr) Memoire de lecture programmable et son procede de fabrication
US4694566A (en) Method for manufacturing programmable read-only memory containing cells formed with opposing diodes
FR2530079A1 (fr) Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee
FR2495380A1 (fr) Dispositif de memoire a semiconducteur
EP0164292B1 (fr) Thyristor blocable à gachette d'anode

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse