FI93908B - Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä - Google Patents
Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä Download PDFInfo
- Publication number
- FI93908B FI93908B FI882469A FI882469A FI93908B FI 93908 B FI93908 B FI 93908B FI 882469 A FI882469 A FI 882469A FI 882469 A FI882469 A FI 882469A FI 93908 B FI93908 B FI 93908B
- Authority
- FI
- Finland
- Prior art keywords
- sequence
- write
- address
- instruction
- execution
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000015654 memory Effects 0.000 claims description 90
- 230000003213 activating effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 41
- 230000004913 activation Effects 0.000 description 9
- 230000001419 dependent effect Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Communication Control (AREA)
- Complex Calculations (AREA)
- Multi Processors (AREA)
- Electrotherapy Devices (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Image Input (AREA)
Claims (4)
1. Menetelmä kahden käskysekvenssin suorittamiseksi ennaltamäärätyssä järjestyksessä, jolloin ensimmäisen 5 vastaavasti toisen sekvenssin suorittaminen käsittää luku-käskyjen osoituksen, jotka sisältävät kukin lukuosoitteen-sa datainformaation noutoa varten, joka on tallennettu yhteen useista osoitteensa avulla tavoitettavista muistipaikoista ensimmäisessä vastaavasti toisessa erillismuistissa 10 sekä kirjoituskäskyjen osoituksen, jotka sisältävät kukin kirjoitusosoitteensa ja datainformaatiota datainformaation siirtämiseksi kirjoitusosoitteen avulla tavoitettavaan ja vastaavaan sekvenssiin liittyvään erillismuistipaikkaan, jolloin sekvenssien erillismuistipaikat päivitetään kes-15 kenään järjestys huomioonottaen ja osoitetut kirjoituskäs-kyt huomioonottaen ja jolloin suorituksen yhteydessä suoritusjärjestyksen perusteella käytetään datainformaatiota, joka ei ole ennalta taattua riippumatta datainformaatios-ta, joka saadaan järjestyksen perusteella ensimmäisen sek-20 venssin suorituksen yhteydessä, tunnettu siitä, että a) ottamatta huomioon järjestystä suoritetaan rin-nakkaisesti käskyjä molemmissa sekvensseissä, > . b) tallennetaan väliaikaisesti osoite, joka saadaan '25 lukukäskyn perusteella, joka osoitetaan toisen sekvenssin suorituksen aikana, jos tätä osoitetta sitä ennen ei ole osoitettu toisen sekvenssin kirjoituskäskyjen suorituksen yhteydessä, c) viedään läpi riippuvuusvertailu väliaikaisesti : 30 tallennetun lukuosoitteen ja kunkin kirjoitusosoitteista välillä, jotka saadaan ensimmäisen sekvenssin kirjoitus-käskyjen suorituksen perusteella ja d) käynnistetään toisen sekvenssin suoritus uudelleen, jos osoitteiden samankaltaisuus todetaan mainitun 35 riippuvuusvertailun avulla. Il 21 93908
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että a) tallennetaan väliaikaisesti kirjoitusosoite, joka saadaan kirjoitusosoitteen perusteella, joka osoite- 5 taan toisen sekvenssin suorituksen aikana, b) viedään läpi päivitysvertailu väliaikaisesti tallennetun kirjoitusosoitteen ja kunkin kirjoitusosoit-teista välillä, jotka osoitetaan ensimmäisen sekvenssin suorituksen aikana, 10 c) päivitetään toinen erillismuisti ensimmäiseen sekvenssiin kuuluvan kirjoituskäskyn kunkin suorituksen yhteydessä, jos mitään osoiteyhtäläisyyttä ei todeta mainitun päivitysvertailun avulla ja d) estetään toisen erillismuistin päivitys, jos 15 osoiteyhtäläisyys todetaan mainitun päivitysvertailun avulla.
3. Laite kahden käskysekvenssin suorittamiseksi patenttivaatimuksen 1 mukaisesti ennalta määrätyssä järjestyksessä käsittäen ensimmäisen käynnistyspiirin (5, 7, 20 26, 29) järjestyksen perusteella ensimmäisen sekvenssin suorituksen käynnistämiseksi ja ensimmäisen vastaavasti toisen käskymuistiyksikön (4) järjestyksen perusteella ensimmäisen vastaavasti toisen sekvenssin tallentamiseksi ja tallennettujen käskyjen osoittamiseksi yksi kerrallaan, 25 joka on liitetty ensimmäiseen vastaavasti toiseen erillis-muistiyksikköön (1, 20), jonka muistipaikat ovat tavoitettavissa datainformattion lukua/kirjoitusta varten asianomaisen käskymuistiyksikön luku/kirjoitusosoisbittipai-koista (17, 18, 21) osoitettujen luku/kirjoitusosoitteiden ; 30 avulla, jolloin päivitysyksikkö (3) päivittää sekvenssien erillismuistipaikat keskenään ottaen huomioon järjestyksen ja ottaen huomioon osoitetut kirjoituskäskyt ja jolloin toisen sekvenssin suorituksen yhteydessä käytetään informaatiota, jota ei ole ennalta taattu riippumatta datain-35 formaatiosta, joka saadaan ensimmäisen sekvenssin suori- 22 93908 tuksen yhteydessä, tunnettu siitä, että laite käsittää a) toisen käynnistyspiirin (5, 8, 26, 27) toisen sekvenssin käynnistämiseksi, jonka ensimmäinen aktivointi- 5 sisääntulo (8) on liitetty mainittuun ensimmäiseen käyn-nistyspiiriin, b) apumuistiyksikön (41, 42), joka on sisääntulon puolelta liitetty toiseen käskymuistiyksikköön ja joka käsittää lukuosoitebittipaikkoja (50, 58) osoitteen väli- 10 aikaiseksi tallentamiseksi, joka saadaan lukukäskyn perusteella, joka osoitetaan toisen sekvenssin suorituksen aikana, jos tätä osoitetta sitä ennen ei ole osoitettu toisen sekvenssin kirjoituskäskyjen suorituksen yhteydessä ja c) riippuvuusvertailupiirin (56, 60, 61, 62), jonka 15 toiset vertailuliittimet (11, 12) on liitetty ensimmäisen käskymuistiyksikön kirjoitusosoitebittipaikkoihin (18, 21), jonka toiset vertailuliittimet on liitetty apumuistiyksikön mainittuihin lukuosoitebittipaikkoihin (50, 58) ja jonka mainitun toisen käynnistyspiirin toiseen akti-20 vointisisääntuloon liitetty ulostulo (28) aktivoidaan yhtä pitävyyden vallitessa riippuvuusvertailuliittimiltä vastaanotettujen osoitteiden välillä.
4. Patenttivaatimuksen 3 mukainen laite, t u n - , . n e t t u siitä, .· · ~ *25 että apumuistiyksikkö käsittää kirjoitusosoitebit- tipaikkoja (49, 58) osoitteen väliaikaiseksi tallentamiseksi, joka saadaan kirjoituskäskyn perusteella, joka osoitetaan toisen sekvenssin suorituksen aikana ja että laite edelleen käsittää päivitysvertailupiirin :30 (56, 60, 61, 62), jonka toiset vertailuliittimet (11, 12) on liitetty ensimmäisen käskymuistiyksikön kirjoitusosoitebittipaikkoihin (18, 21), jonka toiset vertailuliittimet on liitetty apumuistiyksikön mainittuihin kirjoitusosoitebittipaikkoihin (49, 58) ja jonka ulostulo lähettää ensim-35 mäisen vastaavasti toisen loogisen päivityssignaalitilan 23 93908 päivitysvertailuliittimiin vastaanotettujen osoitteiden välisen erilaisuuden vastaavasti yhteläisyyden perusteella ja että laite tämän lisäksi käsittää päivityksen oh-5 jauspiirin (67, 69, 71, 72), joka aktivoidaan vastaavasti epäaktivoidaan vastaanotettaessa mainittu ensimmäinen vastaavasti mainittu toinen päivityssignaalitila, jonka si-sääntuloliittimet on liitetty ensimmäisen käskymuistiyk-sikön kirjoitusosoitebittipaikkoihin (18, 21) ja jonka 10 ulostuloliittimet (39, 40) on liitetty päivitysyksikköön (3). » *
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8604222 | 1986-10-03 | ||
| SE8604222A SE454920B (sv) | 1986-10-03 | 1986-10-03 | Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen |
| PCT/SE1987/000438 WO1988002514A1 (en) | 1986-10-03 | 1987-09-28 | Method and device to execute two instruction sequences in an order determined in advance |
| SE8700438 | 1987-09-28 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI882469A FI882469A (fi) | 1988-05-25 |
| FI882469A0 FI882469A0 (fi) | 1988-05-25 |
| FI93908B true FI93908B (fi) | 1995-02-28 |
| FI93908C FI93908C (fi) | 1995-06-12 |
Family
ID=20365823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI882469A FI93908C (fi) | 1986-10-03 | 1988-05-25 | Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4985826A (fi) |
| EP (1) | EP0287600B1 (fi) |
| JP (1) | JPH01500936A (fi) |
| KR (1) | KR920006768B1 (fi) |
| AU (1) | AU589047B2 (fi) |
| BR (1) | BR8707481A (fi) |
| DE (1) | DE3774119D1 (fi) |
| DK (1) | DK168415B1 (fi) |
| ES (1) | ES2005371A6 (fi) |
| FI (1) | FI93908C (fi) |
| GR (1) | GR871512B (fi) |
| MX (1) | MX168943B (fi) |
| NO (1) | NO173718C (fi) |
| PT (1) | PT85810B (fi) |
| SE (1) | SE454920B (fi) |
| TN (1) | TNSN87107A1 (fi) |
| WO (1) | WO1988002514A1 (fi) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE454921B (sv) * | 1986-10-03 | 1988-06-06 | Ellemtel Utvecklings Ab | Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser |
| US5280615A (en) * | 1990-03-23 | 1994-01-18 | Unisys Corporation | Out of order job processing method and apparatus |
| JP2786574B2 (ja) * | 1992-05-06 | 1998-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システムにおける順不同ロード動作の性能を改善する方法と装置 |
| GB9305263D0 (en) * | 1993-03-15 | 1993-05-05 | Univ Westminster | Parrallel computation |
| JPH07334372A (ja) * | 1993-12-24 | 1995-12-22 | Seiko Epson Corp | エミュレートシステム及びエミュレート方法 |
| JP4160705B2 (ja) * | 1999-10-15 | 2008-10-08 | 富士通株式会社 | プロセッサ及びプロセッサシステム |
| FI114428B (fi) * | 2001-12-13 | 2004-10-15 | Nokia Corp | Menetelmä ja järjestelmä laskuridatan keräämiseksi verkkoelementissä |
| US20060036826A1 (en) * | 2004-07-30 | 2006-02-16 | International Business Machines Corporation | System, method and storage medium for providing a bus speed multiplier |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1218656A (en) * | 1968-03-27 | 1971-01-06 | Int Computers Ltd | Improvements in or relating to computer system |
| US3787673A (en) * | 1972-04-28 | 1974-01-22 | Texas Instruments Inc | Pipelined high speed arithmetic unit |
| GB1441458A (en) * | 1972-06-28 | 1976-06-30 | Texas Instruments Inc | Stored programme data processing for parallel processing of programme segment |
| IT991096B (it) * | 1973-07-10 | 1975-07-30 | Honeywell Inf Systems | Calcolatore elettronico con reti funzionali indipendenti per l esecuzione simultanea di opera zioni diverse sugli stessi dati |
| SE378690B (fi) * | 1973-12-13 | 1975-09-08 | Ellemtel Utvecklings Ab | |
| SE387763B (sv) * | 1975-10-23 | 1976-09-13 | Ellemtel Utvecklings Ab | Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt |
| JPS57162165A (en) * | 1981-03-30 | 1982-10-05 | Fanuc Ltd | Re-editing system for storage area |
| US4466061A (en) * | 1982-06-08 | 1984-08-14 | Burroughs Corporation | Concurrent processing elements for using dependency free code |
| JPS5932045A (ja) * | 1982-08-16 | 1984-02-21 | Hitachi Ltd | 情報処理装置 |
| US4720779A (en) * | 1984-06-28 | 1988-01-19 | Burroughs Corporation | Stored logic program scanner for a data processor having internal plural data and instruction streams |
| US4703481A (en) * | 1985-08-16 | 1987-10-27 | Hewlett-Packard Company | Method and apparatus for fault recovery within a computing system |
-
1986
- 1986-10-03 SE SE8604222A patent/SE454920B/sv not_active IP Right Cessation
-
1987
- 1987-09-24 MX MX008506A patent/MX168943B/es unknown
- 1987-09-28 AU AU80370/87A patent/AU589047B2/en not_active Expired
- 1987-09-28 JP JP62506082A patent/JPH01500936A/ja active Pending
- 1987-09-28 WO PCT/SE1987/000438 patent/WO1988002514A1/en active IP Right Grant
- 1987-09-28 US US07/192,512 patent/US4985826A/en not_active Expired - Lifetime
- 1987-09-28 BR BR8707481A patent/BR8707481A/pt not_active IP Right Cessation
- 1987-09-28 PT PT85810A patent/PT85810B/pt not_active IP Right Cessation
- 1987-09-28 DE DE8787906633T patent/DE3774119D1/de not_active Expired - Lifetime
- 1987-09-28 EP EP87906633A patent/EP0287600B1/en not_active Expired - Lifetime
- 1987-09-30 TN TNTNSN87107A patent/TNSN87107A1/fr unknown
- 1987-09-30 GR GR871512A patent/GR871512B/el unknown
- 1987-10-02 ES ES8702816A patent/ES2005371A6/es not_active Expired
-
1988
- 1988-05-19 NO NO882196A patent/NO173718C/no not_active IP Right Cessation
- 1988-05-25 FI FI882469A patent/FI93908C/fi not_active IP Right Cessation
- 1988-06-02 DK DK300888A patent/DK168415B1/da not_active IP Right Cessation
- 1988-09-28 KR KR1019880700624A patent/KR920006768B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NO173718B (no) | 1993-10-11 |
| GR871512B (en) | 1987-10-01 |
| JPH01500936A (ja) | 1989-03-30 |
| BR8707481A (pt) | 1988-12-06 |
| NO173718C (no) | 1994-01-19 |
| PT85810B (pt) | 1993-08-31 |
| FI882469A (fi) | 1988-05-25 |
| US4985826A (en) | 1991-01-15 |
| EP0287600A1 (en) | 1988-10-26 |
| SE454920B (sv) | 1988-06-06 |
| AU8037087A (en) | 1988-04-21 |
| FI882469A0 (fi) | 1988-05-25 |
| NO882196D0 (no) | 1988-05-19 |
| NO882196L (no) | 1988-05-19 |
| SE8604222D0 (sv) | 1986-10-03 |
| DK300888A (da) | 1988-06-02 |
| DK168415B1 (da) | 1994-03-21 |
| EP0287600B1 (en) | 1991-10-23 |
| FI93908C (fi) | 1995-06-12 |
| MX168943B (es) | 1993-06-15 |
| DE3774119D1 (de) | 1991-11-28 |
| AU589047B2 (en) | 1989-09-28 |
| PT85810A (pt) | 1988-11-30 |
| ES2005371A6 (es) | 1989-03-01 |
| TNSN87107A1 (fr) | 1990-01-01 |
| WO1988002514A1 (en) | 1988-04-07 |
| DK300888D0 (da) | 1988-06-02 |
| KR920006768B1 (ko) | 1992-08-17 |
| SE8604222L (sv) | 1988-04-04 |
| KR880701912A (ko) | 1988-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1698032B (zh) | 从非线性存储器引导 | |
| CN109901790B (zh) | 存储器系统及控制方法 | |
| US7941588B2 (en) | Multi-level nonvolatile semiconductor memory device | |
| CN100456272C (zh) | 利用快闪存储器引导的系统和方法 | |
| EP0524530B1 (en) | DMA controller | |
| US3398405A (en) | Digital computer with memory lock operation | |
| US7774536B2 (en) | Power up initialization for memory | |
| US4521850A (en) | Instruction buffer associated with a cache memory unit | |
| JPS61250738A (ja) | 分岐活動記録テ−ブル | |
| FI93908B (fi) | Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä | |
| KR20060027619A (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
| US5483491A (en) | Memory card device | |
| EP0370529B1 (en) | Microcomputer having EEPROM | |
| US4729091A (en) | Directing storage requests prior to address comparator initialization with a reference address range | |
| FI93907C (fi) | Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä | |
| US4338662A (en) | Microinstruction processing unit responsive to interruption priority order | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| US11733919B2 (en) | Method and system for offloading lookup operation to NAND offload apparatus | |
| EP3783490A1 (en) | Operating method of memory controller and storage device | |
| EP0301582B1 (en) | Memory address generation apparatus | |
| US3417375A (en) | Circuitry for rotating fields of data in a digital computer | |
| US4589091A (en) | Numerical control device | |
| GB1400353A (en) | Data processing systems | |
| NO173207B (no) | Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand | |
| JPS63286992A (ja) | Ｉｃカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application | ||
| MM | Patent lapsed |
Owner name: OY L M ERICSSON AB |