FI93907B - Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä - Google Patents

Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä Download PDF

Info

Publication number
FI93907B
FI93907B FI882468A FI882468A FI93907B FI 93907 B FI93907 B FI 93907B FI 882468 A FI882468 A FI 882468A FI 882468 A FI882468 A FI 882468A FI 93907 B FI93907 B FI 93907B
Authority
FI
Finland
Prior art keywords
sequence
instruction
write
address
execution
Prior art date
Application number
FI882468A
Other languages
English (en)
Swedish (sv)
Other versions
FI882468A0 (fi
FI93907C (fi
FI882468A (fi
Inventor
Sten Edvard Johnson
Lars-Oerjan Kling
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of FI882468A0 publication Critical patent/FI882468A0/fi
Publication of FI882468A publication Critical patent/FI882468A/fi
Publication of FI93907B publication Critical patent/FI93907B/fi
Application granted granted Critical
Publication of FI93907C publication Critical patent/FI93907C/fi

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency

Claims (2)

20 93907
1. Menetelmä tietokoneen käyttämiseksi ensimmäisen ja toisen käskysekvenssin suorittamiseksi, mainitun tieto-5 koneen käsittäessä apumuistin ja keskusmuistin joissa on joukko osoitteella osoitettavia muistipaikkoja, jotka käs-kysekvenssit suoritetaan ennalta määrätyssä järjestyksessä, ensimmäisen sekvenssin ollessa loogisesti suoritettavissa ennen toista sekvenssiä, kunkin käskysekvenssin kä-10 sittäessä ainakin yhden lukukäskyn ja yhden kirjoituskäs-kyn, mainitun ainakin yhden lukukäskyn käsittäessä luku-osoitteen datainformaation noutamiseksi yhdestä keskusmuistin muistipaikoista, joka on osoitettavissa mainitun lukuosoitteen avulla, ja mainitun ainakin yhden kirjoitus-15 käskyn käsittäessä datainformaatiota ja vastaavan kirjoi-tusosoitteen, kirjoitusosoitteen määrittäessä yhden keskusmuistin muistipaikan, johon mainitun kirjoituskäskyn datainformaatio on siirrettävä, jolloin toisen sekvenssin suorittamiseen tarvittava datainformaatio ei välttämättä 20 ole riippumaton ensimmäisen sekvenssin suorittamisen tuloksena saatuun datainformaatioon, tunnettu seu-raavista vaiheista: a) suoritetaan käskyjä molemmissa sekvensseissä riippumatta sekvenssien ennalta määrätystä suoritusjärjes- ••25 tyksestä; b) ensimmäisen sekvenssin suorituksen aikana estetään datainformaation siirto keskusmuistipaikkoihin, joka saadaan toisen sekvenssin mainaitun ainakin yhden kirjoi-tuskäskyn suorituksen perusteella, ja sen sijaan, kun koh- . 30 dataan mainittu ainakin yksi kirjoituskäsky toisen sek-venssin suorituksen aikana, talletetaan väliaikaisesti toisen sekvenssin mainitun ainakin yhden kirjoituskäskyn kirjoitusosoite ja datainformaatio mainittuun apumuistiin; c) verrataan kukin toisen sekvenssin suorituksen 35 aikana kohdattu lukuosoite kaikkiin väliaikaisesti tallen- 21 93907 nettuihin kirjoitusosoitteisiin, ja jos mainittu lukuosoi-te ei ole sama kuin mikään toisen sekvenssin minkään kir-joituskäskyn suorituksen aikana kohdattu osoite, talletetaan väliaikaisesti toisen sekvenssin mainitun ainakin 5 yhden lukukäskyn lukuosoite mainittuun apumuistiin, muussa tapauksessa generoidaan ensimmäinen signaali, kun mainittu verrattu lukuosoite on sama kuin yksi väliaikaisesti tallennetuista kirjoitusosoitteista, estäen, kun mainittu ensimmäisen signaali on vastaanotettu, datainformaation 10 lukemisen keskusmuistin mainitulla verratulla lukuosoit-teella osoitettavissa olevasta muistipaikasta, sen sijaan lukien mainitusta apumuistista mainitun kirjoitusosoitteen vastaavan väliaikaisesti tallennetun datainformaation; d) verrataan edelleen ensimmäisen sekvenssin suori-15 tuksen aikana kunkin kohdatun kirjoituskäskyn kirjoitus-osoite kaikkiin väliaikaisesti talletettuihin lukuosoit-teisiin ja generoidaan toinen signaali, kun mainitty verrattu kirjoitusosoite on sama kuin yksi väliaikaisesti talletetuista lukuosoitteista; 20 e) suoritetaan toinen sekvenssi uudestaan vasteena mainitun toisen signaalin generoinnille; ja f) siirretään vasteena ensimmäisen sekvenssin suorituksen päättymiselle kaikki väliaikaisesti talletettu ; datainformaatio keskusmuistin vastaavien väliaikaisesti !25 talletetujen kirjoitusosoitteiden osoitettavissa oleviin muistipaikkoihin.
2. Laite kahden käskysekvenssin suorittamiseksi patenttivaatimuksen 1 mukaisesti ennalta määrätyssä järjestyksessä käsittäen ensimmäisen käynnistyspiirin (13, . 30 25, 28) järjestyksen perusteella enimmäisen sekvenssin suorituksen aloittamiseksi ja ensimmäisen vastaavasti toisen käskymuistiyksikön (4) järjestyksen perusteella ensimmäisen vastaavasti toisen sekvenssin tallentamiseksi ja tallennettujen käskyjen osoittamiseksi yksi kerrallaan, 35 jotka käskymuistiyksiköt on liitetty väyläjärjestelmän (3) 22 93907 kautta päämuistiyksikköön (1, 11), jonka päämuistipaikat ovat tavoitettavissa datainformaation lukua/kirjoitusta varten käskymuistiyksiköiden luku/kirjoitusosoitebittipai-koista (19, 20, 21) osoitettujen luku/kirjoitusosoitteiden 5 avulla, jolloin toisen sekvenssin suorituksen yhtydessä käytetään datainformaatiota, jota ei ole ennalta taattu riippumatta siitä datainformaatiosta, joka saadaan ensimmäisen sekvenssin suorituksen yhtydessä, tunnettu siitä, että laite käsittää 10 a) toisen käynnistyspiirin (14, 25, 26) toisen sek venssin käynnistämiseksi, jonka ensimmäinen aktivointi-sisääntulo (14) on liitetty mainittuun ensimmäiseen käyn-nistyspiiriin, b) ensimmäisen käskynsiirtopiirin (37, 38, 39, 41), 15 joka sisääntulopuolelta vastaavasti ulostulopuolelta on liitetty toiseen käskymuistiyksikköön vastaavasti väylä-järjestelmään ja joka ensimmäisen sekvenssin käynnissä olevan suorituksen aikana epäaktivoidaan toiseen sekvenssiin sisältyvän kirjoituskäskyn osoituksen perusteella, 20 c) apumuistiyksikön (49, 50), jonka sisääntuloliit- timet (33-36) on liitetty toiseen käskymuistiyksikköön ja joka käsittää data- ja kirjoitusosoitebittipaikkoja (57, 69, 72) kirjoitusosoitteen ja datainformaation tallentami-• seksi, joka saadaan kirjoituskäskyn perusteella, joka ·’25 osoitetaan toisen sekvenssin suorituksen aikana sekä lu-kuosoitebittipäikkoja (58, 69) osoitteen tallentamiseksi, joka saadaan lukuosoitteena lukukäskyn perusteella, joka osoitetaan toisen sekvenssin suorituksen aikana, jos tätä osoitetta sitä ennen ei ole osoitettu toisen sekvenssin . 30 kirjoituskäskyjen suorituksen yhteydessä, d) kytkentävertailupiirin (68, 70, 73), jonka toiset vertailuliittimet on liitetty toisen käskymuistiyksi-kön lukuosoitebittipaikkoihin (19, 20), jonka toiset ver-tailuliittimet on liitetty apumuistiyksikön mainittuihin 35 kirjoitusosoitebittipaikkoihin (57, 69) ja jonka ulostulo 23 93907 lähettää ensimmäisen vastaavasti toisen loogisen kytkentä-signaalitilan erilaisuuden vastaavasti yhtäläisyyden perusteella kytkentävertailuliittimiin vastaanotettujen osoitteiden välillä, 5 e) datakytkimen (37, 38, 39, 41, 44), jonka toinen datasisääntulo on liitetty väyläjärjestelmään, jonka toinen datasisääntulo on liitetty apumuistin databittipaik-koihin (72) ja jonka ohjaussisääntulot on liitetty kytken-tävertailupiirin ulostuloon noutamaan mainitun ensimmäisen 10 kytkentäsignaalitilan perusteella datainformaatiota siitä päämuistipaikasta, joka on tavoitettavissa kytkentävertai-lupiirin vastaanottaman lukuosoitteen avulla ja noutamaan mainitun toisen kytkentäsignaalitilan perusteella apumuis-tista se datainformaatio, joka kuuluu kytkentävertailupii-15 rin vastaanottamaan kirjoitusosoitteeseen, f) riippuvuusvertailupiirin (66,74,76), jonka toiset vertailuliittimet (16, 75) vastaanottavat ensimmäisen sekvenssin suorituksen aikana osoitetut kirjoitusosoit-teet, jonka toiset vertailuliittimet on liitetty apumuis-20 tiyksikön mainittuihin lukuosoitebittipaikkoihin (58, 69) ja jonka mainitun toisen käynnistyspiirin toiseen akti-vointisisääntuloon liitetty ulostulo (27) aktivoidaan riippuvuusvertailuliittimiin vastaanotettujen osoitteiden ·· välisen yhtäläisyyden yhteydessä ja '"25 g) toisen käskynsiirtopiirin (38, 46, 78, 79), joka sisääntulopuolelta vastaavasti ulostulopuolelta on liitetty apumuistin data- ja kirjoitusosoitebittipaikkoihin (57, 69, 72) vastaavasti väyläjär jestelmään (3) ja joka aktivoidaan kun ensimmäisen sekvenssin suoritus on päättynyt. i « * ·
FI882468A 1986-10-03 1988-05-25 Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä FI93907C (fi)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SE8604223 1986-10-03
SE8604223A SE454921B (sv) 1986-10-03 1986-10-03 Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser
PCT/SE1987/000437 WO1988002513A1 (en) 1986-10-03 1987-09-28 Method and device to execute two instruction sequences in an order determined in advance
SE8700437 1987-09-28

Publications (4)

Publication Number Publication Date
FI882468A0 FI882468A0 (fi) 1988-05-25
FI882468A FI882468A (fi) 1988-05-25
FI93907B true FI93907B (fi) 1995-02-28
FI93907C FI93907C (fi) 1995-06-12

Family

ID=20365824

Family Applications (1)

Application Number Title Priority Date Filing Date
FI882468A FI93907C (fi) 1986-10-03 1988-05-25 Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä

Country Status (20)

Country Link
US (1) US4956770A (fi)
EP (1) EP0285634B1 (fi)
JP (1) JPH01500935A (fi)
KR (1) KR920006769B1 (fi)
CN (2) CN87106625A (fi)
AU (1) AU596234B2 (fi)
BR (1) BR8707473A (fi)
CA (1) CA1289670C (fi)
DE (1) DE3777632D1 (fi)
DK (1) DK168135B1 (fi)
ES (1) ES2005370A6 (fi)
FI (1) FI93907C (fi)
GR (1) GR871511B (fi)
IE (2) IE61306B1 (fi)
MA (1) MA21073A1 (fi)
MX (1) MX159991A (fi)
PT (1) PT85811B (fi)
SE (1) SE454921B (fi)
TN (1) TNSN87108A1 (fi)
WO (1) WO1988002513A1 (fi)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075844A (en) * 1989-05-24 1991-12-24 Tandem Computers Incorporated Paired instruction processor precise exception handling mechanism
US5163139A (en) * 1990-08-29 1992-11-10 Hitachi America, Ltd. Instruction preprocessor for conditionally combining short memory instructions into virtual long instructions
US5420990A (en) * 1993-06-17 1995-05-30 Digital Equipment Corporation Mechanism for enforcing the correct order of instruction execution
JPH07334372A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
SE9901146D0 (sv) 1998-11-16 1999-03-29 Ericsson Telefon Ab L M A processing system and method
SE9901145D0 (sv) 1998-11-16 1999-03-29 Ericsson Telefon Ab L M A processing system and method
US8738822B2 (en) * 2005-05-03 2014-05-27 Flexera Software Llc System and method for controlling operation of a component on a computer system
JP5350677B2 (ja) * 2008-05-19 2013-11-27 株式会社東芝 バス信号制御回路、及び、バス信号制御回路を備えた信号処理回路
JP2021015384A (ja) * 2019-07-10 2021-02-12 富士通株式会社 情報処理回路、情報処理装置、情報処理方法及び情報処理プログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1218656A (en) * 1968-03-27 1971-01-06 Int Computers Ltd Improvements in or relating to computer system
US3787673A (en) * 1972-04-28 1974-01-22 Texas Instruments Inc Pipelined high speed arithmetic unit
GB1441458A (en) * 1972-06-28 1976-06-30 Texas Instruments Inc Stored programme data processing for parallel processing of programme segment
IT991096B (it) * 1973-07-10 1975-07-30 Honeywell Inf Systems Calcolatore elettronico con reti funzionali indipendenti per l esecuzione simultanea di opera zioni diverse sugli stessi dati
SE378690B (fi) * 1973-12-13 1975-09-08 Ellemtel Utvecklings Ab
SE387763B (sv) * 1975-10-23 1976-09-13 Ellemtel Utvecklings Ab Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt
JPS57162165A (en) * 1981-03-30 1982-10-05 Fanuc Ltd Re-editing system for storage area
US4466061A (en) * 1982-06-08 1984-08-14 Burroughs Corporation Concurrent processing elements for using dependency free code
JPS5932045A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 情報処理装置
JPS60146350A (ja) * 1984-01-11 1985-08-02 Hitachi Ltd 通信制御装置
US4720779A (en) * 1984-06-28 1988-01-19 Burroughs Corporation Stored logic program scanner for a data processor having internal plural data and instruction streams
SE454920B (sv) * 1986-10-03 1988-06-06 Ellemtel Utvecklings Ab Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen

Also Published As

Publication number Publication date
KR880701913A (ko) 1988-11-07
SE454921B (sv) 1988-06-06
DE3777632D1 (de) 1992-04-23
PT85811B (pt) 1993-08-31
TNSN87108A1 (fr) 1990-01-01
SE8604223D0 (sv) 1986-10-03
FI882468A0 (fi) 1988-05-25
BR8707473A (pt) 1988-09-13
MA21073A1 (fr) 1988-07-01
MX159991A (es) 1989-10-23
FI93907C (fi) 1995-06-12
DK300788A (da) 1988-06-02
IE872506L (en) 1988-04-03
IE61307B1 (en) 1994-10-19
AU596234B2 (en) 1990-04-26
DK168135B1 (da) 1994-02-14
ES2005370A6 (es) 1989-03-01
WO1988002513A1 (en) 1988-04-07
CN87106765A (zh) 1988-04-20
EP0285634B1 (en) 1992-03-18
SE8604223L (sv) 1988-04-04
JPH01500935A (ja) 1989-03-30
GR871511B (en) 1987-10-01
PT85811A (pt) 1988-11-30
US4956770A (en) 1990-09-11
DK300788D0 (da) 1988-06-02
CA1289670C (en) 1991-09-24
CN87106625A (zh) 1988-04-13
FI882468A (fi) 1988-05-25
KR920006769B1 (ko) 1992-08-17
IE61306B1 (en) 1994-10-19
EP0285634A1 (en) 1988-10-12
AU8036587A (en) 1988-04-21
IE872505L (en) 1988-04-03

Similar Documents

Publication Publication Date Title
US4028683A (en) Memory patching circuit with counter
US3576544A (en) Storage protection system
CN1698032B (zh) 从非线性存储器引导
EP0444544B1 (en) Updating or restoring method for stored data groups and system executing same
FI93907B (fi) Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä
SE445269B (sv) Dator med indexerat lokalt direktminne
GB1454198A (en) Multi-level information processing system
GB888732A (fi)
US3594732A (en) General purpose digital computer
US11119948B2 (en) Memory protection circuit and memory protection method
WO1988002887A1 (en) An improved content addressable memory
EP0182126B1 (en) Directing storage requests during master mode operation
EP0385487A2 (en) Interrupt controller for multiprocessor systems
FI93908B (fi) Menetelmä ja laite kahden käskysekvenssin suorittamiseksi ennalta määrätyssä järjestyksessä
KR100377608B1 (ko) 데이터 처리장치 및 데이터 처리방법
US4827400A (en) Segment descriptor present bit recycle and detect logic for a memory management unit
US6263412B1 (en) Method and apparatus for RAM emulation using a processor register set
EP0213306B1 (en) Isolating idle loop for cartridge insertion/removal
JPS6319058A (ja) メモリ装置
EP0424031B1 (en) Method and system for dynamically controlling the operation of a program
KR910001114B1 (ko) 디스크 캣슈 시스템
US5201052A (en) System for transferring first and second ring information from program status word register and store buffer
SE515461C2 (sv) Metod och arrangemang för minneshantering
CN115480835A (zh) 程序启动方法和设备、存储介质
Neumann Disk-based program swapping in 8080-based microcomputers

Legal Events

Date Code Title Description
BB Publication of examined application
MM Patent lapsed

Owner name: OY L M ERICSSON AB