FI88220C - Multiprocessor-raeknare, saerskilt en multiprocessor-centralstyrenhet i ett telefonfoermedlingssystem - Google Patents
Multiprocessor-raeknare, saerskilt en multiprocessor-centralstyrenhet i ett telefonfoermedlingssystem Download PDFInfo
- Publication number
- FI88220C FI88220C FI843760A FI843760A FI88220C FI 88220 C FI88220 C FI 88220C FI 843760 A FI843760 A FI 843760A FI 843760 A FI843760 A FI 843760A FI 88220 C FI88220 C FI 88220C
- Authority
- FI
- Finland
- Prior art keywords
- memory
- cmy
- processors
- bus system
- time
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54516—Initialization, software or data downloading
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13109—Initializing, personal profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13376—Information service, downloading of information, 0800/0900 services
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Memory System (AREA)
- Hardware Redundancy (AREA)
Description
1 88220
Multiprosessorilaskin, etenkin puhelunvälitysjärjestelmän multiprosessori-keskusohjausyksikkö
Keksintö lähtee patenttivaatimuksen 1 johdanto-osassa mainitusta multiprosessorilaskimesta.
Patenttivaatimuksen 1 johdanto-osan mukaiset laskimet, jotka siis muodostetaan hyvin useista prosessoreista (kun niillä ei ole omaa paikallismuistia) tai vast, laskimista (kun niillä on oma paikallismuisti) kaikille prosessoreille tai vast, laskimille yhteisen väyläjärjestelmän avulla, ovat olleet jo pitkään keskustelun aiheena, niitä on kehitetty eri tavoin ja niitä on toteutettu, joka tapauksessa osittain, ainakin kokeellisesti. Niitä voidaan käyttää etenkin erittäin suuren puhelunvälitysjärjestelmän keskusohjausyksikkönä, joissa järjestelmissä on suoritettava usein simultaanisesti tai vast, kvasisimultaanisesti hyvin suuri määrä välitys-teknisiä toimintoja, kuten esim. tilaajan valvontaa kuulokkeen noston ja kutsunumerovalinnan suhteen, tienhakujen, tienläpikytkentää, signaaliääniä, maksujen laskentaa, ilmoituksia, mitä erilaisimpia apulaitteita jne. Tällaisilla laskimilla on oltava suuri käsittelykapasiteetti. Sekä suuret käsittelykapasiteetit että laitteistopanoksen säästöt ovat sinänsä tunnettuja tällaisten multiprosessorilaskimien tehtäviä.
Väyläjärjestelmät, jotka mahdollistavat erilaisille prosessoreille tai vast, laskimille valinnaisen pääsyn siihen liitettyyn päämuistiin arbitronin avulla, ovat sinänsä tunnettuja erilaisina muunnelmina. Niissä on myös erittäin mukavia, monipuolisia, erittäin varmoja väyläjärjestelmiä, joissa on kaksinkertaistetut väylät ja suuri käytettävyys, vrt. esim. esijulkaisematon DE-hakemusjulkaisu 33 28 405.
2 88220
Keksinnön tehtävänä on kehittää edelleen patenttivaatimuksen 1 johdanto-osassa esitettyä multiprosessorilaskinta, jossa on prosessoreita, jotka suorittavat simultaanisesti mitä erilaisimpia tehtäviä ja suorittavat vastaavasti simultaanisesti erilaisia käsittelyjä - etenkin jokainen prosessori jonkin toisen hetkellisen käsittelyn, mikäli ne eivät pidä taukoa -niin, että - toisaalta laitteistopanos on pieni ja - toisaalta aikapanos prosessorin pääsyä varten päämuistiin mahdollistetaan mahdollisimman pieneksi ja siten kvasisimultaa-ninen pääsy, jossa useita prosessoreja voi päästä yhden ainoan väyläjärjestelmän kautta niiden estämättä keskinäisesti toisiaan päämuistiin.
Tämä tehtävä ratkaistaan patenttivaatimuksessa 1 mainituilla toimenpiteillä.
Alivaatimuksissa esitetyt toimenpiteet mahdollistavat ylimääräisten etujen saavuttamisen, nimittäin patenttivaatimuksen 2 mukainen toimenpide multiprosessorin rakenteen ja toimintatavan erittäin yksinkertaisen muodostamisen ja patenttivaatimuksen 3 mukainen toimenpide osoitteiden ja informaatioiden vuon tehostamisen erittäin voimakkaasti väyläjärjestelmässä ja siten erittäin suuren multiprosessorilaskimen käsittelykapasi-teetin saavuttamisen.
Keksintöä selitetään lähemmin erään suoritusesimerkin avulla, joka on esitetty kuviossa.
Kuvio esittää keskusohjausyksikköä, jossa kaksitoista prosessoria CP sekä useita prosessoreja IOC toimivat yhdessä väylä-järjestelmän B:CMY kautta päämuistin CMY kanssa. Varmuus-syistä on väyläjärjestelmä kaksinkertaistettu,vrt. B:CMYO ja B:CMY1, mahdollisesti myös prosessorit CP/IOC. Jokainen prosessori sisältää varsinaisen, muutoin samoin kaksinkertaistetun prosessoriyksikön PU lisäksi mieluummin kulloinkin 3 8 8 2 2 0 prosessoriyksilöllisen paikallismuistin LMY. Prosessoreilla IOC on esim. kahdeksan erityistä ulostuloa 0-7, joissa on väylät B:I0C, joiden kautta ne kommunikoivat IO-yksiköiden IOP ja puhelunvälitysjärjestelmän oheisyksikköjen MBG kanssa, esim. johtoryhmäohjausten, kytkentäverkon, laitteiden jne. kanssa.
Mieluummin olennaisesti rakenteeltaan samanlaiset prosessorit CP suorittavat, ainakin silloin kun esiintyy riittävästi yhteys-vaatimuksia, simultaanisesti esim. välitysteknisiä, varmuustek-nisiä ja/tai käyttöteknisiä toimintoja.
Kuviossa esitetyssä esimerkissä on väyläjärjestelmään B:CMY liitetty päämuisti CMY muodostettu neljästä erilaisesta, tämän lisäksi kukin varmuussyistä kaksinkertaistetuista muistipan-keista MB0...MB3. Periaatteessa voi kaikilla prosessoreilla CP/IOC olla väyläjärjestelmän B:CMY kautta pääsy päämuistin CMY kaikkiin tietoihin tai vast, muistipankkien MB kaikkiin tietoihin, mikäli - esim. rajoittamalla osoitteita - oikeutus pääsyyn ei ole rajoitettu.
Kuvio esittää edelleen puhelunvälitysjärjestelmän oheisyksi-köt MBG, jotka vaikuttavat välillisesti tai välittömästi väli-tysverkoston johtoihin, esim. tienhakujen, läpikytkennän, signaloinnin jne. puitteissa. Nämä oheisyksiköt MBG on tässä kaksinkertaistettu, vrt. johtojen risteilyjä. Niissä on esitetyssä esimerkissä omat IO-yksiköt, vrt. I0P:MB. Muita tällaisia 10-yksiköitä on liitetty paikallisväyliin B:I0C, vrt. IOP, jotka on yhdistetty kulloinkin tosin muihin tällaisiin oheisyksikköi-hin, mutta joita ei selvyyden vuoksi ole enää esitetty kuviossa.
Nämä IO-yksiköt I0P:MB...I0P tai vast, niiden paikallisväylät B:IOC on yhdistetty IO-prosessoreiden IOC kautta, vrt. I0C0, IOCl, väyläjärjestelraään B:MCY. Pisteillä on kuviossa esitetty, että vielä muita tällaisia IO-prosessoreita IOC voi olla järjestetty, etenkin hyvin suurien välitysjärjestelmien yhteydessä.
4 8822C
Oheisyksiköt, vrt. MBG ovat yhdistettävissä kulloinkin eri prosessoreihin CP tapauksesta riippuen toisin jakautuneesti ja/tai myös päämuistiin CMY tai vast, sen muistipankkien MB osiin. Näiden yhteyksien kautta voidaan suorittaa ilmoituksia ja/tai kyselyjä oheisyksiköistä MBG ja ilmoituksia ja/tai kyselyjä tällaisiin oheisyksikköihin MBG. Oheisyksikön MBG välitystekniser ilmoitukset ja/tai kyselyt jaetaan tällöin mieluummin autonomisesti niihin yhdistettyjen IO-yksikköjen IOP kautta kutsua kohden siten, että kulloinkin kyseessä oleva IO-yksikkö IOP, kun se saa kutsun oheisyksiköltä MBG, jakaa tälle kutsuvalle oheisyksikölle MBG jonkin prosessoreista CP tai vast, päämuistin CMY tai vast. MB osan tai vast.· antaa sen jaettavaksi väyläjärjestelmän B:CMY kautta. Tämä erityisen prosessorin ja/tai päämuistin CMY/MB erityisen osan jako esim. kahdelle oheisyksikölle (1 yhteys varaa esim. kaksi MBG:tä) tallennetaan sitten vielä tietokenttään, jolloin tämä tietokenttä voi olla sijoitettu myös päämuistin CMY muistipank-kiin MB. Näiden tietokenttään tapahtuvien tallennusten avulla, etenkin kyseessä olevien oheisyksikköjen MBG kulloinkin kyseessä olevien IO-yksiköiden IOP myötävaikutuksella, kaikki kyseisten oheisyksikköjen MBG myöhemmät ilmoitukset tai kyselyt, jotka seuraavat tätä kutsua, voidaan lähettää kulloinkin samaan, edellä jaettuun prosessoriin CP tai vast, samaan päämuistin osaan, jotta siinä voidaan jatkaa kyseessä olevia välitystekni-siä toimintoja ja/tai rekisteröintejä, jotka laukaistaan kutsulla. Tällainen autonominen jako kutsua kohden mahdollistaa kaikkien prosessoreiden CP lähes tasaisen kuormituksen väli-tysteknisillä toiminnoilla - ainakin tätä jakoa voidaan ohjata tällöin kulloinkin kyseisten prosessoreiden CP hetkellisen kuormituksen mukaisesti niin, että kutsua seuraavat ilmoitukset ja/tai kyselyt voidaan käsitellä todella kulloinkin nopeasti jollakin prosessoreista, jolla on vielä riittävästi vapaata kapasiteettia.
Prosessereiden valinta tai vast, jako välitysteknisten toimintojen suorittamiseksi, jotka laukaistaan kutsulla, voi tapahtua tälläin syklisesti, jolloin kuitenkin prosessorin CP ylikuor- 5 38220 mittuessa tämä prosessori ylihypätään syklisessä valintamenetelmässä. Tällaisen tehtävien tai vast, kutsujen syklisen jaon avulla kyseisille prosessoreille on saavutettavissa suuressa määrin tasainen prosessoreiden kuormitus. Nopeasti yleensä kaikilla prosessoreilla tulee olemaan ainakin määrätty osakuor-mitus. Myös virhe, tai vast, taipumus virheellisiin käsittelyi-hin on aina nopeasti löydettävissä prosessoreissa, minkä johdosta käyttöteknisten toimintojen avulla, jotka suoritetaan mieluummin jollakin prosessoreista CP, kyseinen virheellinen prosessori voidaan poistaa tilapäisesti toiminnasta ja hypätä kulloinkin yli syklisen jaon yhteydessä, jolloin myös keskusyksikön - mahdollisesti osittainen - itsekorjaantuminen voidaan suorittaa esim. korvauskytkentöjen ja muistisisältöjen pelastamisen avulla.
Tällaisessa multiprosessorilaskimessa, jonka tämä multiprosesso-ri-keskusohjausyksikkö muodostaa, normaalisti simultaanisesti prosessoreiden CP/IOC statistisesti mielivaltaisesti jakautunut mielivaltainen määrä vaatii pääsyä päämuistiin tai vast, useimmiten erilaisiin sen osiin MB. Tällöin jaetaan vuorotellen näille kulloinkin erilaisille prosessoreille, esim. CPl, CPx, IOCO, väyläjärjestelmä B:CMY, jolloin arbitrointi voi päättää pääsyn järjestyksestä sinänsä tunnetulla tavalla, niin että kyseisillä prosessoreilla CP/IOC on pääsy väyläjärjestelmään B:CMY liitettyyn päämuistiin CMY/MB peräkkäin tai vast, vuorotellen, arbitrointien tai vast, väyläjärjestelmän B:CMY jakojen mukaisesti - jolloin tarvittaessa kyseiset prosessorit CP/IOC voivat kommunikoida välillisesti keskenään päämuistin CMY/MB kautta.
.Yleensä kommunikoi välittömästi jokainen näistä kyseessä olevista prosessoreista kulloinkin jonkin toisen alueen kanssa päämuistissa CMY. Näiden prosessoreiden odotusajan vähentämiseksi sisältää päämuisti CMY useita, esitetyssä esimerkissä neljä muistipankkia, joissa on kulloinkin oma muistiohjaus.
Tämä oma muistiohjaus ohjaa kulloinkin muistipankkiaan MB
riippumatta muiden muistipankkien MB muistiohjauksista. Näin voidaan näitä muistipankkeja käyttää simultaanisesti.
c o o ' ' n
6 1 o Z i. J
Edelleen on väyläjärjestelmässä B:CMY aikamultipleksiperiaatteen mukaisesti aikakehykset, varustettu aikaraoilla tai vast, aika-kanavilla, jolloin jokaiselle muistiohjaukselle on järjestetty kulloinkin yksi tai useampi aikakanava kiinteästi, ja jolloin kyseisille, kommunikointia vaativille prosessoreille CP, IOC voidaan jakaa kvasisimultaanista pääsyä varten eri muistipank-keihin MB kulloinkin aikaraot tai vast, aikakanavat. Siten voi jaetun aikaraon kesto olla kulloinkin paljon lyhyempi kuin muistijakson kesto. Tästä syystä on tässä esimerkissä tosin sijoitettu vain yksi ainoa väyläjärjestelmä B:CMY, jossa kuitenkin informaatiovuo on kvasisimultaaninen, so. hyvin tiivistetty, mikä edistää väyläjärjestelmän laitepanoksen vähentämistä verrattuna kulloinkin muistipankkia MB kohden olevaan omaan väyläjärjestelmään.
Keksinnössä voi siis kvasisimultaanisesti ainakin prosessoreiden CP/IOC enemmistöllä, jos ei jopa kaikilla näillä prosessoreilla olla aikakehystä kohden niille multipleksiperiaatteen mukaisesti kulloinkin jaettavien aikarakojen määrän mukaisesti pääsy päämuistiin CMY tai vast, sen muistipankkeihin MB. Periaatteessa voidaan aikakehystä kohden myös järjestää tai vast, jakaa useita aikarakoja, jokaiselle muistipankille MB ja/tai jokaiselle kommunikoivalle prosessorille CP/IOC. Tämän väyläjärjestelmän B:CMY aikamultipleksi-käyttötavan ansiosta ei siis tarvitse odottaa kulloinkin pitkään päämuistin CMY ja ensimmäisen mielivaltaisen prosessorin CP/IOC komminikointeja, kunnes toinen mielivaltainen prosessori CPx/IOCx puolestaan voi päästä muistin CMY tietoihin tai vast, voi jättää sinne tietoja. Tämä aika-multipleksitoimintatapa on siten hyvin edullinen ottaen huomioon useat, samanaikaisesti rinnakkain toimivat ja kulloinkin erilaisia tehtäviä suorittavat prosessorit pääsyäjän lyhentämiseksi CP/IOC yhteiseen muistiin CMY. Erittäin edullista on se, että päämuistissa on useita toisistaan riippumattomasti työskenteleviä, usein aikaraon kestoon verrattuna hyvin hitaasti 7 88220 toimivia muistiohjauksia tai vast, dekoodereita, jolloin kulloinkin tällainen hidas muistiohjaus voidaan järjestää tai vast, jakaa jollekin prosessoreista CP yksilöllisesti tilapäisesti hyvin lyhyeksi ajaksi.
Kirjotussyklit voidaan johtaa keksinnössä siten edelleen informaation vastaanoton jälkeen prosessori-väyläjärjestelmä-liitännässä autonomisesti väyläjärjestelmällä B:CMY. Heti tapahtuva kuittaus kommunikoivaan prosessoriin mahdollistaa sen heti tapahtuvan edelleentoiminnan, vaikka kyseinen kirjoitus-sykli tietopankkiin ei ole vielä päättynyt. Tämä mahdollistaa multiprosessorilaskimen erittäin suuren kapasiteetin tai vast, käsittelynopeuden.
Lukusyklit muistipankkiin voivat tapahtua jopa erään keksinnön edelleenkehitysmuodon mukaisesti niin sisäkkäin, että luettujen tietojen takaisinsiirto voi tapahtua samanaikaisesti osoitteen siirron suhteen seuraavaa lukusaantia varten. Tätä selitetään vielä lähemmin myöhemmin. Tämä lisää kapasiteettiä tai vast, käsittelynopeutta edelleen huomattavasti.
Tämän multiprosessorilaskimen yksittäisten elinten, esim. prosessoreiden CP, muistipankkien MB tai vast, päämuistin CMY, 10-prosessoreiden IOC rakenne, joilla voi olla esim. myös eri määrä paikallisia järjestelmäväyliä B:I0C (vrt. IO-prosessorin IOCO ulostulot 0...7), voi olla kulloinkin sinänsä mielivaltainen. Niiden on sovittava vain valitun väyläjärjestelmän B:CMY liitäntään tai vast, ne on sovitettava sen rakenteeseen tai vast, toimintatapaan.
Paikallisessa, prosessoriyksilöllisessä muistissa LMY voidaan tallentaa kulloinkin päämuistiin CMY tapahtuvien pääsyjen vähentämiseksi toiminnalle dynaamisesti tärkeät koodit ja paikallistiedot .
Oheisyksiköissä voi samoin olla sinänsä mielivaltainen rakenne mielivaltaisilla toiminnoilla. Ne voivat olla sekä laite-
8 8 S 2 2 O
teknisiä elimiä että oheiselinten välitysteknisiä osatoimintoja, jotka suorittavat suuremman kompleksin erilaisia toimintoja. Huolimatta vaadittavasta suuresta käytettävyydestä riittää yleensä, että nämä oheiselimet liitetään kaksinkertais-tamattomien, siis yksinkertaisina esiintyvien IO-yksiköiden IOP:MB...IOP kautta IO-prosessoreihin, kun nämä oheiselimet, vrt. MBG, itsenäisesti risteilyjen kautta, vrt. kuvio. Näillä IO-yksiköissä IOB ja/tai niille kuuluvilla IO-prosessoreilla IOC voi olla itsenäisesti ylimääräisiä tarkastustoimintoja kontrolloimattomien pääsyjen vaikeuttamiseksi prosessoreihin CP/IOC ja päämuistiin CMY/MB, jotka perustuvat virheisiin.
Eräässä kehitetyssä kuvion mukaisessa esimerkissä on käytetty prosessoreita CP varten kulloinkin SAB 80286-mikroprosessoreita, joilla on kulloinkin 16 Mtavun fysikaalinen osoitetila. IO-yksiköissä IOP on käytetty kulloinkin 8086-moduuleja. Prosessorit on mieluummin kaksinkertaistettu virhetunnistuksen parantamiseksi ja ne voidaan katkaista silloin kulloinkin vain pareittain. Kyseiset prosessoriparit toimivat synkronisesti. Kirjoi-tussykleissä on signaalit otettu aina kulloinkin näiden proses-soriparien parhaimpana pidetystä prosessorista, lukusykleissä kuitenkin kulloinkin kyseisen prosessoriparin molemmat prosessorit hoidetaan.
Paikallisen, prosessoriyksilöllisen muistin ja päämuistin välinen erotus on suoritettu osoitteen kautta, so. jokaista paikallista, prosessoriyksilöllistä muistia varten varattuja osoitteita ei voida saavuttaa suoraan päämuistissa CMY/MB tätä kyseessä olevaa prosessoriparia varten. Prosessoreiden välinen kommunikointi tapahtuu väyläjärjestelmän B:CMY kautta kiireellisyys-asetuksen avulla. Varmuussyistä kaksinkertaistetut, IO-proses-sorista IOC, sille kuuluvasta paikallisväylästä B:IOC ja 10-yksiköstä IOP muodostuvat yksiköt jakavat yleensä muodostuvat kuormitukset. IO-yksiköiden IOP ja prosessorien CP välinen tietovaihto tapahtuu tässä esimerkissä päämuistin CMY kautta.
9 88220
Myös paikallisia väyliä B;IOC käytetään aikamultipleksitoimin-nassa, so. syklisisäkkäisyydellä, mikä parantaa huomattavasti tämän väylän tehoa siten, että toinen sykli voidaan jo silloin käynnistää, ennen kuin ensimmäinen sykli on päättynyt. Myös väyläjärjestelmän B:CMY väylä on varmuussyistä kaksinkertaistettu, samoin kuin päämuisti CMY tai vast, sen osat. vrt. vastaavat symbolisesti esitetyt johdot kuviossa. Kuviossa lisäksi esitetyt johtojen risteilyt merkitsevät, että rakenneosien, esim. väyläjärjestelmäosan B...CMY1 jäädessä pois toiminnasta on käytettävissä aina korvausteitä kaikkien kaksoislaitteiden toiseen osaan.
Normaalitapauksessa väyläjärjestelmän B:CMY molemmat väylät toimivat rinnakkain ja käsittelevät identtisiä informaatioita. Arbitrointi suoritetaan ennen aikaraon jakamista prosessoreille CP/IOP väyläjärjestelmän B-CMY tehon parantamiseksi. Arbiterin prioriteetit voivat olla PROM-ohjelmoitavia. Kaikkien muisti-pankkien MB mahdollisimman tasainen kuormitus voidaan saada aikaan esim. järjestämällä osoitteet näille muistipankeille pie-niarvoisten osoitebittien kautta esim. 8 tavun limitysrasterissa. Tämän esimerkin erilaisia muita yksityiskohtia on myös esitetty rinnakkaisesti jätetyissä suomalaisissa patenttihakemuksissa n:ot
Oheisvksiköihin lukeutuvat muutoin myös O/M-yksiköt (Operation and Maintenance), joita on käytetty jo usein tähän mennessä keskusohjausyksiköissä, vrt. esim. tällaisten keskusohjausyksik-köjen, etenkin tyypin SSP112D esitetyssä julkaisussa Siemens, telcom report 4 (1981), liite "Digitalvermittlungssystem EWSD". Tässä julkaisussa on esitetty myös edelleen erilaisten oheis-yksikköjen toimintaa.
Vaikka myös keksinnössä on järjestetty vain yksi väyläjärjestel-mä, ei useampia riippumattomia väyläjärjestelmiä, joissa on useita prosessoreita ja useita rinnakkain toimiva tietopankkeja, voidaan siis suorittaa kvasisimultaanisesti muistipääsyjä erilaisista prosessoreista erilaisiin muistipankkeihin. Väylä- P O O f' Λ 10 ·-’ V.. Z u järjestelmä B:CMY toimii erityisen yksinkertaisessa keksinnön esimerkissä aikamultipleksimenetelmän mukaisesti neljällä muis-tipankilla MB ja neljällä aikaraolla aikakehystä kohden, mikä riittää käytettäessä 12 prosessoria CP kyseisessä puhelunväli-tysjärjestelmässä, joka tapauksessa toistaiseksi. Neljälle aikaraolle on järjestetty nämä neljä muistipankkia MB0...MB3 tai vast, niiden muistiohjaukset niin,että jokainen aikarako on järjestetty kulloinkin yhdelle neljästä muistipankista MB tai vast, niiden muistiohjauksista, mikä on osoittautunut toistaiseksi riittäväksi tässä puhelunvälitysjärjestelmässä, jossa on muutamia kymmeniätuhansia tilaajia, kun siten syklisesti peräkkäin muistiohjauksille järjestetyt aikaraot jaetaan arbit-roinnin avulla kulloinkin peräkkäin niille prosessoreille, esim. CPI, CPx, I0C0, jotka ovat vaatineet samanaikaisesti pääsyä kyseiseen ainoaan muistipankkiin, esim. MB3, ja kun aikarakojen tahtitaajuus on korkeintaan T-kertaisesti suurempi kuin muisti-ohjauksien muistirakenteen vaatima korkein sallittu muistisykli-taajuus, jolloin T on päämuistin CMY muistipankkien MB määrä.
Tämä sääntö pätee myös, kun T on pienempi tai suurempi kuin neljä. Kun liitetään vain kolme (kymmenen) muistipankkia, tarvitaan juuri kolme (kymmenen) aikarakoa aikakehystä kohden yksinkertaisimmassa tapauksessa, kun aikakehyksen kesto on lähes yhtä suuri tai vast, vähän suurempi kuin muistisyklin kesto. Yksinkertaisimmassa esimerkissä aikarakojen määrä n on määrättävissä informaation siirron kestolla ti ja muistin sykliajalla ts yhtälön n = /ti mukaisesti. 8 MHz:n informaationkuljetuk-sessa väyläjärjestelmässä ja 2 MHz:n muistisyklitaajuudessa muodostuu tällöin 2 aikarakoa aikakehystä kohden, minkä johdosta muistisyklit ovat käynnistettävissä tai päätettävissä aikasiir-ret.ysti 125 ns:llä eri muisteissa. Aikaraon (125 ns) kestosta lasketaan myös väyläjohtojen maksimaalinen pituus, esim.
3 m, kun värähtelyvaikutukset halutaan pitää pieninä.
Riippuen väyläjärjestelmän tai vast, muistipääsyn kulloinkin kyseessä olevasta käyttötavasta on varattava kulloinkin yksi, muissa käyttötavoissa myös useita B:CMY-aikarakoja muistipankkiin 11 8 8 2 2 ϋ tapahtuvaa pääsyä varten. Kun järjestetään useita (x) aika-rakoja aikakehystä kohden muistipankille, tulisi siten aikaraon tahtitaajuuden olla vastaavasti enemmän kuin vain T-kertainen (esim. xT-kertainen) muistisyklitaajuudesta.
Jo yllä mainitussa keksinnön edelleenkehitysmuodossa lukusyklit ovat erityisesti sisäkkäin, mikä parantaa edelleen kapasiteettiä tai vast, käsittelynopeutta. Tätä varten ovat - toisaalta monijohtimiset, etenkin kaksinkertaistetut väylä-järjestelmän B:CMY osoitteensiirtoväyläjohdot päämuistiin CMY/MB ja
- toisaalta monijohtimiset, etenkin kaksinkertaistetut väylä -järjestelmän B:CMY muistisisällönsiirron väyläjohdot päämuis-tista CMY/MB
ohjattavissa toisistaan riippumattomasti siten, että - ensimmäisessä aikaraossa voidaan siirtää ensimmäinen luku-ja/tai kirjoitustapahtumien osoite ensimmäisestä prosessorista esim. CPO osoitteensiirtoväyläjohdolla päämuistiin CMY tai vast, johonkin sen muistipankeista MB ja - samanaikaisesti, siis ensimmäisessä aikaraossa voidaan siirtää luettu muistisisältö, joka kuuluu johonkin muuhun toiseen edellä siirrettyyn saman muistipankin MB osoitteeseen, kyseiseen ensimmäiseen tai johonkin toiseen prosessoriin, esim. CPO tai CPx muistisisällönsiirron väyläjohdoilla päämuistista CMY tai vast, sen muistipankeista MB.
Lukusyklit jakautuvat siis esim. (vähintään) kahdelle aikakehykselle yhden aikakehyksen sijasta. (Toisin tapahtuvat kirjoitus-syklit: Nämä kirjoitussyklit varaavat vain yhden aikaraon yhdessä ainoassa aikakehyksessä, jossa osoite ja kirjoitus-informaatio siirretään väyläjohtojen kautta.) Lukusykleissä varataan siis kulloinkin kaksi, mieluummin yhden ainoan aika-multipleksiaikaraon kestolla erotettua aikarakoa; ensimmäinen aikarako lukuosoitteen siirtoa varten, toinen aikarako muisti-pankista MB luetun informaation siirtämiseksi takaisin. Panoksen pienentämiseksi ja tehon parantamiseksi ovat osoite- ja tietotiet Ί ft o 1' .Λ 12 o OZilu tai vast, niiden vastaavat johdot ohjattavissa toisistaan riippumattomasti, niin että samanaikaisesti on mahdollista luetun informaation takaisinsiirtämiseksi seuraavan lukuosoit-teen siirtäminen yhdessä ja samassa aikaraossa. Tämä syklin-muodostus on erittäin edullista, koska useissa multiprosessori-laskinsovellutuksissa lukusyklit ovat yli kaksi kertaa niin usein tapahtuvia kuin kirjoitussyklit.
Panoksen pienentämiseksi voidaan myös pääsyarbitrointi aika-rakojen jakamiseksi vaativaan prosessoriin CP/IOC suorittaa aikaraoittain, nimittäin suuren syklitehon saavuttamiseksi, tällöin mieluummin edellä kulkevassa aikaraossa tai vast, jossakin vähän ennen esiintyvistä aikaraoista.
Verrattuna pääsyjärjestelmään, joka yhdistää prosessorit riippumattomien väylien kautta yksittäisiin muisteihin voidaan siten keksinnössä vähentää kytkentäpanosta suunnilleen melkein 1/n-osaan kun on n aikarakoa aikakehystä kohden.
Claims (3)
1. Multiprosessorikeskusohjäin, etenkin puhelunvälitysjärjestelmän multiprosessori-keskusohjausyksikkö, jossa on: - väyläjärjestelmä (BsCMY), jonka väylään tai väyliin on järjestetty aikakehyksiä, joissa on aikajakoperiaatteen mukaisesti aikavälejä tai aikakanavia ja johon on liitetty mahdollisesti oman paikallismuistin (LMY) omaavat prosessorit (CP, IOC), ja - väyläjärjestelmään (BsCMY) liitetty päämuisti (CMY), joka sisältää useita muistipankkeja (MB), joilla on kullakin oma muistinohjaus, joka voi ohjata omaa muistipankkia riippumatta muiden muistipankkien muistinohjauksista (MB) ja johon päämuistiin on prosessoreilla (CP, IOC) vuorottainen pääsy väylä järjestelmän (BsCMY) kautta ja jonka kautta prosessorit voivat tarpeen mukaan olla yhteydessä toisiinsa, tunnettu siitä, että kullekin muistinohjaukselle on jaettu pysyvästi yksi tai useampi väyläjärjestelmän (BsCMY) väylään tai väyliin muodostettu aikaväli, ja että ne ovat jaettavissa näille prosessoreille prosessoreiden (CPsIOC) näennäisesti samanaikaiseksi pääsemiseksi eri muistipankkeihin.
2. Patenttivaatimuksen 1 mukainen multiprosessorikeskusoh- : jäin, tunnettu siitä, että - - jokaiselle muistiohjaukselle on järjestetty kiinteästi yksi aikakanava, - siten syklisesti peräkkäin muistiohjauksille järjestetyt I aikavälit jaetaan arbitroinnin avulla niille prosessoreille (esim. CPI, CPx, IOCO), jotka pyytävät pääsyä kyseiseen •· muistipankkiin (esim. MB3), ja - aikavälien kellotaajuus on korkeintaan T-kertaisesti kor-keampi kuin muistiohjausten muistisyklitaajuus, jolloin T on päämuistin (CMY) muistipankkien (MB) määrä.
3. Patenttivaatimuksen 1 tai 2 mukainen multiprosessorikeskusoh jäin, tunnettu siitä, että toisaalta monijohtimiset, .. etenkin kaksinkertaistetut väyläjärjestelmän (BsCMY) osoit- teensiirtoväyläjohdot päämuistiin (CMY) ja toisaalta moni-johtimiset, etenkin kaksinkertaistetut väyläjohdot väyläjär- 14 88 220 jestelmän muistisisällön siirtämiseksi päämuistista ovat ohjattavissa toisistaan riippumatta siten, että - ensimmäisessä aikavälissä voidaan osoitteensiirtoväyläjohdoilla siirtää ensimmäinen osoite luku- ja/tai kirjoitustapahtumia varten ensimmäisestä prosessorista päämuistiin (CMY) tai sen muistipankkiin (MB), ja - samanaikaisesti, siis ensimmäisessä aikavälissä, on luettu muistisisältö, joka kuuluu toiseen, aikaisemmin siirrettyyn osoitteeseen, siirrettävissä kyseiseen ensimmäiseen tai toiseen prosessoriin käyttäen muistisisällön väyläjohtoja päämuistista (CMY) tai vast, sen muistipankeista (MB).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833334797 DE3334797A1 (de) | 1983-09-26 | 1983-09-26 | Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems |
DE3334797 | 1983-09-26 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI843760A0 FI843760A0 (fi) | 1984-09-25 |
FI843760L FI843760L (fi) | 1985-03-27 |
FI88220B FI88220B (fi) | 1992-12-31 |
FI88220C true FI88220C (fi) | 1993-04-13 |
Family
ID=6210098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI843760A FI88220C (fi) | 1983-09-26 | 1984-09-25 | Multiprocessor-raeknare, saerskilt en multiprocessor-centralstyrenhet i ett telefonfoermedlingssystem |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0141247B1 (fi) |
JP (1) | JPH0797874B2 (fi) |
AT (1) | ATE63189T1 (fi) |
DE (2) | DE3334797A1 (fi) |
FI (1) | FI88220C (fi) |
ZA (1) | ZA847566B (fi) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3334797A1 (de) * | 1983-09-26 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems |
JPS61150059A (ja) * | 1984-12-24 | 1986-07-08 | Sony Corp | デ−タ処理装置 |
DE3629399A1 (de) * | 1986-08-29 | 1988-03-03 | Siemens Ag | Verfahren zum betrieb des zentralen speichers einer multiprozessor-zentralsteuereinheit eines vermittlungssystems |
US4816990A (en) * | 1986-11-05 | 1989-03-28 | Stratus Computer, Inc. | Method and apparatus for fault-tolerant computer system having expandable processor section |
US4933846A (en) * | 1987-04-24 | 1990-06-12 | Network Systems Corporation | Network communications adapter with dual interleaved memory banks servicing multiple processors |
DE3716633A1 (de) * | 1987-05-18 | 1988-12-08 | Siemens Ag | Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit je mehreren prozessoren und speichern |
JPH02274197A (ja) * | 1989-04-17 | 1990-11-08 | Nec Corp | 負荷分散処理方式 |
EP0428938A3 (en) * | 1989-11-17 | 1991-12-11 | Siemens Aktiengesellschaft | Multiprocessor system |
US5471607A (en) * | 1993-04-22 | 1995-11-28 | Analog Devices, Inc. | Multi-phase multi-access pipeline memory system |
DE69819927D1 (de) | 1997-09-05 | 2003-12-24 | Sun Microsystems Inc | Nachschlagtabelle und verfahren zur datenspeicherung darin |
WO2009012409A2 (en) | 2007-07-17 | 2009-01-22 | Opvista Incorporated | Optical ring networks having node-to-node optical communication channels for carrying data traffic |
US9485050B2 (en) | 2009-12-08 | 2016-11-01 | Treq Labs, Inc. | Subchannel photonic routing, switching and protection with simplified upgrades of WDM optical networks |
US8705741B2 (en) | 2010-02-22 | 2014-04-22 | Vello Systems, Inc. | Subchannel security at the optical layer |
US8542999B2 (en) | 2011-02-01 | 2013-09-24 | Vello Systems, Inc. | Minimizing bandwidth narrowing penalties in a wavelength selective switch optical network |
CN116662228B (zh) * | 2023-06-16 | 2024-01-30 | 深圳市东方聚成科技有限公司 | 分时复用局部存储器的访问方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3931613A (en) * | 1974-09-25 | 1976-01-06 | Data General Corporation | Data processing system |
US4164787A (en) * | 1977-11-09 | 1979-08-14 | Bell Telephone Laboratories, Incorporated | Multiple microprocessor intercommunication arrangement |
US4363094A (en) * | 1977-12-29 | 1982-12-07 | M/A-COM DDC, Inc. | Communications processor |
CA1179069A (en) * | 1981-04-10 | 1984-12-04 | Yasushi Fukunaga | Data transmission apparatus for a multiprocessor system |
US4394726A (en) * | 1981-04-29 | 1983-07-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Distributed multiport memory architecture |
JPS5819973A (ja) * | 1981-07-30 | 1983-02-05 | Nec Corp | 時分割バス方式マルチプロセツサ計算機 |
DE3334797A1 (de) * | 1983-09-26 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems |
-
1983
- 1983-09-26 DE DE19833334797 patent/DE3334797A1/de not_active Withdrawn
-
1984
- 1984-09-25 AT AT84111430T patent/ATE63189T1/de not_active IP Right Cessation
- 1984-09-25 EP EP84111430A patent/EP0141247B1/de not_active Expired - Lifetime
- 1984-09-25 FI FI843760A patent/FI88220C/fi not_active IP Right Cessation
- 1984-09-25 DE DE8484111430T patent/DE3484530D1/de not_active Expired - Fee Related
- 1984-09-26 ZA ZA847566A patent/ZA847566B/xx unknown
- 1984-09-26 JP JP59199700A patent/JPH0797874B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FI843760L (fi) | 1985-03-27 |
FI843760A0 (fi) | 1984-09-25 |
EP0141247A2 (de) | 1985-05-15 |
EP0141247B1 (de) | 1991-05-02 |
ZA847566B (en) | 1985-05-29 |
ATE63189T1 (de) | 1991-05-15 |
JPS60102088A (ja) | 1985-06-06 |
EP0141247A3 (en) | 1988-02-10 |
DE3334797A1 (de) | 1985-01-03 |
DE3484530D1 (de) | 1991-06-06 |
JPH0797874B2 (ja) | 1995-10-18 |
FI88220B (fi) | 1992-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI88220C (fi) | Multiprocessor-raeknare, saerskilt en multiprocessor-centralstyrenhet i ett telefonfoermedlingssystem | |
FI74574C (fi) | Saett att kommunicera mellan ett flertal terminaler samt digitalkommunikationsanordning med foerdelad styrning foer tillaempning av saettet. | |
FI74863B (fi) | Tidsuppdelad vaexel med foerdelad styrning. | |
US4912698A (en) | Multi-processor central control unit of a telephone exchange system and its operation | |
US4317962A (en) | Distributed control for digital switching system | |
JPS6243600B2 (fi) | ||
EP0282197B1 (en) | A digital telephone switching system having a message switch with address translation | |
EP0539755A2 (en) | Very large scale modular switch | |
US4672604A (en) | Time slot polling arrangement for multiple stage time division switch | |
FI83139C (fi) | Foerfarande foer drift av ett i normaldriftstid parallellt drivet minnesblockpar. | |
GB2086624A (en) | Multi processor computer system | |
FI78591B (fi) | Centralstyrenhet foer ett foermedlingssystem, saerskilt ett telefonfoermedlingssystem. | |
FI88219C (fi) | Foerfarande foer drift av en multiprocessor-styrraeknare, saerskilt foer centralstyrenheten vid ett telefonfoermedlingssystem | |
US4633461A (en) | Switching control for multiple stage time division switch | |
EP0884883A2 (en) | Improvements in local exchange testing | |
FI87508B (fi) | Multiprocessor-centralstyrenhet foer ett foermedlingssystem, saerskilt ett telefonfoermedlingssystem. | |
JPS6298842A (ja) | パケツト交換システム | |
JPS6372293A (ja) | 分散形交換システム | |
KR100318714B1 (ko) | 비동기전송모드교환기에서프로세서간통신스위치포트의동적할당방법 | |
FI61260B (fi) | Foerfarande i ett dataoeverfoeringssystem foer mottagning och saendning av datastroemmar i multiplexkanaler | |
KR0129612B1 (ko) | 집중형 광대역망 종단(b-nt) 시스템의 하드웨어를 제어하기위한 장치 | |
US6122297A (en) | Arrangement and method relating to digital communication systems | |
KR820002241B1 (ko) | 분배 제어 디지탈스위칭 시스템 | |
JPS62104326A (ja) | 衛星通信デマンドアサイン装置の回線使用状況伝達方法 | |
JPH066373A (ja) | セル集線・多重方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: SIEMENS AKTIENGESELLSCHAFT |