FI79222B - Signalbehandlingssystem med digital digital-analog-omvandlare. - Google Patents

Description

79222

Signaalikäsittelyjärjestelmä, jossa on digitaali-analogia-muunnin Tämän keksinnön kohteena on digitaali-analogiasignaa-5 limuunnin, jolla on pieni ulostulokapasitanssi. Erityisesti tämän keksinnön kohteena on sellainen muunnin, joka sopii käytettäväksi ulostulopiirinä, kuten esimerkiksi videosig-naalinkäsittelyjärjestelmässä, jossa käytetään digitaalista videosignaalinkäsittelytekniikkaa.

10 Sähköisessä signaalinkäsittelyjärjestelmässä, joka käyttää digitaalista signaalinkäsittelytekniikkaa, digitaa-li-analogiamuunninpiiriä tarvitaan digitaalisten signaalien muuttamiseksi analogiamuotoon käytettäväksi järjestelmän yhteydessä olevissa analogiapiireissä. Digitaalinen televisio-15 signaalin käsittelyjärjestelmä, jonka yhtiön International

Telephone and Telegraph Corporation ryhmä Worldwide Semiconductor Group (Freiburg, Länsi-Saksa) vastikään esitteli, on kuvattu ITT-yhtiön julkaisussa nimeltään "VLSI Digital TV System - DIGIT 2000". Tässä järjestelmässä värivideosignaa-20 lit sen jälkeen, kun ne on käsitelty digitaalimuodossa, muunnetaan analogiamuotoon digitaali-analogiamuuntimella, ennenkuin ne kytketään kuvan esittävään kuvaruutuun. Analogiset värivideosignaalit kytketään kuvaputkeen analogisten puskurivahvistimien ja videoulostulon kuvaputken ohjainvah-,r 25 vistimien kautta, jotka muodostavat videoulostulosignaalit analogisena korkealla tasolla niin, että ne sopivat kuvaputken intensiteettiohjauselektrodien ohjaamiseen.

Digitaalinen videosignaalinkäsittelyjärjestelmä, jossa ulostulon digitaali-analogiamuuntimen ja kuvaputkenohjai-30 men toiminnat on edullisesti yhdistetty välttäen näin monet niistä ongelmista, jotka esiintyvät analogisten kuvaputken-ohjainasteiden yhteydessä, on kuvattu amerikkalaisessa patenttihakemuksessa, sarjanumero 644,398, jätetty 27. elokuuta 1985 nimellä "Kuvaputkenohjain digitaalisessa videosig-35 naalinkäsittelyjärjestelmässä". Kuten siinä on esitetty, muunnin/ohjainaste sisältää korkean jännitteen VMOS FET-transistoriulostulolaitteita ja se pystyy suoraan ohjaamaan 2 intensiteetin ohjauselektrodeja, kuten kuvaputken katodi-elektrodia televisiovastaanottimessa tai samanlaisessa vi-deosignaalinkäsittelyjärjestelmässä, joka käyttää digitaalista videosignaalin käsittelytekniikkaa.

5 Tässä yhteydessä on havaittu halutuksi säilyttää kor- keataajuusvaste ja vähentää digitaali-analogiamuuntimen tehonkulutusta ja tehohäviöitä, erityisesti, kun sitä käytetään korkea-amplitudisten signaalien käsittelyyn, vähentämällä muuntimen ulostulokapasitanssia. Vastaavasti tässä on 10 esitetty signaalinkäsittelyjärjestelmä sellaisella digitaali -analogi amuun time 11a , joka vastaa näitä tehtäviä. Tässä keksinnön periaatteiden mukaisesti kuvattu digitaali-analo-giamuunnin sisältää lukuisia MOS FET ulostulotransistori-laitteita, joilla on erilliset lähdealueet. Kyseisten eril-15 listen lähdealueiden mitat eroavat siten, että enitenmerkit-sevään digitaaliseen informaatiobittiin liittyvällä laitteella on suurin lähdealue, kun taas vähemmänmerkitseviin hitteihin liittyvillä laitteilla on pienemmät lähdealueet. Edullisessa esimerkkitoteutuksessa keksinnöstä lähdealueet 20 koostuvat VMOS-ulostulolaitteista, jotka on binäärisesti skaalattu, ulostulolaitteiden porttielektrodit on kytketty yhteen, ja ulostulolaitteiden tyhjennyselektrodit on kytketty yhteen ulostulon kuormaimpedanssin kanssa.

Lisäksi esitetty digitaali-analogiamuunnin pystyy 25 edullisesti ohjaamaan intensiteetinohjauselektrodia, kuten kuvaputken katodielektrodia televisiovastaanottimessa tai samanlaisessa videosignaalinkäsittelyjärjestelmässä, jossa käytetään digitaalista videosignaalin käsittelytekniikkaa. Tässä tapauksessa ei tarvita analogista kuvaputken ohjaus-30 vahvistinastetta.

Kuvassa 1 esitetään televisiovastaanottimen osa, joka sisältää keksinnön mukaisen digitaali-analogiamuuntimen.

Kuvassa 2 esitetään poikkileikkauskuva laitteesta, joka muodostaa kuvassa 1 esitetyn digitaali-analogiamuunti-35 men olennaisen osan.

Kuva 3 esittää suunnitelmakuvaa kuvassa 1 esitetyn di gitaali-analogiamuuntimen integroitu-piiriversiosta ..

3 79222

Kuvassa 1 8-bitin digitaalinen videosignaali binääri-0 7 muodossa (2 ...2 ) digitaalisten videosignaalien lähteestä 10 syötetään sisääntulosignaalina 8-bitin digitaali-analo-giamuuntimelle (DAC) 20. Korkeatasoinen analoginen ulostulo-5 videosignaali DAC:sta 20 menee kuormaimpedanssin 24 yli, ja sen suuruus on sopiva niin, että se voi suoraan ohjata katodi-intensiteetin ohjauselektrodia 26 kuvanäyttökuvaput-kessa 28, jollainen voi olla televisiovastaanottimessa, vi-deomonitorissa tai muussa samankaltaisessa videokäsittely-10 järjestelmässä. DAC:Itä 20 tulevan ulostulosignaalin sopiva matalakaistasuodatus on muodostettu kuormavastuksella 24 ja kuvaputken katodiin liittyvällä kapasitanssilla.

DAC 20 sisältää lukuisia sisääntuloinverttereitä 1 ΟΙ 7, jotka toimivat kytkiminä ja jotka tässä järjestyksessä 15 vastaanottavat sisääntulevat digitaaliset signaalibitit 2^ 7 ...2 . Invertterit 10-17 voivat esimerkiksi sisältää bipo-laarisia transistoreita, joita käytetään auki-kiinni-kytki-minä. Ulostulosignaalit inverttereiltä 10-17 muodostettuina binääristen sisääntulosignaalien 2^...2^ loogisen tilan mu-20 kaisesti kytketään binäärisesti painotettujen, virtaa rajoittavien vastusten R0-R7 kautta korkeajännitteisen ulostulon omaavien MOS FET-transistorilaitteiden Q0-Q7 matriisiin. Laitteilla Q0-Q7 on porttielektrodit kytketty yhteen yksittäiseen porttiliittimeen G, johon esijännite syötetään, 25 ulostulon tyhjennyselektrodit on kytketty yhteen yksittäi seen tyhjennysulostuloliittimeen D, johon on kytketty ulostulon kuormaimpedanssi 24, ja niillä on erilliset sisään-tulolähde-elektrodiliittimet S0-S7, jotka tässä järjestyksessä vastaanottavat binäärisesti painotetut signaalivirrat 30 vastuksilta R0-R7.

Ulostulolaitteet Q0-Q7 ovat edullisesti avausmuoto-VMOS (vertikaalinen MOS) FET-transistorilaitteita, kuten esimerkiksi BS 107 laitetyyppi, jota saadaan ITT:Itä Freiburgista Länsi-Saksasta, tai BSS 93 laitetyyppi, jota saa-35 daan Siemensiltä Miinchenistä Länsi-Saksasta. VMOS-laitteil- la Q0-Q7 on tyhjennys- ja lähde-elektrodit järjestetty pitkin pystysuoraa akselia (vastakohtana vaakasuoriin laittei- 4 79222 siin, joilla on tyhjennys- ja lähde-elementit samalla pinnalla) . Laitteet Q0-Q7 on kytketty rinnan ja ne voidaan helposti rakentaa yhteiselle integroidulle aihiolle, edullisesti yhdessä vastusten R0-R7 ja kytkininverttereiden 10-5 17 kanssa. VMOS-ulostulolaitteiden pystysuora rakenne hel pottaa näiden laitteiden valmistusta niin, että niillä on korkea läpilyöntijännitteen nimellisarvo, joka sallii laitteiden suoraan ohjata kuvaputken 28 korkeajännitteistä ka-todielektrodia.

10 VMOS-ulostulolaitteilla on myös edullisesti toisten sa kanssa samanlaiset korkeajännitteen kytkentäominaisuu-det siten, että niillä on olennaisesti samanlaiset päälle-kytkentä- ja poiskytkentäviiveet, ja olennaisesti vältetään ei-haluttuja kytkentätransienttejä ("häiriöpiikkejä") eri-15 tyisesti verrattuna bipolaaristen transistoreiden korkea-jännitteen kytkentäominaisuuksiin. VMOS-ulostulolaitteiden päällekytkentä- ja poiskytkentäaikoihin ei olennaisesti vaikuta kytkettävän jännitteen suuruus, mikä mahdollistaa korkea jännitteisen kuvaputken ohjauksen. Lisäksi VMOS-tekniik-20 ka sallii helposti sellaisten intergroitujen VMOS-laittei-den valmistuksen, joilla on yhteiset portti- ja yhteiset tyhjennyselektrodit.

DAC 20 omaa edullisesti olennaisesti pienentyneen ulostulon loiskapasitanssin, hyvän suurien signaalien seu-25 rantanopeuden ja korkeataajuusvasteen, sekä pienen tehon kulutuksen. Kuten myöhemmin selitetään, nämä halutut ilmiöt seuraavat siitä tosiseikasta, että VMOS-ulostulolaitteiden Q0-Q8 lähdealueet on mitoitettu siten, että ne omaavat binäärisen painokertoimen, eli 1:2:4:8:16:32:64:128. Toisin 30 sanoen ulostulolaitteiden Q0-Q7 lähdealueet ovat verrannollisia niihin liittyvien lähdevastusten R0-R7 binäärisesti skaalattuihin arvoihin. Siten transistorin Q0 lähdealue vastaa pienintä aluetta ("1") liittyen vähitenmerkitsevään bittiin (2^), ja transistorin Q7 lähdealue vastaa suurinta 7 35 aluetta ("128") liittyen enitenmerkitsevään bittiin (2 ).

Skaalaamalla VMOS-ulostulolaitteiden lähdealueet täl lä tavalla pienenee ulostulon loiskapasitanssi liittimellä 5 79222 D (eli kokonaisloiskapasitanssi) olennaisesti verrattuna tapaukseen, jossa ulostulolaitteet Q0-Q7 omaavat samat lähdealueet. Koska pystysuoran rakenteen omaavassa VMOS-laittees-sa lähdealueen koko (tai käytettyjen lähdealkioiden lukumää-5 rä) jokaista ulostulo-VMOS-laitetta kohti ensisijaisesti määrää laitteen viemän alueen, ja koska tyhjennysalue ja tyh-jennyskapasitanssi ovat verrannollisia VMOS-laitteen viemään alueeseen, on lähdealueen pienenemisestä seurauksena siihen verrannollinen pienentyminen ulostulon loistyhjennyskapasi-10 tanssin arvolle.

DAC:n 20 seurantanopeus (jännitteen muutos aikayksikköä kohti, tai dv/dt) on verrannollinen sen virran suuruuteen, jota kuormavastus 24 syöttää, jaettuna sen kapasitanssin arvolla, joka on ulostuloliittimellä D. Siten tehollisen 15 kapasitanssin pienentäminen liittimellä D parantaa DAC:n 20 seurantanopeutta ja parantaa myös DAC:n 20 korkeataajuusvas-tetta. Tehollisen ulostulokapasitanssin arvon pienentäminen pienentää myös DAC:n 20 tehonkulutusta ja -häviötä, koska nämä tekijät ovat suoraan verrannollisia tehollisen ulostu-20 lokapasitanssin arvoon.

Kuten myöhemmin selitettävästä kuvasta 3 nähdään, on jokaisella ulostulolaitteella Q0-Q7 useita lähdealkioita. Enitenmerkitsevään bittiin liittyvä ulostulolaite Q7 sisältää suurimman määrän lähdealkioita (128), sillä on suurin 25 virranjohtokyky, ja se vaikuttaa eniten ulostulon tyhjennys- kapasitanssin kokonaisarvoon. Toisaalta vähitenmerkitsevään bittiin liittyvä ulostulolaite Q0 sisältää vähiten lähdealkioita (1), sillä on pieni virranjohtokyky, ja se vaikuttaa vähiten ulostulon tyhjennyskapasitanssin kokonaisarvoon.

30 Virtatiheys on olennaisesti sama kaikille lähdealueil le, koska korkeamman järjestyksen suurialaiset lähteet johtavat suuremmat virrat, ja alemman järjestyksen pienialaiset lähteet johtavat pienemmät virrat. Ulostulolaitteiden Q0-Q7 johtamien virtojen suuruus määräytyy niiden yhteydessä ole-35 vien lähdevastusten R0-R7 arvoista. Vaikka alemman järjestyksen ulostulolaitteiden päällä-vastus on suurempi kuin korkeamman järjestyksen laitteiden päällä-vastus, koska edelli- 6 79222 set laitteet koostuvat pienemmästä määrästä rinnakkain asetettuja lähdealkioita, tyhjennyksestä-lähteeseen-jännitepu-tous, joka ulostulolaitteilla on, kun ne ovat johtavia, on likimain sama sekä korkeamman että matalamman järjestyksen 5 laitteilla, koska näillä ulostulolaitteilla on samankaltaiset virtatiheydet.

Tyhjennysulostuloliittimelle D muodostuneen tasajännitteen ohjaus saadaan aikaan vielä yhdellä VMOS-transisto-rilla Q8, jolla on lähde-elektrodi S8 ja siihen liittyvä 10 lähdevastus R8. Säädettävä tasavirtaohjausjännite VC jännitelähteestä 30 säätää transistorin Q8 johtamaa virtaa ja siten säätää jännitettä, joka muodostuu kuormavastuksen 24 yli ulostuloliittimellä D. Esimerkiksi televisiovastaanottimessa järjestelyä, joka sisältää jännitelähteen 30 ja transistorin 15 Q8, voidaan käyttää säätämään kuvaputken katodin esijännitet tä vastaanottimen huollon aikana ja muina aikoina.

Kuvassa 2 esitetään poikkileikkausnäkymä sellaisesta VMOS FET-rakenteesta, jota voidaan käyttää kuvan 1 järjestelyn yhteydessä. Aineen tyhjennysrunko koostuu n+ substraa-20 tista, jonka toiselle puolelle on asetettu n- epitaksinen kerros ja toiselle puolelle on asetettu metallointikerros. Lähdealkiot koostuvat p+ alueista, jotka on diffusoitu n-epitaksiseen kerrokseen, ja n+ alueita on diffusoitu p+alueisiin . Lähdealkioiden geometria voi vaihdella, eli ne voivat 25 olla muodoltaan heksagonaalisia tai suorakulmaisia. Portti koostuu n+ polysilikoonikerroksesta upotettuina piidioksidiin (Si02), jolloin aukot on sijoitettu lähdealkioiden päälle. Jostakin kohtaa porttikerros on tuotu laitteen pinnalle metallointia ja liitosalusta kytkemistä varten. Lähdemetal-30 lointi on laitteen ylin kerros ja se yhdistää yksittäiset lähdealkiot vaaditulla tavalla. VMOS-laitteen läpilyöntijännitteen nimellisarvon määrää ensisijaisesti epitaksisen kerroksen vastus ja paksuus.

Kuva 3 esittää tasonäkymää integroidusta piiristä, jo-35 ka sisältää sen osan kuvasta 1 olevasta järjestelystä, joka sisältää laitteet Q0-Q8. Laitteiden Q0-Q8 lähdealueet, joihin lähdeliittimet S0-S8 on kytketty, omaavat suorakulmaisen 7 79222 geometrian siten, että suorakulmaiset porttielementit on sijoitettu lähdealkioalueiden joukkoon, kuten kuvasta näkyy. Lähdealkioiden kokonaisala, joka liittyy vastaaviin ulostu-lolaitteisiin Q0-Q7, on skaalattu binäärisuhteella (1:2:...

5 :128) ja erotettu piidioksidin (Si02) eristävällä kerroksel la. Tämän tyyppinen integroitu VMOS-laite voidaan valmistaa helposti muuttamalla hieman tiettyjä olemassaolevia VMOS-laitteita, kuten BSS 93 laitetyyppiä (Siemens), jonka lukuisat toisiinsakytketyt lähdealkiot voitaisiin jakaa lukuisiin 10 yksittäin binäärisesti skaalattuihin lähdealkioalueisiin yksinkertaisesti muuttamalla lähdealkioiden metallointia.

Jotta saavutettaisiin pienentyneen tehonkulutuksen ja säilyneen korkeataajuusvasteen edut, jotka seuraavat tehollisen kokonaisulostulokapasitanssin pienentämisestä, ku-15 ten selitettiin, ei ole tarpeen skaalata VMOS-ulostulolait-teiden lähdealueita binäärisuhteessa. Muita skaalausjärjestelyjä voidaan sovittaa annetun signaalinkäsittelyjärjestelmän vaatimuksiin, eli ottaen huomioon erilaisten digitaalisten informaatiokoodien vaatimukset. Yleisesti ottaen kuiten-20 kin saavutetaan olennaisia etuja, kun lukuisiin alemman järjestyksen bitteihin liittyviä lähdealueita (riippuen bittien kokonaismäärästä) skaalataan siten, että niillä on pienempi alue verrattuna korkeamman järjestyksen bitteihin, jotta vähennetään ulostulokapasitanssia, saavutetaan halutut lähde-25 alkion virtatiheydet, ja vähennetään tehonkulutusta.

Vaikka esitetty järjestely on erityisen käyttökelpoinen ohjaamaan kuvaputken korkeajännitteistä intensiteetinoh-jauskatodielektrodia televisiovastaanottimessa, esimerkiksi, voidaan esitettyä järjestelyä myös käyttää audiotaajuussig-30 naalin ohjaimena sopivalla impedanssisovituksella, tai matalatasoisten analogisten videosignaalien lähteenä erillisten analogisten videomonitorien tai -vastaanottimien syöttämiseksi yhteisestä digitaalisten videosignaalien lähteestä. Yleisesti ottaen, esitetty järjestelmä on käyttökelpoinen 35 silloin, kun tarvitaan suurinopeuksista digitaali-analogia-muunninta.

Tässä kuvattua VMOS-muunnin/ohjainta voidaan edulli- 8 79222 sesti käyttää digitaalisten videosignaalien käsittely- ja näyttöjärjestelmissä, joissa katselulaitteen muodostamia ohjaussignaaleja näytetyn kuvan kirkkauden ja kontrastin tavalliseen ohjaamiseen käytetään ennemminkin analogia- kuin 5 digitaalimuodossa ohjaamaan videosignaalin suuruutta, kuten on esitetty amerikkalaisessa patenttihakemuksessa, sarjanumero 644,400, jätetty 27 elokuuta 1984 nimellä "Digitaalinen videosignaaliprosessori, jossa on analogiatason ohjaus".

Claims (7)

9 79222

1. Digitaalinen signaalinkäsittelyjärjestelmä, johon kuuluu: 5. lukuisista binäärisistä informaatiobiteistä koos tuvien digitaalisten signaalien lähde (10); - analogisten signaalien käyttöelimet (28); ja - digitaali-analogiasignaalimuunninelin (20), joka sisältää MOS-transistorilaitteiden matriisin, joista kul- 10 lakin laitteella on hila-, nielu- ja lähde-elektrodit; jolloin - lähde-elektrodeilla (S0-S7) on niihin liittyvät lähdealueet, - nieluelektrodit on kytketty yhdessä (D) käyttö- 15 elimiin analogisten ulostulosignaalien muodostamiseksi niille; tunnettu siitä, että - muunninelimen (20) ulostulokapasitanssin vähentämiseksi transistorilaitteet (Q0-Q7) ovat vertikaalisia MOS-transistorilaitteitta, 20. lähde-elektrodit (S0-S7) vastaanottavat vastaavat informaatiobitit sisääntulosignaaleina; ja - lähdealueet (1-128) on vastaavasti skaalattu kooltaan siten, että vähemmänmerkitseviin informaatiobit-teihin (2^) liittyvät lähdealueet ovat kooltaan pienempiä 25 kuin enemmänmerkitseviin informaatiobitteihin liittyvät lähdealueet (2^).

2. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että virran määräävät vastukset on vastaavasti kytketty VMOS-laitteiden lähde-elektrodei- 30 hin; ja että VMOS-laitteiden lähdealueet on skaalattu yhdenmukaisesti vastusten arvojen kanssa vastaavasti siten, että suurimpaan lähdealueeseen liittyy pienin vastusarvo ja pienimpään lähdealueeseen liittyy suurin vastusarvo.

3. Patenttivaatimuksen 1 mukainen järjestelmä, 35 tunnettu siitä, että transistorilaitteiden lähde- 10 79222 alueet ovat binäärisesti skaalattuja.

4. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että hilaelektrodit on kytketty yhteen.

5. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että - käyttöelimet koostuvat kuormaimpedanssista kytkettynä nieluelektrodeihin; - vielä yksi VMOS-laite on kytketty kuormaimpedans-10 siin; ja - ohjaussignaalin lähde on kytketty mainittuun vielä yhteen VMOS-laitteeseen ohjaamaan sen johtamista, ja siten ohjaamaan sitä potentiaalia, joka muodostuu kuorma-impedanssin yli.

6. Patenttivaatimuksen 5 mukainen järjestelmä, tunnettu siitä, että mainitulla vielä yhdellä VMOS-laitteella on hilaelektrodi kytkettynä esijänniteläh-teeseen, lähde-elektrodi kytkettynä ohjaussignaalin lähteeseen, ja nieluelektrodi kytkettynä kuormaimpedanssiin. 20

7. Jonkin edeltävän patenttivaatimuksen mukainen järjestelmä, joka on videosignaalin käsittelyjärjestelmä, tunnettu siitä, että siihen kuuluu kuvannäyttö-elin, joka reagoi sen intensiteetinohjauselektrodille syötettyihin analogisiin videosignaaleihin; ja että muunnin-25 elimen ulostulo muodostaa analogiset videosignaalit jännitteellä, joka on sopiva suoraan ohjaamaan intensiteetin-ohj auselektrodia. 11 79 222