JPH07193500A - ビデオデジタル／アナログ変換器 - Google Patents
ビデオデジタル／アナログ変換器Info
- Publication number
- JPH07193500A JPH07193500A JP6270076A JP27007694A JPH07193500A JP H07193500 A JPH07193500 A JP H07193500A JP 6270076 A JP6270076 A JP 6270076A JP 27007694 A JP27007694 A JP 27007694A JP H07193500 A JPH07193500 A JP H07193500A
- Authority
- JP
- Japan
- Prior art keywords
- current cell
- digital
- analog converter
- current
- video digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims 1
- 239000003086 colorant Substances 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 87
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 210000000712 G cell Anatomy 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 210000003719 b-lymphocyte Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 隣接されたチャネル間の漏話を防止し、工程
上の偏差によるエラーを防止し、電流セルを補償配置し
て、チップサイズを小型化し、消費電力の省力化を図り
得るビデオデジタル／アナログ変換器を提供しようとす
るものである。 【構成】 アナログ部分とデジタル部分とを分離し、各
チャネルの電流セルをすべてカラー別に１つのウェル内
に配置して隣接されるチャネル間の漏話を防止し、各電
流セルを４方向に配置して工程偏差によるエラーを防止
し得るようにビデオデジタル／アナログ変換器が構成さ
れている。
上の偏差によるエラーを防止し、電流セルを補償配置し
て、チップサイズを小型化し、消費電力の省力化を図り
得るビデオデジタル／アナログ変換器を提供しようとす
るものである。 【構成】 アナログ部分とデジタル部分とを分離し、各
チャネルの電流セルをすべてカラー別に１つのウェル内
に配置して隣接されるチャネル間の漏話を防止し、各電
流セルを４方向に配置して工程偏差によるエラーを防止
し得るようにビデオデジタル／アナログ変換器が構成さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオデジタル／アナ
ログ変換器に係るもので、詳しくは、アナログ部分とデ
ジタル部分とを分離し、各チャネルの電流セルを１つの
ウェル（Well）内に配置して隣接するチャネル間の漏話
（クロストーク）を防止し、工程上の偏差によるエラー
を防止し、電流セルの補償配置によりチップサイズを小
型化し得るビデオデジタル／アナログ変換器に関するも
のである。
ログ変換器に係るもので、詳しくは、アナログ部分とデ
ジタル部分とを分離し、各チャネルの電流セルを１つの
ウェル（Well）内に配置して隣接するチャネル間の漏話
（クロストーク）を防止し、工程上の偏差によるエラー
を防止し、電流セルの補償配置によりチップサイズを小
型化し得るビデオデジタル／アナログ変換器に関するも
のである。
【０００２】
【従来の技術】従来、ビデオデジタル／アナログ変換器
においては、図５に示したように、入力される赤（red
），緑（green ），青（blue）カラーチャネルのデジ
タルデータ（以下、デジタルデータと称す）を制御する
ため各Ｒ，Ｇ，Ｂクロックを発生するクロック発生部１
０が位置され、該クロック発生部１０のクロック信号に
同期して入力されるデジタルデータを各々デコーディン
グする中位デコーダ２０がそのクロック発生部１０の右
側に位置され、前記デコーディングされたデジタルデー
タを伝送するデータバス３０がそれらクロック発生部１
０および中位デコーダ２０の上方側に位置され、該デー
タバス３０の上方左側に前記クロック発生部１０のクロ
ック信号に同期して入力されるデジタルデータをデコー
ディングする上位デコーダ４０が位置され、該上位デコ
ーダ４０の右側に該上位デコーダのデコーディングデジ
タルデータを伝送するデータバス５０が位置され、それ
らデータバス３０，５０を通って入力されたデジタルデ
ータにより電流を発生する電流セルマトリックス６０が
データバイアス５０右側に位置され、該電流セルマトリ
ックス６０右側に該電流セルマトリックス６０にバイア
ス（bias）電圧を印加するバイアス部７０が位置され、
該バイアス部７０の下方側に前記クロック発生部１０の
クロック信号に同期して入力されるデジタルデータをデ
コーディングする下位デコーダ８０が位置されて、構成
されていた。
においては、図５に示したように、入力される赤（red
），緑（green ），青（blue）カラーチャネルのデジ
タルデータ（以下、デジタルデータと称す）を制御する
ため各Ｒ，Ｇ，Ｂクロックを発生するクロック発生部１
０が位置され、該クロック発生部１０のクロック信号に
同期して入力されるデジタルデータを各々デコーディン
グする中位デコーダ２０がそのクロック発生部１０の右
側に位置され、前記デコーディングされたデジタルデー
タを伝送するデータバス３０がそれらクロック発生部１
０および中位デコーダ２０の上方側に位置され、該デー
タバス３０の上方左側に前記クロック発生部１０のクロ
ック信号に同期して入力されるデジタルデータをデコー
ディングする上位デコーダ４０が位置され、該上位デコ
ーダ４０の右側に該上位デコーダのデコーディングデジ
タルデータを伝送するデータバス５０が位置され、それ
らデータバス３０，５０を通って入力されたデジタルデ
ータにより電流を発生する電流セルマトリックス６０が
データバイアス５０右側に位置され、該電流セルマトリ
ックス６０右側に該電流セルマトリックス６０にバイア
ス（bias）電圧を印加するバイアス部７０が位置され、
該バイアス部７０の下方側に前記クロック発生部１０の
クロック信号に同期して入力されるデジタルデータをデ
コーディングする下位デコーダ８０が位置されて、構成
されていた。
【０００３】すなわち、デジタル部分であるクロック発
生部１０，中位デコーダ２０，上位デコーダ４０および
下位デコーダ８０が各々左側および下方側に配置され、
それらデジタル部分に囲まれた状態にアナログ部分の電
流セルマトリックス６０およびバイアス部７０が各々配
置され、該電流セルマトリックス６０は各Ｒ，Ｇ，Ｂが
各々個別のチャネルに集中されて１つのパック（pack）
が構成され、それら複数のパックにより構成されてい
た。かつ、図６に示したように、該電流セルマトリック
ス６０においては、基板上に各Ｒセル（セル１），Ｇセ
ル（セル２），Ｂセル（セル３）が各々１つの電流セル
として連続配置されて１つのセルユニットとして形成さ
れ、チャネルとチャネル間には各々漏話防止用のストッ
パ（stopper ）が配置され、それらチャネル間に存在す
る基板の抵抗がｒにて表示されていた。また、図７に示
したように、前記各電流セルの回路においては、デジタ
ルデータＤおよびバイアス電圧ＶＢ１が差動増幅器をな
すＮＭＯＳトランジスタＭ１，Ｍ２のソースは相互接続
されて他のＮＭＯＳトランジスタＭ３のドレインに連結
され、該ＮＭＯＳトランジスタＭ３のゲートにバイアス
電圧ＶＢ２が接続されて構成されていた。さらに、図８
に示したように、前記電流セルマトリックス６０におい
ては、各電流セルはすべて同一方向に配置して構成され
るため、製造工程中発生する各セルごとの工程偏差がＸ
−Ｙ方向に各々累積されるようになっていた。
生部１０，中位デコーダ２０，上位デコーダ４０および
下位デコーダ８０が各々左側および下方側に配置され、
それらデジタル部分に囲まれた状態にアナログ部分の電
流セルマトリックス６０およびバイアス部７０が各々配
置され、該電流セルマトリックス６０は各Ｒ，Ｇ，Ｂが
各々個別のチャネルに集中されて１つのパック（pack）
が構成され、それら複数のパックにより構成されてい
た。かつ、図６に示したように、該電流セルマトリック
ス６０においては、基板上に各Ｒセル（セル１），Ｇセ
ル（セル２），Ｂセル（セル３）が各々１つの電流セル
として連続配置されて１つのセルユニットとして形成さ
れ、チャネルとチャネル間には各々漏話防止用のストッ
パ（stopper ）が配置され、それらチャネル間に存在す
る基板の抵抗がｒにて表示されていた。また、図７に示
したように、前記各電流セルの回路においては、デジタ
ルデータＤおよびバイアス電圧ＶＢ１が差動増幅器をな
すＮＭＯＳトランジスタＭ１，Ｍ２のソースは相互接続
されて他のＮＭＯＳトランジスタＭ３のドレインに連結
され、該ＮＭＯＳトランジスタＭ３のゲートにバイアス
電圧ＶＢ２が接続されて構成されていた。さらに、図８
に示したように、前記電流セルマトリックス６０におい
ては、各電流セルはすべて同一方向に配置して構成され
るため、製造工程中発生する各セルごとの工程偏差がＸ
−Ｙ方向に各々累積されるようになっていた。
【０００４】そして、このように構成された従来ビデオ
デジタル／アナログ変換器の作用を説明すると次のよう
である。
デジタル／アナログ変換器の作用を説明すると次のよう
である。
【０００５】すなわち、クロック発生部１０の各Ｒ，
Ｇ，Ｂクロックにより制御されるデジタルデータが中
位，上位，下位デコーダ２０，４０，８０に各々入力さ
れると、それら入力データは中位，上位，下位デコーダ
２０，４０，８０に各々デコーディングされ、それらデ
コーディングされたデータは各データバス３０，５０を
通って電流セルマトリックス６０に出力される。つい
で、該電流セルマトリックス６０からは、それらデータ
バス３０，５０から入力されたデジタルデータとバイア
ス部７０から供給されるバイアス電圧間の差に比例する
電流が発生される。すなわち図７に示したようにＮＭＯ
ＳトランジスタＭ１のゲートに入力されるデジタルデー
タＤの値がＮＭＯＳトランジスタＭ２のゲートに印加さ
れるバイアス電圧ＶＢ１よりも大きく、ＮＭＯＳトラン
ジスタＭ３のゲートに印加されるバイアス電圧ＶＢ２が
該ＮＭＯＳトランジスタＭ３のしきい電圧よりも大きい
と、差動増幅された出力電流Ｉ０がＮＭＯＳトランジス
タＭ１を通ってＮＭＯＳトランジスタＭ３のドレインに
流れる。しかし、このような状態で、ＮＭＯＳトランジ
スタＭ２のゲートに印加されるバイアス電圧ＶＢ１がＮ
ＭＯＳトランジスタＭ１のデジタルデータＤよりも大き
くなると、電流Ｉ０はＮＭＯＳトランジスタＭ２を通っ
てＮＭＯＳトランジスタＭ３のドレインに流れるように
なる。この場合、それら電流Ｉ０およびＩ０は相互位相
が反対であり、前記の各中位，上位，下位デコーダ２
０，４０，８０は入力されるデジタルデータが８ビット
である場合、該ビットのデータを各々３ビット、３ビッ
トおよび２ビットに分けて処理する。
Ｇ，Ｂクロックにより制御されるデジタルデータが中
位，上位，下位デコーダ２０，４０，８０に各々入力さ
れると、それら入力データは中位，上位，下位デコーダ
２０，４０，８０に各々デコーディングされ、それらデ
コーディングされたデータは各データバス３０，５０を
通って電流セルマトリックス６０に出力される。つい
で、該電流セルマトリックス６０からは、それらデータ
バス３０，５０から入力されたデジタルデータとバイア
ス部７０から供給されるバイアス電圧間の差に比例する
電流が発生される。すなわち図７に示したようにＮＭＯ
ＳトランジスタＭ１のゲートに入力されるデジタルデー
タＤの値がＮＭＯＳトランジスタＭ２のゲートに印加さ
れるバイアス電圧ＶＢ１よりも大きく、ＮＭＯＳトラン
ジスタＭ３のゲートに印加されるバイアス電圧ＶＢ２が
該ＮＭＯＳトランジスタＭ３のしきい電圧よりも大きい
と、差動増幅された出力電流Ｉ０がＮＭＯＳトランジス
タＭ１を通ってＮＭＯＳトランジスタＭ３のドレインに
流れる。しかし、このような状態で、ＮＭＯＳトランジ
スタＭ２のゲートに印加されるバイアス電圧ＶＢ１がＮ
ＭＯＳトランジスタＭ１のデジタルデータＤよりも大き
くなると、電流Ｉ０はＮＭＯＳトランジスタＭ２を通っ
てＮＭＯＳトランジスタＭ３のドレインに流れるように
なる。この場合、それら電流Ｉ０およびＩ０は相互位相
が反対であり、前記の各中位，上位，下位デコーダ２
０，４０，８０は入力されるデジタルデータが８ビット
である場合、該ビットのデータを各々３ビット、３ビッ
トおよび２ビットに分けて処理する。
【０００６】
【発明が解決しようとする課題】しかるに、このように
構成された従来ビデオデジタル／アナログ変換器におい
ては、すべての電流セルが電流セルマトリックスに各々
同一方向に配置されているため、製造工程中各電流セル
ごとの工程偏差がＸ，Ｙ軸方向に累積され、入力するデ
ジタル信号と出力するアナログ信号との関係を表示する
指標の積分非直線性誤差（Integral Non-Linerity Erro
r ）がＸ，Ｙ軸方向に累積され、不正確な指標値になる
という不都合な点があった。また、デジタル部分のクロ
ック発生部１０および中位，上位，下位のデコーダ２
０，４０，８０と、アナログ部分の電流セルマトリック
ス６０およびバイアス部７０とがすべて別個のチャネル
により１つのウェル内に配置されているため、基板の抵
抗を通って他のチャネルに流入されるデジタルノイズ
（Digital Noise ）の漏話（crosstalk ）が増大し、各
カラー別のセル間に各々ストッパを形成するようになっ
て、チップのサイズが大きくなるという不都合な点があ
った。
構成された従来ビデオデジタル／アナログ変換器におい
ては、すべての電流セルが電流セルマトリックスに各々
同一方向に配置されているため、製造工程中各電流セル
ごとの工程偏差がＸ，Ｙ軸方向に累積され、入力するデ
ジタル信号と出力するアナログ信号との関係を表示する
指標の積分非直線性誤差（Integral Non-Linerity Erro
r ）がＸ，Ｙ軸方向に累積され、不正確な指標値になる
という不都合な点があった。また、デジタル部分のクロ
ック発生部１０および中位，上位，下位のデコーダ２
０，４０，８０と、アナログ部分の電流セルマトリック
ス６０およびバイアス部７０とがすべて別個のチャネル
により１つのウェル内に配置されているため、基板の抵
抗を通って他のチャネルに流入されるデジタルノイズ
（Digital Noise ）の漏話（crosstalk ）が増大し、各
カラー別のセル間に各々ストッパを形成するようになっ
て、チップのサイズが大きくなるという不都合な点があ
った。
【０００７】それで、このような問題点を解決するた
め、本発明者たちは研究を重ねた結果、次のようなビデ
オデジタル／アナログ変換器を提供しようとするもので
ある。
め、本発明者たちは研究を重ねた結果、次のようなビデ
オデジタル／アナログ変換器を提供しようとするもので
ある。
【０００８】本発明の目的は、アナログ部分とデジタル
部分とを分離し、各チャネルの電流セルをすべてカラー
別に１つのウェル内に配置して隣接するチャネル間の漏
話を防止し、各電流セルを４つの方向から配置して工程
上の偏差によるエラーを防止し、電流セルの補償配置に
よりチップサイズを小型化し得るビデオデジタル／アナ
ログ変換器を提供しようとするものである。
部分とを分離し、各チャネルの電流セルをすべてカラー
別に１つのウェル内に配置して隣接するチャネル間の漏
話を防止し、各電流セルを４つの方向から配置して工程
上の偏差によるエラーを防止し、電流セルの補償配置に
よりチップサイズを小型化し得るビデオデジタル／アナ
ログ変換器を提供しようとするものである。
【０００９】
【課題を解決するための手段】そして、このような本発
明の目的は、赤緑青カラーチャネルのデジタルデータを
制御するＲ，Ｇ，Ｂクロックに同期して入力されるデジ
タルデータを各々デコーディングするＲデコーダ群，Ｇ
デコーダ群およびＢデコーダ群が順次配置され、それら
Ｒ，Ｇ，Ｂデコーダ群上方側に前記デコーディングされ
たデジタルデータを各々伝送する複数個のデータバスが
各々Ｌ字状に配置され、それらデータバスを通って入力
されたデジタルデータにより電流を発生するＲ，Ｇ，Ｂ
電流セルマトリックスがそれらデータバス上方側に各々
配置され、それらＲ，Ｇ，Ｂ電流セルマトリックス上方
側に下位電流セルマトリックスが各々配置され、それら
各Ｒ，Ｇ，Ｂ電流セルマトリックスおよび各下位電流セ
ルマトリックスに各々バイアス電圧を供給するバイアス
部がそれら下位Ｒ，Ｇ，Ｂ電流セルマトリックス上方側
に配置されたビデオデジタル／アナログ変換器を構成す
ることにより達成される。
明の目的は、赤緑青カラーチャネルのデジタルデータを
制御するＲ，Ｇ，Ｂクロックに同期して入力されるデジ
タルデータを各々デコーディングするＲデコーダ群，Ｇ
デコーダ群およびＢデコーダ群が順次配置され、それら
Ｒ，Ｇ，Ｂデコーダ群上方側に前記デコーディングされ
たデジタルデータを各々伝送する複数個のデータバスが
各々Ｌ字状に配置され、それらデータバスを通って入力
されたデジタルデータにより電流を発生するＲ，Ｇ，Ｂ
電流セルマトリックスがそれらデータバス上方側に各々
配置され、それらＲ，Ｇ，Ｂ電流セルマトリックス上方
側に下位電流セルマトリックスが各々配置され、それら
各Ｒ，Ｇ，Ｂ電流セルマトリックスおよび各下位電流セ
ルマトリックスに各々バイアス電圧を供給するバイアス
部がそれら下位Ｒ，Ｇ，Ｂ電流セルマトリックス上方側
に配置されたビデオデジタル／アナログ変換器を構成す
ることにより達成される。
【００１０】
【作用】入力されるデジタルデータがＲ，Ｇ，Ｂデコー
ダで各々デコーディングされた後、データバスを通って
各Ｒ，Ｇ，Ｂ電流セルマトリックスに入力されると、そ
れらＲ，Ｇ，Ｂ電流セルマトリックスの各セルから前記
入力されたデジタルデータとバイアス部からの入力バイ
アス電圧とにより差動増幅された電流が出力され、デジ
タルデータがアナログデータに変換される。
ダで各々デコーディングされた後、データバスを通って
各Ｒ，Ｇ，Ｂ電流セルマトリックスに入力されると、そ
れらＲ，Ｇ，Ｂ電流セルマトリックスの各セルから前記
入力されたデジタルデータとバイアス部からの入力バイ
アス電圧とにより差動増幅された電流が出力され、デジ
タルデータがアナログデータに変換される。
【００１１】
【実施例】以下本発明の実施例に対し、図面を用いて詳
細に説明する。
細に説明する。
【００１２】図１に示したように、本発明に係るビデオ
デジタル／アナログ変換器においては、入力される赤，
緑，青色チャネルのデジタルデータ（以下、デジタルデ
ータと称す）を制御するＲ，Ｇ，Ｂクロックに同期して
入力されるデジタルデータを各々デコーディングするＲ
デコーダ群１００，Ｇデコーダ群１１０，Ｂデコーダ群
１２０が順次配置され、それらＲ，Ｇ，Ｂデコーダ群１
００，１１０，１２０の上方側に前記デコーディングさ
れたデジタルデータを伝送するデータバス１３０，１４
０，１５０が“Ｌ”字状に各々配置され、それらデータ
バス１３０，１４０，１５０を通って入力されたデジタ
ルデータにより各々電流を発生するＲ，Ｇ，Ｂ電流セル
マトリックス１６０，１７０，１８０がそれらデータバ
ス１３０，１４０，１５０上方側に各々配置され、前記
Ｒ，Ｇ，Ｂ電流セルマトリックス１６０，１７０，１８
０の上方側には下位Ｒ，Ｇ，Ｂ電流セルマトリックス１
９０，２００，２１０が配置され、それら各Ｒ，Ｇ，Ｂ
電流セルマトリックス１６０，１７０，１８０および各
下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，２００，
２１０に各々バイアス電圧を供給するバイアス部２２０
がそれら下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，
２００，２１０の上方側に配置されて構成されている。
デジタル／アナログ変換器においては、入力される赤，
緑，青色チャネルのデジタルデータ（以下、デジタルデ
ータと称す）を制御するＲ，Ｇ，Ｂクロックに同期して
入力されるデジタルデータを各々デコーディングするＲ
デコーダ群１００，Ｇデコーダ群１１０，Ｂデコーダ群
１２０が順次配置され、それらＲ，Ｇ，Ｂデコーダ群１
００，１１０，１２０の上方側に前記デコーディングさ
れたデジタルデータを伝送するデータバス１３０，１４
０，１５０が“Ｌ”字状に各々配置され、それらデータ
バス１３０，１４０，１５０を通って入力されたデジタ
ルデータにより各々電流を発生するＲ，Ｇ，Ｂ電流セル
マトリックス１６０，１７０，１８０がそれらデータバ
ス１３０，１４０，１５０上方側に各々配置され、前記
Ｒ，Ｇ，Ｂ電流セルマトリックス１６０，１７０，１８
０の上方側には下位Ｒ，Ｇ，Ｂ電流セルマトリックス１
９０，２００，２１０が配置され、それら各Ｒ，Ｇ，Ｂ
電流セルマトリックス１６０，１７０，１８０および各
下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，２００，
２１０に各々バイアス電圧を供給するバイアス部２２０
がそれら下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，
２００，２１０の上方側に配置されて構成されている。
【００１３】かつ、前記下位Ｒ，Ｇ，Ｂ電流セルマトリ
ックス１９０，２００，２１０は、前記Ｒ，Ｇ，Ｂ電流
セルマトリックス１６０，１７０，１８０と同様な構成
および作用を有し、チップのサイズを小型化にし、回路
の制御を簡単に行なうためそれらＲ，Ｇ，Ｂ電流セルマ
トリックス１６０，１７０，１８０と分離して構成され
ている。また、前記Ｒデコーダ群１００は、入力される
赤カラーチャネルのデジタルデータを制御するＲクロッ
ク発生部１０１と入力される赤カラーチャネルのデジタ
ルデータを分けて各々デコーディングする中位デコーダ
１０２と下位デコーダ１０３とが左側から順次配置さ
れ、それらＲクロック発生部１０１，中位デコーダ１０
２，下位デコーダ１０３上方側に前記赤カラーチャネル
のデジタルデータをデコーディングする上位デコーダ１
０４が配置され、前記各Ｇ，Ｂデコーダ群１１０、１２
０もＲデコーダ群１００と各々同様に構成されている。
ックス１９０，２００，２１０は、前記Ｒ，Ｇ，Ｂ電流
セルマトリックス１６０，１７０，１８０と同様な構成
および作用を有し、チップのサイズを小型化にし、回路
の制御を簡単に行なうためそれらＲ，Ｇ，Ｂ電流セルマ
トリックス１６０，１７０，１８０と分離して構成され
ている。また、前記Ｒデコーダ群１００は、入力される
赤カラーチャネルのデジタルデータを制御するＲクロッ
ク発生部１０１と入力される赤カラーチャネルのデジタ
ルデータを分けて各々デコーディングする中位デコーダ
１０２と下位デコーダ１０３とが左側から順次配置さ
れ、それらＲクロック発生部１０１，中位デコーダ１０
２，下位デコーダ１０３上方側に前記赤カラーチャネル
のデジタルデータをデコーディングする上位デコーダ１
０４が配置され、前記各Ｇ，Ｂデコーダ群１１０、１２
０もＲデコーダ群１００と各々同様に構成されている。
【００１４】すなわち本発明においては、アナログ部分
であるバイアス部２２０とＲ，Ｇ，Ｂ電流セルマトリッ
クス１６０，１７０，１８０と下位Ｒ，Ｇ，Ｂ電流セル
マトリックス１９０，２００，２１０とがデジタル部分
のＲ，Ｇ，Ｂデコーダ群１００，１１０，１２０から各
々隔離して配置され、特に、デジタルノイズに最も影響
を及ぼす前記バイアス部２２０は最も隔離されて配置さ
れている。また、図２に示されるように、前記各Ｒ，
Ｇ，Ｂのチャネルは各々カラー別に１つのウェル内に形
成され、それらウェルの間にはチャネルストッパ２３０
が形成され、すべてのチャネルが１つの基板上に形成さ
れている。
であるバイアス部２２０とＲ，Ｇ，Ｂ電流セルマトリッ
クス１６０，１７０，１８０と下位Ｒ，Ｇ，Ｂ電流セル
マトリックス１９０，２００，２１０とがデジタル部分
のＲ，Ｇ，Ｂデコーダ群１００，１１０，１２０から各
々隔離して配置され、特に、デジタルノイズに最も影響
を及ぼす前記バイアス部２２０は最も隔離されて配置さ
れている。また、図２に示されるように、前記各Ｒ，
Ｇ，Ｂのチャネルは各々カラー別に１つのウェル内に形
成され、それらウェルの間にはチャネルストッパ２３０
が形成され、すべてのチャネルが１つの基板上に形成さ
れている。
【００１５】さらに図３に示したように、本発明に係る
電流セルの回路においては、差動増幅器のＮＭＯＳトラ
ンジスタＭ１１，Ｍ１２のゲートにデジタルデータＤと
バイアス電圧ＶＢ１とが各々印加され、それらＮＭＯＳ
トランジスタＭ１１，Ｍ１２のドレインは各々出力端子
に連結され、それらＮＭＯＳトランジスタＭ１１，Ｍ１
２のソースは共通に接続されている。
電流セルの回路においては、差動増幅器のＮＭＯＳトラ
ンジスタＭ１１，Ｍ１２のゲートにデジタルデータＤと
バイアス電圧ＶＢ１とが各々印加され、それらＮＭＯＳ
トランジスタＭ１１，Ｍ１２のドレインは各々出力端子
に連結され、それらＮＭＯＳトランジスタＭ１１，Ｍ１
２のソースは共通に接続されている。
【００１６】そして、ＮＭＯＳトランジスタＭ１４，Ｍ
１５のドレインが前記ＮＭＯＳトランジスタＭ１１，Ｍ
１２のゲートに各々接続され、ＮＭＯＳトランジスタＭ
１４，Ｍ１５のゲートにスリッピング信号ＳＬＰが印加
され、ソースは各々接続されている。かつ、ＮＭＯＳト
ランジスタＭ１３のドレインが前記ＮＭＯＳトランジス
タＭ１１，Ｍ１２のソース共通接続点に連結され、トラ
ンジスタＭ１３のゲートにはインバータＩを通って前記
スリッピング信号ＳＬＰが印加され、トランジスタＭ１
３のソースはＮＭＯＳトランジスタＭ１６のドレインに
接続され、該ＮＭＯＳトランジスタＭ１６のドレインは
前記ＮＭＯＳトランジスタＭ１３のソースに連結され、
ＮＭＯＳトランジスタＭ１６のゲートにバイアス電圧Ｖ
Ｂ２が印加され、ＮＭＯＳトランジスタＭ１６のソース
は接地されている。ここで、前記スリッピング信号ＳＬ
Ｐは、使用者がスクリーン保護（screen protection ）
またはミュート（mute）のような機能を選択した場合、
入力される信号であって、前記電流セルの動作を中断さ
せる役割をするものである。そして本発明に係る電流セ
ルマトリックスにおいては、図４に示したように、４個
の電流セルｕ１が各々Ｘ軸およびＹ軸の原点を基準と
し、互いに反射された形状に４方向に各々対称して配置
され、１つの電流セルユニットｕ２が構成された後、そ
れら複数個の電流セルユニットｕ２により電流セルマト
リックスが形成されている。
１５のドレインが前記ＮＭＯＳトランジスタＭ１１，Ｍ
１２のゲートに各々接続され、ＮＭＯＳトランジスタＭ
１４，Ｍ１５のゲートにスリッピング信号ＳＬＰが印加
され、ソースは各々接続されている。かつ、ＮＭＯＳト
ランジスタＭ１３のドレインが前記ＮＭＯＳトランジス
タＭ１１，Ｍ１２のソース共通接続点に連結され、トラ
ンジスタＭ１３のゲートにはインバータＩを通って前記
スリッピング信号ＳＬＰが印加され、トランジスタＭ１
３のソースはＮＭＯＳトランジスタＭ１６のドレインに
接続され、該ＮＭＯＳトランジスタＭ１６のドレインは
前記ＮＭＯＳトランジスタＭ１３のソースに連結され、
ＮＭＯＳトランジスタＭ１６のゲートにバイアス電圧Ｖ
Ｂ２が印加され、ＮＭＯＳトランジスタＭ１６のソース
は接地されている。ここで、前記スリッピング信号ＳＬ
Ｐは、使用者がスクリーン保護（screen protection ）
またはミュート（mute）のような機能を選択した場合、
入力される信号であって、前記電流セルの動作を中断さ
せる役割をするものである。そして本発明に係る電流セ
ルマトリックスにおいては、図４に示したように、４個
の電流セルｕ１が各々Ｘ軸およびＹ軸の原点を基準と
し、互いに反射された形状に４方向に各々対称して配置
され、１つの電流セルユニットｕ２が構成された後、そ
れら複数個の電流セルユニットｕ２により電流セルマト
リックスが形成されている。
【００１７】このように構成された本発明に係るビデオ
デジタル／アナログ変換器の作用を説明すると次のよう
である。Ｒ，Ｇ，Ｂクロック発生部１０１，１１１，１
２１のクロック信号に同期して入力されるＮビットのデ
ジタルデータがＲ，Ｇ，Ｂデコーダ群１００，１１０，
１２０の上位デコーダ１０４，１１４，１２４、中位デ
コーダ１０２，１１２，１２２および下位デコーダ１０
３，１１３，１２３に各々入力されると、それらＲ，
Ｇ，Ｂデコーダ群１００，１１０，１２０は入力された
デジタルデータは２N ビットに各々デコーディングしデ
ータバス１３０，１４０，１５０を通してＲ，Ｇ，Ｂ電
流セルマトリックス１６０，１７０，１８０に各々出力
する。次いで、それらＲ，Ｇ，Ｂ電流セルマトリックス
１６０，１７０，１８０は入力データとバイアス部２２
０から入力されるバイアス電圧とを差動増幅し電流を発
生させる。この場合、それらＲ，Ｇ，Ｂ電流セルマトリ
ックス１６０，１７０，１８０から電流の発生する過程
においては、図３に示したように、差動増幅器を構成す
るＮＭＯＳトランジスタＭ１１，Ｍ１２のゲートにデジ
タルデータＤとバイアス部２２０から入力されるバイア
ス電圧ＶＢ１とが各々印加されると、ＮＭＯＳトランジ
スタＭ１１，Ｍ１２でそれら２つの信号により差動増幅
された電流がＮＭＯＳトランジスタＭ１３，Ｍ１６を各
々通って流れる。このときＮＭＯＳトランジスタＭ１６
に流れる電流値はＩ０はバイアス部２２０から該ＮＭＯ
ＳトランジスタＭ１６のゲートに印加するバイアス電圧
ＶＢ２により制御され、次式（１）により表示される。
デジタル／アナログ変換器の作用を説明すると次のよう
である。Ｒ，Ｇ，Ｂクロック発生部１０１，１１１，１
２１のクロック信号に同期して入力されるＮビットのデ
ジタルデータがＲ，Ｇ，Ｂデコーダ群１００，１１０，
１２０の上位デコーダ１０４，１１４，１２４、中位デ
コーダ１０２，１１２，１２２および下位デコーダ１０
３，１１３，１２３に各々入力されると、それらＲ，
Ｇ，Ｂデコーダ群１００，１１０，１２０は入力された
デジタルデータは２N ビットに各々デコーディングしデ
ータバス１３０，１４０，１５０を通してＲ，Ｇ，Ｂ電
流セルマトリックス１６０，１７０，１８０に各々出力
する。次いで、それらＲ，Ｇ，Ｂ電流セルマトリックス
１６０，１７０，１８０は入力データとバイアス部２２
０から入力されるバイアス電圧とを差動増幅し電流を発
生させる。この場合、それらＲ，Ｇ，Ｂ電流セルマトリ
ックス１６０，１７０，１８０から電流の発生する過程
においては、図３に示したように、差動増幅器を構成す
るＮＭＯＳトランジスタＭ１１，Ｍ１２のゲートにデジ
タルデータＤとバイアス部２２０から入力されるバイア
ス電圧ＶＢ１とが各々印加されると、ＮＭＯＳトランジ
スタＭ１１，Ｍ１２でそれら２つの信号により差動増幅
された電流がＮＭＯＳトランジスタＭ１３，Ｍ１６を各
々通って流れる。このときＮＭＯＳトランジスタＭ１６
に流れる電流値はＩ０はバイアス部２２０から該ＮＭＯ
ＳトランジスタＭ１６のゲートに印加するバイアス電圧
ＶＢ２により制御され、次式（１）により表示される。
【００１８】Ｉ０＝（μεＷ／２ｔｏｘＬ）×（ＶＢ２
−ＶT ）2 ×（１＋λＶDS）…（１） 式中、μは移動度（mobility），εは誘電率（dielectr
ic constant ），Ｗはゲート酸化膜（oxide ）の幅、Ｌ
はゲート酸化膜の長さ、ｔｏｘはゲートｏｘｉｄｅの厚
さ、ＶT はしきい電圧、λは半導体パラメータ、ＶDSは
ドレイン−ソース間の電圧を各々示す。
−ＶT ）2 ×（１＋λＶDS）…（１） 式中、μは移動度（mobility），εは誘電率（dielectr
ic constant ），Ｗはゲート酸化膜（oxide ）の幅、Ｌ
はゲート酸化膜の長さ、ｔｏｘはゲートｏｘｉｄｅの厚
さ、ＶT はしきい電圧、λは半導体パラメータ、ＶDSは
ドレイン−ソース間の電圧を各々示す。
【００１９】そして、使用者がスクリーン保護（screen
protection ）またはミュート（mute）などの機能を選
択すると、電流セルマトリックスのパワーがダウン（do
wn）してスリッピング信号ＳＬＰがハイ（Ｈ）になる。
次いで、該ハイのスリッピング信号がＮＭＯＳトランジ
スタＭ１４，Ｍ１５のゲートに各々印加し、それらＮＭ
ＯＳトランジスタＭ１４，Ｍ１５はターンオンされる。
かつ、インバータＩでロー（Ｌ）に反転されたスリッピ
ング信号ＳＬＰがＮＭＯＳトランジスタＭ１３のゲート
に印加されるので、該ＮＭＯＳトランジスタＭ１３はタ
ーンオフされる。したがって、前記デジタルデータＤお
よびバイアス電圧ＶＢ１がＮＭＯＳトランジスタＭ１
４，Ｍ１５を通って各々流れるので、ＮＭＯＳトランジ
スタＭ１６を通って流れる電流Ｉ０の経路は遮断され、
０になる。また、使用者がスクリーン保護またはミュー
トなどの機能を選択しないと、スリッピング信号ＳＬＰ
はローになり、前記ＮＭＯＳトランジスタＭ１４，Ｍ１
５はオフになる。次いで、前記ＮＭＯＳトランジスタＭ
１１，Ｍ１２では各々ゲートに印加されたデジタルデー
タＤとバイアス電圧ＶＢ１とを差動増幅する。次いで、
インバータＩでハイに反転された前記スリッピング信号
ＳＬＰがＮＭＯＳトランジスタＭ１３のゲートに印加さ
れると、該ＮＭＯＳトランジスタＭ１３はターンオンさ
れ、電流の経路が形成される。したがって、バイアス電
圧ＶＢ２によりＮＭＯＳトランジスタＭ１６がターンオ
ンされると、上式（１）に示した電流が発生される。一
方、前記下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，
２００，２１０および前記Ｒ，Ｇ，Ｂ電流セルマトリッ
クス１６０，１７０，１８０の各電流セルは、各々同様
な構成および作用を有するようになっている。
protection ）またはミュート（mute）などの機能を選
択すると、電流セルマトリックスのパワーがダウン（do
wn）してスリッピング信号ＳＬＰがハイ（Ｈ）になる。
次いで、該ハイのスリッピング信号がＮＭＯＳトランジ
スタＭ１４，Ｍ１５のゲートに各々印加し、それらＮＭ
ＯＳトランジスタＭ１４，Ｍ１５はターンオンされる。
かつ、インバータＩでロー（Ｌ）に反転されたスリッピ
ング信号ＳＬＰがＮＭＯＳトランジスタＭ１３のゲート
に印加されるので、該ＮＭＯＳトランジスタＭ１３はタ
ーンオフされる。したがって、前記デジタルデータＤお
よびバイアス電圧ＶＢ１がＮＭＯＳトランジスタＭ１
４，Ｍ１５を通って各々流れるので、ＮＭＯＳトランジ
スタＭ１６を通って流れる電流Ｉ０の経路は遮断され、
０になる。また、使用者がスクリーン保護またはミュー
トなどの機能を選択しないと、スリッピング信号ＳＬＰ
はローになり、前記ＮＭＯＳトランジスタＭ１４，Ｍ１
５はオフになる。次いで、前記ＮＭＯＳトランジスタＭ
１１，Ｍ１２では各々ゲートに印加されたデジタルデー
タＤとバイアス電圧ＶＢ１とを差動増幅する。次いで、
インバータＩでハイに反転された前記スリッピング信号
ＳＬＰがＮＭＯＳトランジスタＭ１３のゲートに印加さ
れると、該ＮＭＯＳトランジスタＭ１３はターンオンさ
れ、電流の経路が形成される。したがって、バイアス電
圧ＶＢ２によりＮＭＯＳトランジスタＭ１６がターンオ
ンされると、上式（１）に示した電流が発生される。一
方、前記下位Ｒ，Ｇ，Ｂ電流セルマトリックス１９０，
２００，２１０および前記Ｒ，Ｇ，Ｂ電流セルマトリッ
クス１６０，１７０，１８０の各電流セルは、各々同様
な構成および作用を有するようになっている。
【００２０】この場合、前記電流セルにおいては、共通
成分信号に対する出力信号比の共通成分除去比（common
mode rejection ratio ）が従来電流セルよりも改善さ
れ、入力されるデジタルデータがＮビットの場合、電流
セルの個数は各チャネルあたり２N-1 になる。すなわ
ち、入力されるデジタルデータが８ビットであると、電
流セルは２５５個画形成される。そして、通常それら２
５５個の電流セルの物理的特性を製造過程で完全に満足
させ、シリコンの表面に流れる電流の偏差を最大に減ら
すため、本発明においては、図４に示したように、Ｘ
軸，Ｙ軸の原点を基準に４個の電流セルｕ１を相互対称
して配置させて電流セルユニットｕ２を形成し、該電流
セルユニットｕ２で電流の流れと信号伝達とを４つの方
向に発生させている。したがって、２５５個の電流セル
が作動しても、従来電流セルマトリックスにように、工
程偏差によるエラーの累積が除去され、入力信号が００
→ＦＦ→００に変換するとき発生する大電流（large cu
rrent ）の流れが４方向に均等に分割されるので、セッ
トリング時間（settling time ）が顕著に改善される。
かつ、各電流セルをレイアウトするとき、最上端と最下
端とにグラウンドおよび電流セルの出力端を位置させ、
すべての電流セルを４方向に配置する電流セルの補償配
置を行なって、チップのサイズを従来よりも半分（５０
％）程度に縮小させ、工程偏差を一層減らして、高速に
作動する場合も良好な直線性（linearity）特性を得る
ようになっている。
成分信号に対する出力信号比の共通成分除去比（common
mode rejection ratio ）が従来電流セルよりも改善さ
れ、入力されるデジタルデータがＮビットの場合、電流
セルの個数は各チャネルあたり２N-1 になる。すなわ
ち、入力されるデジタルデータが８ビットであると、電
流セルは２５５個画形成される。そして、通常それら２
５５個の電流セルの物理的特性を製造過程で完全に満足
させ、シリコンの表面に流れる電流の偏差を最大に減ら
すため、本発明においては、図４に示したように、Ｘ
軸，Ｙ軸の原点を基準に４個の電流セルｕ１を相互対称
して配置させて電流セルユニットｕ２を形成し、該電流
セルユニットｕ２で電流の流れと信号伝達とを４つの方
向に発生させている。したがって、２５５個の電流セル
が作動しても、従来電流セルマトリックスにように、工
程偏差によるエラーの累積が除去され、入力信号が００
→ＦＦ→００に変換するとき発生する大電流（large cu
rrent ）の流れが４方向に均等に分割されるので、セッ
トリング時間（settling time ）が顕著に改善される。
かつ、各電流セルをレイアウトするとき、最上端と最下
端とにグラウンドおよび電流セルの出力端を位置させ、
すべての電流セルを４方向に配置する電流セルの補償配
置を行なって、チップのサイズを従来よりも半分（５０
％）程度に縮小させ、工程偏差を一層減らして、高速に
作動する場合も良好な直線性（linearity）特性を得る
ようになっている。
【００２１】
【発明の効果】以上説明したように、本発明に係るビデ
オデジタル／アナログ変換器においては、アナログ部分
とデジタル部分とを分離し、各チャネルの電流セルを１
つのウェル内に配置して隣接チャネル間のデータ漏話を
防止し、電流セルを４方向に配置して工程偏差のエラー
を防止し、電流セルを補償配置してチップサイズを小型
化し、スクリーンプロテクション（screen protection
）またはミュート（mute）などによりパワーダウン（p
ower down）をするときスリッピング信号を利用し信号
の入出力を遮断し得るようになっているためチップのサ
イズを小型化し、消耗電流の省力化を図り得るという効
果がある。
オデジタル／アナログ変換器においては、アナログ部分
とデジタル部分とを分離し、各チャネルの電流セルを１
つのウェル内に配置して隣接チャネル間のデータ漏話を
防止し、電流セルを４方向に配置して工程偏差のエラー
を防止し、電流セルを補償配置してチップサイズを小型
化し、スクリーンプロテクション（screen protection
）またはミュート（mute）などによりパワーダウン（p
ower down）をするときスリッピング信号を利用し信号
の入出力を遮断し得るようになっているためチップのサ
イズを小型化し、消耗電流の省力化を図り得るという効
果がある。
【図１】本発明に係るビデオデジタル／アナログ変換器
のレイアウトを示した図面である。
のレイアウトを示した図面である。
【図２】本発明に係る電流セルマトリックスのパックを
示した断面図である。
示した断面図である。
【図３】本発明に係る電流セルの回路図である。
【図４】本発明に係る電流セルマトリックスのレイアウ
トを示した図面である。
トを示した図面である。
【図５】従来のビデオデジタル／アナログ変換器のレイ
アウトを示した図面である。
アウトを示した図面である。
【図６】従来の電流セルマトリックスのパックを示した
断面図である。
断面図である。
【図７】従来の電流セルの回路図である。
【図８】従来の電流セルマトリックスのレイアウトを示
した図面である。
した図面である。
１００ Ｒデコーダ群 １１０ Ｇデコーダ群 １２０ Ｂデコーダ群 １３０〜１５０ データバス １６０〜１８０ Ｒ，Ｇ，Ｂ電流セルマトリックス １９０〜２１０ 下位Ｒ，Ｇ，Ｂ電流セルマトリックス ２２０ バイアス部 ２３０ チャネルストッパ なお同一符号は同一部分または相当部分を示す。
Claims (12)
- 【請求項１】 ビデオデジタル／アナログ変換器であっ
て、 赤（red ），緑（green ），青（blue）カラーチャネル
のデジタルデータを制御するため発生するＲ，Ｇ，Ｂク
ロックに同期され、入力するＲ，Ｇ，Ｂカラーチャネル
のデジタルデータを各々デコーディングするＲデコーダ
群，Ｇデコーダ群，Ｂデコーダ群が順次配置され、 それらＲ，Ｇ，Ｂデコーダ群上方側に各々配置され、そ
れらＲ，Ｇ，Ｂデコーダ群でデコーディングされたＲ，
Ｇ，Ｂカラーチャネルのデジタルデータを各々伝達する
複数個のデータバスと、 それらデータバス上方側に各々配置され、それらデータ
バスを通って入力されたＲ，Ｇ，Ｂカラーチャネルのデ
ジタルデータにより各々電源を発生するＲ，Ｇ，Ｂ電流
セルマトリックスと、 それらＲ，Ｇ，Ｂ電流セルマトリックス上方側に各々配
置され、前記データバスを通って入力されるＲ，Ｇ，Ｂ
カラーチャネルのデジタルデータにより各々電流を発生
する下位Ｒ，Ｇ，Ｂ電流セルマトリックスと、 それら下位Ｒ，Ｇ，Ｂ電流セルマトリックス上方側に配
置され、前記Ｒ，Ｇ，Ｂ電流セルマトリックスおよび下
位Ｒ，Ｇ，Ｂ電流セルマトリックスに各々バイアスを供
給するバイアス部と、が各々レイアウトされたビデオデ
ジタル／アナログ変換器。 - 【請求項２】 前記バイアス部，Ｒ，Ｇ，Ｂ電流セルマ
トリックスおよび下位Ｒ，Ｇ，Ｂ電流セルマトリックス
は、前記Ｒ，Ｇ，Ｂデコーダ群から隔離されて配置され
た請求項１記載のビデオデジタル／アナログ変換器。 - 【請求項３】 前記複数個のデータバスは、各々“Ｌ”
字状に形成されて該Ｌ字状の一方側片が前記Ｒ，Ｇ，Ｂ
電流セルマトリックス間に各々位置され、他方側辺は前
記Ｒ，Ｇ，Ｂ電流セルマトリックスと前記Ｒ，Ｇ，Ｂデ
コーダ群間に各々位置されてなる請求項１記載のビデオ
デジタル／アナログ変換器。 - 【請求項４】 前記Ｒ，Ｇ，Ｂ電流セルマトリックス
は、複数個の電流セルにより構成され、それら電流セル
は、Ｒ，Ｇ，Ｂカラーチャネルのデジタルデータと第１
バイアス電圧とが各々ゲートに印加され、ドレインは出
力端子に接続され、ソースは互いに共通接続された第
１，第２ＮＭＯＳトランジスタと、 それら第１，第２ＮＭＯＳトランジスタのゲートにドレ
インが各々接続され、ソースは各々接続され、ゲートに
は使用者の選択したスリッピング信号が各々印加される
第４，第５ＮＭＯＳトランジスタと、 前記第１，第２ＮＭＯＳトランジスタのソース共通接続
点にドレインが連結され、ゲートにはスリッピング信号
が反転して印加され、ソースは後述する第６ＮＭＯＳト
ランジスタのドレインに接続される第３ＮＭＯＳトラン
ジスタと、 該第３ＮＭＯＳトランジスタのソースにドレインが接続
され、ソースは接続され、ゲートには第２バイアス電圧
が印加される第６ＮＭＯＳトランジスタと、 を備えた請求項１記載のビデオデジタル／アナログ変換
器。 - 【請求項５】 前記Ｒ，Ｇ，Ｂ電流セルマトリックス
は、各々１つのチャネルにて構成される請求項１または
２記載のビデオデジタル／アナログ変換器。 - 【請求項６】 前記各チャネルは、各々独立的にレイア
ウトされる請求項５記載のビデオデジタル／アナログ変
換器。 - 【請求項７】 前記各チャネルは、各々１つの基板上に
レイアウトされる請求項５または６記載のビデオデジタ
ル／アナログ変換器。 - 【請求項８】 前記各チャネルは、各々チャネルストッ
パによって隔離される請求項６または７記載のビデオデ
ジタル／アナログ変換器。 - 【請求項９】 前記Ｒ，Ｇ，Ｂ電流セルマトリックス
は、４個の電流セルが１つの電流セルユニットに形成さ
れ、該電流セルユニットが複数個配置されて構成される
請求項１記載のビデオデジタル／アナログ変換器。 - 【請求項１０】 前記電流セルユニットは、４個の電流
セルがＸ軸，Ｙ軸の原点を基準とし、反射（Reflectio
n）されて相互対応する形状に配置される請求項９記載
のビデオデジタル／アナログ変換器。 - 【請求項１１】 前記各電流セルは、レイアウトすると
き、一方側に出力端が配置され、他方側にグラウンドが
配置されて電流セルが４方向に配置され、各電流セルが
出力端およびグラウンドを各々共有するように構成され
る請求項９記載のビデオデジタル／アナログ変換器。 - 【請求項１２】 前記Ｒ，Ｇ，Ｂ電流セルマトリックス
および下位Ｒ，Ｇ，Ｂ電流セルマトリックスの各電流セ
ルは、各々同様な構成および作用を有してなる請求項１
記載のビデオデジタル／アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93P23449 | 1993-11-05 | ||
| KR1019930023449A KR960003448B1 (ko) | 1993-11-05 | 1993-11-05 | 디지탈/아날로그 변환기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193500A true JPH07193500A (ja) | 1995-07-28 |
| JP2789078B2 JP2789078B2 (ja) | 1998-08-20 |
Family
ID=19367422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6270076A Expired - Fee Related JP2789078B2 (ja) | 1993-11-05 | 1994-11-04 | ビデオデジタル／アナログ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5623264A (ja) |
| JP (1) | JP2789078B2 (ja) |
| KR (1) | KR960003448B1 (ja) |
| DE (1) | DE4439317C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999067884A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Circuit de generation de courant constant, circuit de conversion numerique-analogique et processeur d'image |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838271A (en) * | 1997-01-31 | 1998-11-17 | Lg Semicon Co., Ltd. | Digital to analog converter and bias circuit therefor for providing weighed currents |
| US6100833A (en) * | 1993-11-05 | 2000-08-08 | Lg Semicon Co., Ltd. | Digital to analog converter and bias circuit therefor |
| US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
| DE19746950C2 (de) * | 1997-01-31 | 2003-11-06 | Lg Semicon Co Ltd | Digital-Analog-Umsetzer |
| EP1465348B1 (en) * | 2003-03-31 | 2007-04-11 | AMI Semiconductor Belgium BVBA | Current DAC with a two-dimensional matrix decoder |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
| JPS60117290A (ja) * | 1983-11-29 | 1985-06-24 | 日本電気株式会社 | カラ−ｃｒｔディスプレイ装置 |
| JPS6140469A (ja) * | 1984-07-31 | 1986-02-26 | Kobe Steel Ltd | 往復動ポンプの制御装置 |
| JPH01135124A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体集積回路 |
| JPH0430470A (ja) * | 1990-05-25 | 1992-02-03 | Nec Corp | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017919A (en) * | 1990-06-06 | 1991-05-21 | Western Digital Corporation | Digital-to-analog converter with bit weight segmented arrays |
| US5410311A (en) * | 1993-07-29 | 1995-04-25 | Pixel Semiconductor, Inc. | Voltage reference and current source for video DAC |
-
1993
- 1993-11-05 KR KR1019930023449A patent/KR960003448B1/ko not_active IP Right Cessation
-
1994
- 1994-11-03 DE DE4439317A patent/DE4439317C2/de not_active Expired - Lifetime
- 1994-11-04 JP JP6270076A patent/JP2789078B2/ja not_active Expired - Fee Related
- 1994-11-04 US US08/336,686 patent/US5623264A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
| JPS60117290A (ja) * | 1983-11-29 | 1985-06-24 | 日本電気株式会社 | カラ−ｃｒｔディスプレイ装置 |
| JPS6140469A (ja) * | 1984-07-31 | 1986-02-26 | Kobe Steel Ltd | 往復動ポンプの制御装置 |
| JPH01135124A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体集積回路 |
| JPH0430470A (ja) * | 1990-05-25 | 1992-02-03 | Nec Corp | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999067884A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Circuit de generation de courant constant, circuit de conversion numerique-analogique et processeur d'image |
| US6337644B1 (en) | 1998-06-25 | 2002-01-08 | Seiko Epson Corporation | Constant-current generation circuit, digital/analog conversion circuit, and image processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789078B2 (ja) | 1998-08-20 |
| KR960003448B1 (ko) | 1996-03-13 |
| US5623264A (en) | 1997-04-22 |
| DE4439317A1 (de) | 1995-05-11 |
| DE4439317C2 (de) | 2000-06-08 |
| KR950016010A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van den Bosch et al. | SFDR-bandwidth limitations for high speed high resolution current steering CMOS D/A converters | |
| US5554986A (en) | Digital to analog coverter having multiple resistor ladder stages | |
| CN101299610B (zh) | 一种10位电流舵结构的高速数模转换器 | |
| US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
| US20030085829A1 (en) | Digital to analog converter with reduced ringing | |
| US4667178A (en) | Digital to analog converter | |
| US7825843B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
| EP0084847B1 (en) | A bit cell for providing a weighted current | |
| EP1257060A2 (en) | Digital-to-analogue converter using an array of current sources | |
| US6320527B1 (en) | Mixed-signal circuitry and integrated circuit devices | |
| US5600319A (en) | Thermometric-to-digital-to-analog converter occupying reduced chip area | |
| JP2789078B2 (ja) | ビデオデジタル／アナログ変換器 | |
| KR101058588B1 (ko) | 디지털 아날로그 컨버터의 디코더 | |
| JP3099717B2 (ja) | Ｄ／ａ変換回路 | |
| KR20000053011A (ko) | 고성능 디지털 아날로그 변환 구조를 제공하는 방법 및 장치 | |
| US6344815B2 (en) | Digital-to-analog converter | |
| US6559785B2 (en) | Digital/analog converter | |
| US5136293A (en) | Differential current source type d/a converter | |
| JP2520390B2 (ja) | Ｍｏｓアナログ集積回路 | |
| JP3361449B2 (ja) | Ｄ／ａ変換器 | |
| JPH07212218A (ja) | 論理回路 | |
| US6037885A (en) | Digital/analog converter using a floating gate MOS neuron transistor with capacitive coupling | |
| US5870045A (en) | D/A converter | |
| KR100349581B1 (ko) | 디지털 아날로그 변환기 | |
| KR100796974B1 (ko) | 전류공급회로 및 이를 포함하는 디지털 아날로그 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980421 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |