JPS6161527A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、出力容量（キャパシタンス）ヲ小さくした
デジタル−アナログ信号変換器に関するものである。特
にこの発明は、デジタル・ビデオ信号処理技術を使用し
たビデオ信号処理装置において、映像表示装置を駆動す
るためのビデオ出力増幅器のような出力回路として使用
するのに適した変換器に関する。

〈発明の背景〉 デジタル信号処理技術を使用した１気侭号処理装置では
、その装置に関連するアナログ回路で使用するたゆにデ
ジタル信号をアナログ信号に変換するデジタル−アナロ
グ変換回路網を必要とする。

インターナショナル　テレホン　アンド　テレグ′　ラ
フ　コーポレーション（Ｉｎｔｅｒｎａｔｉｏｎａｌ　
Ｔｅ１ｅ−ｐｈｏｒｉｅ　ａｎｄ　Ｔｅｌｅｇｒａｐｈ
　ｃｏｒｐｏｒａｔｉｏｎ　）のワールドワイド　セミ
コンダクタ　グループ（ＷｏｒｌｄｗｉｄｅＳｅｍｉｃ
ｏｎｄｕｃｔｏｒ　Ｇｒｏｕｐ　）、（西ドイツ　フラ
イプルク：　ＦｒｅｉｂｕｒｇＷｅｓｔ　Ｇｅｒｍａｎ
ｙ　）で最近導入されたデジタル・テレビジョン信号処
理装置はｌ’−ＶＬＳＩＤｉｇｉｔａｌ　ＴＶ　Ｓｙｓ
ｔｅｍ　−Ｄ工ＧＩＴ　２０００　（ＶＬＳＩデジタル
　テレビジョン　システム−Ｄ工Ｇ工Ｔ　２０００）　
Ｊという名称のアイティーティーコーポレーション（工
ＴＴ　ＱＯｒｐＯｒａｔｉＯｎ　）の刊行物中に示され
ている。

その装置では、カラービデオ信号はデジタル形式で処理
された後、デジタル−アナログ変換器によってアナログ
に変換されて映像表示映像管に供給される。アナログ・
カラー・ビデオ信号はアナログ・バッファ増（扁器およ
びビデオ出力映像管駆動増幅器を経て映像管に供給され
る。これらの各増幅器は映像管の強度制御電極を駆動す
るのに適した高レベルのアナログ・ビデオ出方信号を供
給する。

出力デジタル−アナログ変換器と映像管駆動段の機能が
うまく結合され、それによってアナログ映像管駆動段に
付帯する多くの間厘を解消したデジタル・ビデオ信号処
理装置は１９８４−年８月２７日付で「Ｋｉｎｅｓｃｏ
ｐｅ　Ｄｒｉｖｅｒ　ｉｎ　ａ　Ｄｉｇｉｔａｌ　Ｖｉ
ｄｅｏ　Ｓｉｇ−ｎａｌ　ＰｒｏｃｅｓｓｉｎｇＳｙｓ
ｔｅｍ　（デジタル・ビデオ信号処理システムにおける
映像管駆動装置）」という名称で出願された米国特許出
願第６４４　、３９８号明ｉ、′ａ書中に示されている
。この明細書に示されているように・変換器／駆動装置
は高電圧縦形ＶＭＯ８ＦＥＴトランジスタ出力装置を使
用しており、テレビジョン受像機あるいはデジタル・ビ
デオ信号処理技術を使用した同様なビデオ信号処理装置
における映像管の強度制御電極、例えば陰極を直接駆動
することができる。

〈発明の概要〉 変換器の出力容量を減少させることにより、特に大きな
振幅の信号を処理するために使用するときに、デジタル
−アナログ変換器の高周波応答性を保持し、しかも電力
消費を減少させることが望ましい。従って、この発明は
このような目的に適合したデジタル−アナログ変換器を
具えた信号処理装置を提供することを目的とする。この
発明の原理によるデジタル−アナログ変換器は、別々の
ソース領域をもった複数個のＭＯＳ　ＦＥＴ出力トラン
ジスタ装置からなる。各別のソース領域の寸法は異なっ
ており、最上位デジタル情報に関連する装置は最大のソ
ース領域を有し、最下位ビットに関連する装置はより小
さな寸法のソース領域を有している。この発明の好まし
い実施例による装置では・　ソース領域は２進的に記数
された縦形ＶＭＯＳ出力装置のソース領域の一部によっ
て購成され、その出力装置のゲート電極は共通に接続さ
れ、そのドレン電極は出力負荷インピーダンスに共通に
接続されている。

さらにこの発明によるデジタル−アナログ変換器は、テ
レビジョン受像機あるいはデジタル・ビデオ信号処理技
術を使用した同様なビデオ信号処理装置における映像管
の陰極のような強度制御電極を直接駆動することができ
る。この場合、映像管のアナログ駆動増幅段は不要にな
る。

〈実施例の詳細な説明〉 以下、図示の実施例によってこの発明の詳細な説明する
。

第１図において、デジタル・ビデオ信号源１０からの２
進形式（２°・・・２）の８ビット・デジタル・ビデオ
ｆｆｌ　ｔは８ビット・デジタル−アナログ変換器（Ｄ
ＡＣ）　２０に入力として供給される。ＤＡＣ２０がら
の高レベル・アナログ出力ビデオ信号は、テレビジョン
受像機、ビデオ・モニタあるいは他の同様なビデオ処理
装置で見られるような映像表示用の映像管２８の強度制
御電極、例えば陰極２８を直接駆動するのに適した大き
さをもった負荷インピーダンス２４の両端間に現われる
。ＤＡＣ２０からの出力信号は・負荷抵抗器２４と映像
管の陰極に付随するキャパシタンスとによって適当に低
域通過濾波される０ ＤＡＣ！　２０は複数個の入力インバータエ０乃至エフ
を有し、これらのインバータはスイッチとして働き、そ
れぞれ入力デジタル信号ビット２′″・・・２を受信す
る。インバータエ０乃至エフは９１Ｊえはオン−オフ・
スイッチとして動作するバイポーラ・トランジスタを含
んでいる。２進入力信号２°・・・２の論理状態に従っ
て発生されるインバータエ０−１７からの出力信号は、
２進的に重み付けされた電流決定抵抗器ＲＯ−Ｒ７を終
で高電圧出力ＭＯ８ＦＫＴ　　ｈランジスタ装置ＱＯ−
Ｑ７のアレーに供給されてる。装置ＱＯ−Ｑ’７はバイ
アス電圧が供給される単一のゲート端子Ｇに共通に接続
されたゲート電極、出力負荷インピーダンス２４が結合
された単一のドレン出力端子りに共通に接続された出力
ドレン電極、および抵抗器Ｒ○−Ｒ７からの２進重み付
は信号電流をそれぞれ受信する各別の入カンース雷極端
子Ｓ○−８７を有している。

出力装置ＱＯ−Ｑ７は、例えば西ドイツ国　フライブル
ク（Ｆｒｅｉｂｕｒｇ）の工ＴＴから市販されているＢ
ＳＪ、Ｏ’ｉ’形装置、西ドイツ国　ミュンヘン（Ｍｕ
ｎｉｃｈ　）のシーメンス（Ｓｉｅｍｅｎｓ　）社から
市販されているＢ５９３形装置のようなエンハンスメン
ト・モードｖ′Ｍｏｓ　（縦形ＭＯ８）　ＦＥＴ　トラ
ンジスタ装置であることが望ましい。ＶＭＯ８装置Ｑ、
０−Ｑ７は縦軸に沿って配列されたドレン電極とソース
電極とをもっている（ラテラル装置ではゲート、ソース
、ドレンノ各電極が同じ面上にある）。装置Ｑ、Ｏ−Ｑ
’ｉ’は並列に結合されており、抵抗器ＲＯ−Ｒ’７お
よびスイッチング・７・ インバータエ０−エツと共に共通の集積回路基板上に容
易に構成することができる。ＶＭＯ８出カ装置の縦形構
造は高い定格降服電圧をもった装置を容易に構成するこ
とができ、この装置によって映像管２８の高電圧陰極を
直接駆動することができる。

またＶＭＯ８出力装置は実質的に等しいターンオン、タ
ーンオフ遅延をもった相互に一様な高電圧高速スイッチ
ング等性を示すという利点があり、さらにバイポーラ・
トランジスタの高電圧スイッチング特性に比して特に好
ましくないスイッチング・トランシュド（グリッチ）を
実質的に避けることができる。ＶＭＯ３出力装置のター
ン・オン、ターン・オフ時間は切換えられる電圧の大き
さには実質的に影響を受けず、それにより高電圧映像管
の駆動が可能になる。さらにＶＭＯＳ技術によると、共
通のゲート、共通のドレン電極をもった集積化７ＭＯ８
装置のアレーを安価に製造することができる。

ＤＡＯ２０は著しく減少した寄生出力容量を呈し、しか
も大きな信号のスルー・レート（単位時間車りの電圧変
化、すなわちａｖ／ａｔ）、高周波応答性、低電力消費
特性を示す。以下に説明するように、これらの好ましい
効果はＶＭＯ８出力装置Ｑ、０−Ｑ８のソース領域が２
進重み付係数、すなわちｌ：２：４：８：　１６　：　
３２　：　６４　：　１２８を示すように寸法が決定さ
れているという事実によって得られるものである。換言
すれば、出力装置ＱＯ−Ｑ’７のソース領域は関連する
ソース抵抗ＲＯ−Ｒ７の２進記数値に比例している。

かくしてトランジスタＱＯのソース領域は最下位ビット
（２°）に対応するように最小の面積（′１”）となっ
ており、トランジスタＱ７のソース領域は最上位ビット
（２）に対応するように最大の面積（１２８″）になっ
ている。

ＶＭＯ８出力装置のソース領域の寸法を上記のように定
めることにより、端子りにおける出力寄生容量の値（す
なわち全ドレン容量）は、出力装ｆｔＱ、０−Ｑ、７が
同じ大きさのソース領域を有する場合に比して著しく減
少する。縦形構造のＶＭＯ８装置では各出力ＶＭＯ８装
置に対するソース領域の寸法（あるいは使用されるソー
ス・セルの数）は主としてその装置が占有する面積を決
定し、またドレン領域およびドレン容量はＶＭＯ８装置
が占める面積に比例するので、ソース領域の寸法が減少
するとそれに関連して寄生出力ドレン容量の値が減少す
ることになる。

ＤＡＣ２０（７）　Ｘ　ルー　・ルー　ト（”７’ｄｔ
　）　ハ、出力端子りに現われる容易の値で分圧された
負荷抵抗器２４によって供給される電流の大きさに関連
する。

従って、端子りにおける実効容量が小さくなると、ＤＡ
Ｃ２０におけるスルー・レートが大きくなり、またＤＡ
Ｃ２０の高周波応答特性が大きくなる。ＤＡＣ２０の電
力消費は実効出力容量の値に直接比例するので、上記の
ように実効出力容量の値が小さくなるとＤＡＣ２０の電
力消費も小さくなる。

後程説明する第３図から明らかなように、各出力装置Ｑ
Ｏ−Ｑ、７は幾つかのソース・セルからなる。

最上位信号ビットに関連する出力装置Ｑ７は最大数のソ
ース・セル（１２８個）からなり、大電流導通能力を持
ち、出力ドレン容量の総容量値に最大の影響を与える。

これに対して最下位ビットに関連する出力装置ＱＯは最
少数（１個）のソース・セルからなり、電流導通能力は
最も低く、また出力ドレン容量の総容量値に与える影響
は最も小さい。

より高次数の大きな面積のソースはより大きな電流を導
通させ、より低次の小さな面積のソースは小さな電流を
導通させるので、すべてのノース領域における電流密度
は実質的に等しい。出力装置ＱＯ−Ｑ’７によって導通
させられる電流の大きさは関連するソース抵抗器ＲＯ−
Ｒ７の値によって決定される。低次出力装置のオン抵抗
値（導通抵抗値）は高次装置のオン抵抗値よりも高いが
、低次装置は少ない数の並列ソース・セルからなるので
、出力装置における電流密度は等しくなり、導通時の出
力装置におけるドレン−ソース重圧降下は高次、低次の
装置に対してはソ同じ大きさになる。

ドレン出力端子りに発生するＤｃ雷電圧、ソース電極Ｓ
８と、それに関連するソース抵抗器Ｒ８とを具えた付加
ＶＭＯ８トランジスタＱ８によって制御される。

電圧源３０から供給される可変ＤＣ制御電圧ＶＣはトラ
ンジスタＱ８によって導通させられる電流を変化させ、
それによって出力端子りにおける負荷抵抗器２４の両端
間に発生する電圧を変化させる。例えばテレビジョン受
像機では、電圧源３０とトランジスタＱ８とを含む構成
は、例えば受像機のサービス調整期間、あるいは他の期
間に映像管の陰極のバイアスを調整するために使用する
ことができる。

第２図はψりえば第１図の構成と共に使用することので
きるＶＭＯ８ＩＴ構成の横断面を示す。ドレン本体の材
料は計基体からなり、その一方の側にはｎ−エピタキシ
ャル層が被着されており、他方の側こは金属化層が被着
されている。ソース・セルはｎ−エピタキシャル層中に
拡散されたｐ十領域、ｐ十領域に拡散されたｎ十領域か
らなる。ソース・セルの形状は例えば６角形あるいは長
方形に変更することもできる０ゲートは２酸化ンリコン
（Ｓ　１０２　）中に埋込まれたｎ＋ポリシリコン層か
らなり、そのソース・セル上に中心をもった開孔が形成
されている０ある点でゲート層は装置の表面にまで上昇
しており、その部分は金属化され、接続パッドに接続さ
れる。ソースの金属化は装置の最上位層で行なわれ、必
要に応じて個々のソース・セルを接続する。

ＵＭＯ８装置の定格降服電圧は主としてエピタキシャル
層の固有抵抗と厚みとによって決定される。

第３図は装置ＱＯ−Ｑ、８を含む第１図の構成の一部を
含む集積回路の平面図である。端子ｓｏ　−ｓｓが接続
される装置ＱＯ−Ｑ、８のソース領域は図示のようにソ
ースセルの間に配置された長方形のゲート素子（電極）
をもった長方形の形状に形成されている。

出力装置ＱＯ−Ｑ、’７にそれぞれ関連する全体のソー
ス・セルの寸法は２進比（ユニ２：４：　・・・：　１
２Ｂ）となるように比率が定められており、また２酸化
シリコン（Ｓ１０２　）絶縁層によって分離されている
。

この形式の集積化ＶＭＯ８装置は、例えば相互に接続さ
れた複数のソース・セルが単にソース・セルの金属化を
変更することによって幾っがの個々の２進比率の関係に
あるソース・セル領域に分割されたシーメンス社製のＢ
ＳＳ　９３の形式の装置のように、ある種の既存のＶＭ
Ｏ８装置に僅かな修正を加えることによって容易に構成
することができるものであるＯ 電力消費を小さくシ、シがち前述のように全実効出力容
量を減少させることによって高周波応答性を保持させる
という利点を得るために、ＶＭＯ３出力装置のソース領
域を２進比になるようにその寸法の比率を設定する必要
はない。他の比率をもった構成を所定の信号処理装置の
要求に適合させることもできる。すなわち各種のデジタ
ル情報コードの要求に関連して他の比率をもった構成を
採用することもできる。しかしながら、一般には出力容
量を減少させ、所望のソース・セル電流密度を得、しか
も電力消費を小さくするために、ビットの総数により幾
つかの低次ビットに関連するソース領域を高次ビットに
対して小さな面積となるように比率を定めると、大きな
効果を得ることができる。

こ＼で説明した構成をもった装置はｆｌｊえばテレビジ
ョン受像機における映像管の高電圧強度制御陰極を駆動
するのに特に適しているが、こ＼で説明した装置は適当
なインピーダンス整合をもった音声周波数信号駆動器と
して、あるいは共通のデジタル・ビデオ信号源から各別
のアナログ・ビデオ゛モンタあるいは受像機に信号を供
給するための低レベル・アナログ・ビデオ信号源として
モ使用することができる。一般に、この発明の装置は高
速デジタ、ルーアナログ変換器を特徴とする特許に有効
である。

こ＼で説明したＶＭＯＥｉ変換器／駆動装置はデジタル
・ビデオ信号処理および表示装置で使用して特に有効で
ある。この場合、表示された映像の明るさおよびコント
ラストを制御するための視聴者が発生する制御信号はビ
デオ信号の大きさを制御するためＧこデジタル形式では
なくむしろアナログ形式、で使用される。これについて
は「アナログ・レベル！ＩｊＵ御をもったデジタル・ビ
デオ信号プロセッサ（Ｄｉｇｉｔａｌ　Ｖｊ、ｄｅｏ　
Ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｏｒ　ｗｉｔｈＡｎａｌ
ｏｇＬｅｖｅｌ　Ｃｏｎｔｒｏｌ　）　Ｊという名称で
１９８４年８月２７日付で出願された米国特許出願箱６
４４，４００号明細書中に詳細に示されている。

【図面の簡単な説明】

第１図はこの発明によるデジタル−アナログ変換器を具
（ｉｉｎ　Ｌだテレビジョン受像機の一部を示す図、第
２図は第１図のデジタル−アナログ変換器の構成素子を
構成する装置の横断面図、第３図は第１図０こ示すデジ
タル−アナログ変換器の集積回路の平面図である。 ログ信号変換器、２８・・・映像管（アナログ信号利用
手段）、５ｏ−６’７・・・ソース電極、Ｄ・・・共通
接続点。 ４１出ｉ人　　　アールシーニー　コーポレーション代
　理　人　　清　水　　　　哲　はか２名７７図 ソース乞ル

Claims (1)

【特許請求の範囲】
1. （１）複数の２進情報ビットからなるデジタル信号源と
   、 アナログ信号利用手段と、 各々ゲート電極、ドレン電極、ソース電極を有するＭＯ
   Ｓトランジスタ装置のアレーからなるデジタル−アナロ
   グ信号変換手段とからなり、 上記ソース電極には入力信号として上記情報ビットのそ
   れぞれのものが供給され、 上記ドレン電極は上記利用手段に共通に接続されていて
   それにアナログ出力信号を供給し、上記ソース領域は関
   連するソース領域を有し、上記ソース領域の寸法は、最
   下位情報ビットに関連するソース領域はより高次の情報
   ビットに関連するソース領域よりも相対的に小さくなる
   ような割合で作られている、デジタル信号処理装置。