JPH05206830A - 出力バッファ回路 - Google Patents

出力バッファ回路

Info

Publication number
JPH05206830A
JPH05206830A JP4013111A JP1311192A JPH05206830A JP H05206830 A JPH05206830 A JP H05206830A JP 4013111 A JP4013111 A JP 4013111A JP 1311192 A JP1311192 A JP 1311192A JP H05206830 A JPH05206830 A JP H05206830A
Authority
JP
Japan
Prior art keywords
input
terminal
circuit
output
transfer gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4013111A
Other languages
English (en)
Inventor
Yasunori Hashimoto
益典 橋本
Original Assignee
Olympus Optical Co Ltd
オリンパス光学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd, オリンパス光学工業株式会社 filed Critical Olympus Optical Co Ltd
Priority to JP4013111A priority Critical patent/JPH05206830A/ja
Publication of JPH05206830A publication Critical patent/JPH05206830A/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】セル自体のスピードが早くなっても、貫通電流
を低減させること。 【構成】P,Nチャネルトランジスタ1,2は、各ドレ
インが共通に出力端子OUT及びトランスファーゲート
3のコントロール入力端子に接続され、Pチャネトラン
ジスタ1のソースは電源(VDD)に、Nチャネルトンジ
スタ2のソースはグランド(VSS)に接続されている。
Pチャネルトランジスタ1のゲートは多入力のNAND
回路4の出力端子と接続され、Nチャネルトランジスタ
2のゲートは多入力NOR回路5の出力端子と接続され
ている。NAND,NOR回路4,5のそれぞれ1つの
入力端子は入力端子INに接続され、他の入力端子は全
てトランスファーゲート3の出力端子と接続されてい
る。トランスファーゲート3の入力端子は、上記入力端
子INに接続されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、出力バッファ回路に係
り、特に、半導体集積回路中に構成されるCMOSディ
ジタル回路に関する。
【0002】
【従来の技術】従来、出力バッファ回路は、図5の
(A)に示すように、プリバッファ部100と最終出力
バッファ部102に分かれ、それぞれインバータにて構
成されていた。しかしながら、近年、高速化の要求が高
く、また出力バッファ回路もgmをかせぐために縦横比
(W/L)が大きくなってきており、これに伴ってデバ
イスの中を電源からグランドへ流れる貫通電流を無視す
ることができなくなってきた。
【0003】そこで、例えば特開平2−101817号
公報に開示されているように、NAND回路104とN
OR回路106を用いて、プリバッファ部100を図5
の(B)のように構成することが考えられている。
【0004】このような構成では、入力信号(IN)の
波形が緩やかな場合、NAND回路104の論理スレッ
シュ電圧(VTNA )の方がNOR回路106の論理スレ
ッシュ電圧(VTNO )より高いため、図5の(C)に示
すように、G及びH点に於ける波形が異なってくる。
【0005】Pチャネルトランジスタ108はゲート電
極が“H”の時にOFF、Nチャネルトランジスタ11
0はゲート電極が“L”の時にOFFするので、出力が
変化するとき、Pチャネル,Nチャネルの両方のトラン
ジスタがOFFとなる時間があるので、貫通電流を低減
することができた。
【0006】
【発明が解決しようとする課題】しかしながら、論理ス
レッシュ電圧の差(VTNA >VTNO )を利用しても、セ
ル自体のスピードが速くなると、図5の(C)に点線で
示すように、入力信号(IN)が急峻になるため、NA
ND回路104とNOR回路106の論理スレッシュ電
圧の差だけでは、最終段の出力を形成するPチャネルト
ランジスタ108とNチャネルトランジスタ110のゲ
ート電極の信号G,Hに差がほとんど無くなり、依然と
して貫通電流が大きなものであった。
【0007】この貫通電流が大きいと、一度に複数の出
力が変化してしまう、いわゆる同時スイッチング時に
は、大電流が電源からグランドへ流れてしまう。従っ
て、電源配線に寄生するインダクタンス成分により、グ
ランドレベルが瞬間的に上昇する。これにより、入力の
論理スレッシュ電圧が変化してしまうため、“H”レベ
ルの電圧を“L”レベルと感知して誤動作を起こしてし
まう。
【0008】本発明は、上記の点に鑑みて成されたもの
で、セル自体のスピードが早くなっても、出力が変化す
るときには、P,Nチャネルとも確実にOFFの状態を
作り、貫通電流を低減させることの可能な出力バッファ
回路を提供することを目的とする。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の出力バッファ回路は、信号入力端子と、
信号出力端子と、第1の電圧レベルの第1の基準電圧源
と、前記第1の電圧レベルとは異なる第2の電圧レベル
の第2の基準電圧源と、前記信号入力端子に一つの入力
端が接続された多入力NAND回路と、前記第1の基準
電圧源と前記信号出力端子との間に接続され、その制御
端子が前記多入力NAND回路の出力端に接続された第
1極性の第1の半導体素子と、前記信号入力端子に一つ
の入力端が接続され、前記多入力NAND回路よりも低
い論理スレッシュ電圧を有する多入力NOR回路と、前
記第2の基準電圧源と前記信号出力端子との間に接続さ
れ、その制御端子が前記多入力NOR回路の出力端に接
続された、前記第1の極性とは異なる第2極性の第2の
半導体素子と、入力端が前記信号入力端子に接続され、
出力端が前記多入力NAND回路及び多入力NOR回路
の残りの入力端に接続されると共に、制御端が前記信号
出力端子に接続され、前記信号出力端子から出力される
出力信号の切り替わりに応じてその抵抗成分が変化する
トランスファーゲート手段とを備えている。
【0010】ここで、特に、前記トランスファーゲート
手段は、それぞれ第1,第2の導通端子及び制御端子を
有する第1の極性の第3の半導体素子と第2の極性の第
4の半導体素子とを含み、前記第3及び第4の半導体素
子の前記第1の導通端子は共通に接続されて、前記トラ
ンスファーゲート手段の入力端に接続され、前記第3及
び第4の半導体素子の前記第2の導通端子は共通に接続
されて、前記トランスファーゲート手段の出力端に接続
され、前記第3及び第4の半導体素子の制御端子は共通
に接続されて、前記トランスファーゲート手段の制御端
に接続されていることを特徴としている。
【0011】
【作用】即ち、本発明の出力バッファ回路によれば、多
入力のNAND回路及びNOR回路のゲート容量とトラ
ンスファゲート手段の抵抗成分による、C・R遅延によ
り、トランスファゲート手段の出力信号波形がなまる。
また、NAND回路の論理スレッシュ電圧の方がNOR
回路の論理スレッシュ電圧よりも高い。従って、NAN
D回路,NOR回路のスイッチング時間が異なり、最終
段の第1,第2の半導体素子、例えばP,Nチャネルト
ランジスタのOFFの時間がオーバーラップして、貫通
電流が低減される。
【0012】また、出力端子の信号が、トランスファー
ゲート手段の制御端に接続されているため、トランスフ
ァゲート手段の抵抗成分が、出力信号の切り替わりに応
じて変化し、特に切り替わり直後は抵抗成分が大とな
り、トランスファーゲート手段の出力信号波形のなまり
が顕著となる。このため、第1及び第2の半導体素子の
制御端子に印加される電位の時間差が大きくなり、貫通
電流は大きく低減される。
【0013】
【実施例】本発明の実施例を説明する前に、本発明の理
解を助けるために、まず本発明の概念を説明する。図1
は、本発明の出力バッファ回路の構成を示す概念図であ
る。Pチャネルトランジスタ1とNチャネルトランジス
タ2は、各ドレインが共通で、当該出力バッファ回路の
出力端子OUT及びトランスファーゲート3のコントロ
ール入力端子(CONT)に接続されている。Pチャネ
トランジスタ1のソースは、電源(VDD)に、Nチャネ
ルトンジスタ2のソースは、グランド(VSS)に接続さ
れている。また、Pチャネルトランジスタ1のゲート電
極は、多入力のNAND回路4の出力端子と接続され、
Nチャネルトランジスタ2のゲート電極は、多入力NO
R回路5の出力端子と接続されている。
【0014】上記NAND回路4及びNOR回路5の1
つの入力端子は、当該出力バッファ回路の入力端子IN
に接続され、他の入力端子は全て前記トランスファーゲ
ート3の出力端子と接続されている。そして、このトラ
ンスファーゲート3の入力端子は、当該出力バッファ回
路の入力端子INに接続されている。
【0015】以下、上記のように構成された出力バッフ
ァ回路の作用を、各回路点の波形を示す図1の(B)を
参照して説明する。まず、多入力のNAND回路4及び
NOR回路5のゲート容量(CG )とトランスファゲー
ト3の抵抗成分による、C・R遅延により、A点の波形
(トランスファゲート3の出力波形)がなまる。また、
NAND回路4の論理スレッシュ電圧(VTNA )の方
が、NOR回路5の論理スレッシュ電圧(VTNO )より
も高い。従って、NAND回路4,NOR回路5のスイ
ッチング時間が異なり、最終出力バッファ部のPチャネ
ル,Nチャネルトランジスタ1,2のOFFの時間がオ
ーバーラップして、貫通電流が低減される。
【0016】また、出力端子OUTの信号が、トランス
ファーゲート3のコントロール入力端子に接続されてい
るため、トランスファゲート3の抵抗成分が出力信号の
切り替わりに応じて変化する働きをしている。
【0017】以下、図面を参照して、本発明の実施例を
説明する。図2の(A)は、本発明の第1の実施例の構
成を示す図である。本実施例は、図1の(A)のトラン
スファーゲート3をCMOS構成のトランスファゲート
13とし、多入力NAND回路4を2入力NAND回路
14に、また多入力NOR回路5を2入力NOR回路1
5に置きかえたものである。
【0018】以下、このように構成された第1の実施例
の出力バッファ回路の動作を、各回路点に於ける信号波
形を示す図2の(B)を参照して説明する。まず、入力
端子INへの入力信号波形が“L”→“H”に立ち上が
ると、D点の電位は、トランスファーゲート13のオン
抵抗(RON)と、NAND回路14,NOR回路15の
ゲート容量(CG )とで構成されたC・R遅延により、
緩やかに立ち上がる。ここで、NAND回路14の論理
スレッシュ電圧(VTNA )の方が、NOR回路15の論
理スレッシュ電圧(VTNO )よりも高いため、F点の電
位の方が早く立ち下がり、続いてE点の電位が下がって
くる。その結果として、出力端子OUTからの出力信号
波形が立ち上がる。
【0019】同様に、入力端子INへの入力信号波形が
“H”→“L”に立ち下がると、D点の電位は、緩やか
に立ち下がる。そして、E点の電位の方が早く立ち上が
り、続いてF点の電位が上がってくる。
【0020】従って、E点の電位は、立ち下がりが遅く
且つ立ち上がりは早くなり、またF点の電位は、立ち下
がりは早く、立ち上がりは遅くなる。このため、Pチャ
ネルトランジスタ1,Nチャネルトランジスタ2が両方
ともOFFとなる時間を通って信号が変化していくの
で、貫通電流を低減することができる。
【0021】なお、図2の(A)に用いたトランスファ
ーゲート13、即ち図3の(A)のようなシンボルで示
されるトランスファゲートは、図3(b)に示すよう
に、Pチャネルトランジスタ13PとNチャネルトラン
ジスタ13Nのソース及びドレインがそれぞれ共通に接
続された構成となっている。
【0022】このトランスファーゲート13のコントロ
ール入力端子を共通に接続すると、コントロール信号
(C)が“L”レベルの時は、Pチャネルトランジスタ
13PがONし、Nチャネルトランジスタ13NがOF
Fするので、オン抵抗はPチャネルトランジスタ13P
が支配的となる。逆に、コントロール信号(C)が
“H”レベルの時は、Pチャネルトランジスタ13Pは
OFFし、Nチャネルトランジスタ13NがONするの
で、オン抵抗はNチャネルトランジスタ13Nが支配的
となる。
【0023】このようなトランスファーゲート13を用
いて第1の実施例のように構成すると、入力信号波形が
“L”→“H”へ立ち上がる時は、出力端子OUTの出
力信号波形も“L”→“H”に変化し、この出力信号が
コントロール信号として使用されるため、コントロール
信号も“L”→“H”へ変化する。よって、トランスフ
ァーゲート13のオン抵抗は、図3の(C)に示す合成
抵抗16のように変化する。
【0024】従って、入力端子INへの入力信号波形が
“L”→“H”又は“H”→“L”へ切り替わった直後
は、オン抵抗は高抵抗となり、C・Rの時定数で、D点
の波形のなまりが顕著となる。このため、最終出力バッ
ファ部のP,Nチャネルトランジスタ1,2のゲート電
極(E点,F点)へ印加される電位の時間差は大きくな
るので、貫通電流は大きく低減される。次に、本発明の
第2の実施例を示す。
【0025】本第2の実施例に於いては、まず、マスタ
ースライスの設計手法で、図4の(A)に示すような素
子を、I/O部のマスターバルクの出力バッファ部に構
成しておく。なお、同図中の参照番号1は大駆動能力の
Pチャネルトランジスタ、2は大駆動能力のNチャネル
トランジスタ、6はPチャネルトランジスタ、7はNチ
ャネルトランジスタ、14は2入力NAND回路、15
は2入力NOR回路である。
【0026】このような構成にしておくと、スライス
(配線)工程にて、図4の(B)に示すように適宜配線
する(図中に太線で示す)ことにより、前述の第1の実
施例と同様の出力バッファ回路を構成することができ
る。従って、前述の第1の実施例と同様に動作し、同様
の効果を奏することができる。
【0027】また、図4の(A)に示す、同じマスター
バルクからスライス工程(図中太線)のみ変更すること
により、図4の(C)に示すような3ステート回路も容
易に構成することができる。この3ステート回路のコン
トロール信号(CONTバー)を“L”にプルダウンし
ておけば、図5の(B)を参照して説明したのと同様の
回路構成となり、従来の出力バッファ回路としても利用
できる。
【0028】
【発明の効果】以上詳述したように、本発明によれば、
セル自体のスピードが早くなっても、出力が変化すると
きには、P,Nチャネルとも確実にOFFの状態を作
り、貫通電流を低減させることの可能な出力バッファ回
路を提供することができる。
【0029】つまり、P,Nチャネルトランジスタ、ト
ランスファーゲート、NAND回路、NOR回路という
わずかな回路にて、確実に貫通電流を低減できる出力バ
ッファ回路を実現できる。さらには、マスターバルクに
準備しておけば、配線工程のみの変更で、3ステート回
路や通常の出力バッファ回路を実現できるので、その効
果は非常に大きい。
【図面の簡単な説明】
【図1】(A)は本発明の出力バッファ回路の概念を説
明するための回路構成図であり、(B)はそのタイミン
グチャートである。
【図2】(A)は本発明の第1の実施例の回路構成図で
あり、(B)はそのタイミングチャートである。
【図3】(A)はトランスファゲートを説明するための
はシンボル図、(B)は回路構成図であり、(C)はト
ランスファーゲートの電気的特性を示す特性図である。
【図4】(A)は本発明の第2の実施例の構成図であ
り、(B)は第2の実施例を説明するための配線図であ
り、(C)は第2の実施例の構成を利用して3ステート
回路を構成するための配線図である。
【図5】(A)及び(B)はそれぞれ従来の出力バッフ
ァ回路の構成を示す図であり、(C)は(B)の回路の
タイミングチャートである。
【符号の説明】
1,6,13P…Pチャネルトランジスタ、2,7,1
3N…Nチャネルトランジスタ、3,13…トランスフ
ァーゲート、4,14…NAND回路、5,15…NO
R回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 信号入力端子と、 信号出力端子と、 第1の電圧レベルの第1の基準電圧源と、 前記第1の電圧レベルとは異なる第2の電圧レベルの第
    2の基準電圧源と、 前記信号入力端子に一つの入力端が接続された多入力N
    AND回路と、 前記第1の基準電圧源と前記信号出力端子との間に接続
    され、その制御端子が前記多入力NAND回路の出力端
    に接続された第1極性の第1の半導体素子と、 前記信号入力端子に一つの入力端が接続され、前記多入
    力NAND回路よりも低い論理スレッシュ電圧を有する
    多入力NOR回路と、 前記第2の基準電圧源と前記信号出力端子との間に接続
    され、その制御端子が前記多入力NOR回路の出力端に
    接続された、前記第1の極性とは異なる第2極性の第2
    の半導体素子と、 入力端が前記信号入力端子に接続され、出力端が前記多
    入力NAND回路及び多入力NOR回路の残りの入力端
    に接続されると共に、制御端が前記信号出力端子に接続
    され、前記信号出力端子から出力される出力信号の切り
    替わりに応じてその抵抗成分が変化するトランスファー
    ゲート手段と、 を具備してなることを特徴とする出力バッファ回路。
  2. 【請求項2】 前記トランスファーゲート手段は、それ
    ぞれ第1,第2の導通端子及び制御端子を有する第1の
    極性の第3の半導体素子と第2の極性の第4の半導体素
    子とを含み、 前記第3及び第4の半導体素子の前記第1の導通端子は
    共通に接続されて、前記トランスファーゲート手段の入
    力端に接続され、 前記第3及び第4の半導体素子の前記第2の導通端子は
    共通に接続されて、前記トランスファーゲート手段の出
    力端に接続され、 前記第3及び第4の半導体素子の制御端子は共通に接続
    されて、前記トランスファーゲート手段の制御端に接続
    されていることを特徴とする請求項1に記載の出力バッ
    ファ回路。
JP4013111A 1992-01-28 1992-01-28 出力バッファ回路 Granted JPH05206830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4013111A JPH05206830A (ja) 1992-01-28 1992-01-28 出力バッファ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4013111A JPH05206830A (ja) 1992-01-28 1992-01-28 出力バッファ回路

Publications (1)

Publication Number Publication Date
JPH05206830A true JPH05206830A (ja) 1993-08-13

Family

ID=11824047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4013111A Granted JPH05206830A (ja) 1992-01-28 1992-01-28 出力バッファ回路

Country Status (1)

Country Link
JP (1) JPH05206830A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491436A (en) * 1994-07-29 1996-02-13 International Business Machines Corp. Compensated CMOS driver circuit with reduced DC losses
US6559678B1 (en) * 2001-12-24 2003-05-06 Nanoamp Solutions, Inc. Node predisposition circuit
EP1589661A1 (en) * 2001-05-23 2005-10-26 Micron Technology, Inc. Circuit having a controllable slew rate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491436A (en) * 1994-07-29 1996-02-13 International Business Machines Corp. Compensated CMOS driver circuit with reduced DC losses
EP1589661A1 (en) * 2001-05-23 2005-10-26 Micron Technology, Inc. Circuit having a controllable slew rate
EP1405415B1 (en) * 2001-05-23 2006-03-15 Micron Technology, Inc. Circuit having a controllable slew rate
US6559678B1 (en) * 2001-12-24 2003-05-06 Nanoamp Solutions, Inc. Node predisposition circuit

Similar Documents

Publication Publication Date Title
US5694065A (en) Switching control circuitry for low noise CMOS inverter
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
KR930000970B1 (ko) 반도체 집적회로의 출력회로
US6879198B2 (en) Differential input receiver with hysteresis
KR20040098566A (ko) 레벨시프트회로
CN1344436A (zh) 用于绝缘体上硅结构多米诺电路中双极性消除的方法与装置
KR100263785B1 (ko) 상보형 금속 산화막 반도체 회로
US5986463A (en) Differential signal generating circuit having current spike suppressing circuit
KR20010088371A (ko) 지연 회로
JP2006295322A (ja) レベルシフタ回路
US6781434B2 (en) Low charge-dump transistor switch
JPH05206830A (ja) 出力バッファ回路
KR100331417B1 (ko) 액정 표시 장치
JP2557147B2 (ja) 多重入力mos論理回路及びcmos論理回路
US4837463A (en) Three-state complementary field effect integrated circuit
KR20000028857A (ko) 지연 회로
JPH0613884A (ja) 信号トランスレータ回路
JPH0567964A (ja) 相補型mos論理回路
US6563367B1 (en) Interconnection switch structures
US6891428B1 (en) Single ended controlled current source
JP2747306B2 (ja) 半導体装置
JPH09214324A (ja) Cmos論理回路
JPH05110419A (ja) Cmosインバータ回路
JPH10229331A (ja) 入力回路
JP2704065B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408