ES2873364T3 - Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico - Google Patents

Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico Download PDF

Info

Publication number
ES2873364T3
ES2873364T3 ES15781664T ES15781664T ES2873364T3 ES 2873364 T3 ES2873364 T3 ES 2873364T3 ES 15781664 T ES15781664 T ES 15781664T ES 15781664 T ES15781664 T ES 15781664T ES 2873364 T3 ES2873364 T3 ES 2873364T3
Authority
ES
Spain
Prior art keywords
chip
carrier substrate
tso
substrate
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15781664T
Other languages
English (en)
Inventor
Christian Bauer
HANS KRüGER
Jürgen Portmann
Alois Stelzl
Wolfgang Pahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Application granted granted Critical
Publication of ES2873364T3 publication Critical patent/ES2873364T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/22—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired frequency characteristic only 
    • H04R1/222—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired frequency characteristic only  for microphones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/06—Arranging circuit leads; Relieving strain on circuit leads
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R23/00—Transducers other than those covered by groups H04R9/00 - H04R21/00
    • H04R23/02—Transducers using more than one principle simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices

Abstract

Componente eléctrico (B), que comprende - un sustrato portador (TS) con al menos una lámina polimérica (TSO), - un primer chip (CH1) con una estructura de conexión (VBS) en su parte inferior y con una estructura de interconexión (VSS) metálica en su parte inferior, en el que - el primer chip (CH1) se dispone sobre el sustrato portador (TS), - la estructura de conexión (VBS) descansa sobre la lámina polimérica (TSO) o sobresale hacia dentro de la lámina polimérica (TSO) sin atravesarla, - la estructura de interconexión (VSS) atraviesa la lámina polimérica (TSO), - un espacio entre el primer chip (CH1) y el sustrato portador (TS), en el que las estructuras sensibles (BES) se disponen en la parte inferior del primer chip (CH1) sin que toquen el sustrato portador (TS), caracterizado por - un segundo chip (CH2) que está dispuesto junto al primer chip (CH1) en el sustrato portador (TS) y que está en contacto eléctrico con el primer chip (CH1).

Description

DESCRIPCIÓN
Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico
[0001] La invención se refiere a componentes eléctricos fáciles de fabricar y a procedimientos sencillos para producir dichos componentes.
[0002] Componentes eléctricos, p. ej., módulos eléctricos o electrónicos, o los denominados paquetes de componentes o paquetes de módulos, generalmente comprenden uno o más chips así como uno o más sustratos portadores con suficiente estabilidad mecánica y pistas conductoras para interconexiones eléctricas entre chips o un chip y un sustrato portador. Algunos componentes eléctricos tienen chips destinados a realizar funciones mecánicas o electromecánicas. Mientras que los chips que comprenden circuitos integrados basados exclusivamente en tecnología de semiconductores todavía muestran una sensibilidad relativamente nula a las influencias externas, la integración de un chip mecánicamente activo es problemática debido a las estructuras sensibles de los componentes.
[0003] De las publicaciones US 8,227,904 B2, US 2009/0101998 A1 o DE 102010006132 A1 se conocen componentes eléctricos con chips conectados entre sí. La fabricación de tales componentes es compleja, lo que se refleja en altos costes de fabricación y una vida útil no óptima.
[0004] El documento WO 03/058810 A1 se refiere a un procedimiento para el encapsulado más sencillo y seguro de componentes electrónicos, en el que la conexión entre un chip y un sustrato portador se genera por medio de conexiones de tope que se hunden en recesos en el sustrato portador. El componente reposa directamente sobre el sustrato portador, en particular sobre un marco que cerca las estructuras del componente en el chip.
[0005] El documento DE 102012112058 A1 se refiere a un componente MEMS que tiene sobre un sustrato estructuras del componente, superficies de contacto conectadas con las estructuras del componente, estructuras metálicas de columna, que se asientan sobre las superficies de contacto, y estructuras de marco metálicas que rodean las estructuras del componente. Una capa de resistencia curada se asienta sobre la estructura de marco y las estructuras de columna de tal manera que se encierra una cavidad entre el sustrato, la estructura del marco y la capa de resistencia. Directamente encima de la capa de resistencia o de una capa portadora asentada sobre la capa resistencia se proporciona una metalización estructurada que comprende al menos contactos externos del componente y se conecta de manera conductora de la electricidad tanto con las estructuras metálicas como con las superficies de contacto de las estructuras del componente.
[0006] De esta forma, existe la tarea de proporcionar componentes eléctricos que puedan comprender varios chips, en particular, chips mecánicamente activos, y que puedan comprender conexiones eléctricas entre ellos que ofrezcan un entorno adecuado y protector para los chips, que se pueden fabricar con medios sencillos y que ofrezcan una larga vida útil. En consecuencia, también debe proporcionarse un procedimiento sencillo para fabricar tales componentes.
[0007] Estas tareas se consiguen mediante el componente y el procedimiento de acuerdo con las reivindicaciones independientes. Las reivindicaciones dependientes indican configuraciones ventajosas del componente y/o del procedimiento.
[0008] El componente eléctrico comprende un sustrato portador con al menos una lámina polimérica. El componente comprende además un primer chip con una estructura de conexión y una estructura de interconexión metálica. Tanto la estructura de conexión como la estructura de interconexión metálica se disponen en la parte inferior del chip. El primer chip se dispone sobre el sustrato portador. La estructura de conexión reposa sobre la lámina polimérica o sobresale hacia dentro de la lámina polimérica sin atravesarla completamente. La estructura de interconexión atraviesa la lámina polimérica.
[0009] Por consiguiente, se proporciona un componente eléctrico que tiene distintas estructuras en la parte inferior del chip. La estructura de conexión tiene generalmente una altura menor, medida desde la parte inferior del chip, que la estructura de interconexión. De esta forma, la estructura de interconexión puede atravesar la lámina polimérica del sustrato portador por debajo del chip y usarse para interconexiones eléctricas, mientras que la estructura de conexión crea una conexión mecánica entre el chip y el sustrato portador.
[0010] Dado que la lámina polimérica como parte del sustrato portador puede ser relativamente blanda o incluso líquida durante la fabricación, se pueden obtener vías eléctricas simplemente presionando el chip con sus estructuras en su parte inferior con una fuerza suficiente en el sustrato portador con la lámina polimérica blanda como la lámina superior y, después, se cure la lámina polimérica. Si después de esto se retirase una capa adicional del sustrato portador situada debajo de la lámina polimérica, habría ya conexiones eléctricas con el chip en la parte inferior del sustrato portador.
[0011] Dependiendo de la topología de la estructura de conexión, también se puede obtener una cavidad cerrada de una manera sencilla en un espacio entre el primer chip y el sustrato portador, p. ej., cuando la estructura de conexión forma una estructura de marco cerrada por todos lados.
[0012] En este caso, es posible que el primer chip sea un chip MEMS (MEMS = sistema microelectromecánico), un chip NEMS (NEMS = sistema nanoelectromecánico), un chip IC, un chip optoelectrónico, un chip actuador o un chip que comprenda solo elementos pasivos de circuito. Además, el primer chip también puede ser un chip combinado que tenga estructuras de circuito o componentes de varias de las categorías de chips mencionadas anteriormente.
[0013] La simplicidad de los componentes con contactos que atraviesan las capas del sustrato reduce la posibilidad de errores en la fabricación, por lo que se incrementa la vida útil de los componentes.
[0014] El componente no está limitado a que comprenda solo uno o algunos chips. Más bien, el componente puede tener un segundo chip o una pluralidad de más chips que, p. ej., pueden ser chips sensibles que requieran protección de las categorías anteriores.
[0015] También es posible que el sustrato portador comprenda, además de la lámina polimérica mencionada anteriormente, una capa dispuesta debajo de la lámina polimérica. La capa puede constar de una o más capas y puede ser un SESUB (semiconductor embebido en sustrato), una placa de circuito impreso, un sustrato LTCC (LTCC = cerámica cocida a baja temperatura), un sustrato HTCC (HTCC = cerámica cocida a alta temperatura), una película portadora orgánica, una película portadora inorgánica, una lámina metálica, un sustrato monocristalino, un sustrato policristalino, un sustrato semiconductor, un sustrato cerámico o un sustrato de vidrio. También se puede disponer una combinación de capas de estos materiales, en principio adecuados como material portador, debajo de la lámina polimérica, al menos durante la fabricación del componente.
[0016] Se prevé además que el componente tenga un espacio entre el primer chip y el sustrato portador. Se disponen estructuras sensibles, p. ej., estructuras de componente MEMS, en la parte inferior del primer chip sin entrar en contacto con el sustrato portador. La altura total de la estructura de conexión indica esencialmente la distancia entre la parte inferior del primer chip y la parte superior de la lámina polimérica cuando la estructura de conexión reposa, preferentemente plana, sobre la lámina polimérica. Dado que la estructura de conexión se puede usar en particular para formar una cavidad entre el chip y el sustrato portador, y dado que se prefiere una cavidad sellada herméticamente en muchas aplicaciones, la estructura de conexión puede sobresalir algo hacia dentro de la lámina polimérica para garantizar un sellado hermético incluso si la lámina polimérica está algo ondulada. Por tanto, la ondulación de la lámina polimérica determina la menor distancia uniforme posible entre el chip y el sustrato portador. Esta distancia puede ser, por ejemplo, de 5 pm. La lámina polimérica puede tener un espesor de entre 10 pm y 50 pm. En consecuencia, la estructura de conexión tiene una altura de 5 pm o de un pequeño porcentaje de más de 5 pm. La altura total de la estructura de interconexión resulta de la distancia entre el chip y el sustrato portador más el espesor de la lámina polimérica (esencialmente).
[0017] Las estructuras de componente (sensibles) en la parte inferior del primer chip pueden ser, por ejemplo, estructuras SAW (SAW = Surface Acoustic Wave = onda acústica superficial), estructuras BAW (BAW = Bulk Acoustic Wave = onda acústica volumétrica) o estructuras transductoras electroacústicas de chips de micrófono. Tales estructuras generalmente requieren una cierta distancia de las superficies adyacentes para poder oscilar libremente.
[0018] Por consiguiente, también es posible que el espacio entre el primer chip y el sustrato portador esté delimitado lateralmente por la estructura de conexión formada como marco en la parte inferior del chip. Por tanto, este marco, el chip y el sustrato portador encierran una cavidad. El marco puede tener forma rectangular. También son posibles otras formas, p. ej., polígonos de tres, cinco, seis, siete, ocho o más esquinas que están conectados a través de elementos de conexión rectos del marco, o marcos con segmentos curvos.
[0019] Además del marco, la estructura de conexión también puede tener otros elementos dispuestos, por ejemplo, como espaciadores dentro del marco o fuera del marco y aseguran una distancia uniforme entre el chip y el sustrato portador, incluso si se ejerce una fuerza sobre el chip. Estos espaciadores pueden ser en particular los denominados pilares.
[0020] Es posible que la estructura de conexión en la parte inferior del primer chip tenga un polímero, Cu (cobre), Al (aluminio), Ag (plata) o Au (oro), u otros metales, como componente principal. La estructura de interconexión también puede tener, por ejemplo, Cu, Al, Ag o Au como componente principal metálico o un polímero con nanopartículas metálicas conductoras de la electricidad de estos metales.
[0021] Entre los metales como componente principal, se prefiere particularmente el Cu tanto para la estructura de conexión como para la estructura de interconexión, ya que el Cu es compatible con los procesos CMOS estándar, tiene buena conductividad eléctrica, tiene buenos valores de rigidez mecánica y puede soportar una atmósfera oxidante durante un tiempo lo suficientemente largo en un proceso de fabricación.
[0022] Entre los componentes principales no metálicos, un polímero tiene la ventaja de que puede posicionarse con precisión inyectándose con una buena resolución lateral mediante una impresora de polímeros y fabricarse con un grosor suficiente. Si el material polimérico a inyectar comprende metal, p. ej., en forma de nanopartículas metálicas, se pueden imprimir incluso estructuras conductoras de la electricidad con un perfil tridimensional.
[0023] Es posible que la estructura de interconexión incluya una o más conexiones de tope o pilares metálicos entre el chip y el sustrato portador o una vía a través del chip y/o el sustrato portador.
[0024] También es posible que la estructura de conexión comprenda soportes con sección transversal redonda o rectangular (pilares) o marcos de soporte.
[0025] En particular, si el chip sobre el sustrato portador está rodeado de un compuesto de moldeo durante un proceso de fabricación, puede darse que altas presiones actúen sobre el chip. Al proporcionar elementos de soporte como partes de la estructura de conexión entre el chip y el sustrato portador, se puede estabilizar la posición del chip y, en particular, las estructuras de interconexión eléctrica posiblemente más sensibles.
[0026] Las estructuras de conexión de soporte entre el chip y el sustrato portador también pueden reducir o incluso compensar los efectos negativos causados por los distintos coeficientes de expansión de los materiales entre el chip y el sustrato portador.
[0027] Se prevé además que el componente comprenda un segundo chip. El segundo chip se puede colocar por encima de o directamente encima del primer chip. El segundo chip se dispone junto al primer chip en el sustrato portador.
[0028] Por tanto, un componente de este tipo comprende dos chips. Uno de los dos chips puede comprender estructuras de componente activas mecánicamente, mientras que el otro chip puede contener circuitos integrados en los que, por ejemplo, se implementa un ASIC (ASIC = Application-Specific Integrated Circuit = circuito integrado específico de la aplicación). Por ejemplo, el chip que soporta estructuras de componente mecánicas puede ser un chip de micrófono con una membrana conductora de electricidad que oscila libremente y una placa posterior conductora de electricidad, mientras que el otro chip incluye una lógica de evaluación analógica o digital para emitir señales de salida codificadas eléctricamente de una señal acústica recibida.
[0029] Es posible que el componente comprenda además un encapsulado con un laminado, un compuesto de moldeo, un compuesto aplicado por proceso de impresión o una película por encima del primer chip y/o un material de relleno que se dispone directamente sobre una región del sustrato portador. El material de relleno (p. ej., el relleno de refuerzo) puede rellenar un espacio entre un material de chip, p. ej., del primer o de otro chip, y el sustrato portador para establecer una conexión estable entre el chip y el sustrato portador o para sellar una cavidad debajo de un chip.
[0030] También es posible que el componente comprenda una capa de cobertura de metal sobre el primer chip o sobre otros chips. La capa de cobertura de metal puede estar en contacto directo con el chip. También es posible que el metal de la capa de cobertura sea una de las láminas superiores del componente y proteja electromagnéticamente todas las láminas inferiores.
[0031] Si los chips dispuestos de manera contigua tienen una distancia de, p. ej., más de 200 pm, es posible alargar una película de cobertura hasta la superficie del sustrato.
[0032] Si los chips dispuestos de manera contigua tienen una distancia de, p. ej., menos de 50 pm, la película puede formar parte de un entorno envolvente de una cavidad si no se alarga hasta el sustrato.
[0033] Si la capa de cobertura comprende una o más láminas con un alto contraste acústico, se puede obtener una inscripción del componente mediante una eliminación selectiva de material.
[0034] Es posible que el primer chip o un chip adicional sea un chip sensor. El chip se puede colocar debajo de una cubierta. Para que el chip sensor pueda comunicarse con el entorno del componente y pueda, por ejemplo, analizar las condiciones de impresión o diferentes composiciones de gas, se conecta al entorno a través de un orificio en la cubierta.
[0035] También es posible que el componente sea un micrófono. El chip sensor comprende entonces estructuras transductoras electroacústicas, p. ej., una membrana y una placa posterior. Se forma un volumen posterior debajo de la cubierta.
[0036] La calidad de la señal que puede proporcionar un micrófono depende, entre otras cosas, de lo que se conoce como volumen trasero. El volumen trasero es el volumen del espacio que se encuentra detrás de la membrana en la dirección acústica. Cuanto menor sea el volumen trasero, mayor será la contrapresión que actúa contra una desviación de la membrana en la dirección de propagación del sonido. Por lo tanto, se prefieren grandes volúmenes traseros. Sin embargo, dado que la tendencia actual hacia la miniaturización de grandes volúmenes traseros es en la dirección opuesta, siempre se prefiere prever micrófonos con grandes volúmenes traseros, pero con pequeñas dimensiones en general. Si el componente eléctrico comprende más elementos de circuito además del primer chip, estos pueden disponerse debajo de una cubierta común y el espacio entre los chips debajo de la cubierta se puede utilizar como un volumen trasero agrandado.
[0037] La provisión de recesos en el sustrato portador también puede servir para aumentar el volumen trasero.
[0038] Es posible que el componente comprenda al menos un chip adicional además del primer chip. El chip adicional también se dispone en la parte superior del sustrato portador. El tramo de conexión entre los chips que se sitúan en la parte superior del sustrato portador es tan largo que el sustrato portador se puede doblar en una línea de plegado que se sitúa entre los chips sin que los chips se toquen entre sí o afecten unos a otros. Si se proporcionan varias de estas líneas de plegado, se puede plegar un componente con una superficie principalmente grande de manera que forme un componente compacto. El componente plegado se puede fundir después con un compuesto de fundición, de modo que se obtenga un componente fundido estable mecánicamente con distancias definidas con precisión entre los distintos componentes de circuito.
[0039] También es posible que el componente tenga pistas conductoras expuestas y/o superficies de contacto en la parte superior del sustrato portador, que se proporcionen para conectarse e interconectarse a un entorno de circuito externo a través de una conexión de enchufe. Preferentemente, las pistas conductoras terminan en los bordes del sustrato portador. Allí, las pistas conductoras se ensanchan preferentemente para formar zonas de contacto. El componente forma así un enchufe que se puede introducir fácilmente en una toma adaptada correspondientemente. Una conexión de enchufe de este tipo tiene la ventaja de que representa una interconexión eléctrica y una conexión mecánica al mismo tiempo, y de que es fácil de desconectar. Por tanto, la sustitución de un componente defectuoso se puede realizar fácilmente.
[0040] Un procedimiento para fabricar un componente eléctrico comprende proporcionar un primer chip. Se forma una estructura de conexión metálica y una estructura de interconexión metálica en la parte inferior del primer chip. La estructura de conexión y la estructura de interconexión tienen diferentes alturas.
[0041] Además, se proporciona un sustrato portador con una lámina polimérica lo suficientemente blanda.
[0042] Se conectan el primer chip y el sustrato portador. La estructura de interconexión atraviesa la lámina polimérica, que es lo suficientemente blanda para este propósito. La estructura de interconexión toca la lámina polimérica o la atraviesa ligeramente sin atravesarla por completo.
[0043] Es posible y, en función de la viscosidad de la lámina polimérica, necesario, curar la lámina polimérica después de que se haya colocado el primer chip sobre la lámina polimérica constituyendo una parte esencial de un sustrato portador. La lámina polimérica se puede curar mediante iluminación o calentamiento.
[0044] Si la lámina polimérica se cura por calentamiento, la existencia de la estructura de conexión debajo del primer chip tiene un efecto ventajoso, ya que pueden estar presentes diferentes coeficientes de expansión térmica.
[0045] Es posible que el sustrato portador comprenda una capa debajo de la lámina polimérica que sea transparente en un intervalo de longitudes de onda ópticas adecuado. A continuación, la capa polimérica se cura preferentemente mediante exposición a luz en este intervalo de longitud de onda. En este caso, resulta adecuado el intervalo de longitudes de onda ópticas en el que el curado de la capa polimérica se puede realizar fácilmente. La capa polimérica se puede curar fácilmente, particularmente, mediante radiación UV.
[0046] Puede disponerse un chip adicional o una pluralidad de chips adicionales junto al primer chip o sobre él.
[0047] Es posible que un material de relleno, p. ej., un relleno de refuerzo, se disponga en áreas entre un material de chip y el sustrato portador.
[0048] Debido a que las estructuras de conexión pueden formar un marco alrededor de una cavidad, se puede aplicar un material de relleno sobre un área grande hasta la parte superior del sustrato portador sin el riesgo de inundar la cavidad.
[0049] Es posible aplicar un compuesto de moldeo y/o una película sobre el primer chip.
[0050] También es posible aplicar una capa de cobertura metálica al primer chip o por encima del primer chip.
[0051] Es posible que el sustrato portador comprenda una capa adicional debajo de la lámina polimérica y que la capa adicional se elimine completa o selectivamente en áreas de la estructura de interconexión después del curado de la lámina polimérica, y así exponer la estructura de interconexión.
[0052] La estructura de interconexión se puede dejar expuesta por medio de un láser.
[0053] La estructura de interconexión puede comprender contactos. Después de la exposición, los contactos de la estructura de interconexión se crean formando estructuras conductoras en la parte inferior del sustrato portador.
[0054] Se pueden utilizar procesos de litografía convencionales para formar las estructuras conductoras.
[0055] Es posible producir una pluralidad de componentes en múltiples usos al mismo tiempo. Una vez que se han ensamblado todos los componentes de todos los elementos estructurales, los elementos estructurales individuales se pueden separar aislándolos.
[0056] Es posible que las combinaciones de capas con un alto contraste óptico se depositen en la parte superior del componente. Tales combinaciones de capas pueden incluir, por ejemplo, capas o láminas con cobre, níquel y níquel negro. A continuación, el componente se etiqueta mediante la eliminación selectiva del material que comprende níquel.
[0057] Es posible que las estructuras conductoras de la electricidad se formen en la superficie del chip y/o en la superficie del sustrato portador depositando un metal o una aleación o inyectando partículas, p. ej., nanopartículas, que comprenden metal. Las estructuras conductoras de la electricidad se pueden crear mediante procesos galvánicos o sin corriente, o imprimiendo con una impresora adecuada.
[0058] Los chips se pueden apilar uno encima del otro y conectar entre sí o al sustrato a través de vías. Para ello, también se pueden disponer láminas de recableado sobre una superficie de chip, a través de las cuales se conectan entre sí contactos en diferentes posiciones laterales.
[0059] Conexiones de soldadura eléctrica, p. ej., entre chips y sustrato o entre chips entre sí, se pueden crear, p. ej., mediante soldadura con barra caliente.
[0060] A continuación, se explican con más detalle las características esenciales del componente o del procedimiento con ayuda de figuras esquemáticas no limitativas.
[0061] En estas muestran:
la Fig. 1: una lámina de sustrato portador inferior TSU que sirve como base para la lámina polimérica, la Fig. 2: un sustrato portador con una lámina de sustrato portador superior TSO,
la Fig. 3: un primer chip CH1 con estructuras de componente BES en su parte inferior,
la Fig. 4: el primer chip, en cuya parte inferior se ha formado mientras tanto una estructura de interconexión VSS,
la Fig. 5: una versión del chip, en cuya parte inferior también se dispone una estructura de conexión VBS, la Fig. 6: la disposición del primer chip CH1 sobre el sustrato portador TS,
la Fig. 7: la disposición de un segundo chip CH2 sobre el sustrato portador TS,
la Fig. 8: una sección del sustrato portador en la que el primer chip CH1 y el segundo chip CH2 están dispuestos uno al lado del otro,
la Fig. 9: un material de relleno UF en un espacio entre el segundo chip CH2 y el sustrato portador, la Fig. 10: un sustrato portador, en cuya lámina inferior TSU están estructurados orificios L,
la Fig. 11: metalizaciones M en la parte inferior del sustrato portador, que realizan almohadillas de contacto KP y rutas de señal entre diferentes contactos eléctricos de los chips,
la Fig. 12: un modo de realización del sustrato portador que, después del curado de la lámina polimérica, no comprende más capas aparte de la lámina polimérica,
la Fig. 13: la disposición directa del segundo chip CH2 sobre la lámina polimérica sin más material de relleno, la Fig. 14: un sustrato portador que no está reforzado con un material de relleno debajo del segundo chip, la Fig. 15: una película F que se coloca por encima de los chips en la parte superior del sustrato portador, la Fig. 16: una vista en planta de un componente que ilustra el efecto de la estructura de conexión en forma de marco como barrera contra un material de relleno,
la Fig. 17: un componente con líneas de señal y almohadillas de contacto en la parte superior del sustrato portador para formar una conexión de enchufe,
la Fig. 18: un componente con un compuesto de fundición VM,
la Fig. 19: un componente diseñado como un micrófono con un volumen trasero debajo de una cubierta,
la Fig. 20: un componente diseñado como un micrófono con un volumen trasero en un receso debajo del primer chip,
la Fig. 21: un modo de realización del componente como micrófono en el que una gran parte del volumen trasero está dispuesta en un receso junto al chip transductor electroacústico.
[0062] La Figura 6 muestra las dimensiones o alturas estructurales geométricas esenciales de la estructura de conexión VBS y la estructura de interconexión VSS con respecto al espesor de la lámina superior del sustrato portador TSO que comprende un polímero. La estructura de conexión VBS y la estructura de interconexión VSS están dispuestas en la parte inferior del primer chip CH1. La altura de la estructura de interconexión VSS excede la altura de la estructura de conexión VBS. La estructura de conexión VBS sirve esencialmente para mantener una distancia entre la parte inferior del primer chip CH1 y la parte superior del sustrato portador TS. La estructura de conexión VBS toca la lámina superior TSO del sustrato portador TS, que está hecha esencialmente de un material polimérico. Es posible que la estructura de conexión VBS se asiente esencialmente en la parte superior de la lámina superior TSO o, si es necesario, se presione ligeramente en la lámina superior TSO.
[0063] Debido a su mayor altura, la estructura de interconexión VSS penetra a través de la lámina superior TSO que comprende polímero del sustrato portador TS. Si después se va a crear un contacto eléctrico con los elementos de la estructura de interconexión VSS, solo es necesario atravesar la lámina inferior del sustrato portador TSU. La lámina superior TSO esencialmente puede permanecer en su lugar y garantizar la estabilidad mecánica.
[0064] Las Figuras 1 a 5 representan los pasos esenciales para la fabricación de dicho componente: La base del sustrato portador, es decir, una lámina inferior TSU del sustrato portador, se muestra en la Figura 1.
[0065] Sobre esta se aplica una lámina superior TSO que comprende polímero (Figura 2). La lámina superior es tan blanda que la estructura de interconexión VSS puede atravesarla fácilmente más tarde. En particular, es posible que la lámina superior de TSO sea líquida.
[0066] La Figura 3 muestra un primer chip CH1, que tiene estructuras de componente BES sensibles, p. ej., estructuras SAW, estructuras BAW o membranas o placas traseras. Las estructuras de componente se caracterizan por que deben disponerse en la parte inferior del primer chip CH1 de manera que oscilen libremente con el fin de garantizar un funcionamiento adecuado.
[0067] La Figura 4 muestra cómo se puede disponer una estructura de interconexión VSS en la parte inferior del primer chip CH1 para, por ejemplo, interconectar las estructuras de componentes con un entorno de circuito externo o con otros componentes de circuito del componente.
[0068] La Figura 5 muestra además la estructura de conexión VBS en la parte inferior del primer chip. Para que se pueda mantener una distancia suficiente entre las estructuras de componente BES y el sustrato portador TS previsto para este fin, la estructura de conexión VBS tiene preferentemente una altura total mayor que las estructuras de componente BES.
[0069] Así, después de conectar el primer chip CH1 con sus estructuras en su parte inferior y el sustrato portador TS, se obtiene el componente mostrado en la Figura 6, en el que las estructuras de componente están a una distancia suficiente del sustrato portador TS. Si la estructura de conexión VBS está cerrada, se obtiene así una cavidad independiente en particular, en la que se disponen las estructuras de los componentes.
[0070] La Figura 7 también muestra una sección del sustrato portador TS sobre el que se dispone un segundo chip CH2. El segundo chip no necesita tener estructuras de componente sensibles en su superficie. Por lo tanto, el contacto directo entre su parte inferior y el sustrato portador TS no puede producir daños. Las estructuras de conexión entre el segundo chip CH2 y el sustrato portador TS son posibles, pero no necesarias.
[0071] La Figura 8 muestra ahora un componente B en el que un primer chip CH1 con estructuras de componente mecánicamente sensibles está dispuesto en su parte inferior junto con un segundo chip CH2 menos sensible sobre el sustrato portador. Ambos chips incluyen estructuras de contacto eléctrico en su parte inferior que atraviesan la lámina superior que comprende polímero del sustrato portador TS.
[0072] La Figura 9 muestra un modo de realización en el que el segundo chip CH2 no está en contacto directo con el sustrato portador. Si un espacio libre entre el segundo chip CH2 y el sustrato portador TS no fuera deseable, el volumen debajo del segundo chip CH2 puede llenarse con un material de relleno, p. ej., con un relleno de refuerzo.
[0073] Dado que la estructura de conexión VBS del primer chip CH1 se puede diseñar como un marco R cerrado en forma de anillo, las estructuras de componente sensibles en la parte inferior del primer chip CH1 no se ponen en peligro por la aplicación del relleno de refuerzo UF. Más bien, el material de relleno UF puede mejorar un sellado hermético de la cavidad debajo del primer chip CH1.
[0074] La Figura 10 muestra una ventaja significativa de la presente construcción en comparación con los componentes convencionales para el caso de que las estructuras de interconexión VSS vayan a contactarse eléctricamente. La lámina superior del sustrato portador se cura preferentemente mientras tanto y puede proporcionar suficiente estabilidad mecánica. En ese caso, solo es necesario atravesar las capas TSU ubicadas debajo y así exponer las estructuras de interconexión VSS para llevar a cabo una interconexión de las estructuras de interconexión formando líneas de señal. Por ejemplo, se pueden hacer orificios L por láser en la capa TSU del sustrato portador TS dispuesta debajo de la lámina polimérica.
[0075] La Figura 11 muestra aquellas metalizaciones M que se disponen en la parte inferior del sustrato portador mediante procesos de litografía convencionales e interconectan contactos eléctricos de los chips entre sí o contactos de los chips y las almohadillas de contacto KP externas.
[0076] La Figura 12 muestra un modo de realización en el que no se hacen orificios L individuales de manera selectiva en las ubicaciones de la estructura de interconexión VSS, sino que la lámina inferior TSU del sustrato portador TS se elimina por completo antes de que se aplique la metalización M para formar rutas de señal en la parte inferior.
[0077] Las Figuras 13 y 14 muestran las correspondientes conexiones eléctricas en la parte inferior del sustrato portador, sin que se disponga material de relleno entre el sustrato portador y el segundo chip CH2. En función del espesor y la estabilidad de la lámina polimérica, esta ya proporciona suficiente estabilidad mecánica (Figura 14).
[0078] La Figura 15 muestra la posibilidad adicional de cubrir la parte superior del componente con una película F. Dependiendo de cómo de separados estén los chips en la parte superior del sustrato portador, es posible conectar la película F a la parte superior del sustrato portador o incluir una cavidad entre los chips, debajo de la película. Si la película toca la parte superior del sustrato portador, la película se puede interconectar con un potencial eléctrico, p. ej., mediante vías a través del sustrato portador. Además, es posible aislar un sustrato portador fabricado correspondientemente con múltiples usos para obtener una pluralidad de componentes distintos, con lo que la estanqueidad de la película no se vea perjudicada por el aislamiento.
[0079] Si la película forma cavidades junto con el sustrato portador y las superficies laterales de los chips, entonces estos se pueden formar como volúmenes traseros para micrófonos.
[0080] La Figura 16 muestra el efecto protector de una estructura de conexión VBS diseñada como marco, que evita de manera eficaz que la cavidad H debajo del primer chip CH1 se desborde con el material de relleno UF. Por tanto, las estructuras de componente BES se alojan de forma segura en la cavidad H.
[0081] Además del primer chip CH1, se disponen un chip CH2 adicional y un tercer chip CH3 en la parte superior del sustrato portador.
[0082] La Figura 17 muestra la posibilidad de formar líneas de señal SL mediante metalizaciones en la superficie del sustrato portador. Las líneas de señal pueden ir desde los contactos de uno de los chips hasta un borde del componente y terminar en una almohadilla de contacto KP. Esto permite una conexión de enchufe con un entorno de circuito externo de una manera sencilla.
[0083] Las líneas de plegado KN pueden seleccionarse de modo que los chips u otros componentes del circuito en la parte superior del sustrato portador todavía tengan suficiente espacio después de que el sustrato portador se haya doblado por el borde de plegado KN. Después de doblar el sustrato portador con sus componentes en la superficie, este se puede fundir con un material de fundición, p. ej., un polímero o una resina sintética.
[0084] Un compuesto de fundición semejante se representa en la Figura 18. En este caso, el compuesto de fundición cubre toda la parte superior del componente.
[0085] La Figura 19 muestra un modo de realización del componente a modo de micrófono. El primer chip CH1 lleva una membrana MB y una placa trasera RP como estructuras de componente. La parte superior del sustrato portador está cubierta por una cubierta D. En la cubierta D, los orificios se estructuran como aberturas de entrada de sonido. La cubierta D comprende además un volumen trasero RV junto al primer chip CH1. Para evitar un cortocircuito acústico, se forma un sello acústico AD entre la entrada de sonido y el volumen trasero RV. La estructura de conexión no está completamente cerrada en este caso, de modo que es posible un intercambio de gases entre el volumen detrás de la membrana MB del primer chip CH1 y el volumen trasero RV.
[0086] La Figura 20 muestra la posibilidad de proporcionar el volumen trasero detrás de la membrana a través de un receso en el sustrato portador o en su lámina superior TSO.
[0087] Cuanto más gruesa sea la lámina superior del sustrato portador TSO, mayor será el volumen trasero RV. Las estructuras de interconexión son lo suficientemente largas para atravesar completamente la lámina superior TSO.
[0088] La Figura 21 muestra otro modo de realización del componente como micrófono, en el que parte del volumen trasero está formada por un receso AU en el sustrato portador junto al primer chip. Otros orificios L a través del sustrato portador representan una abertura de entrada de sonido. En este ejemplo de modo de realización, las estructuras de conexión están cerradas en forma de anillo para evitar un cortocircuito acústico.
[0089] Ni el componente ni el procedimiento para fabricar un componente se limitan a los modos de realización mostrados o descritos.
Lista de referencias
[0090]
AU: Receso
B: Componente
BES: Estructuras de componente
CH1: primer chip
CH2: segundo chip
CH3: tercer chip
D: Cubierta
F: Película
H: Cavidad
KN: Línea de plegado
KP: Almohadilla de contacto
L: Orificio
M: Metalización
MB: Membrana
R: Marco
RP: Placa trasera
RV: Volumen trasero
SL: Conductor de señal
TS: Sustrato portador
TSO: Lámina superior del sustrato portador
TSU: Lámina debajo de la lámina superior del sustrato portador
UF: Material de relleno o relleno de refuerzo VBS: Estructura de conexión
VM: Compuesto de fundición
VSS: Estructura de interconexión

Claims (15)

REIVINDICACIONES
1. Componente eléctrico (B), que comprende
- un sustrato portador (TS) con al menos una lámina polimérica (TSO),
- un primer chip (CH1) con una estructura de conexión (VBS) en su parte inferior y con una estructura de interconexión (VSS) metálica en su parte inferior, en el que
- el primer chip (CH1) se dispone sobre el sustrato portador (TS),
- la estructura de conexión (VBS) descansa sobre la lámina polimérica (TSO) o sobresale hacia dentro de la lámina polimérica (TSO) sin atravesarla,
- la estructura de interconexión (VSS) atraviesa la lámina polimérica (TSO),
- un espacio entre el primer chip (CH1) y el sustrato portador (TS), en el que las estructuras sensibles (BES) se disponen en la parte inferior del primer chip (CH1) sin que toquen el sustrato portador (TS), caracterizado por
- un segundo chip (CH2) que está dispuesto junto al primer chip (CH1) en el sustrato portador (TS) y que está en contacto eléctrico con el primer chip (CH1).
2. Componente de acuerdo con la reivindicación anterior, en el que el primer chip (CH1) se selecciona de entre:
un chip MEMS, un chip NEMS, un chip IC, un chip optoelectrónico, un chip actuador, un chip que comprende solo elementos pasivos de circuito.
3. Componente de acuerdo con una de las reivindicaciones anteriores, en el que el sustrato portador (TS) comprende además una capa (TSU) que se selecciona de entre: un SESUB, una placa de circuito impreso, un sustrato LTCC, un sustrato HTCC, una película portadora orgánica, un película portadora inorgánica, una lámina metálica, un sustrato monocristalino, un sustrato policristalino, un sustrato semiconductor, un sustrato cerámico, un sustrato de vidrio.
4. Componente de acuerdo con la reivindicación anterior, en el que el espacio está limitado lateralmente por la estructura de conexión (VBS) formada en la parte inferior del chip a modo de marco (R), y el chip (CH1), el marco (R) y el sustrato portador (TS) encierran una cavidad (H).
5. Componente de acuerdo con una de las reivindicaciones anteriores, en el que
- la estructura de conexión (VBS) tiene como componente principal un polímero, Cu, Al, Ag o Au y - la estructura de interconexión (VSS) tiene Cu, Al, Ag o Au como componente principal.
6. Componente de acuerdo con una de las reivindicaciones anteriores, en el que la estructura de interconexión (VSS)
- comprende una conexión de tope, o pilares metálicos, o
- comprende una vía a través del chip (CH1) y/o del sustrato portador (TS).
7. Componente de acuerdo con una de las reivindicaciones anteriores, en el que la estructura de conexión (VBS) comprende soportes con una sección transversal redonda o rectangular, o marcos (R) de soporte.
8. Componente de acuerdo con una de las reivindicaciones anteriores, que comprende además
- un encapsulado con un laminado, un compuesto de moldeo (VM), un compuesto aplicado por proceso de impresión o una película (F) por encima del primer chip (CH1) y/o
- un material de relleno (UF) que se coloca directamente sobre un área del sustrato portador (TS) y llena un espacio entre un material de chip y el sustrato portador (TS).
9. Componente de acuerdo con una de las reivindicaciones anteriores, con al menos un chip (CH3) adicional, en el que el chip adicional (CH3) se dispone en la parte superior del sustrato portador (TS), y el tramo de conexión en el sustrato portador (TS), entre el primer chip (CH1) y el otro chip (CH3), es tan largo que el sustrato portador (TS) entre los chips (CH1, CH2, CH3) se puede doblar.
10. Componente de acuerdo con una de las reivindicaciones anteriores, que comprende además pistas conductoras (SL) que están expuestas en la parte superior del sustrato portador (TS), las cuales están previstas para ser conectadas e interconectadas a un entorno de circuito externo a través de una conexión de enchufe.
11. Procedimiento para la fabricación de un conector eléctrico (B), que comprende las etapas:
- Provisión de un primer chip (CH1),
- Conformado de una estructura de conexión (VBS) metálica y una estructura de interconexión (VSS) metálica en la parte inferior del primer chip (CH1), en el que las dos estructuras (VBS, VSS) tienen distintas alturas,
- Provisión de un sustrato portador (TS) con una lámina polimérica (TSO) blanda,
- Conexión del primer chip (CH1) al sustrato portador (TS), con lo que la estructura de interconexión (VSS) atraviesa la lámina polimérica (TSO) y la estructura de conexión (VBS) toca la lámina polimérica (TSO) sin atravesarla,
- en el que, además del primer chip (CH1), se dispone otro chip (CH2) en el sustrato portador (TS), - en el que la lámina polimérica (TSO) se cura mediante iluminación o calentamiento después de que se hayan colocado el primer chip (CH1) y el segundo chip (CH2),
- en el que el sustrato portador (TS) debajo de la lámina polimérica (TSO) comprende una capa (TSU) adicional, y la capa (TSU) adicional se elimina completa o selectivamente en áreas de la estructura de interconexión (VSS) después del curado de la lámina polimérica (TSO) y la estructura de interconexión (VSS) queda expuesta, y
- la estructura de interconexión (VSS) comprende contactos (KP),
- los contactos (KP) se crean después de la exposición formando estructuras conductoras (SL) en la parte inferior del sustrato portador (TS).
12. Procedimiento de acuerdo con la reivindicación anterior,
- en el que el sustrato portador (TS) debajo de la lámina polimérica (TSO) comprende una capa que es transparente en un rango de longitudes de onda ópticas adecuado y el curado de la lámina polimérica (TSO) tiene lugar por iluminación en este rango de longitudes de onda.
13. Procedimiento de acuerdo con una de las reivindicaciones anteriores, en el que se dispone un material de relleno (UF) en zonas entre un material de chip (CH1, CH2, CH3) y el sustrato portador (TS).
14. Procedimiento de acuerdo con una de las reivindicaciones anteriores, en el que se aplica una masa de moldeo (VM) y/o una película (F) por encima del primer chip (CH1).
15. Procedimiento de acuerdo con una de las reivindicaciones anteriores, en el que se forman estructuras (SL) conductoras de la electricidad en la superficie del chip (CH1) y/o en la superficie del sustrato portador (TS) depositando un metal o una aleación o inyectando nanopartículas que comprenden metal.
ES15781664T 2014-12-09 2015-10-19 Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico Active ES2873364T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014118214.6A DE102014118214B4 (de) 2014-12-09 2014-12-09 Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
PCT/EP2015/074148 WO2016091438A1 (de) 2014-12-09 2015-10-19 Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements

Publications (1)

Publication Number Publication Date
ES2873364T3 true ES2873364T3 (es) 2021-11-03

Family

ID=54330770

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15781664T Active ES2873364T3 (es) 2014-12-09 2015-10-19 Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico

Country Status (10)

Country Link
US (1) US11245977B2 (es)
EP (1) EP3231010B1 (es)
JP (1) JP6672301B2 (es)
KR (1) KR102561741B1 (es)
CN (1) CN107004664B (es)
BR (1) BR112017012118A2 (es)
DE (1) DE102014118214B4 (es)
ES (1) ES2873364T3 (es)
MX (1) MX2017007254A (es)
WO (1) WO2016091438A1 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11067768B2 (en) * 2017-11-16 2021-07-20 Tdk Taiwan Corp. Optical member driving mechanism
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN111821567A (zh) * 2019-03-30 2020-10-27 深圳硅基仿生科技有限公司 电子封装体及植入式器件
CN111422821A (zh) * 2020-03-13 2020-07-17 清华大学 微系统封装方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
DE10164494B9 (de) 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
US6781231B2 (en) * 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
JP4484544B2 (ja) 2004-02-25 2010-06-16 京セラ株式会社 高周波モジュールの製造方法
US7323675B2 (en) * 2005-09-21 2008-01-29 Sigurd Microelectronics Corp. Packaging structure of a light-sensing device with a spacer wall
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP4903540B2 (ja) 2006-11-29 2012-03-28 京セラ株式会社 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
CN101325823B (zh) * 2007-06-11 2011-08-17 美律实业股份有限公司 硅晶麦克风的封装构造
TWI348872B (en) 2007-10-17 2011-09-11 Ind Tech Res Inst Electro-acoustic sensing device
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
DE102009019446B4 (de) 2009-04-29 2014-11-13 Epcos Ag MEMS Mikrofon
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8428286B2 (en) * 2009-11-30 2013-04-23 Infineon Technologies Ag MEMS microphone packaging and MEMS microphone module
TWI451538B (zh) 2010-01-19 2014-09-01 Gen Mems Corp 微機電系統（ｍｅｍｓ）麥克風封裝體及其製造方法
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
EP2420470B1 (en) * 2010-08-18 2015-10-14 Nxp B.V. MEMS Microphone
US9239386B2 (en) * 2011-10-05 2016-01-19 Infineon Technologies Ag Sonic sensors and packages
US9210516B2 (en) * 2012-04-23 2015-12-08 Infineon Technologies Ag Packaged MEMS device and method of calibrating a packaged MEMS device
KR101641986B1 (ko) * 2012-08-01 2016-07-22 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 전자 부품 모듈
CN102917303B (zh) * 2012-10-30 2015-03-18 无锡芯奥微传感技术有限公司 塑料壳封装麦克风
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
DE102012112058B4 (de) 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
CN103491490B (zh) * 2013-08-16 2019-03-19 上海集成电路研发中心有限公司 一种mems麦克风结构及其制造方法
CN103888879A (zh) * 2014-03-31 2014-06-25 山东共达电声股份有限公司 一种指向性mems麦克风
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
JP6450416B2 (ja) * 2016-04-29 2019-01-09 キヤノン株式会社 超音波トランスデューサ及びその製造方法

Also Published As

Publication number Publication date
WO2016091438A1 (de) 2016-06-16
JP6672301B2 (ja) 2020-03-25
DE102014118214A1 (de) 2016-06-09
KR20170094143A (ko) 2017-08-17
BR112017012118A2 (pt) 2018-01-02
DE102014118214B4 (de) 2024-02-22
CN107004664B (zh) 2021-02-05
CN107004664A (zh) 2017-08-01
US11245977B2 (en) 2022-02-08
MX2017007254A (es) 2017-10-16
US20170272855A1 (en) 2017-09-21
KR102561741B1 (ko) 2023-07-28
JP2018506171A (ja) 2018-03-01
EP3231010B1 (de) 2021-03-03
EP3231010A1 (de) 2017-10-18

Similar Documents

Publication Publication Date Title
ES2873364T3 (es) Componente eléctrico fácil de fabricar y procedimiento para producir un componente eléctrico
JP5344336B2 (ja) 半導体装置
KR101654801B1 (ko) 액정 폴리머 기반의 신경 임플란트용 전극 어레이와 패키지 및 그 제조 방법
CN102659069B (zh) 具有至少一个mems组件的部件及其制造方法
JP4846910B2 (ja) 固体撮像装置
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
KR101561316B1 (ko) Ｍｅｍｓ 소자, ｍｅｍｓ 소자를 제조하는 방법 및 ｍｅｍｓ 소자를 처리하는 방법
JP2009081346A (ja) 光学デバイスおよびその製造方法
JP2011128140A (ja) センサデバイス及びその製造方法
JP2011523068A (ja) 電子要素のシステムサポート及びその製造方法
JP2011114054A (ja) センサーユニットおよびその製造方法
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
US20210139317A1 (en) Electronic Device and Method for Manufacturing an Electronic Device
JP4675945B2 (ja) 半導体装置
JP6221299B2 (ja) 気密封止体及び気密封止方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
TW201234543A (en) Glass-embedded silicon substrate and method for manufacturing same
EP3601957B1 (en) Sensor package
JP2007227596A (ja) 半導体モジュール及びその製造方法
ES2369873T3 (es) Disposición de componentes y procedimiento para la fabricación de una disposición de componentes.
JP2004343638A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
JP2011064509A (ja) 湿度センサパッケージ及びその製造方法
JP2013539253A (ja) モジュール及びその製造方法
JP5672690B2 (ja) センサーユニットおよびその製造方法
JP2014150129A (ja) 半導体装置の製造方法