ES2668400T3 - Receptor de bajo ruido de alta linealidad con conmutación de carga - Google Patents

Receptor de bajo ruido de alta linealidad con conmutación de carga Download PDF

Info

Publication number
ES2668400T3
ES2668400T3 ES09791629.0T ES09791629T ES2668400T3 ES 2668400 T3 ES2668400 T3 ES 2668400T3 ES 09791629 T ES09791629 T ES 09791629T ES 2668400 T3 ES2668400 T3 ES 2668400T3
Authority
ES
Spain
Prior art keywords
mixers
lna
pair
activated
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09791629.0T
Other languages
English (en)
Inventor
Li Liu
Prasad S. Gudem
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2668400T3 publication Critical patent/ES2668400T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

Un aparato que comprende: un amplificador de bajo ruido (LNA) (130, 130a, 130b) configurado para recibir una señal de entrada de LNA y proporcionar al menos una señal de salida de LNA; y múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) acoplados al LNA, cada par de los múltiples pares de mezcladores tiene una impedancia de entrada de mezclador diferente, en el que cada par de mezcladores está configurado para reducir en frecuencia una de al menos una señal de salida de LNA cuando esté activada, estando cada par de mezcladores activados o desactivados selectivamente; en el que los múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) comprenden un primer par de mezcladores activados y desactivados por una corriente y/o voltaje de polarización en fase y por un segundo par de mezcladores activados y desactivados por una corriente y/o voltaje de polarización en fase de cuadratura; en el que los múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) están configurados para activarse y desactivarse selectivamente para: funcionar en un modo de alta linealidad y obtener una impedancia baja de mezclador para el LNA (130, 130a, 130b); o funcionar en un modo de baja linealidad y obtener una alta impedancia del mezclador para el LNA 25 (130, 130a, 130b).

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCION
Receptor de bajo ruido de alta linealidad con conmutación de carga ANTECEDENTES
I. Campo
[1] La presente divulgación se refiere en general a la electrónica y, más específicamente, a un receptor para comunicación inalámbrica.
II. Antecedentes
[2] Los receptores se usan ampliamente en diversos sistemas de comunicación inalámbrica para acondicionar (por ejemplo, amplificar, filtrar y reducir en frecuencia) las señales recibidas de radiofrecuencia (RF) y proporcionar señales de banda base. Típicamente se requiere que los receptores cumplan con diversos requisitos de linealidad y ruido, que pueden ser estrictos para algunos sistemas de comunicación inalámbricos. Un receptor puede diseñarse con muchos componentes reactivos (por ejemplo, inductores) y con una alta corriente de polarización para cumplir con los estrictos requisitos de linealidad y ruido en las peores condiciones de funcionamiento. Los componentes reactivos pueden aumentar el tamaño y el coste del receptor, y la alta corriente de polarización puede aumentar el consumo de energía, todos los cuales son indeseables.
[3] Se llama la atención sobre el documento US2003/064695 A1 que describe un receptor de Radiofrecuencia (RF) que incluye un amplificador de bajo ruido (LNA) y un mezclador acoplado a la salida del LNA. La ganancia del LNA se ajusta para maximizar la relación señal-ruido del mezclador y forzar el funcionamiento del mezclador dentro de su región lineal cuando esté presente un componente de interferencia de intermodulación. El receptor de RF incluye un primer indicador de intensidad de señal recibida (RSSI_A) acoplado a la salida del mezclador que mide la intensidad de la señal de banda ancha en ese punto. Un segundo indicador de intensidad de señal recibida (RSSI_B) se acopla después del BPF y mide la intensidad de la señal de banda estrecha. La ganancia del LNA se establece en función de estas intensidades de señal. Alterando la ganancia del LNA en un paso y midiendo la diferencia entre una lectura de RSSI_B previa y una lectura de RSSI_B' posterior indicará si hay interferencia de intermodulación presente. El documento US2003/0186669 A1 describe un receptor similar que comprende un LNA en el que múltiples mezcladores conectados en paralelo se activan/desactivan selectivamente sobre la base de un nivel de señal recibido.
SUMARIO
[4] De acuerdo con la presente invención, se proporciona un procedimiento y un aparato, como se expone en las reivindicaciones independientes, respectivamente. Los modos de realización preferidos de la invención se describen en las reivindicaciones dependientes.
[5] En el presente documento, se describe un receptor que tiene una buena linealidad y un buen rendimiento de ruido. En un diseño, el receptor incluye un amplificador de bajo ruido (LNA) y múltiples pares de mezcladores que tienen sus salidas acopladas entre sí. El LNA recibe y amplifica una señal de entrada de LNA y proporciona al menos una señal de salida de LNA. Cada par de mezcladores incluye un mezclador para componente en fase (I) y otro mezclador para componente en cuadratura (Q). Los múltiples pares de mezcladores pueden implementarse con transistores del mismo o diferentes tamaños, polarizados con la misma o diferentes cantidades de corriente, polarizados con el mismo o diferentes voltajes de polarización y accionados con señales del oscilador local (LO) del mismo o diferentes niveles de señal. Cada par de mezcladores convierte una de la al menos una señal de salida de LNA cuando está activada. Cada par de mezcladores puede activarse o desactivarse selectivamente, por ejemplo, en base a un modo seleccionado entre múltiples modos.
[6] En un diseño, los modos múltiples incluyen un modo de alta linealidad que se puede seleccionar cuando se detecte un bloqueador grande y un modo de baja linealidad que se puede seleccionar cuando no se detecte un bloqueador grande. Los primer y segundo pares de mezcladores pueden activarse para el modo de alta linealidad. El primer par de mezcladores puede activarse y el segundo par de mezcladores puede desactivarse para el modo de baja linealidad.
[7] En un diseño, no reivindicado pero útil para la comprensión de la invención, el LNA incluye una etapa de entrada y una etapa de salida y puede implementarse con un diseño de terminación única o diferencial. La etapa de entrada recibe y amplifica la señal de entrada de LNA y proporciona una señal amplificada, que puede ser de voltaje o de corriente. La etapa de salida almacena la señal amplificada y proporciona al menos una señal de salida de LNA. La etapa de salida incluye múltiples secciones de carga acopladas en paralelo. Cada sección de carga puede activarse o desactivarse selectivamente, por ejemplo, en base al modo seleccionado. Cada sección de carga puede comprender un par de transistores del semiconductor de óxido de metal de canal P (PMOS) acoplados a un par de transistores del semiconductor de óxido de metal de canal N (NMOS) y/o pueden comprender resistores. Las
5
10
15
20
25
30
35
40
45
50
55
60
65
secciones de carga múltiple pueden implementarse con transistores de los mismos o diferentes tamaños y pueden estar predispuestos con las mismas o diferentes cantidades de corriente.
[8] En un diseño, no reivindicado pero útil para la comprensión de la invención, el LNA proporciona múltiples señales de salida de LNA, y cada par de mezcladores reduce en frecuencia una señal de salida de LNA diferente cuando está activada. En un diseño, el LNA incluye (i) una primera sección de carga que proporciona una primera señal de salida de LNA para un primer par de mezcladores y (ii) una segunda sección de carga que proporciona una segunda señal de salida de LNA para un segundo par de mezcladores. Ambas secciones de carga y ambos pares de mezcladores pueden activarse para el modo de alta linealidad. La primera sección de carga y el primer par de mezcladores pueden activarse y la segunda sección de carga y el segundo par de mezcladores pueden desactivarse para el modo de baja linealidad.
[9] En general, un LNA puede incluir cualquier cantidad de secciones de carga, y un conversor reductor en cuadratura puede incluir cualquier cantidad de pares de mezcladores. Se pueden seleccionar más secciones de carga, más pares de mezcladores y/o secciones de carga y mezcladores con transistores más grandes cuando se desee una alta linealidad. Se pueden seleccionar menos secciones de carga, menos pares de mezcladores y/o secciones de carga y mezcladores con transistores más pequeños cuando no se necesite una alta linealidad para mejorar el rendimiento del ruido.
[10] A continuación, se describen en más detalle diversos aspectos y características de la divulgación.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
[11]
La FIG. 1 muestra un diagrama de bloques de un dispositivo inalámbrico.
La FIG. 2A muestra un espectro de señal de entrada de LNA.
La FIG. 2B muestra un espectro de señal de salida de LNA.
La FIG. 3 muestra gráficas de la corriente de señal deseada y de la corriente de distorsión de un LNA frente a la carga presentada por un mezclador.
La FIG. 4 muestra un diagrama de bloques de un LNA y múltiples pares de mezcladores.
La FIG. 5 muestra un diagrama esquemático de un diseño del LNA.
La FIG. 6 muestra otro diagrama de bloques del LNA y múltiples pares de mezcladores.
La FIG. 7 muestra un diagrama esquemático de otro diseño del LNA.
Las FIGS. 8A y 8B muestran diagramas esquemáticos de dos diseños de un mezclador.
La FIG. 9 muestra un proceso para hacer funcionar un receptor.
DESCRIPCIÓN DETALLADA
[12] El receptor descrito en el presente documento puede usarse para diversos sistemas de comunicación tales como sistemas de Acceso Múltiple por División de Código (CDMA), sistemas de Acceso Múltiple por División de Tiempo (TDMA), sistemas de Acceso Múltiple por División de Frecuencia (FDMA), sistemas FDMA Ortogonales (OFDMA), sistemas FDMA de un Solo Portador (SC-FDMA), redes inalámbricas de área local (WLAN), sistemas de difusión, sistemas de posicionamiento por satélite, etc. Para mayor claridad, ciertos aspectos del receptor se describen a continuación para un sistema CDMA.
[13] La FIG. 1 muestra un diagrama de bloques de un diseño de un dispositivo inalámbrico 100 que incluye un receptor 120 y un transmisor 122. En general, el dispositivo inalámbrico 100 puede incluir cualquier cantidad de transmisores y cualquier cantidad de receptores para cualquier cantidad de sistemas de comunicación y para cualquier cantidad de bandas de frecuencia.
[14] Se puede implementar un transmisor o un receptor con una arquitectura superheterodina o con una arquitectura de conversión directa. En la arquitectura superheterodina, una señal se convierte de frecuencia entre RF y banda base en múltiples etapas, por ejemplo, desde RF en una frecuencia intermedia (IF) en una etapa y luego desde IF en banda base en otra etapa para un receptor. En la arquitectura de conversión directa, que también se conoce como arquitectura zero-IF, una señal se convierte de frecuencia entre RF y banda base en una etapa. Las arquitecturas superheterodinas y de banda directa pueden usar diferentes bloques de circuitos y/o tener diferentes
5
10
15
20
25
30
35
40
45
50
55
60
65
requisitos. En el diseño mostrado en la FIG. 1, el receptor 120 está implementado con la arquitectura de conversión directa.
[15] En la ruta de recepción, una antena 110 recibe señales de enlace descendente desde estaciones base, satélites y/u otras estaciones transmisoras y proporciona una señal RF recibida a un duplexor 112. En el diseño mostrado en la FIG. 1, el duplexor 112 convierte la señal RF de un solo extremo recibida en diferencial y proporciona una señal de entrada de LNA diferencial a un LNA 130. El LNA 130 amplifica la señal de entrada de LNA diferencial y proporciona una señal de salida de LNA diferencial a un conversor reductor I 140 y a un conversor reductor Q 150. El conversor reductor 140 reduce en frecuencia la señal de salida de LNA diferencial con una señal diferencial I LO de un generador LO 160 y proporciona una señal reducida en frecuencia I diferencial. Un filtro de paso bajo 142 filtra la señal reducida en frecuencia I diferencial y proporciona una señal de banda de base I diferencial (Ibb) a un procesador de datos 170. De manera similar, el conversor reductor 150 reduce en frecuencia la señal de salida de lNa diferencial con una señal Q LO diferencial del generador LO 160 y proporciona una señal reducida en frecuencia Q diferencial. Un filtro de paso bajo 152 filtra la señal reducida en frecuencia Q diferencial y proporciona una señal de banda de base Q diferencial (Qbb) al procesador de datos 170.
[16] El generador LO 160 genera la señal I LO para el conversor reductor 140 y la señal Q LO para el conversor reductor 150. El generador LO 160 puede incluir uno o más osciladores controlados por voltaje (VCO), bucles de fase bloqueada (PLL), osciladores de referencia, divisores, memorias intermedias, etc.
[17] La FIG. 1 muestra un ejemplo de diseño de receptor. En general, el acondicionamiento de las señales en un receptor puede realizarse mediante uno o más amplificadores, filtros, conversores reductores, etc. Estos bloques de circuitos pueden funcionar en señales de un solo extremo o en señales diferenciales. Estos bloques de circuitos también pueden estar dispuestos de forma diferente a la configuración mostrada en la FIG. 1. Además, otros bloques de circuitos no mostrados en la FIG. 1 se pueden usar para condicionar las señales en el receptor. Todo o parte del receptor puede implementarse en uno o más circuitos integrados de RF (RFIC), IC analógicos, IC de señal mixta, etc. Por ejemplo, el LNA 130 y los conversores reductores 140 y 150 pueden implementarse en un RFIC.
[18] En la ruta de transmisión, el procesador de datos 170 procesa los datos que se vayan a transmitir y proporciona señales analógicas I y Q al transmisor 122. Los transmisores 122 procesan (por ejemplo, amplifican, filtran y reducen en frecuencia) las señales analógicas I y Q para generar una señal de transmisión de RF. La señal de transmisión de RF se enruta a través del duplexor 112 y se transmite a través de la antena 110.
[19] El procesador de datos 170 puede incluir diversas unidades de procesamiento para la transmisión y recepción de datos así como otras funciones. Por ejemplo, el procesador de datos 170 puede incluir un convertidor analógico-digital (ADC), un convertidor digital-analógico (DAC), un procesador de señales digitales (DSP), un procesador informático de juego de instrucciones reducido (RISC), una unidad de procesamiento central (CPU), etc. Un controlador/procesador 180 puede controlar el funcionamiento en el dispositivo inalámbrico 100. La memoria 182 puede almacenar códigos de programa y datos para el dispositivo inalámbrico 100. El procesador de datos 170, el controlador/procesador 180 y/o la memoria 182 se pueden implementar en uno o más circuitos integrados específicos de la aplicación (ASIC) y/o en otros IC.
[20] La FIG. 2A muestra un espectro de la señal de entrada de LNA proporcionada al LNA 130. Como se muestra en la FIG. 2A, la señal de entrada de LNA puede incluir una señal 212 deseada en una frecuencia de recepción de fpx, un bloqueador 214 a una frecuencia de fj y una señal de fuga TX 216 a una frecuencia de transmisión de frx- Un bloqueador es una señal no deseada de gran amplitud que tiene una frecuencia cercana a una señal deseada. Un bloqueador puede provenir de otro sistema de comunicación que funcione en la misma área. La señal deseada y el bloqueador pueden incluirse en la señal RF recibida proporcionada por la antena 110. La señal de fuga de TX es una porción de la señal de transmisión de RF que se acopla o se fuga desde el transmisor 122 a través del duplexor 112 hasta el LNA 130. La cantidad de fuga de TX depende de la cantidad de aislamiento entre los puertos de transmisión y de recepción del duplexor 112. La señal de transmisión de RF puede ser mucho más grande que la señal recibida de RF. La señal de fuga de TX puede por tanto ser mucho más grande que la señal deseada incluso con un buen aislamiento entre los puertos de transmisión y de recepción del duplexor 112.
[21] La FIG. 2B muestra un espectro de la señal de salida de LNA proporcionada por el LNA 130. La no linealidad del LNA 130 puede provocar que la modulación en la señal de fuga de TX 216 se transfiera al bloqueador de banda estrecha 214, lo que da como resultado entonces un espectro ensanchado 218 alrededor del bloqueador. Este ensanchamiento espectral se denomina intermodulación o modulación cruzada. Como se muestra en la FIG. 2B, una porción 220 del espectro ensanchado 218 cae dentro de la banda de señal deseada. La porción 220 (que se muestra con sombreado) actúa como ruido adicional que degrada el rendimiento del dispositivo inalámbrico. Este ruido también degrada la sensibilidad del receptor de modo que la señal deseada más pequeña que pueda detectarse con fiabilidad por el receptor necesitaría tener una amplitud mayor.
[22] Se puede obtener un buen rendimiento del receptor manteniendo baja la distorsión de intermodulación (IM). Un receptor muy lineal puede lograr una distorsión IM baja al usar muchos inductores en chip. Sin embargo, los inductores en chip ocupan una gran área de silicio, lo que aumenta entonces el coste de la matriz. Por tanto, es
5
10
15
20
25
30
35
40
45
50
55
60
deseable minimizar el uso de inductores en chip. El LNA 130 puede usar transistores en lugar de inductores en chip como carga. Sin embargo, los transistores de carga pueden generar una distorsión IM excesiva, lo que puede dificultar el cumplimiento de los estrictos requisitos de linealidad de CDMA y otros sistemas de alto rendimiento.
[23] En un aspecto, la carga externa presentada al LNA 130 puede variarse en función de las condiciones de funcionamiento para lograr un buen rendimiento. El LNA 130 puede usar transistores PMOS como carga interna y puede funcionar con un bajo voltaje de alimentación (por ej., 1,3 voltios). Los transistores PMOS pueden preferirse a los inductores en chip debido un área de matriz más pequeña y pueden preferirse a los resistores debido al bajo margen de suministro. La distorsión debida a los transistores PMOS puede combatirse cambiando la carga externa con el fin de cumplir con los estrictos requisitos de linealidad.
[24] La distorsión puede estar relacionada con la carga del LNA 130 así como con la etapa de entrada del LNA 130. La distorsión generada por la carga del LNA puede deberse, por ejemplo, a transistores PMOS, y la corriente de salida del LNA 130 puede expresarse como una función del voltaje de salida, de la siguiente manera:
L, =S| ‘ Kui + Sz • Vow + £j ' K« +-»
donde Vout es un voltaje de salida proporcionado por el LNA 130, iout es una corriente de salida proporcionada por el LNA 130, y 91, 92 y 93 son coeficientes que definen la linealidad del LNA 130.
La ecuación (1) puede reescribirse en función del voltaje de entrada V¡n para el LNA 130 usando coeficientes diferentes de 91, 92 y 93.
[25] El voltaje de salida LNA puede expresarse como:
Vout Vagado COS (fi)deseada 0 + Vjx ■ (cos(ojrYi0 + cos(<wrx20) + Vj ■ cos(cOy0 , Ec (2)
donde Vdeseado es un voltaje de señal deseado a la frecuencia wdeseada (en radianes/segundo),
Vtx es una tensión de señal de fuga de TX a las frecuencias wtx1 y wtx2 y Vj es un voltaje de bloqueador a la frecuencia wj.
Las componentes de fuga de TX en wtx1 y wtx2 pueden representar una fuga de TX modulada.
[26] La corriente de salida LNA incluye una corriente deseada así como también corrientes de intermodulación o de distorsión por modulación cruzada (CMD) a la frecuencia wtx1 - wtx2 + wj. La distorsión de modulación cruzada (CMD) es de interés principal ya que incluye el espectro ensanchado 218 en la FIG. 2B cuando se considera la fuga de TX modulada. La corriente para CMD, que también se denomina corriente de triple latido, se puede expresar como:
Ec(l)
íCMD ~ & ' VjX ‘ Vj ~~ g - (/
TX
■ 7 y
^mezclador J
Oj-Z,
mezclador
)=rg
2-3
■ a
2. ;3
lJ ^mezi
clador *
Ec (3)
donde i'tx es la corriente de señal de fuga TX, ij es la corriente de bloqueador, i'cmd es la corriente CMD, a = i'tx/ ij es una relación fija especificada por un estándar de comunicación inalámbrica para el LNA 130, y el Zmezciador es la carga externa observada por la salida del LNA 130.
[27] En el diseño mostrado en la FIG. 1, la carga externa del LNA 130 es igual a la impedancia de entrada de los conversores reductores 140 y 150. Por tanto, los términos "carga externa" e "impedancia de entrada de mezclador" se usan indistintamente en el presente documento.
[28] La ecuación (3) asume que la carga externa domina la carga interna del LNA 130. Este es a menudo el caso de una configuración en cascada. Por ejemplo, la impedancia de entrada de mezclador puede ser inferior a 100 ohmios, mientras que la carga interna del LNA puede ser de 1 kiloohmio o más.
[29] Como se muestra en la ecuación (3), la cantidad de corriente CMD depende de la cantidad de corriente de bloqueador así como del mezclador de impedancia de entrada de mezclador Zmezciador. Además, la corriente CMD es proporcional al Zmezciador elevado a una potencia de tres. Por tanto, si el Zmezciador se reduce por un factor de dos, entonces la corriente CMD se reduce por un factor de ocho. La cantidad de corriente CMD puede por tanto controlarse variando el Zmezciador-
[30] La FIG. 3 muestra un gráfico 310 de la corriente de señal deseada ideseada y un gráfico 312 de la corriente CMD icmd frente a la impedancia de entrada de mezclador Zmezciador. El eje vertical muestra la corriente en escala
5
10
15
20
25
30
35
40
45
50
55
60
65
logarítmica, y el eje horizontal muestra el Zmezciador en escala lineal. La corriente de señal deseada tiene una pendiente de 1:1 y disminuye 6 dB cuando el Zmezciador se reduce en un factor de dos. La corriente CMD tiene una pendiente de 3:1 y disminuye 18 dB cuando el Zmezciador se reduce en un factor de dos. La corriente CMD cae por tanto a una velocidad mucho más rápida que la corriente de señal deseada cuando se reduce el Zmezciador.
[31] La FIG. 4 muestra un diagrama de bloques de un diseño de conversores reductores 140a y 150a y del generador LO 160. Los conversores reductores 140a y 150a tienen una impedancia de entrada variable y son un diseño de conversores reductores 140 y 150, respectivamente, en la FIG. 1.
[32] En el diseño mostrado en la FIG. 4, el conversor reductor 140a incluye un primer mezclador 440 acoplado en paralelo con un segundo mezclador I 442. El conversor reductor 150a incluye un primer mezclador Q 450 acoplado en paralelo con un segundo mezclador Q 452. El generador LO 160 incluye un generador de señal LO 458 y cuatro memorias intermedias 460, 462, 470 y 472. El generador 458 genera la señal I LO y la señal Q LO. Las memorias intermedias 460 y 462 reciben y almacenan la señal I LO y proporcionan las primera y segunda señales I LO a los mezcladores 440 y 442, respectivamente. Las memorias intermedias 470 y 472 reciben y almacenan la señal Q LO y proporcionan las primera y segunda señales Q LO a los mezcladores 450 y 452, respectivamente.
[33] Cuando está activado, el mezclador 440 reduce en frecuencia la señal de salida de LNA con la primera señal I LO de la memoria intermedia 460 y proporciona una primera señal reducida en frecuencia I. Cuando está activado, el mezclador 442 reduce en frecuencia la señal de salida de LNA con la segunda señal I LO de la memoria intermedia 462 y proporciona una segunda señal reducida en frecuencia I. Las primera y segunda señales reducidas en frecuencia I se suman y proporcionan al filtro 142. Cuando está activado, el mezclador 450 reduce en frecuencia la señal de salida de LNA con la primera señal Q LO de la memoria intermedia 470 y proporciona una primera señal reducida en frecuencia Q. Cuando está activado, el mezclador 452 reduce en frecuencia la señal de salida del LNA con la segunda señal Q LO de la memoria intermedia 472 y proporciona una segunda señal reducida en frecuencia Q. Las primera y segunda señales reducidas en frecuencia Q se suman y se proporcionan al filtro 152. Los mezcladores 440 y 442 pueden activarse o desactivarse controlando sus corrientes de polarización Bias_I1 y Bias_I2, respectivamente. Los mezcladores 450 y 452 pueden activarse o desactivarse controlando sus corrientes de polarización Bias_Q1 y Bias_Q2, respectivamente.
[34] En un diseño, los mezcladores 440 y 442 se implementan con transistores del mismo tamaño. En otro diseño, los mezcladores 440 y 442 se implementan con transistores de diferentes tamaños. Por ejemplo, el mezclador 440 puede implementarse con transistores más pequeños, y el mezclador 442 puede implementarse con transistores más grandes. En un diseño, los mezcladores 440 y 442 están polarizados con la misma cantidad de corriente y/o con el mismo voltaje de polarización cuando están activados. En otro diseño, los mezcladores 440 y 442 están polarizados con diferentes cantidades de corriente y/o con diferentes voltajes de polarización cuando están activados. Por ejemplo, el mezclador 440 puede estar polarizado con menos corriente o menor voltaje de polarización cuando está activado, y el mezclador 442 puede estar polarizado con más corriente o mayor voltaje de polarización cuando está activado. En un diseño, los mezcladores 440 y 442 se accionan con señales LO de nivel de señal similar. En otro diseño, los mezcladores 440 y 442 se accionan con señales LO de diferentes niveles de señal. Por ejemplo, el mezclador 440 puede accionarse con una señal LO más pequeña, y el mezclador 442 puede accionarse con una señal LO más grande. De manera similar, los mezcladores 450 y 452 pueden implementarse con transistores del mismo o diferentes tamaños, polarizados con la misma o diferentes cantidades de corriente y con el mismo o diferentes voltajes de polarización cuando estén activados y accionados con señales LO de niveles de señal similares o diferentes. Las memorias intermedias LO 460, 462, 470 y 472 pueden escalarse de acuerdo con los tamaños de transistor de los mezcladores 440, 442, 450 y 452, respectivamente.
[35] La impedancia de entrada de mezclador Zmezclador puede hacerse variar de varias maneras. En un modo de realización, Zmezclador se varía seleccionando el mezclador 440 o el mezclador 442, o ambos mezcladores 440 y 442 para la ruta I. Se obtiene un Zmezclador inferior activando más mezcladores, seleccionando uno o más mezcladores con transistores más grandes, etc. En otro modo de realización, Zmezclador se varía ajustando la condición de polarización del/de los mezclador(es) seleccionado(s). Se puede obtener un Zmezclador más bajo con un voltaje de polarización más alto. En otro modo de realización más, el Zmezclador se varía ajustando el nivel de señal de la señal LO. Esto se logra cambiando las memorias intermedias LO 460 y 462 (por ejemplo, activando más etapas en las memorias intermedias 460 y 462), cambiando el voltaje de alimentación vDd para las memorias intermedias 460 y 462, etc. Se puede obtener un Zmezclador más bajo con un nivel de señal LO más grande.
[36] En un modo de realización, se admite un modo de alta linealidad y un modo de baja linealidad. El modo de alta linealidad se selecciona cuando se detecta un bloqueador grande y/o una alta fuga de TX. Los conversores reductores 140 y 150 se hacen funcionar como se muestra en la Tabla 1 para obtener un Zmezclador bajo para el LNA 130 en el modo de alta linealidad. Esto reduce la oscilación de la señal en la salida del LNA de modo que se reduce la distorsión de la carga del transistor PMOS. El modo de baja linealidad se selecciona cuando no se detecta un bloqueador grande y/o una alta fuga de TX. Los conversores reductores 140 y 150 se hacen funcionar como se muestra en la Tabla 1 para obtener un Zmezclador más alto para el LNA 130 en el modo de baja linealidad. Esto reduce la capacitancia parásita presentada por el LNA 130, lo que puede mejorar la figura de ruido general del receptor.
5
10
15
20
25
30
35
40
45
50
Tabla 1
Modo
Descripción
Modo de alta linealidad
• Active ambos mezcladores o el mezclador con transistores más grandes, • use un voltaje de polarización mayor para el(los) mezclador(es) activado(s) y/o • use un nivel de señal LO más grande.
Modo de baja linealidad
• Active un mezclador con transistores más pequeños, • use un voltaje de polarización más pequeño para el mezclador activado, y/o
• use un nivel de señal LO más pequeño.
[37] En otro aspecto, la carga interna de LNA 130 puede variarse en base a las condiciones de funcionamiento con el fin de lograr un buen rendimiento. La carga interna del LNA 130 puede dividirse en múltiples secciones, que pueden activarse selectivamente en base a si se detectan grandes bloqueadores y/o altas fugas de TX.
[38] La FIG. 5 muestra un diagrama esquemático de un LNA 130a, que es un diseño del LNA 130 en las FIGS. 1 y 4. El LNA 130a incluye una etapa de entrada 510 que proporciona una amplificación de señal y una etapa de salida 520 que proporciona una carga activa para la etapa de entrada 510. Dentro de la etapa de entrada 510, un transistor NMOS 512a tiene su fuente acoplada a un extremo de un inductor 514a, recibiendo su puerta una señal de entrada de LNA, Vnp, y su drenaje acoplado al nodo Ap. Un transistor NMOS 512b tiene su fuente acoplada a un extremo de un inductor 514b, recibiendo su puerta una señal de entrada de LNA complementaria, V nn, y su drenaje acoplado al nodo An. Los otros extremos de los inductores 514a y 514b están acoplados a tierra del circuito. Los transistores NMOS 512a y 512b proporcionan una amplificación de señal para la señal de entrada de LNA diferencial, Vnp y Vnn. El voltaje de polarización, la corriente de polarización y el tamaño de los transistores NMOS 512a y 512b se pueden seleccionar para obtener la ganancia y la linealidad deseadas para la etapa de entrada 510. Los inductores 514a y 514b proporcionan la degeneración de la fuente para los transistores NMOS 512a y 512b y también pueden proporcionar una adaptación de impedancia que mire dentro de las puertas de los transistores NMOS 512a y 512b.
[39] La etapa de salida 520 incluye una primera sección de carga 524 y una segunda sección de carga 526. Dentro de la etapa de salida 520, los transistores NMOS 532a y 534a están acoplados en paralelo y tienen sus fuentes acopladas al nodo Ap, recibiendo sus puertas voltajes de polarización Vb¡asn1 y Vbiasn2, respectivamente, y sus drenajes acoplados al nodo Bp. Los transistores PMOS 542a y 544a también se conectan en paralelo y tienen sus fuentes acopladas a la tensión de alimentación Vdd, recibiendo sus puertas voltajes de polarización Vb¡asp1 y Vbiasp2, respectivamente, y sus drenajes acoplados al nodo Bp. Los transistores NMOS 532b y 534b están acoplados en paralelo y tienen sus fuentes acopladas al nodo An, recibiendo sus puertas los voltajes de polarización Vb¡as1 y Vb¡asn2, respectivamente, y sus drenajes acoplados al nodo Bn. Los transistores PMOS 542b y 544b también están acoplados en paralelo y tienen sus fuentes acopladas al voltaje de alimentación Vdd, recibiendo sus puertas los voltajes de polarización Vb¡asp1 y Vb¡asp2, respectivamente, y sus drenajes acoplados al nodo Bn. Los transistores NMOS 532a, 532b, 534a y 534b proporcionan un aislamiento de carga para los transistores NMOS 512a y 512b. Los transistores PMOS 542a, 542b, 544a y 544b proporcionan la carga activa para la etapa de entrada 510. Los voltajes de polarización Vb¡as1 y Vb¡asn2 pueden seleccionarse para polarizar los transistores NMOS 532a, 534a, 532b y 534b en un punto de funcionamiento deseado. Los voltajes de polarización Vb¡asp1 y Vb¡asp2 pueden seleccionarse para polarizar los transistores PMOS 542a, 544a, 542b y 544b en un punto de funcionamiento deseado.
[40] El LNA 130a genera una señal diferencial de salida LNA, Voutp y Voutn. Los drenajes de los transistores MOS 532a, 534a, 542a y 544a proporcionan la señal Voutp. Los drenajes de los transistores MOS 532b, 534b, 542b y 544b proporcionan la señal Voutn-
[41] En el diseño mostrado en la FIG. 5, los transistores MOS 532a, 532b, 542a y 542b tienen un tamaño de 1, y los transistores MOS 534a, 534b, 544a y 544b tienen un tamaño de K. En otro diseño que no se muestra en la FIG. 5, todos los transistores MOS tienen el mismo tamaño.
[42] La primera sección de carga 524 de la etapa de salida 520 incluye transistores MOS 532a, 532b, 542a y 542b. La segunda sección de carga 526 de la etapa de salida 520 incluye transistores MOS 534a, 534b, 544a y 544b. La primera sección de carga 524 puede activarse proporcionando los voltajes de polarización Vb as1 y Vb asp1 apropiados para los transistores MOS 532a, 532b, 542a y 542b. La segunda sección de carga 526 puede activarse
5
10
15
20
25
30
35
40
45
50
55
60
65
proporcionando los voltajes de polarización Vbiasn2 y Vbiasp2 apropiados para los transistores MOS 534a, 534b, 544a y 544b.
[43] En el modo de alta linealidad, la segunda sección de carga 526 con transistores MOS más grandes o tanto la primera sección de carga 524 como la segunda sección de carga 526 pueden activarse para lograr una distorsión baja. En el modo de baja linealidad, solo la primera sección de carga 524 con transistores MOS más pequeños puede activarse para lograr una cifra de bajo ruido.
[44] La FIG. 5 muestra un diseño de ejemplo de LNA 130. Un LNA también puede implementarse con otros diseños.
[45] En otro aspecto más, tanto las cargas internas como externas del LNA 130 pueden variarse en base a las condiciones de funcionamiento con el fin de lograr un buen rendimiento. Esto se puede lograr dividiendo la carga interna en varias secciones y dividiendo también la carga externa en varias secciones. Las múltiples secciones de las cargas internas y externas pueden activarse selectivamente en base a si se detectan grandes bloqueadores y/o altas fugas de TX.
[46] La FIG. 6 muestra un diagrama de bloques de un diseño de LNA 130b y de conversores reductores 140b y 150b con impedancia de entrada variable. El LNA 130b es otro diseño del LNA 130 en la FIG. 1. Los conversores reductores 140b y 150b son otro diseño de conversores reductores 140 y 150, respectivamente, en la FIG. 1.
[47] En el diseño mostrado en la FIG. 6, el LNA 130b recibe la señal de entrada de LNA y proporciona las primera y segunda señales de salida LNA. El conversor reductor 140b incluye un primer mezclador I 640 acoplado en paralelo con un segundo mezclador I 642. El conversor reductor 150b incluye un primer mezclador Q 650 acoplado en paralelo con un segundo mezclador Q 652. Cuando está activado, el mezclador 640 reduce en frecuencia la primera señal de salida de LNA con la primera señal I LO de la memoria intermedia 460 y proporciona una primera señal reducida en frecuencia I. Cuando está activado, el mezclador 642 reduce en frecuencia la segunda señal de salida de LNA con la segunda señal I LO de la memoria intermedia 462 y proporciona una segunda señal reducida en frecuencia I. Las primera y segunda señales reducidas en frecuencia I se suman y proporcionan al filtro 142. Cuando está activado, el mezclador 650 reduce en frecuencia la primera señal de salida de LNA con la primera señal Q LO de la memoria intermedia 470 y proporciona una primera señal reducida en frecuencia Q. Cuando está activado, el mezclador 652 reduce en frecuencia la segunda señal de salida de LNA con la segunda señal Q LO de la memoria intermedia 472 y proporciona una segunda señal reducida en frecuencia Q. Las primera y segunda señales reducidas en frecuencia Q se suman y se proporcionan al filtro 152.
[48] La FIG. 7 muestra un diagrama esquemático de un diseño de LNA 130b en la FIG. 6. El LNA 130b incluye todos los componentes del circuito en el LNA 130a en la FIG. 5 con las siguientes diferencias. Una etapa de salida 522 incluye la primera sección de carga 524 y la segunda sección de carga 526. Dentro de la primera sección de carga 524, los drenajes de los transistores MOS 532a y 542a están acoplados al nodo Bp y proporcionan una señal Voutp1. Los drenajes de los transistores MOS 532b y 542b están acoplados al nodo Bn y proporcionan una señal Voutn1. Dentro de la segunda sección de carga 526, los drenajes de los transistores mOs 534a y 544a están acoplados al nodo Cp y proporcionan una señal Voutp2. Los drenajes de los transistores MOS 534b y 544b están acoplados al nodo Cn y proporcionan una señal Voutn2. La primera señal de salida de LNA se compone de Voutp1 y Voutn1. La segunda señal de salida de LNA se compone de Voutp2 y Voutn2-
[49] En los diseños mostrados en las FIG. 6 y 7, cada sección de carga dentro de la etapa de salida genera una señal de salida de LNA, que acciona un par de mezcladores. En particular, la primera señal de salida de LNA, Voutp1 y Voutn1, desde la primera sección de carga 524, acciona el primer par de mezcladores 640 y 650. La segunda señal de salida de LNA, Voutp2 y Voutn2, de la segunda sección de carga 526 acciona el segundo par de mezcladores 642 y 652.
[50] En un diseño, las primera y segunda secciones de carga del LNA 130b y los primer y segundo pares de mezcladores se activan en el modo de alta linealidad. En otro diseño, solo la segunda sección de carga del LNA 130b con transistores MOS más grandes y solo el segundo par de mezcladores 642 y 652 con transistores MOS más grandes se activan en el modo de alta linealidad. Para ambos diseños, se puede proporcionar una menor impedancia de carga para el LNA 130b, que puede reducir entonces la oscilación de la señal en la salida del LNA y reducir la distorsión de los transistores PMOS.
[51] En un diseño, solo la primera sección de carga del LNA 130b con transistores MOS más pequeños y solo el primer par de mezcladores 640 y 650 con transistores MOS más pequeños se activan en el modo de baja linealidad. Los mezcladores activados observan una mayor impedancia de entrada y menor capacitancia parásita presentada por el LNA 130b, lo que puede mejorar la cifra de ruido general. Además, como parte de la carga interna del LNA 130b está desactivada, el ruido aportado por el LNA se reduce.
[52] La simulación por ordenador muestra una mejora en la cifra de ruido al desactivar los transistores PMOS para parte de la etapa de salida con la misma ganancia del LNA. La desactivación de parte de la etapa de salida
5
10
15
20
25
30
35
40
45
50
55
60
65
puede ser factible en el modo de baja linealidad porque se usa una corriente de polarización más baja y los transistores PMOS que están activados pueden funcionar con un voltaje de saturación Vdsat adecuado incluso con un voltaje de alimentación bajo.
[53] En el modo de baja linealidad, la capacitancia parásita del LNA 130b es menor porque solo se activa una sección de carga de la etapa de salida. Por consiguiente, los condensadores de acoplamiento de CA entre el LNA 130b y los mezcladores 640 y 650 pueden escalarse. Además, puesto que solo se activa un par de mezcladores 640 y 650, la capacitancia de entrada total Cpar en la entrada del mezclador puede reducirse. Esta capacitancia de entrada de mezclador inferior puede mejorar la figura general de ruido del receptor.
[54] La FIG. 8A muestra un diagrama esquemático de un diseño de un mezclador 800, que puede usarse para cada uno de los mezcladores 440, 442, 450 y 452 en la FIG. 4 y para cada uno de los mezcladores 640, 642, 650 y 652 en la FIG. 6.
[55] Dentro del mezclador 800, los transistores NMOS 812 y 814 forman un primer par diferencial y tienen sus fuentes acopladas entre sí, recibiendo sus puertas señales Vlop y Vion LO a través de los condensadores 816 y 836, respectivamente, y proporcionando sus drenajes una señal de salida de mezclador diferencial, ¡mezciadorp y Imezciadorn. Los transistores NMOS 832 y 834 forman un segundo par diferencial y tienen sus fuentes acopladas entre sí, recibiendo sus puertas las señales ViOn y ViOp LO a través de los condensadores 836 y 816, respectivamente, y proporcionando sus drenajes las señales ¡mezciadorp y ¡mezciadorn, respectivamente. Un condensador 810 tiene un extremo que recibe una señal ¡outp del LNA 130 y el otro extremo acoplado a las fuentes de los transistores NMOS 812 y 814. Un condensador 830 tiene un extremo que recibe una señal ¡outn del LNA 130 y el otro extremo acoplado a las fuentes de los transistores NMOS 832 y 834. Las señales ¡outp y ¡outn pueden corresponder a las señales Voutp y Voutn en la FIG. 4, a las señales Voutp1 y Voutn1 en la FIG. 6 o a las señales Voutp2 y Voutn2 en la FIG. 6.
[56] El condensador 816 tiene un extremo que recibe la señal ViOp LO y el otro extremo acoplado a las puertas de los transistores NMOS 812 y 834. El condensador 836 tiene un extremo que recibe la señal Vion LO y el otro extremo acoplado a las puertas de los transistores NMOS 814 y 832. Las señales ViOp y Vion LO pueden corresponder a una señal Lo diferencial de la memoria intermedia 460, 462, 470 o 472 en la FIG. 4 o de la memoria intermedia 660, 662, 670 o 672 en la FIG. 6.
[57] Los resistores 818 y 838 tienen un extremo acoplado a un voltaje de polarización Vm y el otro extremo acoplado a las puertas de los transistores NMOS 812 y 814, respectivamente. Los resistores 822 y 824 tienen un extremo acoplado a un voltaje de polarización Vm2 y el otro extremo acoplado a los drenajes de los transistores NMOS 812 y 814, respectivamente. Los resistores 842 y 844 tienen un extremo acoplado al voltaje de polarización Vm2 y el otro extremo acoplado a los drenajes de los transistores NMOS 832 y 834, respectivamente.
[58] La FIG. 8B muestra un diagrama esquemático de un diseño de un mezclador 802, que también se puede usar para cada uno de los mezcladores 440, 442, 450 y 452 en la FIG. 4 y para cada uno de los mezcladores 640, 642, 650 y 652 en la FIG. 6. El mezclador 802 incluye todos los elementos de circuito en el mezclador 800 en la FIG. 8A. El mezclador 802 incluye además una memoria intermedia de entrada de corriente para cada una de las señales ¡outp y ¡outn. La memoria intermedia de corriente de entrada para la señal ¡outp incluye una etapa de entrada compuesta de un transistor NMOS 852 acoplado en serie con una carga PMOS compuesta de un transistor PMOS 854. La memoria intermedia de entrada de corriente para la señal ¡outn incluye una etapa de entrada compuesta de un transistor NMOS 862 acoplado en serie con una carga PMOS compuesta de un transistor PMOS 864. También se puede implementar una memoria intermedia de corriente de entrada con una etapa de entrada PMOS y una carga NMOS. Se puede usar un voltaje de polarización V¿3 para ajustar la corriente de polarización y la impedancia de entrada de los transistores NMOS 852 y 862. Se puede usar un voltaje de polarización Vm para ajustar la tensión de polarización para los transistores PMOS 854 y 864.
[59] Las FIGS. 8A y 8B muestran dos diseños de ejemplo de los mezcladores 800 y 802, respectivamente. Un mezclador también puede implementarse con otros diseños.
[60] Como se muestra en las FIGS. 1, 4 y 6, los filtros de paso bajo 142 y 152 pueden filtrar las señales reducidas en frecuencia I y Q desde los conversores reductores 140 y 150, respectivamente. En un diseño, cada filtro de paso bajo incluye un filtro de paso bajo de transmisión seguido de un filtro de banda de base. El filtro de paso bajo de transmisión puede hacer pasar la señal deseada y atenuar la señal de fuga de TX. El ancho de banda del filtro de paso bajo de transmisión puede ser mucho más ancho que el ancho de banda de señal deseado para evitar afectar la respuesta de banda de paso. El filtro de banda base puede coincidir con el ancho de banda de la señal deseada.
[61] En los diseños descritos anteriormente, la carga interna del LNA se divide en dos secciones de carga, y dos pares de mezcladores I-Q se utilizan para un conversor reductor en cuadratura. En general, la carga interna del LNA se puede dividir en cualquier cantidad de secciones de carga. Estas secciones de carga múltiple pueden implementarse con los mismos o diferentes tamaños de transistores, polarizados con las mismas o diferentes cantidades de corriente y polarizados con los mismos o diferentes voltajes de polarización. El conversor reductor en
5
10
15
20
25
30
35
40
45
50
55
60
65
cuadratura también se puede implementar con cualquier cantidad de pares de mezcladores I-Q. Estos múltiples pares de mezcladores I-Q pueden implementarse con el mismo o diferentes tamaños de transistores, polarizados con la misma o diferentes cantidades de corriente, polarizados con el mismo o diferentes voltajes de polarización y accionados con señales LO del mismo o diferentes niveles de señal.
[62] En general, puede soportarse cualquier cantidad de modos. Cada modo puede seleccionarse para ciertas condiciones de funcionamiento. Las condiciones de funcionamiento pueden cuantificarse por la intensidad del bloqueador, por la intensidad de la señal de fuga de TX y/o por otros parámetros. Cada modo también puede estar asociado con una o más secciones de carga y con uno o más pares de mezcladores I-Q. Se puede seleccionar un modo adecuado en base a las condiciones de funcionamiento detectadas. La una o más secciones de carga y el uno o más pares de mezcladores I-Q para el modo seleccionado se pueden activar y usar para lograr un buen rendimiento. Por tanto, la carga de LNA puede conmutarse de acuerdo con las condiciones de funcionamiento, por ejemplo, de acuerdo con la intensidad del bloqueador, con la intensidad de la señal de fuga de TX, etc.
[63] El bloqueador puede detectarse de diversas maneras. En un diseño, la potencia de la señal reducida en frecuencia puede medirse antes del filtro de banda de base y también después del filtro de banda de base. La presencia y la intensidad del bloqueador se pueden determinar en base a la relación entre la potencia medida antes del filtro de banda base y la potencia medida después del filtro de banda base. También se puede detectar el bloqueador realizando una transformada de Fourier rápida (FFT) en la señal reducida en frecuencia antes del filtro de banda de base y examinando la respuesta espectral de la FFT para determinar la presencia y la intensidad del bloqueador. El bloqueador también puede detectarse de otras maneras.
[64] La FIG. 9 muestra un diseño de un proceso 900 realizado para hacer funcionar un receptor. Se puede seleccionar un modo entre múltiples modos en base a las condiciones de funcionamiento detectadas (bloque 912). En un diseño, se puede seleccionar un modo de alta linealidad si se detecta un bloqueador grande y se puede seleccionar un modo de baja linealidad si no se detecta un bloqueador grande. Pueden soportarse también otros modos. Se puede seleccionar un modo adecuado en base al bloqueador, a la señal de fuga de TX y/o a otros parámetros.
[65] Al menos un par de mezcladores entre múltiples pares de mezcladores está activado en base al modo seleccionado (bloque 914). Los restantes de los múltiples pares de mezcladores, si los hay, se desactivan en base al modo seleccionado (bloque 916). Se activa al menos una sección de carga entre múltiples secciones de carga de un LNA en base al modo seleccionado (bloque 918). Las restantes de las múltiples secciones de carga, si las hay, se desactivan en base al modo seleccionado (bloque 920). En un modo de realización, los múltiples pares de mezcladores incluyen unos primer y segundo pares de mezcladores y las múltiples secciones de carga incluyen unas primera y segunda secciones de carga. Ambos pares de mezcladores y ambas secciones de carga se activan si se selecciona el modo de alta linealidad. El primer par de mezcladores y la primera sección de carga se activan y el segundo par de mezcladores y la segunda sección de carga se desactivan si se selecciona el modo de baja linealidad. En general, puede estar disponible cualquier cantidad de pares de mezcladores y cualquier cantidad de secciones de carga, y se puede soportar cualquier cantidad de modos. Cada modo está asociado con al menos un par de mezcladores y con al menos una sección de carga para activar ese modo.
[66] El LNA y los mezcladores descritos en el presente documento pueden proporcionar ciertas ventajas. En primer lugar, se puede lograr una alta linealidad sin usar inductores en chip como carga de LNA, lo que puede proporcionar un importante ahorro de costes, especialmente para un dispositivo inalámbrico que soporte múltiples sistemas y/o múltiples bandas de frecuencia. En segundo lugar, las técnicas pueden permitir la eliminación de un filtro de onda acústica superficial (SAW) entre el LNA y los mezcladores, lo que también puede proporcionar ahorro de costes y otros beneficios. Los filtros SAW se usan comúnmente entre el LNA y los mezcladores en dispositivos inalámbricos para el CDMA con el fin de atenuar la señal de fuga de TX. La linealidad mejorada con las técnicas descritas en el presente documento puede permitir que el LNA se acople directamente a los mezcladores, como se muestra en las FIGS. 1, 4 y 6. En tercer lugar, las técnicas pueden reducir la rerradiación de LO debido a la eliminación de los inductores en chip para la carga de LNA.
[67] El LNA y los mezcladores descritos en el presente documento pueden implementarse en un IC, en un IC analógico, en un RFIC, en un IC de señal mixta, en un ASIC, en una placa de circuito impreso (PCB), en un dispositivo electrónico, etc. El LNA y los mezcladores también pueden fabricarse con diversas tecnologías de procesos de IC tales como semiconductor complementario de óxido metálico (CMOS), NMOS, PMOS, transistor de unión bipolar (BJT), CMOS bipolar (BiCMOS), silicio germanio (SiGe), arseniuro de galio (GaAs), etc.
[68] Un aparato que implemente el LNA y los mezcladores descritos en el presente documento puede ser un dispositivo independiente o puede formar parte de un dispositivo más grande. Un dispositivo puede ser (i) un IC autónomo, (ii) un conjunto de uno o más IC que pueden incluir IC de memoria para almacenar datos y/o instrucciones, (iii) un RFIC tal como un receptor de RF (RFR) o un transmisor/receptor de RF (RTR), (iv) un ASIC tal como un módem de estación móvil (MSM), (v) un módulo que puede estar integrado dentro de otros dispositivos, (vi) un receptor, un teléfono móvil, un dispositivo inalámbrico, un equipo manual, o una unidad móvil, (vii) etc.
5
10
15
20
25
[69] En uno o más diseños a modo de ejemplo, las funciones descritas pueden implementarse en hardware, software, firmware o en cualquier combinación de los mismos. Si se implementan en software, las funciones, como una o más instrucciones o códigos, se pueden almacenar en o transmitir por un medio legible por ordenador. Los medios legibles por ordenador incluyen tanto medios de almacenamiento informáticos como medios de comunicación, incluyendo cualquier medio que facilite la transferencia de un programa informático de un lugar a otro. Un medio de almacenamiento puede ser cualquier medio disponible al que pueda accederse mediante un ordenador. A modo de ejemplo, y no de manera limitativa, dichos medios legibles por ordenador pueden comprender RAM, ROM, EEPROM, CD-ROM u otros dispositivos de almacenamiento de disco óptico, almacenamiento de disco magnético u otros dispositivos de almacenamiento magnético, o cualquier otro medio que pueda usarse para transportar o almacenar el código de programa deseado en forma de instrucciones o estructuras de datos y al que pueda accederse mediante un ordenador. Además, cualquier conexión recibe apropiadamente la denominación de medio legible por ordenador. Por ejemplo, si el software se transmite desde una página web, un servidor u otra fuente remota, usando un cable coaxial, un cable de fibra óptica, un par trenzado, una línea de abonado digital (DSL) o tecnologías inalámbricas tales como infrarrojos, radio y microondas, entonces el cable coaxial, el cable de fibra óptica, el par trenzado, el DSL o las tecnologías inalámbricas, tales como infrarrojos, radio y microondas, se incluyen en la definición de medio. Los discos, tal como se usa en el presente documento, incluyen un disco compacto (CD), un disco láser, un disco óptico, un disco versátil digital (DVD), un disco flexible y un disco Blu-ray, donde algunos discos habitualmente reproducen los datos magnéticamente, mientras que otros discos reproducen los datos ópticamente con láseres. Las combinaciones de lo anterior deberían incluirse también dentro del alcance de los medios legibles por ordenador.
[70] La descripción previa de la divulgación se proporciona para permitir que cualquier experto en la técnica realice o use la divulgación. Diversas modificaciones para la divulgación resultarán inmediatamente evidentes para los expertos en la técnica, y los principios genéricos definidos en el presente documento pueden aplicarse a otras variantes sin apartarse del alcance de la divulgación. Por tanto, la divulgación no pretende limitarse a los ejemplos y diseños descritos en el presente documento, sino que se le ha de conceder el alcance más amplio compatible con los principios y las características novedosas divulgados en el presente documento.

Claims (14)

  1. REIVINDICACIONES
    1.
    5
    10
    15
    20
    25
  2. 2.
    30
    35
    40 3.
    45
  3. 4.
    50
  4. 5.
    55
  5. 6.
    60
    Un aparato que comprende:
    un amplificador de bajo ruido (LNA) (130, 130a, 130b) configurado para recibir una señal de entrada de LNA y proporcionar al menos una señal de salida de LNA; y
    múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) acoplados al LNA, cada par de los múltiples pares de mezcladores tiene una impedancia de entrada de mezclador diferente, en el que cada par de mezcladores está configurado para reducir en frecuencia una de al menos una señal de salida de LNA cuando esté activada, estando cada par de mezcladores activados o desactivados selectivamente;
    en el que los múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) comprenden un primer par de mezcladores activados y desactivados por una corriente y/o voltaje de polarización en fase y por un segundo par de mezcladores activados y desactivados por una corriente y/o voltaje de polarización en fase de cuadratura;
    en el que los múltiples pares de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) están configurados para activarse y desactivarse selectivamente para:
    funcionar en un modo de alta linealidad y obtener una impedancia baja de mezclador para el LNA (130, 130a, 130b); o
    funcionar en un modo de baja linealidad y obtener una alta impedancia del mezclador para el LNA (130, 130a, 130b).
    El aparato de la reivindicación 1, en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores implementados con transistores de diferentes tamaños; y/o
    en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores cargados con diferentes cantidades de corriente o diferentes voltajes de polarización; y/o
    en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores accionados con señales de oscilador local (LO) de diferentes niveles de señal; y/o
    en el que los múltiples pares de mezcladores tienen salidas acopladas entre sí y que proporcionan una señal reducida en frecuencia.
    Aparato según la reivindicación 1, en el que cada par de mezcladores está activado o desactivado en base a un modo seleccionado del modo de alta linealidad y del modo de baja linealidad, estando asociado cada modo a un conjunto diferente de al menos un par de mezcladores, y en el que al menos un par de mezcladores asociados con el modo seleccionado está activado y todos los pares restantes de mezcladores, si los hay, están desactivados.
    Aparato según la reivindicación 1, en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores, en los que los primer y segundo pares de mezcladores se activan para el modo de alta linealidad, y en el que el primer par de mezcladores se activa y el segundo par de mezcladores se desactiva para el modo de baja linealidad.
    El aparato según la reivindicación 1, en el que la al menos una señal de salida de LNA proporcionada por el LNA es una única señal de salida de LNA, y en el que cada par de mezcladores está configurado para reducir en frecuencia la señal de salida de LNA cuando esté activada; o
    en el que la al menos una señal de salida de LNA proporcionada por el LNA son múltiples señales de salida LNA, una señal de salida de LNA para cada par de mezcladores, y en el que cada par de mezcladores está configurado para reducir en frecuencia una respectiva señal de salida de LNA cuando esté activada.
    Aparato según la reivindicación 1, en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores, en el que la al menos una señal de salida de LNA proporcionada por el LNA son unas primera y segunda señales de salida LNA, en el que el primer par de mezcladores está configurado para reducir en frecuencia la primera señal de salida de LNA cuando esté activada, y en la que el segundo par de mezcladores está configurado para reducir en frecuencia la segunda señal de salida de LNA cuando esté activada.
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
  6. 7. El aparato según la reivindicación 1, en el que la al menos una señal de salida de LNA proporcionada por un amplificador de bajo nivel de ruido (LNA) son señales de salida múltiples de LNA; y
    cada par de mezcladores está configurado para reducir en frecuencia una diferente de las múltiples señales de salida LNA cuando esté activado.
  7. 8. Aparato según la reivindicación 7, en el que cada par de mezcladores está activado o desactivado en base a un modo seleccionado entre el modo de alta linealidad y el modo de baja linealidad; y preferentemente
    en el que el LNA comprende múltiples secciones de carga configuradas para proporcionar las múltiples señales de salida LNA, estando cada sección de carga activada o desactivada en base al modo seleccionado.
  8. 9. Aparato según la reivindicación 7, en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores, y en el que el LNA comprende unas primera y segunda secciones de carga configuradas para proporcionar las múltiples señales de salida LNA, donde las múltiples señales de salida LNA son unas primera y segunda señales de salida LNA para los primer y segundo pares de mezcladores, respectivamente; y preferentemente
    en el que las primera y segunda secciones de carga y los primer y segundo pares de mezcladores se activan para el modo de alta linealidad, y en el que la primera sección de carga y el primer par de mezcladores se activan y la segunda sección de carga y el segundo par de mezcladores se desactivan para el modo de baja linealidad.
  9. 10. Un procedimiento (900) para hacer funcionar un receptor, que comprende:
    seleccionar (912) un modo de entre múltiples modos de un amplificador de bajo ruido (LNA) (130, 130a, 130b) en base a las condiciones de funcionamiento detectadas;
    activar (914) al menos un par de mezcladores (440, 442, 450, 452, 640, 642, 650, 652) entre múltiples pares de mezcladores en base al modo seleccionado, en el que cada par de los múltiples pares de mezcladores tiene una impedancia de entrada diferente del mezclador; y
    desactivar (916) los restantes de los múltiples pares de mezcladores, si los hubiera, en base al modo seleccionado;
    en el que la selección (912) comprende seleccionar entre un modo de funcionamiento de alta linealidad y un modo de funcionamiento de baja linealidad;
    en el que la activación (914) y la desactivación (916) comprenden activar y desactivar selectivamente los múltiples pares de mezcladores para obtener una impedancia baja de mezclador para el LNA (130, 130a, 130b) cuando se seleccione el modo de alta linealidad y una impedancia alta de mezclador para el LNA (130, 130a, 130b) cuando se seleccione el modo de baja linealidad.
  10. 11. El procedimiento de la reivindicación 10, en el que los múltiples pares de mezcladores comprenden unos primer y segundo pares de mezcladores, y en el que la activación de al menos un par de mezcladores y los restantes inhibidores de los múltiples pares de mezcladores comprenden
    activar los primer y segundo pares de mezcladores si se selecciona el modo de alta linealidad, y
    activar el primer par de mezcladores y desactivar el segundo par de mezcladores si se selecciona el modo de
    baja linealidad.
  11. 12. El procedimiento según la reivindicación 10, que comprende además:
    activar (918) al menos una sección de carga entre múltiples secciones de carga del amplificador de bajo ruido (LNA) en base al modo seleccionado; y
    desactivar (920) las restantes de las secciones de carga múltiple, si las hubiera, en base al modo seleccionado.
  12. 13. El procedimiento de la reivindicación 12, en el que las secciones de carga múltiple comprenden unas primera y segunda secciones de carga, y en las que la activación de al menos una sección de carga y las restantes de la desactivación de las secciones de carga múltiple comprenden
    activar las primera y segunda secciones de carga si se selecciona el modo de alta linealidad, y
    activar la primera sección de carga y desactivar la segunda sección de carga si se selecciona el modo de
    baja linealidad.
    5
    10
  13. 14. El procedimiento según la reivindicación 10, en el que los múltiples pares de mezcladores comprenden un primer par de mezcladores activados y desactivados por una corriente y/o un voltaje de polarización en fase y un segundo par de mezcladores activados y desactivados por una corriente y/o un voltaje de polarización en cuadratura de fase.
  14. 15. Un producto de programa informático, que comprende:
    un medio legible por ordenador que comprende:
    código para provocar que al menos un ordenador lleve a cabo las etapas de cualquiera de las reivindicaciones 10 a 14.
ES09791629.0T 2008-08-18 2009-08-18 Receptor de bajo ruido de alta linealidad con conmutación de carga Active ES2668400T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US193695 2008-08-18
US12/193,695 US8571510B2 (en) 2008-08-18 2008-08-18 High linearity low noise receiver with load switching
PCT/US2009/054214 WO2010022093A1 (en) 2008-08-18 2009-08-18 High-linearity low-noise receiver with load switching

Publications (1)

Publication Number Publication Date
ES2668400T3 true ES2668400T3 (es) 2018-05-17

Family

ID=41081354

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09791629.0T Active ES2668400T3 (es) 2008-08-18 2009-08-18 Receptor de bajo ruido de alta linealidad con conmutación de carga

Country Status (9)

Country Link
US (1) US8571510B2 (es)
EP (2) EP2327152B1 (es)
JP (2) JP2012500597A (es)
KR (1) KR101367471B1 (es)
CN (1) CN102124646B (es)
ES (1) ES2668400T3 (es)
PL (1) PL2327152T3 (es)
TW (1) TW201014208A (es)
WO (1) WO2010022093A1 (es)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026070B2 (en) 2003-12-18 2015-05-05 Qualcomm Incorporated Low-power wireless diversity receiver with multiple receive paths
US9450665B2 (en) 2005-10-19 2016-09-20 Qualcomm Incorporated Diversity receiver for wireless communication
US9735734B2 (en) * 2008-10-01 2017-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Re-configurable passive mixer for wireless receivers
JP5670417B2 (ja) * 2009-03-17 2015-02-18 スカイワークス ソリューションズ，インコーポレイテッドＳｋｙｗｏｒｋｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ． Ｓａｗレス、ｌｎａレス低ノイズ受信器
GB201016079D0 (en) * 2010-09-24 2010-11-10 St Microelectronics Res & Dev Apparatus & method
US9178669B2 (en) 2011-05-17 2015-11-03 Qualcomm Incorporated Non-adjacent carrier aggregation architecture
US9252827B2 (en) 2011-06-27 2016-02-02 Qualcomm Incorporated Signal splitting carrier aggregation receiver architecture
US9154179B2 (en) 2011-06-29 2015-10-06 Qualcomm Incorporated Receiver with bypass mode for improved sensitivity
US8774334B2 (en) 2011-11-09 2014-07-08 Qualcomm Incorporated Dynamic receiver switching
CN103248393B (zh) * 2012-02-14 2015-06-17 英特尔移动通信有限责任公司 Rf二阶互调失真的消除
US9172402B2 (en) 2012-03-02 2015-10-27 Qualcomm Incorporated Multiple-input and multiple-output carrier aggregation receiver reuse architecture
US9362958B2 (en) 2012-03-02 2016-06-07 Qualcomm Incorporated Single chip signal splitting carrier aggregation receiver architecture
US9118439B2 (en) 2012-04-06 2015-08-25 Qualcomm Incorporated Receiver for imbalanced carriers
US8963610B2 (en) 2012-05-10 2015-02-24 Qualcomm Incorporated Adaptable mixer and local oscillator devices and methods
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US9867194B2 (en) 2012-06-12 2018-01-09 Qualcomm Incorporated Dynamic UE scheduling with shared antenna and carrier aggregation
US9300420B2 (en) * 2012-09-11 2016-03-29 Qualcomm Incorporated Carrier aggregation receiver architecture
US9543903B2 (en) 2012-10-22 2017-01-10 Qualcomm Incorporated Amplifiers with noise splitting
US8975968B2 (en) * 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US8995591B2 (en) 2013-03-14 2015-03-31 Qualcomm, Incorporated Reusing a single-chip carrier aggregation receiver to support non-cellular diversity
US9209910B2 (en) * 2013-08-30 2015-12-08 Qualcomm Incorporated Blocker filtering for noise-cancelling receiver
TWI524660B (zh) * 2013-12-27 2016-03-01 瑞昱半導體股份有限公司 主動式混頻器與主動式混頻方法
CN104767489B (zh) * 2014-01-03 2018-10-26 瑞昱半导体股份有限公司 主动式混频器与主动式混频方法
US9088471B1 (en) * 2014-02-19 2015-07-21 Qualcomm Incorporated Quadrature combining and adjusting
US9431961B2 (en) * 2014-10-29 2016-08-30 Qualcomm Incorporated Phase shifting mixer
FR3030153B1 (fr) * 2014-12-16 2018-03-30 Stmicroelectronics Sa Amplificateur rf a plages multiples
US9712113B2 (en) * 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
US9755678B2 (en) 2015-12-01 2017-09-05 Analog Devices Global Low noise transconductance amplifiers
US9698838B1 (en) * 2015-12-23 2017-07-04 Intel Corporation Real-time blocker-adaptive broadband wireless receiver for low-power operation under co-existence in 5G and beyond
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
GB201701391D0 (en) * 2017-01-27 2017-03-15 Nordic Semiconductor Asa Radio receivers
WO2018150653A1 (ja) * 2017-02-20 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 受信機、および、受信機の制御方法
US11025201B2 (en) * 2018-02-28 2021-06-01 Bae Systems Information And Electronic Systems Integration Inc. Power efficient radio mixers
US11063617B1 (en) * 2020-05-08 2021-07-13 Qualcomm Incorporated Bandtilt correction using combined signal and image passive mixers
US11658616B2 (en) 2021-04-22 2023-05-23 Analog Devices International Unlimited Company Method and apparatus to reduce inter symbol interference and adjacent channel interference in mixer and TIA for RF applications
US11626840B2 (en) * 2021-08-31 2023-04-11 Texas Instruments Incorporated Subharmonic detection and cancelation
US11799507B2 (en) 2021-09-22 2023-10-24 Qualcomm Incorporated Configurable receive path for mixer-first or amplifier-first signal processing

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751667B2 (ja) 1991-05-24 1998-05-18 日本電気株式会社 セルラー受信機
EP0462782B1 (en) 1990-06-16 1995-03-01 Nec Corporation Receiver for a cellular mobile radio communication system
US5805988A (en) * 1995-12-22 1998-09-08 Microtune, Inc. System and method for switching an RF signal between mixers
JP3410620B2 (ja) * 1996-12-16 2003-05-26 シャープ株式会社 Ｕ／ｄチューナ
SE508415C2 (sv) 1997-01-09 1998-10-05 Ericsson Telefon Ab L M Högfrekvenskrets för en radiomottagare
US6442382B1 (en) * 1997-06-27 2002-08-27 Agere Systems Guardian Corp. Filter switching system and method
US6754478B1 (en) * 1998-07-24 2004-06-22 Gct Semiconductor, Inc. CMOS low noise amplifier
JP2001127658A (ja) * 1999-10-22 2001-05-11 Denso Corp 受信機および携帯電話機
US6801760B2 (en) 2000-08-08 2004-10-05 Qualcomm Incorporated Control of receiver immunity to interference by controlling linearity
US6404283B1 (en) * 2000-08-18 2002-06-11 Motorola, Inc. Method and apparatus for amplifying a radio frequency signal
CN1211938C (zh) 2001-01-24 2005-07-20 皇家菲利浦电子有限公司 具有正交低噪声放大器的前端和高频接收机
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
US7120410B2 (en) * 2001-09-28 2006-10-10 Broadcom Corporation LNA gain adjustment in an RF receiver to compensate for intermodulation interference
US7356326B2 (en) * 2001-12-12 2008-04-08 Samsung Electronics Co., Ltd. Direct-conversion receiver for removing DC offset
US7035616B2 (en) * 2002-01-04 2006-04-25 International Business Machines Corporation Two-stage variable-gain mixer employing shunt feedback
US6865382B2 (en) * 2002-01-07 2005-03-08 Broadcom Corp. Mixer having low noise, controllable gain, and/or low supply voltage operation
US7120411B2 (en) * 2002-03-25 2006-10-10 Broadcom Corporation Low noise amplifier (LNA) gain switch circuitry
JP2003298441A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
GB2394133A (en) * 2002-10-17 2004-04-14 Toumaz Technology Ltd Radio receiver with reconfigurable filtering arrangement
JP2004180281A (ja) * 2002-11-13 2004-06-24 Renesas Technology Corp 直交ミキサ回路及びそれを用いた携帯端末
EP1576751A2 (en) * 2002-12-11 2005-09-21 R.F. Magic Inc. Signal distribution system cascadable agc device and method
US7085549B2 (en) * 2002-12-30 2006-08-01 Motorola, Inc. Dynamic power sharing zero intermediate frequency (ZIF) mixer and method of forming same
JP4252423B2 (ja) 2003-10-31 2009-04-08 シャープ株式会社 可変増幅器およびそれを用いた携帯無線端末
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
JP2005295348A (ja) 2004-04-02 2005-10-20 Sharp Corp 受信機
US7356317B2 (en) * 2004-07-14 2008-04-08 Silicon Storage Technology, Inc. Adaptive-biased mixer
US7386290B2 (en) * 2004-07-30 2008-06-10 Broadcom Corporation RX dual-band mixer
JP2006066714A (ja) 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd トランジスタ
US7358816B2 (en) * 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
GB2439257A (en) 2005-04-13 2007-12-19 Siano Mobile Silicon Ltd A method for tuning an rf base-band circuit of a receiver
WO2006122190A2 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Hopping frequency synthesizer using a digital phase-locked loop
US7215201B2 (en) * 2005-06-20 2007-05-08 Texas Instruments Norway As Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit
EP1753236A1 (en) 2005-08-13 2007-02-14 Integrant Technologies Inc. T-DMB and DAB low intermediate frequency receiver
US8145155B2 (en) * 2005-09-06 2012-03-27 Mediatek, Inc. Passive mixer and high Q RF filter using a passive mixer
US7483678B2 (en) * 2005-09-27 2009-01-27 Skyworks Solutions, Inc. Single chip GSM/EDGE transceiver architecture with closed loop power control
US7957703B2 (en) * 2005-10-17 2011-06-07 Panasonic Corporation Wireless circuit device
US7403071B2 (en) * 2006-03-14 2008-07-22 Freescale Semiconductor, Inc. High linearity and low noise amplifier with continuously variable gain control
TWI325221B (en) * 2006-04-04 2010-05-21 Realtek Semiconductor Corp Low noise amplifier and low noise amplifying method of dynamically adjusting a bias voltage when switching gain modes to improve linearity
JP2007300437A (ja) * 2006-04-28 2007-11-15 Sharp Corp 増幅器およびそれを備えた電子機器
US8045951B2 (en) 2006-05-11 2011-10-25 Realtek Semiconductor Corp. Dual-LO mixer and radio
JP4312779B2 (ja) 2006-08-10 2009-08-12 シャープ株式会社 可変増幅器およびそれを用いた携帯無線端末
US8081947B2 (en) * 2006-12-06 2011-12-20 Broadcom Corporation Method and system for configurable active/passive mixer and shared GM stage
JP4416014B2 (ja) * 2007-06-26 2010-02-17 ソニー株式会社 無線通信装置
US7890069B2 (en) * 2007-11-09 2011-02-15 Broadcom Corporation Selectable low noise amplifier for wireless communication
US8045943B2 (en) * 2008-01-29 2011-10-25 Freescale Semiconductor, Inc. High performance CMOS radio frequency receiver
US8149955B2 (en) * 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
TWI392222B (zh) * 2009-02-27 2013-04-01 Mstar Semiconductor Inc 可提高信號品質之混頻器

Also Published As

Publication number Publication date
EP2662979B1 (en) 2017-12-13
JP5815578B2 (ja) 2015-11-17
PL2327152T3 (pl) 2018-08-31
TW201014208A (en) 2010-04-01
KR20110047233A (ko) 2011-05-06
CN102124646B (zh) 2014-12-17
KR101367471B1 (ko) 2014-02-25
US20100041359A1 (en) 2010-02-18
CN102124646A (zh) 2011-07-13
EP2327152A1 (en) 2011-06-01
US8571510B2 (en) 2013-10-29
JP2013138458A (ja) 2013-07-11
EP2662979A1 (en) 2013-11-13
JP2012500597A (ja) 2012-01-05
WO2010022093A1 (en) 2010-02-25
EP2327152B1 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
ES2668400T3 (es) Receptor de bajo ruido de alta linealidad con conmutación de carga
KR101634663B1 (ko) 개선된 선형성을 갖는 분할된 증폭기들
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US9154356B2 (en) Low noise amplifiers for carrier aggregation
US9450623B2 (en) Noise canceler for use in a transceiver
JP6352330B2 (ja) テスト信号生成のための再構成可能な受信機回路
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
US9379673B2 (en) Distortion cancellation for dual stage carrier-aggregation (CA) low noise amplifier (LNA) non-linear second order products
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
KR101672340B1 (ko) 저 잡음 증폭기(lna) 비-선형 2차 생성물들에 대한 왜곡 상쇄
US10491176B1 (en) Reconfigurable radio frequency (RF) power amplifier circuit
US8761703B2 (en) Variable-gain mixer for a wireless receiver with current compensation
KR20160122191A (ko) 전류-효율형 저잡음 증폭기(lna)
TW201404032A (zh) 多重無線電標準的低雜訊放大器
Shirane et al. A process-scalable RF transceiver for short range communication in 90 nm Si CMOS
Zhang et al. A 0.1–1.5 GHz harmonic rejection receiver front-end with hybrid 8 phase LO generator, phase ambiguity correction and vector gain calibration
Masnadi Shirazi Nejad On the design of low-voltage power-efficient CMOS active down-conversion mixers