ES2387611T3

ES2387611T3 - Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal

Info

Publication number: ES2387611T3
Application number: ES11165271T
Authority: ES
Inventors: Woo Suk Ko; Sang Chul Moon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-02-12
Filing date: 2009-08-05
Publication date: 2012-09-27
Anticipated expiration: 2029-08-05
Also published as: KR101728736B1; PL2375666T3; US8787497B2; WO2010093097A1; PL2219336T3; KR20110117686A; EP2375666A1; CN102292986B; EP2385667B1; US20160365875A1; AU2009340120A1; US20110274211A1; EP2385667A1; ES2440796T3; PT2385667E; CN103634077A; KR20160112011A; PL2385667T3; ATE519312T1; AU2009340120B2

Abstract

Transmisor para transmitir una señal de difusión, en el que el transmisor comprende:un codificador (301-1) Bose-Chaudhuri-Hocquenghem, BCH, configurado para realizar una codificación BCH delos datos de señalización de la Capa 1, en el que los datos de señalización L1 incluyen información para laseñalización de al menos un segmento de datos;un codificador (302c) de verificación de paridad de baja densidad (Low Density Parity Check, LDPC), configuradopara realizar una codificación LDPC de los datos de señalización de la Capa 1, con codificación BCH, para añadirbits de paridad LDPC;unos medios (303-1, 304c) de perforación, configurados para realizar una perforación sobre los bits de paridadLDPC añadidos;un entrelazador (304-1) de bits, configurado para realizar un entrelazado de bits de los datos de señalización dela Capa 1, con codificación LDPC, sobre los cuales se realiza la perforación;un demultiplexor (305-1), configurado para demultiplexar los datos de señalización de la Capa 1, con entrelazadode bits, en palabras de celda;un asignador (306-1), configurado para asignar las palabras de celda a valores de constelación de los datos deseñalización de la Capa 1; yun entrelazador (708-L1) en tiempo, configurado para entrelazar en tiempo los datos asignados,caracterizado porque los datos de señalización de la Capa 1 incluyen información de reprocesamiento ProgramSpecific Information, PSI, y Service Information, SI, para cada tubo de capa física, Physical Layer Pipe, PLP, enel segmento de datos, en el que la información de reprocesamiento PSI/SI indica si se realiza o no unreprocesamiento PSI/SI.

Description

Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.

Campo técnico

La presente invención se refiere a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal y, más particularmente, a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

Conforme se ha desarrollado una tecnología digital de radiodifusión, los usuarios han recibido una imagen en movimiento de alta definición (HD). Con el desarrollo continuado de un algoritmo de compresión y el alto rendimiento del hardware, en el futuro, se proporcionará un entorno mejor a los usuarios. Un sistema de televisión digital (DTV) puede recibir una señal digital de radiodifusión y proporcionar una diversidad de servicios complementarios a los usuarios, así como una señal de vídeo y una señal de audio.

Digital Video Broadcasting (DVB)-C2 es la tercera especificación que se une a la familia DVB de los sistemas de transmisión de segunda generación. Desarrollado en 1994, en la actualidad, DVB-C está desplegada en más de 50 millones de sintonizadores por cable en todo el mundo. En línea con los otros sistemas DVB de segunda generación, DVB-C2 usa una combinación de códigos de verificación de paridad de baja densidad (Low Density Parity Check, LDPC) y códigos BCH. Esta potente corrección de errores hacia adelante (Forward Error Correction, FEC) proporciona una mejora de aproximadamente 5 dB en la relación portadora-ruido en comparación con DVB-C. Esquemas de entrelazado de bits apropiados optimizan la robustez global del sistema FEC. Extendidas por una cabecera, estas tramas se denominan tubos de la capa física (Physical Layer Pipes, PLP). Uno o más de estos PLPs son multiplexados en un segmento de datos. Se aplica un entrelazado en dos dimensiones (en el dominio del tiempo y el dominio de frecuencia) a cada secuencia, lo que permite al receptor eliminar el impacto de las deficiencias de ráfaga e interferencia de frecuencia selectiva, tal como la entrada de frecuencia única. Los documentos DVB PROJECT “Frame structure channel coding and modulation for a second generation digital terrestrial televisión broadcasting system (DVB-T2)”, HAKJU LEE “L1 signaling” DTG Publications, y WO 2008/097368 divulgan procedimientos de difusión de video digital de la técnica anterior.

Con el desarrollo de estas tecnologías de radiodifusión digital, aumentó la necesidad de un servicio, tal como una señal de vídeo y una señal de audio, y el tamaño de los datos deseados por los usuarios o el número de canales de difusión aumentó gradualmente.

Descripción de la invención

Consiguientemente, la presente invención está dirigida a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que evitan, sustancialmente, uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que sean capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que sean capaces de mejorar la capacidad de corrección de errores de los bits que configuran un servicio.

Las ventajas, objetos y características adicionales de la invención se expondrán, en parte, en la descripción siguiente y, en parte, serán evidentes para las personas con conocimientos ordinarios en la materia después de examinar la descripción siguiente. Los objetivos y otras ventajas de la invención pueden conseguirse y alcanzarse por medio de la estructura indicada, de manera particular, en la descripción escrita y las reivindicaciones de la presente memoria, así como los dibujos adjuntos.

Para conseguir los objetos, la presente invención proporciona un transmisor para transmitir datos de radiodifusión a un receptor, en el que el transmisor comprende: un primer codificador BCH, configurado para la codificación BCH de los datos de señalización de la Capa 1; un primer codificador LDPC, configurado para la codificación LDPC de los datos de señalización de la Capa 1, con codificación BCH, para generar al menos un bit de paridad LDPC; unos medios de perforación, configurados para realizar una perforación en el bit de paridad LDPC generado; un primer entrelazador de bits, configurado para realizar un entrelazado de bits en los datos de señalización de la Capa 1, con codificación LDPC, y el bit de paridad LDPC perforado; y un primer asignador QAM, configurado para demultiplexar los datos de señalización de la Capa 1, con entrelazado de bits, en palabras de celda y asignar las palabras de celda a valores de constelación, en el que el transmisor está configurado para procesar los datos de señalización de la Capa 1, en el que los datos de señalización de la Capa 1 tienen información de reprocesamiento Información Específica de Programa (Program Specific Information, PSI) e Información de Servicio (Service Information, SI) para cada tubo de la capa física (PLP), en el que la información de reprocesamiento PSI/SI indica si se ha realizado o no un reprocesamiento PSI/SI.

Según realizaciones adicionales de la invención, que pueden considerarse individualmente o en combinación, el transmisor puede comprender además:

un segundo codificador BCH, configurado para la codificación BCH de los datos PLP para generar unos datos protegidos contra errores;

un segundo codificador LDPC, configurado para realizar una codificación LDPC de los datos PLP con codificación BCH;

un segundo entrelazador de bits, configurado para realizar un entrelazado de bits de los datos PLP, con codificación LDPC;

un segundo asignador QAM, configurado para demultiplexar los datos PLP entrelazados en palabras de celda y asignar las palabras de celda a valores de constelación; y

un entrelazador en tiempo-frecuencia, configurado para entrelazar en tiempo-frecuencia los valores de constelación asignados; y/o

un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.

Otra realización adicional de la presente invención proporciona un receptor para el procesamiento de datos de radiodifusión, en el que el receptor comprende: un des-asignador QAM, configurado para des-asignar los valores de constelación correspondientes a los datos de señalización de la Capa 1 en palabras de celda y para multiplexar las palabras de celda des-asignadas en datos de señalización de la Capa 1; un des-entrelazador de bits, configurado para realizar un des-entrelazado de bits en los datos de señalización de la Capa 1 y al menos un bit de paridad LDPC, medios de des-perforación, configurados para realizar una des-perforación en el bit de paridad LDPC, un decodificador LDPC, configurado para la decodificación LDPC de los datos de señalización de la Capa 1 y el bit de paridad LDPC desperforado; y un decodificador BCH, configurado para la decodificación BCH de los datos de señalización de la Capa 1, con codificación LDPC, y el bit de paridad LDPC des-perforado, en el que el receptor está configurado para procesar los datos de señalización de la Capa 1, en el que los datos de señalización de la Capa 1 tienen información de reprocesamiento Program Specific Information (PSI) y Service Information (SI) para cada tubo de la capa física (PLP), en el que la información de reprocesamiento PSI/SI indica si se ha realizado o no un reprocesamiento PSI/SI.

Según realizaciones adicionales de la invención, que pueden ser consideradas individualmente o en combinación, el receptor puede comprender además:

un des-entrelazador en tiempo-frecuencia, configurado para realizar un des-entrelazado en tiempo-frecuencia de los valores de constelación correspondientes a los datos PLP;

un des-asignador QAM, configurado para des-asignar los valores de constelación des-entrelazados en palabras de celda y para multiplexar las palabras des-asignadas a datos PLP;

un des-entrelazador de bits, configurado para realizar un des-entrelazado de bits en los datos PLP multiplexados; y

un decodificador LDPC, configurado para la decodificación LDPC de los datos PLP, des-entrelazados; y

un decodificador BCH, configurado para la decodificación BCH de los datos PLP, decodificados LDPC, y/o

-: un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.

Una realización adicional de la presente invención proporciona un procedimiento de transmisión de datos de radiodifusión a un receptor, en el que el procedimiento comprende: codificación BCH de los datos de señalización de la Capa 1; codificación LDPC de los datos de señalización de la Capa 1, con codificación BCH, para generar al menos un bit de paridad LDPC; realizar una perforación en el bit de paridad LDPC generado; realizar un entrelazado de bits en los datos de señalización de la Capa 1, con codificación LDPC, y el bit de paridad LDPC perforado; y demultiplexar los datos de señalización de la Capa 1 con bits, con entrelazado de bits, en palabras de celda y asignar las palabras de celada a valores de constelación por medio de un procedimiento de asignación QAM, en el que los datos de señalización de la capa 1 tienen información de reprocesamiento Program Specific Information (PSI) y Service Information (SI) para cada tubo de la capa física (PLP), en el que la información de reprocesamiento PSI/SI indica si se ha realizado o no un reprocesamiento PSI/SI.

Según realizaciones adicionales de la invención, que pueden ser consideradas individualmente o en combinación, el procedimiento comprende además:

realizar una codificación BCH a los datos PLP, para generar unos datos protegidos contra errores; realizar una codificación LDPC a los datos PLP, con codificación BCH; realizar un entrelazado de bits a los datos PLP, con codificación LDPC; demultiplexar los datos PLP, con entrelazado de bits, en palabras de celda; asignar las palabras de celda a valores de constelación; y realizar un entrelazado en tiempo-frecuencia de los valores de constelación asignados, y/o -un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.

Una realización adicional de la presente invención proporciona un procedimiento de recepción de datos de radiodifusión, en el que el procedimiento comprende: des-asignar los valores de constelación, correspondientes a los datos de señalización de la Capa 1, en palabras de celda; multiplexar las palabras de celda des-asignadas en datos de señalización de la Capa 1; realizar un des-entrelazado de bits de los datos de señalización de la Capa 1 multiplexados y al menos un bit de paridad LDPC; realizar una des-perforación en el bit de paridad LDPC; realizar una decodificación LDPC de los datos de señalización de la Capa 1 y el bit de paridad LDPC des-perforado; y realizar una decodificación BCH de los datos de señalización de la Capa 1, con decodificación LDPC, y el bit de paridad LDPC des-perforado, en el que los datos de señalización de la Capa 1 incluyen información de reprocesamiento Program Specific Information (PSI) y Service Information (SI) para cada tubo de la capa física (PLP), en el que la información de reprocesamiento PSI/SI indica si se ha realizado o no un reprocesamiento PSI/SI.

Según realizaciones adicionales de la invención, que pueden ser consideradas individualmente o en combinación, el procedimiento puede comprender además: realizar un des-entrelazado en tiempo-frecuencia de los valores de constelación correspondientes a los datos PLP; realizar una des-asignación de los valores de constelación des-entrelazados en palabras de celda; multiplexar las palabras de celda des-asignadas en datos PLP; realizar un des-entrelazado de bits en los datos PLP multiplexados; realizar una decodificación LDPC de los datos PLP, des-entrelazados; y realizar una decodificación BCH de los datos PLP, decodificados LDPC, y/o -un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.

Descripción de las realizaciones preferentes

Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y que se incorporan a la presente solicitud y constituyen una parte de la misma, ilustran realizaciones de la invención y, junto con la descripción, sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de un sistema de transmisión digital. La Fig. 2 es un ejemplo de un procesador de entrada. La Fig. 3 es una información que puede ser incluida en la banda base (BB). La Fig. 4 es un ejemplo de módulo BICM. La Fig. 5 es un ejemplo de codificador abreviado/perforado. La Fig. 6 es un ejemplo de la aplicación de varias constelaciones. La Fig. 7 es otro ejemplo de casos en los que se tiene en cuenta la compatibilidad entre los sistemas convencionales. La Fig. 8 es una estructura de trama que comprende un preámbulo para la señalización L1 y símbolos de datos para los

datos PLP. La Fig. 9 es un ejemplo de constructor de trama. La Fig. 10 es un ejemplo de un módulo 404 de inserción de piloto mostrado en la Fig. 4.

La Fig. 11 es una estructura de SP. La Fig. 12 es una nueva estructura de SP o patrón de piloto (PP5’). La Fig. 13 es una estructura PP5’ sugerida. La Fig. 14 es una relación entre el símbolo de datos y el preámbulo. La Fig. 15 es otra relación entre el símbolo de datos y el preámbulo. La Fig. 16 es un ejemplo de perfil de retardo del canal por cable. La Fig. 17 se una estructura piloto dispersa que usa z = 56 y z = 112. La Fig. 18 es un ejemplo de modulador basado en OFDM. La Fig. 19 es un ejemplo de estructura preámbulo. La Fig. 20 es un ejemplo de decodificación de preámbulo. La Fig. 21 es un procedimiento para el diseño de un preámbulo más optimizado. La Fig. 22 es otro ejemplo de estructura de preámbulo La Fig. 23 es otro ejemplo de decodificación de preámbulo. La Fig. 24 es un ejemplo de estructura de preámbulo. La Fig. 25 es un ejemplo de decodificación L1. La Fig. 26 es un ejemplo de un procesador analógico. La Fig. 27 es un ejemplo de un sistema receptor digital. La Fig. 28 es un ejemplo de un procesador analógico usado en el receptor. La Fig. 29 es un ejemplo de demodulador. La Fig. 30 es un ejemplo de analizador de tramas. La Fig. 31 es un ejemplo de demodulador BICM. La Fig. 32 es un ejemplo de decodificación LDPC usando abreviación/perforación. La Fig. 33 es un ejemplo de un procesador de salida. La Fig. 34 es un ejemplo de una tasa de repetición de bloque L1 de 8 Mhz. La Fig. 35 es un ejemplo de una tasa de repetición de bloque L1 de 8 Mhz. La Fig. 36 es una nueva tasa de repetición de bloque L1 de 7,61 MHz. La Fig. 37 es un ejemplo de señalización L1 que es transmitida en la cabecera de una trama. La Fig. 38 es el resultado de una simulación de preámbulo y estructura L1. La Fig. 39 es un ejemplo de un entrelazador de símbolos. La Fig. 40 es un ejemplo de una transmisión de bloque L1. La Fig. 41 es otro ejemplo de la señalización L1 transmitida en el interior de una cabecera de una trama. La Fig. 42 es un ejemplo de entrelazado/des-entrelazando en frecuencia o tiempo. La Fig. 43 es una tabla que analiza la sobrecarga de la señalización L1 que es transmitida en la cabecera FECFRAME en

el módulo 307 de inserción de cabecera ModCod en la ruta de datos del módulo BICM mostrado en la Fig. 3. La Fig. 44 muestra una estructura para la cabecera FECFRAME para minimizar la sobrecarga. La Fig. 45 muestra un rendimiento de la tasa de errores de bit (BER) de la protección L1 indicada anteriormente.

La Fig. 46 muestra ejemplos de una trama de transmisión y una estructura de trama FEC. La Fig. 47 muestra un ejemplo de señalización L1. La Fig. 48 muestra un ejemplo de pre-señalización L1. La Fig. 49 muestra una estructura de un bloque de señalización L1. La Fig. 50 muestra un entrelazado en tiempo L1. La Fig. 51 muestra un ejemplo de extracción de información de modulación y de código. La Fig. 52 muestra otro ejemplo de-pre-señalización L1. La Fig. 53 muestra un ejemplo de planificación del bloque de señalización L1 que es transmitido en el preámbulo. La Fig. 54 muestra un ejemplo de pre-señalización L1 en el que se tiene en cuenta un aumento de la potencia. La Fig. 55 muestra un ejemplo de señalización L1. La Fig. 56 muestra otro ejemplo de extracción de información de modulación y de código. La Fig. 57 muestra otro ejemplo de extracción de información de modulación y de código. La Fig. 58 muestra un ejemplo de pre-sincronización L1. La Fig. 59 muestra un ejemplo de pre-señalización L1. La Fig. 60 muestra un ejemplo de señalización L1. La Fig. 61 muestra un ejemplo de ruta señalización L1. La Fig. 62 es otro ejemplo de señalización L1 transmitida en el interior de una cabecera de una trama. La Fig. 63 es otro ejemplo de señalización L1 transmitida en el interior de una cabecera de una trama. La Fig. 64 es otro ejemplo de señalización L1 transmitida en el interior de una cabecera de una trama. La Fig. 65 muestra un ejemplo de señalización L1. La Fig. 66 es un ejemplo de un entrelazador de símbolos. La Fig. 67 muestra un rendimiento de entrelazado del entrelazador de dominio en tiempo de la Fig. 66. La Fig. 68 es un ejemplo de un entrelazador de símbolos. La Fig. 69 muestra un rendimiento de entrelazado del entrelazador en tiempo de la Fig. 68. La Fig. 70 es un ejemplo de un des-entrelazador de símbolos. La Fig. 71 es otro ejemplo de entrelazador en tiempo. La Fig. 72 es un resultado de un entrelazado usando el procedimiento mostrado en la Fig. 71. La Fig. 73 es un ejemplo del procedimiento de direccionamiento de la Fig. 72. La Fig. 74 es otro ejemplo de entrelazado en tiempo L1. La Fig. 75 es un ejemplo de un des-entrelazador de símbolos. La Fig. 76 es otro ejemplo de un des-entrelazador. La Fig. 77 es un ejemplo de un des-entrelazador de símbolos. La Fig. 78 es un ejemplo de direcciones de fila y de columna para un des.entrelazado en tiempo. La Fig. 79 muestra un ejemplo de un entrelazado de bloques general en un dominio de símbolos de datos en el que no se

usan pilotos. La Fig. 80 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 81 es un ejemplo de un receptor OFDM que usa segmentos de datos. La Fig. 82 es un ejemplo de un entrelazador en tiempo y un ejemplo de un des-entrelazador en tiempo. La Fig. 83 es un ejemplo de la formación de símbolos OFDM. La Fig. 84 es un ejemplo de un entrelazador en Tiempo (TI). La Fig. 85 es un ejemplo de un entrelazador en Tiempo (TI). La Fig. 86 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en un

receptor. La Fig. 87 es un ejemplo de un procedimiento en un receptor para obtener L1_XFEC_FRAME del preámbulo. La Fig. 88 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en un

receptor. La Fig. 89 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 90 es un ejemplo de un transmisor OFDM que usa segmentos de datos. La Fig. 91 es un ejemplo de un receptor OFDM que usa segmentos de datos. La Fig. 92 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 93 es un ejemplo de un des-entrelazador en tiempo (TDI). La Fig. 94 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 95 es un ejemplo de un flujo de entrelazado y des-entrelazado en tiempo de un preámbulo. La Fig. 96 es un parámetro de profundidad de entrelazado en tiempo en la señalización L1 de la cabecera. La Fig. 97 es un ejemplo de una señalización L1 de la cabecera, estructura L1 y un procedimiento de relleno. La Fig. 98 es un ejemplo de señalización L1. La Fig. 99 es un ejemplo de dslice_ti_depth. La Fig. 100 es un ejemplo de dslice_type. La Fig. 101 es un ejemplo de plp_type. La Fig. 102 es un ejemplo de Plp_payload_type. La Fig. 103 es un ejemplo de Plp_modcod. La Fig. 104 es un ejemplo de GI. La Fig. 105 es un ejemplo de PAPR. La Fig. 106 es un ejemplo de señalización L1. La Fig. 107 es un ejemplo de plp_type. La Fig. 108 es un ejemplo de señalización L1. La Fig. 109 es un ejemplo de una señalización L1 de cabecera, estructura L1 y un procedimiento de relleno. La Fig. 110 es un ejemplo de señalización L1. La Fig. 111 muestra ejemplos de campos de señalización L1. La Fig. 112 es un ejemplo de señalización L1. La Fig. 113 es un ejemplo de plp_type. La Fig. 114 es un ejemplo de señalización L1 y señalización L2 para los tipos de PLP normal y empaquetado.

La Fig. 115 es un ejemplo de un flujo de acciones de decodificación L1 y L2 de un receptor DVB-C2 convencional con un único sintonizador de 8 MHz.

La Fig. 116 es un ejemplo de un flujo de acciones de decodificación L1 y L2 de un receptor DVB-C2 premium con múltiples sintonizadores o un único sintonizador de banda ancha.

La Fig. 117 es un ejemplo de una señalización L2 para C2.

La Fig. 118 es un ejemplo de la duración del símbolo OFDM activo.

La Fig. 119 es un ejemplo de los valores de intervalo de guarda.

La Fig. 120 es un ejemplo de entrelazado en tiempo de bloques L1.

Descripción de las realizaciones preferentes

Ahora, se hará referencia, en detalle, a las realizaciones preferentes de la presente invención, cuyos ejemplos se ilustran en los dibujos adjuntos. Siempre que sea posible, los mismos números de referencia serán usados en todos los dibujos para hacer referencia a las partes iguales o similares.

En la descripción siguiente, el término "servicio" es indicativo de los contenidos de difusión que pueden ser transmitidos/recibidos por el aparato de transmisión/recepción de señales.

La Fig. 1 muestra un ejemplo de sistema de transmisión digital según una realización de la presente invención. Las entradas pueden comprender una serie de secuencias MPEG-TS o secuencias GSE (General Stream Encapsulation). Un procesador 101 de entrada puede añadir parámetros de transmisión a la secuencia de entrada y realizar una planificación para un módulo 102 BICM. El módulo 102 BICM puede añadir datos de redundancia y de entrelazado para la corrección de errores de transmisión del canal. Un constructor 103 de tramas puede construir tramas mediante la adición de pilotos e información de señalización de la capa física. Un modulador 104 puede realizar la modulación de los símbolos de entrada usando procedimientos eficientes. Un procesador 105 analógico puede realizar varios procedimientos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 2 muestra un ejemplo de un procesador de entrada. La secuencia MPEG-TS o GSE de entrada puede ser transformada por el preprocesador de entrada en un total de n secuencias que serán procesadas independientemente. Cada una de estas secuencias puede ser una trama TS completa, que incluye múltiples componentes de servicio, o una trama TS mínima, que incluye un componente de servicio (es decir, vídeo o audio). Además, cada una de esas secuencias puede ser una secuencia GSE que transmite múltiples servicios o un único servicio.

La interfaz 202-1 de entrada puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama base de banda (BB). Un relleno puede ser insertado para completar la capacidad del bloque de código LDPC/BCH. El sincronizador 203-1 de la secuencia de entrada puede proporcionar un mecanismo para regenerar, en el receptor, el reloj de la secuencia de transporte (o secuencia genérica empaquetada), con el fin de garantizar retardos y tasas de bits constantes extremo-a-extremo.

A fin de permitir la recombinación de la secuencias de transporte sin necesidad de memoria adicional en el receptor, las secuencias de transporte de entrada son retardadas por un compensador 204-1~ n de retardo, teniendo en cuenta los parámetros de entrelazado de los PLPs de datos en un grupo y el PLP común correspondiente. El módulo 205-1~n de eliminación de paquetes nulos puede aumentar la eficiencia de la transmisión mediante la eliminación de paquetes nulos insertados para un caso de servicio VBR (Variable Bit Rate, tasa de bits variable). Los módulos 206-1~n codificadores de verificación de redundancia cíclica (Cyclic Redundancy Check, CRC) pueden añadir paridad CRC para aumentar la fiabilidad de la transmisión de la trama BB. Los módulos (207-1~n) de inserción de cabecera BB pueden añadir una cabecera de trama BB a una parte inicial de la trama BB. La información que puede ser incluida en la cabecera BB muestra en la Fig. 3.

Un módulo 208 mezclador/divisor puede realizar una división la trama BB a partir de cada PLP, mezclando las tramas BB a partir de múltiples PLPs, y planificar cada trama BB dentro de una trama de transmisión. Por lo tanto, el módulo 208 combinador/divisor puede sacar una información de señalización L1 que se refiere a la asignación de PLP en la trama. Por último, un módulo 209 BB aleatorizador puede ordenar aleatoriamente las secuencias de bits de entrada para minimizar la correlación entre los bits en las secuencias de bits. Los módulos sombreados en la Fig. 2 son módulos usados cuando el sistema de transmisión usa un PLP individual, los otros módulos en la Fig. 2 son módulos usados cuando el dispositivo de transmisión usa múltiples PLPs.

La Fig. 4 muestra una realización del módulo BICM según la presente invención. La Fig. 4a muestra un BICM para una ruta de datos y la Fig. 4b muestra un BICM para una ruta de señalización L1.

Con referencia a la Fig. 4a, un codificador 301 externo y otro codificador 303 interno pueden añadir redundancia a las secuencias de bits de entrada para la corrección de errores. Un entrelazador 302 externo y un entrelazador 304 interno pueden entrelazar bits para prevenir errores por ráfagas. El entrelazador 302 externo puede ser omitido si el BICM es específico para DVB-C2. Un demux 305 de bits puede controlar la fiabilidad de cada bit en la salida del entrelazador 304 interno. Un asignador 306 puede asignar secuencias de bits de entrada a secuencias de símbolos. En este momento, es posible usar cualquiera de entre un QAM convencional, un MQAM que usa el BRGC, indicado anteriormente, para la mejora del rendimiento, un NU-QAM que usa modulación no uniforme, o un NU-MQAM que usa modulación no uniforme aplicada a BRGC para la mejora del rendimiento. Para construir un sistema que es más robusto contra el ruido, pueden considerarse combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el asignador 306 de símbolos puede usar una constelación apropiada según la tasa de código y la capacidad de la constelación. La Fig. 6 muestra un ejemplo de dichas combinaciones.

El Caso 1 muestra un ejemplo de uso de solo NU-MQAM a una tasa de código baja para una implementación simplificada del sistema. El Caso 2 muestra un ejemplo del uso de una constelación optimizada en cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor, de manera que el receptor puede utilizar una constelación apropiada. La Fig. 7 muestra otro ejemplo de casos en los que se tiene en cuenta la compatibilidad entre los sistemas convencionales. Además de los ejemplos, es posible usar combinaciones adicionales para optimizar el sistema.

El módulo 307 de inserción de cabecera ModCod mostrado en la Fig. 4 puede recibir información de retroalimentación Adaptive coding and modulation (ACM)/Variable coding and modulation (VCM) y añadir información de los parámetros usados en la codificación y la modulación a un bloque FEC, como cabecera. La cabecera Tipo de modulación/Tasa de código (ModCod) puede incluir la información siguiente:

•: Tipo FEC (1 bit) -LDPC largo o corto

•: Tasa de código (3 bits)

•: Modulación (3 bits)-hasta 64K QAM

•: Identificador PLP (8 bits)

El entrelazador 308 de símbolos puede realizar un entrelazado en el dominio de símbolos para obtener efectos de entrelazado adicionales. Procedimientos similares, realizados sobre la ruta de datos, pueden realizarse sobre la ruta de señalización L1 pero, posiblemente, con parámetros 301-1 ~ 308-1 diferentes. En este punto, un codificador 303-1 abreviado/perforado puede ser usado para el código interno.

La Fig. 5 muestra un ejemplo de codificación LDPC que usa abreviación/perforación. El procedimiento de abreviación puede ser realizado sobre bloques de entrada que tienen menos bits que un número requerido de bits para la codificación LDPC ya que muchos bits cero, necesarios para la codificación LDPC, pueden ser rellenados por el módulo 301c de rellenado de ceros. Las secuencias de bits de entrada, rellenadas con ceros, pueden recibir bits de paridad por medio del codificador 302c LDPC. En este momento, para las secuencias de bits que corresponden a las secuencias de bits originales, los ceros pueden ser eliminados (303c) y para las secuencias de bits de paridad, puede realizarse una perforación según las tasas de código por medio del módulo 304c de perforación de paridad. Estas secuencias de bits de información procesada y las secuencias de bits de paridad pueden ser multiplexadas en las secuencias originales y sacadas por el Mux 305c.

La Fig. 8 muestra una estructura de trama que comprende un preámbulo para la señalización L1 y los símbolos de datos para los datos PLP. Puede observarse que el preámbulo y los símbolos de datos son generados cíclicamente, usando una trama como una unidad. Los símbolos de datos comprenden el tipo 0 de PLP, que es transmitido usando una modulación/codificación fija, y el tipo 1 de PLP, que es transmitido usando una modulación/codificación variable. Para el tipo 0 de PLP, información, tal como modulación, tipo de FEC, y tasa de código FEC, es transmitida en el preámbulo (véase la Fig. 9 para el módulo 401 de inserción de cabecera de trama). Para el tipo 1 de PLP, la información correspondiente puede ser transmitida en la cabecera del bloque FEC de un símbolo de datos (véase la Fig. 3 para el módulo 307 de inserción de cabecera ModCod). Mediante la separación de los tipos de PLP, la sobrecarga de ModCod puede reducirse en un 3~4% de una tasa de transmisión total, para el tipo 0 de PLP que es transmitido a una tasa de bits fija. En un receptor, para una modulación/codificación de PLP fija del tipo 0 de PLP, el eliminador r401 de cabecera de trama mostrado en la Fig. 30 puede extraer información sobre la modulación y la tasa de código FEC y proporcionar la información extraída a un módulo de decodificación BICM. Para una modulación/codificación de PLP variable de tipo 1 de PLP, el extractor r307, r307-1 de ModCod, mostrado en la Fig. 31, puede extraer y proporcionar los parámetros necesarios para la decodificación BICM.

La Fig. 9 muestra un ejemplo de un constructor de tramas. Un módulo 401 de inserción de cabecera de trama puede formar una trama a partir de secuencias de símbolos de entrada y puede añadir una cabecera de trama en la parte frontal de cada trama transmitida. La cabecera de la trama puede incluir la información siguiente:

•: Número de canales enlazados (4 bits)

•: Intervalo de guardia (2 bits)

•: PAPR (2 bits)

•: Patrón de piloto (2 bits)

•: Identificación del sistema digital (16 bits)

•: Identificación de trama (16 bits)

•: Longitud de trama (16 bits) -número de símbolos Multiplexación por División de Frecuencia Ortogonal (Orhogonal Frequency Division Multiplexing, OFDM) por trama

•: Longitud de súper-trama (16 bits) -número de tramas por súper-trama

•: número de PLPs (8 bits)

•: para cada PLP Identificación de PLP (8 bits) Id de enlace de canales (4 bits) Inicio de PLP (9 bits) Tipo de PLP (2 bits) -PLP común u otros Tipo de sobrecarga PLP (5 bits) Tipo MC (1 bit) modulación y codificación fija/variable if tipo de MC == modulación y codificación fija

tipo FEC (1 bit) -LDPC largo o corto Tasa de código (3 bits) Modulación (3 bits) hasta a 64K QAM

end If; Número de canales de ranura (2 bits) Para cada ranura

Inicio de ranura (9 bits)

Anchura de ranura (9 bits) End For; Anchura de PLP (9 bits) -número máximo de bloques FEC de PLP Tipo de entrelazado en tiempo de PLP (2 bits)

end for;

• CRC-32 (32 bits)

El entorno de enlace de canales se asume para la información L1 transmitida en la cabecera de la trama y los datos que corresponden a cada segmento de datos se definen como el PLP. Por lo tanto, información, tal como un identificador de PLP, un identificador de enlace de canales y una dirección de inicio del PLP, es necesaria para cada canal usado en el enlace. Una realización de la presente invención sugiere la transmisión del campo ModCod en la cabecera de la trama FEC si el tipo de PLP soporta modulación/codificación variable y la transmisión del campo ModCod en la cabecera de la trama si el tipo de PLP soporta modulación/codificación fija, para reducir la sobrecarga de señalización. Además, si existe una banda de ranura para cada PLP, mediante la transmisión de la dirección de inicio de la ranura y su anchura, la decodificación de las portadoras correspondientes en el receptor puede ser innecesaria.

La Fig. 10 muestra un ejemplo de un patrón de piloto (PP5) aplicado en un entorno de enlace de canales. Tal como se muestra, si las posiciones SP son coincidentes con las posiciones de piloto de preámbulo, puede producirse una estructura de piloto irregular.

La Fig. 10a muestra un ejemplo del módulo 404 de inserción de pilotos, tal como se muestra en la Fig. 9. Tal como se representa en la Fig. 10a, si se usa una única banda de frecuencias (por ejemplo, de 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se enlazan múltiples bandas de frecuencias, las bandas de guarda pueden ser eliminadas, por lo tanto, la eficiencia de frecuencia puede aumentar considerablemente. La Fig. 10b es un ejemplo del módulo 504 de inserción de preámbulo, tal como se muestra en la Fig. 18, que es transmitido en la parte frontal de la trama e incluso con enlace de canales, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque L1. Esta es una estructura que tiene en cuenta el ancho de banda de un sintonizador que realiza una exploración inicial de canales.

Existen patrones de piloto para el preámbulo y para los símbolos de datos. Para cada símbolo de datos, pueden usarse patrones de piloto dispersos (SP). El patrón de piloto (PP5) y el patrón de piloto (PP7) de T2 pueden ser buenos candidatos para una interpolación de tipo solo frecuencia. PP5 tiene x = 12, y = 4, z = 48 para GI = 1/64 y PP7 tiene x = 24, y = 4, z = 96 para GI = 1/128. Una interpolación temporal adicional es posible también para una mejor estimación de canal. Los patrones de piloto para el preámbulo pueden cubrir todas las posibles posiciones de piloto para la adquisición inicial de canales. Además, las posiciones de piloto en el preámbulo deberían coincidir con las posiciones SP y un único patrón de piloto, tanto para el preámbulo como para SP, es deseable. Los pilotos del preámbulo podrían ser usados también para una interpolación temporal y cada preámbulo podría tener un patrón de piloto idéntico. Estos requisitos son importantes para una detección C2 en una exploración y son necesarios para la estimación de desplazamiento de frecuencia con correlación de secuencia aleatoria. En un entorno de enlace de canales, la coincidencia en las posiciones de piloto debería mantenerse también para el enlace de canales, ya que una estructura de piloto irregular puede degradar el rendimiento de la interpolación.

En detalle, si una distancia z entre los pilotos dispersos (SPs) en un símbolo OFDM es 48 y si una distancia y entre los SPs correspondientes a una portadora SP específica a lo largo del eje del tiempo es 4, una distancia x efectiva después de la interpolación temporal se iguala a 12. Es cuando una fracción de intervalo de guarda (GI) es 1/64. Si la fracción GI es 1/128, puede usarse x = 24, y = 4 y Z = 96. Si se usa enlace de canales, las posiciones SP pueden hacerse coincidir con las posiciones de piloto de preámbulo mediante la generación de puntos discontinuos en la estructura de piloto disperso.

En este momento, las posiciones de piloto de preámbulo pueden ser coincidentes con cada posición SP de símbolo de datos. Cuando se usa enlace de canales, el segmento de datos en el que se transmite un servicio, puede ser determinado independientemente de la granularidad del ancho de banda de 8 MHz. Sin embargo, para reducir la sobrecarga para el direccionamiento de segmento de datos, puede elegirse un inicio de transmisión desde la posición SP y que termina en la posición SP.

Cuando un receptor recibe dichos SP, si es necesario, una estimación (r501) de canal, mostrada en la Fig. 29, puede realizar una interpolación temporal para obtener los pilotos mostrados en líneas de trazos en las Figs. 10 y realizar una interpolación de frecuencia. En este momento, para puntos no continuos, cuyos intervalos se designan como ‘32’ en la Fig. 10a, puede realizarse una implementación realizando interpolaciones en la parte izquierda y derecha por separado o realizando interpolaciones en único un lado y, a continuación, realizando una interpolación en el otro lado usando las posiciones de piloto ya interpoladas, cuyo intervalo es 12, como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, por lo tanto, un receptor puede minimizar el consumo de energía realizando una estimación de canal y decodificando sólo las sub-portadoras necesarias.

La Fig. 11 muestra otro ejemplo de PP5, aplicado en un entorno de enlace de canales o una estructura de SP para mantener una distancia x efectiva de 12, para evitar una estructura SP irregular mostrada en la Fig. 10, cuando se usa enlace de canales. Tal como se muestra, si la distancia SP se mantiene consistente en el caso de enlace de canales, no habrá ningún problema en la interpolación de frecuencias, pero las posiciones de piloto entre los símbolos de datos y el preámbulo pueden no ser coincidentes. En otras palabras, esta estructura no requiere una estimación de canal adicional para una estructura SP irregular, sin embargo, las posiciones SP usadas en enlace de canales y las posiciones de piloto de preámbulo se hacen diferentes para cada canal.

La Fig. 12 muestra una nueva estructura SP o PP5’ para proporcionar una solución a los dos problemas indicados anteriormente en un entorno de enlace de canales. Específicamente, una distancia de piloto de x = 16 puede resolver estos problemas. Para conservar la densidad de pilotos o para mantener la misma sobrecarga, un PP5' puede tener x = 16, y = 3, z = 48 para GI = 1/64 y un PP7' puede tener x = 16, y = 6, z = 96 para GI = 1/128. Todavía puede mantenerse la capacidad de interpolación solo en frecuencia. Las posiciones de piloto se representan en la Fig. 12 para una comparación con la estructura PP5.

La Fig. 13 muestra un ejemplo de un nuevo patrón SP o estructura PP5’ en un entorno de enlace de canales. Tal como se muestra en la Fig. 46, independientemente de si se usa un único canal o enlace de canales, puede proporcionarse una distancia de piloto x = 16 efectiva. Además, debido a que las posiciones SP pueden hacerse coincidir con las posiciones de piloto de preámbulo, puede evitarse el deterioro en la estimación de canal causado por una irregularidad de SP o posiciones SP no coincidentes. En otras palabras, no existen posiciones SP irregulares para el interpolador de frecuencia y se proporciona una coincidencia entre las posiciones de preámbulo y de SP.

Consiguientemente, los nuevos patrones SP propuestos pueden ser ventajosos en el sentido de que un único patrón SP puede ser usado para un único canal o canales enlazados; no puede generarse ninguna estructura piloto irregular, por lo tanto, es posible una buena estimación de canal; las posiciones de piloto de preámbulo y de SP pueden mantenerse coincidentes; la densidad de pilotos puede mantenerse la misma que para PP5 y PP7, respectivamente; y también puede conservarse la capacidad de interpolación solo en frecuencia.

Además, la estructura del preámbulo puede cumplir ciertos requisitos, tales como que las posiciones de piloto de preámbulo deberían cubrir todas las posibles posiciones SP para la adquisición inicial de canales, el número máximo de portadoras debería ser 3.409 (7,61 MHz) para una exploración inicial, deberían usarse exactamente los mismos patrones de piloto y secuencia aleatoria para la detección de C2, y no se requiere un preámbulo específico de detección de P1 en T2.

En términos de relación con la estructura de la trama, la granularidad de la posición del segmento de datos puede ser modificada a 16 portadoras en lugar de 12, de esta manera, puede generarse menos sobrecarga en el direccionamiento de la posición y no se espera ningún otro problema en relación a la condición del segmento de datos, condición de ranura nula, etc.

Por lo tanto, en el módulo r501 de estimación de canal de la Fig. 62, los pilotos en cada preámbulo pueden ser usados cuando se realiza una interpolación temporal de SP del símbolo de datos. Por lo tanto, la adquisición de canales y la estimación de canales en los límites de la trama pueden ser mejoradas.

Ahora, con relación a los requisitos relacionados con el preámbulo y la estructura de piloto, hay un consenso en el sentido de que las posiciones de los pilotos del preámbulo y los SPs deberían coincidir independientemente del enlace de canales; el número de portadoras totales en el bloque L1 debería ser divisible por la distancia piloto para evitar una estructura irregular en el borde de la banda; los bloques L1 deberían ser repetidos en el dominio de la frecuencia; y los bloques L1 deberían ser siempre decodificables en una posición arbitraria de la ventana del sintonizador. Requisitos adicionales serían que las posiciones y los patrones de piloto deberían ser repetidos con un período de 8 MHz; el desplazamiento correcto de la frecuencia de la portadora debería ser estimado sin conocimiento del enlace de canales; y la decodificación L1 (reordenamiento) es imposible antes de que el desplazamiento de frecuencia sea compensado.

La Fig. 14 muestra una relación entre el símbolo de datos y el preámbulo cuando se usan estructuras de preámbulo, tal como se muestra en la Fig. 19 y la Fig. 20. El bloque L1 puede ser repetido en un período de 6 MHz. Para una decodificación L1, deberían encontrarse el desplazamiento de frecuencia y el patrón de desplazamiento de preámbulo. La decodificación L1 no es posible en una posición arbitraria del sintonizador sin información de enlace de canales y un receptor no puede diferenciar entre un valor de desplazamiento de preámbulo y desplazamiento de frecuencia.

De esta manera, un receptor, específicamente para que el eliminador (r401) de cabecera de trama, mostrado en la Fig. 30, realice una decodificación L1 de la señal, debe obtenerse la estructura de enlace de canales. Debido a que la cantidad esperada de desplazamiento de preámbulo en dos regiones sombreadas verticalmente en la Fig. 30 es conocida, el sincronizador r505 en tiempo/frecuencia en la Fig. 29 puede estimar el desplazamiento de la frecuencia portadora. En base a la estimación, la ruta r308-1 ~ r301-1 de señalización L1 en la Fig. 31 puede decodificar el bloque L1.

La Fig. 15 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura de preámbulo mostrada en la Fig. 22. El bloque L1 puede ser repetido en períodos de 8 MHz. Para la decodificación L1, sólo es necesario encontrar el desplazamiento de frecuencia y es posible que no se necesite conocer el enlace de canales. El desplazamiento de frecuencia puede ser estimado fácilmente usando una secuencia binaria pseudo binaria (Pseudo Random Binary Sequence, PRBS) conocida. Tal como se muestra en la Fig. 48, el preámbulo y los símbolos de datos están alineados, por lo tanto, es posible que no se necesite una búsqueda de sincronización adicional. Por lo tanto, para un receptor, específicamente para el eliminador r401 de cabecera de trama mostrado en la Fig. 63, es posible que sólo deba obtenerse un pico de correlación con la secuencia aleatoria de piloto para realizar la decodificación L1 de la señal. El sincronizador r505 de tiempo/frecuencia en la Fig. 29 puede estimar el desplazamiento de la frecuencia de la portadora desde la posición del pico.

La Fig. 16 muestra un ejemplo de un perfil de retardo de un canal por cable.

Desde el punto de vista del diseño de los pilotos, el GI actual ya protege en exceso contra una propagación de un retardo del canal por cable. En el peor de los casos, el rediseño del modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3.584 portadoras (z = 32 ó 56). Una densidad de pilotos de z = 32 puede aumentar la sobrecarga de pilotos, por lo tanto, puede elegirse z = 56. Una cobertura de retardo ligeramente menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 µs para PP5’ 'y de 4 µs para PP7" en comparación con 9,3 µs (PP5) y 4,7 µs (PP7). Retardos significativos pueden ser cubiertos por ambos patrones de piloto incluso en el peor de los casos. Para la posición de piloto de preámbulo, no se necesitan más que todas las posiciones SP en el símbolo de datos.

Si la ruta de retardo de -40 dB puede ser ignorada, la extensión de retardo real puede llegar a ser de 2, 5 µs, 1/64 GI = 7 µs, o 1/128 GI = 3,5 µs. Esto muestra que el parámetro distancia de piloto, z = 56, puede ser un valor suficientemente bueno. Además, z = 56 puede ser un valor conveniente para estructurar el patrón de piloto que permite la estructura de preámbulo mostrada en la Fig. 48.

La Fig. 17 muestra una estructura de piloto disperso que usa z = 56 y z = 112 que es construido en el módulo 404 de inserción de piloto en la Fig. 42. Se proponen PP5' (x = 14, y = 4, z = 56) y PP7' (x = 28, y = 4, z = 112). Podrían insertarse portadoras Edge para el borde de cierre.

Tal como se muestra en la Fig. 50, los pilotos están alineados a 8 MHz desde cada borde de la banda, la posición de cada piloto y la estructura de piloto pueden ser repetidas cada 8 MHz. Por lo tanto, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, puede usarse una estructura de piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo r501 de estimación de canal en la Fig. 29 puede realizar una estimación de canal usando una interpolación en el preámbulo y los símbolos de datos, ya que no puede ocurrir un patrón de piloto irregular, independientemente de la posición de la ventana que se decide por las ubicaciones de los segmentos de datos. En este momento, el uso de solo una interpolación en frecuencia puede ser suficiente para compensar la distorsión del canal frente a la dispersión del retardo. Si, además, se realiza una interpolación temporal, puede realizarse una estimación más precisa del canal.

Consiguientemente, en el nuevo patrón de piloto propuesto, la posición y el patrón de piloto pueden ser repetidas en base a un período de 8 MHz. Puede usarse un único patrón de piloto tanto para el preámbulo como para los símbolos de datos. Una decodificación L1 será siempre posible sin conocimiento del enlace de canales. Además, es posible que el patrón de piloto propuesto no afecte a las partes en común con T2 ya que puede usarse la misma estrategia de piloto de patrón de piloto disperso; T2 ya usa 8 patrones piloto diferentes, y ninguna complejidad considerable del receptor puede ser aumentada por los patrones de piloto modificados. Para una secuencia aleatoria de piloto, el período de PRBS puede ser de 2.047 (secuencia-m); la generación de PRBS puede ser restablecida cada 8 MHz, cuyo periodo es 3.584; la tasa de repetición de piloto de 56 puede ser también co-prima con 2.047; y no se espera ningún problema PAPR.

La Fig. 18 muestra un ejemplo de un modulador basado en OFDM. Las secuencias de símbolos de entrada pueden ser transformadas al dominio de tiempo mediante el módulo 501 de IFFT. Si es necesario, puede reducirse la relación de energía pico-a-promedio (PAPR), en el módulo 502 reductor de PAPR. Para los procedimientos PAPR, puede usarse la extensión de constelación activa (Active Constellation Extension, ACE) o reserva de tono. El módulo 503 de inserción de GI puede copiar una última parte de los símbolos OFDM efectivos para llenar el intervalo de guarda en forma de prefijo cíclico.

El módulo 504 de inserción de preámbulo puede insertar un preámbulo en la parte frontal de cada trama transmitida, de manera que un receptor puede detectar la señal digital, la trama y adquirir la adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar una señalización de la capa física, tal como un tamaño de FFT (3 bits) y un tamaño de intervalo de guarda (3 bits). El módulo 504 de inserción de preámbulo puede ser omitido si el modulador es específico para DVB-C2.

La Fig. 19 muestra un ejemplo de una estructura de preámbulo para el enlace de canales, generada en el módulo 504 de inserción de preámbulo en la FIG. 51. Un bloque L1 completo debería ser "siempre decodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz y no deben producirse pérdidas de señalización L1, independientemente de la posición de la ventana del sintonizador. Tal como se muestra, los bloques L1 pueden ser repetidos en el dominio de frecuencia en períodos de 6 MHz. El símbolo de datos puede estar enlazado al canal cada 8 MHz. Si, para la decodificación L1, un receptor usa un sintonizador, tal como el sintonizador r603 representado en la Fig. 28, que usa un ancho de banda de 7,61 MHz, el eliminador r401 de cabecera de trama en la Fig. 30 necesita reorganizar el bloque L1 desplazado, cíclico, recibido (Figura 20) a su forma original. Este reordenamiento es posible porque el bloque L1 es repetido para cada bloque de 6 MHz.

La Fig. 21 muestra un procedimiento para el diseño de un preámbulo más optimizado. La estructura de preámbulo de la Fig. 19 sólo usa 6 MHz de un ancho de banda total del sintonizador de 7,61 MHz para una decodificación L1. En términos de eficiencia del espectro, el ancho de banda del sintonizador de 7,61 MHz no se utiliza completamente. Por lo tanto, puede haber una optimización adicional en la eficiencia del espectro.

La Fig. 22 muestra otro ejemplo de una estructura de preámbulo o una estructura de símbolos de preámbulo para una eficiencia del espectro completo, generada en el módulo 401 de inserción de cabecera de trama en la Fig. 42. Al igual que el símbolo de datos, los bloques L1 pueden ser repetidos en el dominio de la frecuencia en períodos de 8 MHz. Un bloque L1 completo todavía es “siempre decodificable” en cualquier posición arbritaria de la ventana de sintonización de 7,61 MHz. Después de la sintonización, los datos de 7,61 MHz pueden considerarse como un código perforado virtualmente. El hecho de disponer de exactamente el mismo ancho de banda tanto para el preámbulo como para los símbolos de datos y exactamente la misma estructura de piloto tanto para el preámbulo como para los símbolos de datos, puede maximizar la eficiencia del espectro. Otras características, tales como la propiedad de desplazamiento cíclico y no enviar el bloque L1 en caso de que no haya segmentos de datos, pueden mantenerse sin cambios. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, tal como se muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (aquí, es 7,61 MHz). El ancho de banda del sintonizador puede definirse como un ancho de banda que corresponde a un número total de portadoras activas cuando se usa un único canal. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder al número total de portadoras activas (en este caso, es 7,61 MHz).

La Fig. 23 muestra un código perforado virtualmente. Los datos de 7,61 MHz entre el bloque L1 de 8 MHz pueden ser considerados como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 28 usa el ancho de banda de 7,61 MHz para la decodificación L1, el eliminador r401 de cabecera de trama en la Fig. 30 tiene que reorganizar el bloque L1, desplazado, cíclico, recibido, a la forma original, tal como se muestra en la Fig. 56. En este momento, se realiza una decodificación L1 usando todo el ancho de banda del sintonizador. Una vez que el bloque L1 está reordenado, un espectro del bloque L1 reordenado puede tener una región en blanco dentro del espectro, tal como se muestra en el lado derecho superior de la Fig. 23, ya que un tamaño original del bloque L1 es un ancho de banda de 8 MHz.

Una vez que la región en blanco es rellenada con ceros, después de un des-entrelazado en el dominio de símbolos, por el des-entrelazador r403 de frecuencia en la Fig. 30, o por el des-entrelazador r308-1 de símbolos en la Fig. 31, o después de un des-entrelazado en el dominio de bits por el des-asignador r306-1 de símbolos, el mux r305-1 de bits, y el desentrelazador r304-1 interno en la Fig. 31, el bloque puede tener una forma que parece estar perforada, tal como se muestra en el lado derecho inferior de la Fig. 23.

Este bloque L1 puede ser decodificado en el módulo r303-1 de decodificación perforada/abreviada en la Fig. 31. Usando estas estructuras de preámbulo, puede usarse todo el ancho de banda del sintonizador, por lo tanto, la eficiencia del espectro y la ganancia de codificación pueden ser aumentadas. Además, pueden usarse un ancho de banda y una estructura de piloto idénticas para el preámbulo y los símbolos de datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos de preámbulo se establece como un ancho de banda de sintonizador, tal como se muestra en la Fig. 25, (7,61 MHz en el ejemplo), puede obtenerse un bloque L1 completo después de un reordenamiento, incluso sin perforación. En otras palabras, para una trama que tiene símbolos de preámbulo, en la que los símbolos de preámbulo tienen al menos un bloque de la capa 1 (L1), puede decirse que el bloque L1 tiene 3.408 sub-portadoras activas y las 3.408 sub-portadoras activas corresponden a 7,61 MHz de la banda de radio frecuencia (RF) de 8 MHz.

De esta manera, pueden maximizarse la eficiencia del espectro y el rendimiento de la decodificación L1. En otras palabras, en un receptor, la decodificación puede ser realizada en un bloque r303-1 del módulo de decodificación perforada/abreviada en la Fig. 31, después de realizar sólo un des-entrelazado en el dominio de símbolos.

Consiguientemente, la nueva estructura de preámbulo propuesta puede ser ventajosa en el sentido de que es totalmente compatible con el preámbulo usado anteriormente, excepto que el ancho de banda es diferente; los bloques L1 se repiten en períodos de 8 MHz; el bloque L1 puede ser siempre decodificable, independientemente de la posición de la ventana del sintonizador; el ancho de banda completo del sintonizador puede ser usado para la decodificación L1; la máxima eficiencia del espectro puede garantizar más ganancia de codificación; un bloque L1 incompleto puede ser considerado como codificado perforado; puede usarse una estructura de piloto simple y la misma para el preámbulo y los datos, y puede usarse un ancho de banda idéntico tanto para el preámbulo como para los datos.

La Fig. 26 muestra un ejemplo de un procesador analógico. Un DAC (601) puede convertir la señal de entrada digital en una señal analógica. Después de que el ancho de banda de frecuencia de transmisión es convertido, de manera ascendente, en un convertidor 602 ascendente y la señal analógica es filtrada a través del filtro 603 analógico, puede ser transmitida.

La Fig. 27 muestra un ejemplo de un sistema receptor digital según una realización de la presente invención. La señal recibida es convertida en una señal digital en un procesador r105 analógico. Un demodulador r104 puede convertir la señal en datos en el dominio de frecuencia. Un analizador r103 de tramas puede eliminar los pilotos y las cabeceras y permitir la selección de la información de servicio que necesita ser decodificada. Un demodulador r102 BICM puede corregir errores en el canal de transmisión. Un procesador r101 de salida puede restaurar la secuencia de servicio transmitida originalmente y la información de temporización.

La Fig. 28 muestra un ejemplo de un procesador analógico usado en el receptor. Un módulo r603 sintonizador/AGC (Auto Gain Controller, control automático de ganancia) puede seleccionar el ancho de banda de frecuencia deseado a partir de la señal recibida. Un convertidor r602 descendente puede restaurar la banda base. Un ADC r601 puede convertir la señal analógica en una señal digital.

La Fig. 29 muestra un ejemplo de un demodulador. Un detector r506 de tramas puede detectar el preámbulo, comprobar si existe una señal digital correspondiente y detectar un comienzo de una trama. Un sincronizador r505 de tiempo/frecuencia puede realizar una sincronización en el dominio del tiempo y el dominio de la frecuencia. En este momento, para una sincronización en el dominio del tiempo, puede usarse una correlación de intervalo de guarda. Para una sincronización en el dominio de la frecuencia, puede usarse una correlación o puede estimarse un desplazamiento a partir de la información de fase de una sub-portadora que es transmitida en el dominio de la frecuencia. Un eliminador r504 de preámbulo puede eliminar el preámbulo de la parte frontal de la trama detectada. Un eliminador r503 de GI puede eliminar el intervalo de guarda. Un módulo r501 de FFT puede transformar la señal en el dominio del tiempo a una señal en el dominio de la frecuencia. Un módulo r501 de estimación/ecualización de canal puede compensar errores mediante la estimación de la distorsión en el canal de transmisión usando símbolo piloto. El eliminador r504 de preámbulo puede omitirse si el demodulador es específicamente para DVB-C2.

La Fig. 30 muestra un ejemplo de analizador de tramas. Un eliminador (r404) de pilotos puede eliminar el símbolo piloto. Un des-entrelazador r403 en frecuencia puede realizar un des-entrelazado en el dominio de la frecuencia. Un mezclador r402 de símbolos OFDM puede restaurar la trama de datos a partir de las secuencias de símbolos transmitidas en los símbolos OFDM. Un eliminador r401 de cabecera de trama puede extraer la señalización de la capa física desde la cabecera de cada trama transmitida y eliminar la cabecera. La información extraída puede ser usada como parámetros para los siguientes procedimientos en el receptor.

La Fig. 31 muestra un ejemplo de un demodulador BICM. La Fig. 31a muestra una ruta de datos y la Fig. 31b muestra una ruta de señalización L1. Un des-entrelazador r308 de símbolos puede realizar un des-entrelazado en el dominio de símbolos. Un extractor r307 de ModCod puede extraer parámetros ModCod desde la parte frontal de cada trama BB y hacer que los parámetros estén disponibles para los siguientes procedimientos de demodulación y decodificación adaptativos/variables. Un des-asignador r306 de símbolos puede des-asignar las secuencias de símbolos de entrada en secuencias de relación de probabilidad logarítmica (Log-Likelyhood Ratio, LLR). Las secuencias LLR de bits de salida pueden ser calculadas usando una constelación usada en un asignador 306 de símbolos del transmisor, como punto de referencia. En este punto, cuando se usa MQAM o NU-MQAM, indicados anteriormente, al calcular tanto el eje I como el eje Q cuando se calcula el bit más cercano a MSB y calculando cualquiera de entre el eje I o el eje Q cuando se calculan los bits restantes, puede implementarse un des-asignador de símbolos eficiente. Este procedimiento puede aplicarse a, por ejemplo, LLR aproximado, LLR exacto o decisión Hard.

Cuando se usa una constelación optimizada según la capacidad de la constelación y la tasa de código del código de corrección de errores en el asignador 306 de símbolos del transmisor, el des-asignador r306 de símbolos del receptor puede obtener una constelación usando la información de tasa de código y de capacidad de la constelación transmitida desde el transmisor. El mux r305 de bits del receptor puede realizar una función inversa al demux 305 de bits del transmisor. El des-entrelazador r304 interno y el des-entrelazador r302 externo del receptor pueden realizar funciones inversas al entrelazador (304) interno y al entrelazador 302 externo del transmisor, respectivamente, para obtener la secuencia de bits en su secuencia original. El des-entrelazador r302 externo puede ser omitido si el demodulador BICM es específico para DVB-C2.

El decodificador r303 interno y el decodificador r301 externo del receptor pueden realizar los procedimientos de decodificación correspondientes al codificador 303 interno y al codificador 301 externo del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procedimientos similares a los realizados en la ruta de datos pueden ser realizados en la ruta de señalización L1, pero con parámetros r308-1 ~ r301-1 diferentes. En este punto, tal como se explica en la parte de preámbulo, un módulo r303-1 de codificación abreviada/perforada puede ser usado para la decodificación de la señal L1.

La Fig. 32 muestra un ejemplo de decodificación LDPC usando un módulo r303-1 de abreviación/perforación. Un demux r301a puede sacar, de manera separada, una parte de información y una parte de paridad del código sistemático a partir de las secuencias de bits de entrada. Para la parte de información, un módulo r302a de rellenado de ceros puede realizar un rellenado de ceros según un número de secuencias de bits de entrada del decodificador LDPC, y para la parte de paridad, las secuencias de bits de entrada para el decodificador LDPC pueden ser generadas mediante una desperforación de la parte perforada en el módulo r303a de des-perforación de paridad. Una decodificación LDPC por el módulo r304a puede ser realizada sobre las secuencias de bits generadas, y los ceros en la parte de información pueden ser eliminados por el eliminador r305a de ceros y pueden ser sacadas.

La Fig. 33 muestra un ejemplo de un procesador de salida. Un aleatorizador r209 BB puede establecer las secuencias de bits aleatorizadas en el transmisor. Un divisor r208 puede recuperar las tramas BB que corresponden a múltiples PLP que son multiplexados y son transmitidos desde el transmisor según la ruta PLP. Para cada ruta PLP, unos eliminadores r2071~n de cabecera BB pueden eliminar la cabecera que es transmitida a la parte frontal de la trama BB. Un decodificador r206-1~n CRC puede realizar una descodificación CRC y hacer que las tramas BB fiables estén disponibles para su selección. Un módulo r205-1~n de de inserción de paquetes nulos puede restaurar los paquetes nulos que fueron eliminados, para una mayor eficiencia de transmisión, en su ubicación original. Un módulo r204-1~n de recuperación de retardo puede restaurar un retardo que existe entre cada ruta PLP.

Un módulo r203-1~n de recuperación de reloj de salida puede restaurar la temporización original de la secuencia de servicio a partir de la información de temporización transmitida desde el sincronizador 203-1~n de secuencia de entrada. Un módulo r202-1~n de interfaz de salida puede restaurar los datos en los paquetes TS/GS a partir de las secuencias de bits de entrada que son dividas en tramas BB. Un post-procesador r201-1~n de salida puede restaurar múltiples secuencias TS/GS en una secuencia TS/GS completa, si es necesario. Los bloques sombreados mostrados en la Fig. 33 representan módulos que pueden ser usados cuando un PLP individual es procesado en cada momento y el resto de los bloques representan módulos que pueden ser usados cuando múltiples PLPs son procesados al mismo tiempo.

Los patrones de piloto de preámbulo fueron diseñados cuidadosamente para evitar un aumento de PAPR, por lo tanto, debe tenerse en cuenta si la tasa de repetición L1 puede aumentar PAPR. El número de bits de información L1 varía dinámicamente según el enlace de canales, el número de PLPs, etc. En detalle, es necesario tener en cuenta cosas tales como que el tamaño fijo de bloque L1 puede introducir una sobrecarga innecesaria; la señalización L1 debería ser protegida, de manera más robusta, que los símbolos de datos, y el entrelazado en tiempo del bloque L1 puede mejorar la robustez contra un deterioro del canal, tal como necesita un ruido impulsivo.

Para una tasa de repetición del bloque L1 de 8 MHz, tal como se muestra en la Fig. 34, se exhibe una eficiencia del espectro completo (26, 8% de aumento de AB) con perforación virtual pero el PAPR puede ser aumentado, ya que el ancho de banda L1 es el mismo que el de los símbolos de datos. Para la tasa de repetición de 8 MHz, puede usarse un entrelazado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse en un período de 8 MHz después del entrelazado.

Para una tasa de repetición del bloque L1 de 6 MHz, tal como se muestra en la Fig. 35, puede exhibirse una menor eficiencia del espectro sin perforación virtual. Puede ocurrir un problema similar de PAPR que para el caso de 8 MHz, ya que los anchos de banda de L1 y los símbolos de datos comparten LCM = 24 MHz. Para la tasa de repetición de 6 MHz, puede usarse un entrelazado en frecuencias 4K-FFT DVB-T2 para la parte común y el mismo patrón puede repetirse en un período de 24 MHz después del entrelazado.

La Fig. 36 muestra una nueva tasa de repetición de bloque L1 de 7,61 MHz o un ancho de banda de sintonizador completo. Puede obtenerse una eficiencia del espectro completo (26, 8% de aumento de BW) sin perforación virtual. No pueden darse problemas de PAPR ya que los anchos de banda de L1 y los símbolos de datos comparten LCM " 1.704 MHz. Para la tasa de repetición de 7,61 MHz, puede usarse un entrelazado en frecuencias 4K-FFT DVB-T2 para la parte común y el mismo patrón puede repetirse en un período de aproximadamente 1.704 MHz, después del entrelazado.

La Fig. 37 es un ejemplo de señalización L1 que es transmitida en la cabecera de una trama. Cada información en la señalización L1 puede ser transmitida al receptor y puede ser usada como un parámetro de decodificación. Especialmente, la información puede ser usada en la ruta de señal L1 mostrada en la Fig. 31 y los PLPs pueden ser transmitidos en cada segmento de datos. Puede obtenerse una gran robustez para cada PLP.

La Fig. 39 es un ejemplo de un entrelazador 308-1 de símbolos, tal como se muestra en la ruta de señalización L1 en la Fig. 4 y puede ser también un ejemplo de su des-entrelazador r308-1 de símbolos correspondiente, tal como se muestra en la ruta de señalización L1 en la Fig. 31. Los bloques con líneas inclinadas representan los bloques L1 y los bloques sólidos representan portadoras de datos. Los bloques L1 pueden ser transmitidos no sólo en el interior de un único preámbulo, sino que pueden ser transmitidos también en el interior de múltiples bloques OFDM. Dependiendo de un tamaño del bloque L1, el tamaño del bloque de entrelazado puede variar. En otras palabras, num_L1_sym y la longitud de L1 pueden ser diferentes, uno del otro. Para minimizar una sobrecarga innecesaria, los datos pueden ser transmitidos en el resto de las portadoras de los símbolos OFDM, en las que es transmitido el bloque L1. En este punto, la eficiencia del espectro completo puede garantizarse ya que el ciclo de repetición del bloque L1 es todavía un ancho de banda del sintonizador completo. En la Fig. 39, los números en los bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque LDPC.

Consiguientemente, cuando los bits se escriben en una memoria de entrelazado en la dirección de fila según un índice de símbolo, tal como se muestra en la Fig. 72, y se leen en la dirección de la columna, según un índice de portadora, puede obtenerse un efecto de entrelazado de bloques. En otras palabras, un bloque LDPC puede ser entrelazado en el dominio del tiempo y en el dominio de la frecuencia y, a continuación, puede ser transmitido. Num_L1_sym puede ser un valor predeterminado, por ejemplo, puede establecerse un número entre 2 ~ 4, como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque L1, un código LDPC perforado/abreviado, que tiene una longitud mínima de la palabra de código, puede ser usado para la protección de L1.

La Fig. 40 es un ejemplo de transmisión de un bloque L1. La Fig. 40 ilustra la Fig. 39 en el dominio de tramas. Tal como se muestra en el lado izquierdo de la Fig. 40, los bloques L1 pueden expandirse en el ancho de banda completo del sintonizador o, tal como se muestra en el lado derecho de la Fig. 40, los bloques L1 pueden expandirse parcialmente y el resto de las portadoras pueden ser usadas para transportar datos. En cualquier caso, puede observarse que la tasa de repetición del bloque L1 puede ser idéntica a un ancho de banda completo del sintonizador. Además, para los símbolos OFDM que usan señalización L1, que incluye un preámbulo, solo puede realizarse un entrelazado de símbolos mientras que no se permite la transmisión de datos en esos símbolos OFDM. Consiguientemente, para el símbolo OFDM usado para la señalización L1, un receptor puede decodificar L1 realizando un des-entrelazado sin decodificación de datos. En este punto, el bloque L1 puede transmitir la señalización L1 de la trama actual o la señalización L1 de una trama subsiguiente. En el lado del receptor, los parámetros L1, decodificados a partir de la ruta de decodificación de la señalización L1 mostrada en la Fig. 31, pueden ser usados para el procedimiento de decodificación para la ruta de datos desde el analizador de tramas de la trama subsiguiente.

En resumen, en un transmisor, el entrelazado de los bloques de la región L1 puede ser realizado escribiendo bloques a una memoria en una dirección de fila y leyendo los bloques escritos desde la memoria en una dirección de columna. En un receptor, el des-entrelazado de los bloques de la región L1 puede ser realizado escribiendo bloques a una memoria en una dirección de columna y leyendo los bloques escritos desde la memoria en una dirección de fila. Las direcciones de lectura y escritura del transmisor y del receptor pueden ser intercambiadas.

Cuando la simulación es realizada con supuestos tales como CR = 1/2 para la protección de L1 para la parte común de T2; asignación de símbolos 16-QAM; densidad de pilotos de 6 en el preámbulo; el número de LDPC cortos implica que se realizan una cantidad necesaria de perforaciones/abreviaciones, resultados o conclusiones, tales como sólo preámbulo para la transmisión L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño del bloque L1; la palabra de código LDPC más corta (por ejemplo, 192 bits de información) entre el código abreviado/perforado puede ser usada para una flexibilidad y una granularidad fina; y pueden añadirse rellenos, si es necesario, con una sobrecarga insignificante. El resultado se resume en la Fig. 38.

Consiguientemente, para una tasa de repetición del bloque L1, el ancho de banda completo del sintonizador, sin perforación virtual, puede ser una buena solución y, aún así, no pueden surgir problemas PAPR con una eficiencia de espectro completo. Para una señalización L1, la estructura de señalización eficiente puede permitir la configuración máxima en un entorno de enlace de 8 canales, 32 ranuras, 256 segmentos de datos y 256 PLPs. Para la estructura de bloque L1, una señalización L1 flexible puede ser implementada según el tamaño de bloque L1. Un entrelazado en tiempo puede ser realizado para una mejor robustez para la parte común de T2. Una menor sobrecarga puede permitir una transmisión de datos en el preámbulo.

Un entrelazado de bloques del bloque L1 puede ser realizado para una mejor robustez. El entrelazado puede ser realizado con un número predefinido fijo de símbolos L1 (num_L1_sym) y un número de portadoras expandidas por L1 como un parámetro (L1_span). Se usa la misma técnica para el entrelazado del preámbulo P2 en DVB-T2.

Puede usarse un bloque L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización L1, lo que resulta en una menor sobrecarga. La eficiencia del espectro completo puede ser obtenida sin problemas de PAPR. Una repetición menor de 7,61 MHz puede significar que puede enviarse más redundancia, pero no usada. No pueden surgir problemas PAPR debidos a una tasa de repetición de 7,61 MHz para el bloque L1.

La Fig. 41 es otro ejemplo de señalización L1 transmitida en el interior de una cabecera de la trama. La Fig. 41 difiere de la Fig. 37 en que el campo L1_span, que tiene 12 bits, es dividido en dos campos. En otras palabras, el campo L1_span es dividido en L1_column, que tiene 9 bits, y L1_row, que tiene 3 bits. L1_column representa el índice de portadora que expande L1. Debido a que el segmento de datos se inicia y termina cada 12 portadoras, que es la densidad de pilotos, los 12 bits de sobrecarga pueden ser reducidos en 3 bits para llegar a 9 bits.

L1_row representa el número de símbolos OFDM en los que se expande L1 cuando se aplica entrelazado en tiempo. Consiguientemente, el entrelazado en tiempo puede ser realizado en un área de L1_columns multiplicado por L1_rows. Como alternativa, un tamaño total de bloques L1 puede ser transmitido, de manera que L1_span, mostrado en la Fig. 37, puede ser usado cuando no se realiza un entrelazado en tiempo. Para tal caso, el tamaño de bloque L1 es 11.776 x 2 bits en el ejemplo, por lo tanto, 15 bits son suficientes. Consiguientemente, el campo L1_span puede estar compuesto de 15 bits.

La Fig. 42 es un ejemplo de entrelazado/desentrelazado en frecuencia o en tiempo. La Fig. 42 muestra una parte de una trama de transmisión completa. La Fig. 42 muestra también un enlace de múltiples anchos de banda de 8 MHz. Una trama puede consistir en un preámbulo que transmite bloques L1 y un símbolo de datos que transmite los datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Tal como se muestra en la Fig. 42, el preámbulo transmite bloques L1 para cada 7,61 MHz.

Para el preámbulo, se realiza un entrelazado en frecuencia o en tiempo dentro de los bloques L1 y no se realiza entre los bloques L1. Es decir, para el preámbulo, puede decirse que el entrelazado es realizado a nivel de bloque L1. Esto permite la decodificación de los bloques L1 mediante la transmisión de los bloques L1 dentro de un ancho de banda de la ventana del sintonizador incluso cuando la ventana del sintonizador se ha desplazado a una ubicación aleatoria dentro de un sistema de enlace de canales.

Para decodificar símbolos de datos en un ancho de banda de una ventana aleatoria del sintonizador, no debería ocurrir un entrelazado entre los segmentos de datos. Es decir, para los segmentos de datos, puede decirse que el entrelazado es realizado a nivel de segmento de datos. Consiguientemente, el entrelazado en frecuencia y el entrelazado en tiempo deberían realizarse dentro de un segmento de datos. Por lo tanto, un entrelazador 308 de símbolos en una ruta de datos de un módulo BICM del transmisor, tal como se muestra en la Fig. 4, puede realizar un entrelazado de símbolos para cada segmento de datos. Un entrelazador 308-1 de símbolos en una ruta de señal L1 puede realizar un entrelazado de símbolos para cada bloque L1.

Un entrelazador 403 en frecuencia, mostrado en la Fig. 9, tiene que realizar un entrelazado en el preámbulo y los símbolos de datos, por separado. Específicamente, para el preámbulo, un entrelazado en frecuencia puede ser realizado para cada bloque L1 y para el símbolo de datos, un entrelazado en frecuencia puede ser realizado para cada segmento de datos. En este punto, es posible que no se realice un entrelazado en tiempo en la ruta de datos o la ruta de señal L1, teniendo en cuenta el modo de baja latencia.

La Fig. 43 es una tabla que analiza la sobrecarga de la señalización L1 que es transmitida en una cabecera FECFRAME en el módulo (307) de inserción de cabecera ModCod en la ruta de datos del módulo BICM, tal como se muestra en la Fig.

37. Tal como se observa en la Fig. 76, para un bloque LDPC corto (tamaño = 16.200), puede producirse una sobrecarga máxima del 3,3%, que puede no ser insignificante. En el análisis, los símbolos 45 se suponen para la protección FECFRAME y el preámbulo es una señalización L1 específica de la trama C2 y la cabecera FECFRAME es una señalización L1 específica de FECFRAME, es decir, identificador de Mod, Cod y PLP.

Para reducir la sobrecarga de L1, pueden tenerse en cuenta enfoques según dos tipos de división de datos. Para los casos de tipo ACM/VCM y múltiples PLP, la trama puede mantenerse igual que para la cabecera FECFRAME. Para los casos de tipo ACM/VCM y PLP individual, el identificador de PLP puede ser eliminado de la cabecera FECFRAME, resultando en una reducción de la sobrecarga de hasta el 1, 8%. Para los casos de tipo CCM y múltiples PLP, el campo Mod/Cod puede ser eliminado de la cabecera FECFRAME, resultando en una reducción de la sobrecarga de hasta el 1,5%. Para los casos de tipo CCM y PLP individual, no se necesita una cabecera FECFRAME, por lo tanto, puede obtenerse una reducción de la sobrecarga de hasta el 3,3%.

En una señalización L1 abreviada, puede transmitirse Mod/Cod (7 bits) o un identificador PLP (8 bits), pero puede ser demasiado corto para obtener una ganancia de codificación. Sin embargo, es posible que no se necesite una sincronización, ya que los PLPs pueden estar alineados con la trama de transmisión C2; cada ModCod de cada PLP puede ser conocido a partir del preámbulo; y un simple cálculo puede permitir una sincronización con la FECFRAME específica.

La Fig. 44 muestra una estructura para una cabecera FECFRAME para minimizar la sobrecarga. En la Fig. 44, los bloques con líneas inclinadas y el constructor de FECFRAME representan un diagrama de bloques detallado del módulo 307 de inserción de cabecera ModCod en la ruta de datos del módulo BICM, tal como se muestra en la Fig. 4. Los bloques sólidos representan un ejemplo del módulo 303 de codificación interno, entrelazador 304 interno, demux 305 de bits y asignador 306 de símbolos en la ruta de datos del módulo BICM, tal como se muestra en la Fig. 4. En este punto, puede realizarse una señalización L1 abreviada, ya que CCM no requiere un campo Mod/Cod y un PLP individual no requiere un identificador de PLP. En esta señal L1, con un número reducido de bits, la señal L1 puede ser repetida tres veces en el preámbulo y puede realizarse una modulación BPSK, por lo tanto, es posible una señalización muy robusta. Por último, el módulo 307 de inserción de cabecera ModCod puede insertar la cabecera generada en cada trama FEC. La Fig. 51 muestra un ejemplo del extractor r307 de ModCod en la ruta de datos del módulo demodulador BICM mostrado en la Fig.

31.

Tal como se muestra en la Fig. 51, la cabecera FECFRAME puede ser analizada en el analizador r301b, a continuación, los símbolos que transmiten información idéntica en símbolos repetidos pueden ser retardados, alineados y, a continuación, combinados en el módulo r302b de combinación Rake. Finalmente, cuando se realiza una demodulación BPSK en el módulo r303b, el campo de la señal L1 recibido puede ser restaurado y este campo de señal L1 restaurado puede ser enviado al controlador del sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada puede ser enviada al des-asignador de símbolos.

La Fig. 45 muestra el rendimiento de una tasa de errores de bit (BER) de la protección L1, indicada anteriormente. Puede observarse que se obtiene una ganancia de SNR de aproximadamente 4,8 dB a través de una repetición de tres veces en el tiempo. La SNR requerida es de 8,7 dB en BER = 1E-11.

La Fig. 46 muestra ejemplos de estructuras de trama de transmisión y de trama FEC. Las estructuras de trama FEC, mostradas en el lado derecho superior de la Fig. 46, representan una cabecera FECFRAME insertada por el módulo 307 de inserción de cabecera ModCod en la Fig. 4. Puede observarse que, dependiendo de diversas combinaciones de condiciones, es decir, tipo CCM o ACM/VCM y PLP individual o múltiple, pueden insertarse cabeceras de diferentes tamaños. O, es posible no insertar ninguna cabecera. Las tramas de transmisión, formadas según los tipos de segmentos de datos y mostradas en el lado izquierdo inferior de la Fig. 46, pueden ser formadas por el módulo 401 de inserción de cabecera de trama del constructor de tramas, tal como se muestra en la Fig. 9 y el mezclador/divisor 208 del procesador de entrada mostrado en la Fig. 2. En este punto, la FECFRAME puede ser transmitida según diferentes tipos de segmentos de datos. Usando este procedimiento, puede reducirse un máximo de sobrecarga del 3,3%. En el lado derecho superior de la Fig. 79, muestran cuatro tipos de estructura diferentes, pero una persona con conocimientos en la materia comprenderá que estos son solo ejemplos, y que cualquiera de estos tipos o sus combinaciones pueden ser usados para el segmento de datos.

En el lado del receptor, el eliminador r401 de cabecera de trama del módulo analizador de tramas, mostrado en la Fig. 30, y el extractor r307 de ModCod del módulo de demodulación BICM, mostrado en la Fig. 31, puede extraer un parámetro de campo ModCod que es necesario para la decodificación. En este punto, según los tipos de segmento de datos, pueden extraerse los parámetros de trama de transmisión. Por ejemplo, para el tipo CCM, los parámetros pueden ser extraídos desde la señalización L1 que es transmitida en el preámbulo y para el tipo ACM/VCM, los parámetros pueden ser extraídos desde la cabecera de FECFRAME.

Tal como se muestra en el lado superior derecha de la Fig. 79, la estructura fecframe puede ser dividida en dos grupos, en los que el primer grupo son las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.

La Fig. 47 muestra un ejemplo de señalización L1 que se puede ser transmitida dentro del preámbulo por el módulo 401 de inserción de cabecera de trama del módulo constructor de tramas, mostrado en la Fig. 42. Esta señalización L1 difiere de la señalización L1 anterior en que el tamaño del bloque L1 puede ser transmitido en bits (L1_size, 14 bits); la activación/desactivación del entrelazado en tiempo en el segmento de datos es posible (dslice_time_intrlv, 1 bit), y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de la señalización L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo Mod/Cod puede ser transmitido en el preámbulo y no en la cabecera FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado del receptor, el módulo r303-1 de decodificación interno abreviada/perforada del demodulador BICM, tal como se muestra en la Fig. 31, puede obtener el primer bloque LDPC, que tiene un tamaño de bloque L1 fijo, transmitido en el preámbulo, mediante decodificación. También pueden obtenerse los números y el tamaño del resto de los bloques LDPC.

Puede usarse un entrelazado en tiempo cuando se necesitan múltiples símbolos OFDM para la transmisión L1 o cuando hay un segmento de datos entrelazado en el tiempo. Una activación/desactivación flexible del entrelazado en tiempo es posible con un indicador de entrelazado. Para un entrelazado en tiempo del preámbulo, pueden necesitarse un indicador de entrelazado en tiempo (1 bit) y un número de símbolos OFDM entrelazados (3 bits), por lo tanto, un total de 4 bits pueden ser protegidos de una manera similar a una cabecera FECFRAME abreviada.

La Fig. 48 muestra un ejemplo de pre-señalización L1 que puede ser realizado en el módulo 307-1 de inserción de cabecera ModCod en la ruta de datos del módulo BICM, mostrado en la Fig. 4. Los bloques con líneas inclinadas y el constructor de preámbulo son ejemplos del módulo 307-1 de inserción de cabecera ModCod en la ruta de señalización L1 del módulo BICM, mostrado en la Fig. 4. Los bloques sólidos son ejemplos del módulo 401 de inserción de cabecera de trama del constructor de tramas, tal como se muestra en la Fig. 42.

Además, los bloques sólidos pueden ser ejemplos del módulo 303-1 de codificación interno abreviado/perforado, del entrelazador 304-1 interno, del demux 305-1 de bits y del asignador 306-1 de símbolos en la ruta de señalización L1 del módulo BICM mostrado la Fig. 4.

Tal como se observa en la Fig. 48, la señal L1 que es transmitida en el preámbulo puede ser protegida usando codificación LDPC abreviada/ perforada. Los parámetros relacionados pueden ser insertados en la cabecera en una forma de pre-señalización L1. En este punto, sólo pueden transmitirse los parámetros de entrelazado en tiempo en la cabecera del preámbulo. Para garantizar una mayor robustez, puede realizarse una repetición de cuatro veces. En el lado del receptor, para ser capaz de decodificar la señal L1 que es transmitida en el preámbulo, el extractor r307-1 de ModCod en la ruta de señalización L1 del demodulador BICM, tal como se muestra en la Fig. 31, necesita usar el módulo de decodificación, mostrado en la Fig. 18. En este punto, debido a que hay una repetición de cuatro veces, a diferencia de la cabecera FECFRAME de decodificación anterior, es necesario un procedimiento de recepción Rake, que sincroniza los símbolos repetidos cuatro veces y añade los símbolos.

La Fig. 49 muestra una estructura del bloque de señalización L1 que es transmitida desde el módulo 401 de inserción de cabecera de trama del módulo constructor de trama, tal como se muestra en la Fig. 42. Se muestra un caso en el que no se usa ningún entrelazado en tiempo en un preámbulo. Tal como se muestra en la Fig. 49, pueden transmitirse diferentes tipos de bloques LDPC en el orden de las portadoras. Una vez que un símbolo OFDM es formado y transmitido, a continuación, un símbolo OFDM siguiente es formado y transmitido. Para el último símbolo OFDM a transmitir, si hay alguna portadora restante, esas portadoras pueden ser usadas para la transmisión de datos o puede ser llenada con valores de relleno. El ejemplo en la Fig. 49 muestra un preámbulo que comprende tres símbolos OFDM. En un lado del receptor, para este caso no entrelazado, el des-entrelazador r308-1 de símbolos en la ruta de señalización L1 del demodulador BICM, tal como se muestra en la Fig. 31, puede ser omitido.

La Fig. 50 muestra un caso en el que se realiza un entrelazado en tiempo L1. Tal como se muestra en la Fig. 50, un entrelazado de bloques puede ser realizado en una manera de formación de un símbolo OFDM para los índices de portadoras idénticas, formando, a continuación, símbolos OFDM para los índices de portadora siguientes. Como en el caso en el que no se realiza ningún entrelazado, si hay alguna portadora restante, esas portadoras pueden ser usadas para la transmisión de datos o pueden ser llenadas con datos de relleno. En un lado receptor, para este caso de no entrelazado, el des-entrelazador r308-1 en símbolos en la ruta señalización L1 del demodulador BICM mostrado en la Fig. 31 puede realizar un des-entrelazado de bloques leyendo los bloques LDPC en orden creciente de los números de los bloques LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene dslice_type = 0 en los campos de señalización L1. Este tipo de segmento de datos no tiene ninguna cabecera XFECFrame y tiene sus valores mod/cod en los campos de señalización L1. El tipo 2 de segmento de datos tiene dslice_type = 1 en los campos de señalización L1. Este tipo de segmento de datos tiene una cabecera XFECFrame y tiene sus valores mod/cod en la cabecera XFECFrame.

XFECFrame significa trama XFEC (compleX Forward Error Correction, corrección compleja de errores hacia adelante) y mod/cod significa tipo de modulación/tasa de código.

En un receptor, un analizador de tramas puede formar una trama a partir de señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de datos que tiene un segmento de datos que tiene XFECFrame sin cabecera XFECFrame. También, un receptor puede extraer un campo para indicar si se debe realizar o no un desentrelazado en tiempo en los símbolos del preámbulo para realizar un des-entrelazado en tiempo sobre los símbolos del preámbulo, a partir de los símbolos del preámbulo L1.

En un transmisor, un constructor de tramas puede construir una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera XFECFrame. Además, un campo para indicar si se debe realizar un entrelazado en tiempo sobre los símbolos del preámbulo o no realizar un entrelazado en tiempo sobre los símbolos del preámbulo puede ser insertado en L1 de los símbolos preámbulo.

Por último, para un código abreviado/perforado para el módulo 401 de inserción de cabecera de trama del constructor de tramas mostrado en la Fig. 9, un tamaño mínimo de palabra de código que puede obtener una ganancia de codificación puede ser determinado y puede ser transmitido en un primer bloque LDPC. De esta manera, el resto de tamaños de bloque LDPC pueden obtenerse a partir ese tamaño de bloque L1 transmitido.

La Fig. 52 muestra otro ejemplo de pre-señalización L1 que puede ser transmitido desde el módulo 307-1 de inserción de cabecera ModCod en la ruta de señalización L1 del módulo BICM mostrado en la Fig. 4. La Fig. 52 difiere de la Fig. 48 en que el mecanismo de protección de la parte cabecera ha sido modificado. Tal como se observa en la Fig. 52, la información de tamaño de bloque L1_size (14 bits) no es transmitida en el bloque L1, sino que es transmitida en la cabecera. En la cabecera, la información de entrelazado en tiempo, de 4 bits, puede ser transmitida también. Para un total de 18 bits de entrada, un código BCH (45, 18), que genera 45 bits, es usado y copiado a las dos rutas y, finalmente, es asignado QPSK. Para la ruta Q, puede realizarse un desplazamiento cíclico de 1 bit para una ganancia en diversidad y modulación PRBS según la palabra de sincronización. Un total de 45 símbolos QPSK pueden ser sacados a partir de estas entradas de ruta de I/Q. En este punto, si la profundidad del entrelazado en tiempo es establecida como un número de preámbulos que se requieren para transmitir el bloque L1, L1_span (3 bits) que indica que es posible que la profundidad del entrelazado en tiempo no tenga que ser transmitida. En otras palabras, sólo el indicador de activación/desactivación de entrelazado en tiempo (1 bit) puede ser transmitido. En un lado del receptor, mediante la comprobación de sólo un número de preámbulos transmitidos, sin usar L1_span, puede obtenerse la profundidad del desentrelazado en tiempo.

La Fig. 53 muestra un ejemplo de planificación del bloque de señalización L1 que es transmitido en el preámbulo. Si un tamaño de una información L1 que puede ser transmitida en un preámbulo es Nmax, cuando el tamaño L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño L1 es mayor que Nmax, la información L1 puede ser dividida, de manera homogénea, de manera que el sub-bloque L1 dividido es menor que Nmax, a continuación, el sub-bloque L1 dividido puede ser transmitido en un preámbulo. En este punto, para una portadora que no se usa debido a que la información L1 es menor que Nmax, no se transmiten datos.

En su lugar, tal como se muestra en la Fig. 55, la potencia de las portadoras en las que se transmite el bloque L1 puede ser aumentada para mantener una potencia total de la señal de preámbulo igual a la potencia de los símbolos de datos. El factor de aumento de potencia puede ser variado dependiendo del tamaño L1 transmitido y un transmisor y un receptor puede tener un valor establecido de este factor de aumento de potencia. Por ejemplo, si sólo se usa la mitad de las portadoras totales, el factor de aumento de potencia puede ser igual a dos.

La Fig. 54 muestra un ejemplo de pre-señalización L1 en el que se tiene en cuenta un aumento de la potencia. Cuando se compara con la Fig. 52, se puede observar que la potencia del símbolo QPSK puede ser aumentada y enviado al constructor de preámbulo.

La Fig. 56 muestra otro ejemplo de extractor r307-1 de ModCod en la ruta de señalización L1 del módulo de demodulación BICM mostrado en la Fig. 31. A partir del símbolo de preámbulo de entrada, la FECFRAME de señalización L1 puede ser sacada al des-asignador de símbolos y solo la parte de la cabecera puede ser decodificada.

Para el símbolo de cabecera de entrada, puede realizarse una des-asignación QPSK y puede obtenerse un valor de la relación de probabilidad logarítmica (Log-Likelihood Ratio, LLR). Para la ruta Q, puede realizarse una demodulación PRBS según la palabra de sincronización y puede realizarse un procedimiento inverso al desplazamiento cíclico de 1-bit para la restauración.

Estos dos valores de ruta I/Q alineados pueden ser combinados y puede obtenerse un aumento de SNR. La salida de la decisión hard puede ser introducida al decodificador BCH. El decodificador BCH puede restaurar 18 bits de la pre-L1 a partir de la entrada de 45 bits.

La Fig. 57 muestra un extractor de ModCod homólogo de un receptor. Cuando se compara con la Fig. 56, puede realizarse un control de potencia sobre los símbolos de entrada del des-asignador QPSK para restaurar a partir de un nivel de potencia aumentada por el transmisor, a su valor original. En este punto, el control de potencia puede ser realizado teniendo en cuenta un número de portadoras usadas para la señalización L1 en un preámbulo y tomando la inversa del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia establece una potencia de preámbulo y una potencia de símbolos de datos idénticas entre sí.

La Fig. 58 muestra un ejemplo de pre-sincronización L1 que puede ser realizado en el extractor r307-1 de ModCod en la ruta de señalización L1 del módulo de demodulación BICM, mostrado en la Fig. 31. Este es un procedimiento de sincronización para obtener una posición de inicio de la cabecera en un preámbulo. Los símbolos de entrada pueden ser des-asignados QPSK, a continuación, para la ruta Q de salida, puede realizarse un inverso de un desplazamiento cíclico de 1 bit y puede realizarse una alineación. Dos valores de ruta I/Q pueden ser multiplicados y los valores modulados por la pre-señalización L1 pueden ser demodulados. De esta manera, la salida del multiplicador puede expresar solo PRBS, que es una palabra de sincronización. Cuando la salida está correlacionada con una secuencia PRBS conocida, puede obtenerse un pico de correlación en la cabecera. De esta manera, puede obtenerse una posición de inicio de cabecera en un preámbulo. Si es necesario, el control de potencia que es realizado para restaurar el nivel de potencia original, tal como en la Fig. 57, puede ser realizado sobre la entrada del des-asignador QPSK.

La Fig. 59 muestra otro ejemplo de campo de cabecera de bloque L1 que es enviado al módulo 307-1 de inserción de cabecera en la ruta de señalización L1 del módulo BICM, tal como se muestra en la Fig. 4. La Fig. 59 difiere de la Fig. 52 en que L1_span, que representa la profundidad de entrelazado en tiempo, es reducido a 2 bits y los bits reservados se aumentan en un 1 bit. Un receptor puede obtener un parámetro de entrelazado en tiempo del bloque L1 a partir de L1_span transmitido.

La Fig. 60 muestra procedimientos de división, de una manera homogénea, de un bloque L1 en tantas partes como un número de preámbulos, a continuación, la inserción de una cabecera en cada uno de los bloques L1 divididos y, a continuación, la asignación de los bloques L1 insertados en la cabecera en un preámbulo. Esto puede realizarse cuando se realiza un entrelazado en tiempo con un número de preámbulos, donde el número de preámbulos es mayor que un número mínimo de preámbulos que se requieren para la transmisión del bloque L1. Esto puede ser realizado en el bloque L1 en la ruta de señalización L1 del módulo BICM, tal como se muestra en la Fig. 37. El resto de las portadoras, después de transmitir los bloques L1 pueden tener patrones cíclicos de repetición en lugar de ser rellenados con ceros.

La Fig. 61 muestra un ejemplo del des-asignador r306-1 de símbolos del módulo de demodulación BICM, tal como se muestra en la Fig. 31. Para un caso en el que los bloques L1 FEC son repetidos, tal como se muestra en la Fig. 60, cada punto de inicio de los bloques L1 FEC puede ser alineado, combinado en el módulo r301f y, a continuación, des-asignado QAM en el des-asignador r302f QAM para obtener una ganancia de diversidad y una ganancia de SNR. En este punto, el combinador puede incluir procedimientos de alineación y puede añadir cada bloque L1 FEC y dividir el bloque L1 FEC añadido. Para un caso en el que sólo una parte del último bloque FEC es repetida, tal como se muestra en la Fig. 60, sólo la parte repetida puede ser dividida en, como mucho, un número de cabeceras de bloque FEC y la otra parte puede ser dividida por un valor que es uno menos que un número de cabeceras de bloque FEC. En otras palabras, el número divisor corresponde a un número de portadoras que se añade a cada portadora.

La Fig. 65 muestra otro ejemplo de la planificación del bloque L1. La Fig. 65 difiere de la Fig. 60 en que, en lugar de realizar un rellenado con ceros o una repetición cuando los bloques L1 no llenan un símbolo OFDM, el símbolo OFDM puede ser llenado con redundancia de paridad realizando menos perforación en el código abreviado/perforado en el transmisor. En otras palabras, cuando el módulo 304c de perforación de paridad es realizado en la Fig. 5, la tasa de código efectiva puede ser determinada según la relación de perforación, por lo tanto, al realizar una perforación, tiene que rellenarse menos bits con ceros, la tasa de código efectiva puede ser reducida y puede obtenerse una mejor ganancia de codificación. El módulo r303a de des-perforación de paridad de un receptor, tal como se muestra en la Fig. 32, puede realizar una des-perforación considerando la redundancia de paridad, menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información acerca del tamaño total del bloque L1, puede calcularse la relación de perforación.

La Fig. 62 muestra otro ejemplo de campo señalización L1. La Fig. 62 difiere de la Fig. 41 en que, para un caso en el que el tipo de segmento de datos es CCM, una dirección de inicio (21 bits) del PLP puede ser transmitida. Esto puede permitir que la FECFRAME de cada PLP forme una trama de transmisión, sin que la FECFRAME esté alineada con una posición de inicio de una trama de transmisión. De esta manera, la sobrecarga debida a los rellenos, que puede ocurrir cuando una anchura de un segmento de datos es estrecha, puede ser eliminada. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información ModCod a partir del preámbulo en la ruta de señalización L1 del módulo demodulador BICM, tal como se muestra en la Fig. 31, en lugar de obtenerla a partir de la cabecera FECFRAME. Además, incluso cuando se produce un intercambio en una ubicación aleatoria de la trama de transmisión, la sincronización FECFRAME puede realizarse sin retardos, ya que la dirección de inicio de PLP puede ser obtenida ya a partir del preámbulo.

La Fig. 63 muestra otro ejemplo de campos de señalización L1 que pueden reducir la sobrecarga del direccionamiento PLP.

La Fig. 64 muestra los números de símbolos QAM que corresponden a una FECFRAME dependiendo de los tipos de modulación. En este punto, un máximo común divisor del símbolo QAM es 135, por lo tanto, una sobrecarga de log2(135)"7 bits puede ser reducida. De esta manera, la Fig. 63 difiere de la Fig. 62 en que un numero de bits del campo PLP_start puede ser reducido de 21 bits a 14 bits. Este es el resultado de considerar 135 símbolos como un único grupo y de direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM, donde el PLP se inicia en una trama de la transmisión después de obtener el valor del campo PLP_start y multiplicándolo por 135.

La Fig. 66 y la Fig. 68 muestran ejemplos de un entrelazador 308 de símbolos que puede realizar un entrelazado en tiempo de símbolos de datos que son enviados desde el módulo 307 de inserción de cabecera ModCod en la ruta de datos del módulo BICM, tal como se muestra en la Fig. 4.

La Fig. 66 es un ejemplo de un entrelazador de bloques para realizar un entrelazado en tiempo que puede operar en base a segmentos de datos. El valor de fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. Un entrelazado en base a símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM contiguas. El valor de columna K significa una profundidad de entrelazado en tiempo, que puede ser 1, 2, 4, 8 ó 16. . . . Puede realizarse una señalización de K para cada segmento de datos dentro de la señalización L1. Puede ejecutarse un entrelazador 403 de frecuencia, tal como se muestra en la Fig. 9, antes del entrelazador 308, tal como se muestra en la Fig. 4.

La Fig. 67 muestra un rendimiento de entrelazado del entrelazador en tiempo, tal como se muestra en la Fig. 66. Se supone que un valor de columna es 2, un valor de fila es 8, una anchura de segmento de datos es de 12 celdas de datos, y que hay pilotos continuos en el segmento de datos. La figura superior en la Fig. 67 es una estructura de símbolo OFDM cuando el entrelazado en tiempo no es realizado y la figura inferior es una estructura de símbolo OFDM cuando el entrelazado en tiempo es realizado. Las celdas negras representan un piloto disperso y las celdas no negras representan celdas de datos. El mismo tipo de celdas de datos representa un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un único símbolo OFDM son entrelazadas en dos símbolos. Se usa una memoria de entrelazado, que corresponde a ocho símbolos OFDM, pero la profundidad de entrelazado corresponde a sólo dos símbolos OFDM, por lo tanto, no se obtiene la profundidad total de entrelazado.

Se sugiere la Fig. 68 para conseguir la profundidad total de entrelazado. En la Fig. 68, las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El entrelazador en tiempo, tal como se muestra en la Fig. 68, puede ser implementado en forma de entrelazador de bloques y puede entrelazar segmentos de datos. En la Fig. 68, un número de columna K representa una anchura de segmento de datos, un número de fila N representa la profundidad de entrelazado en tiempo y el valor K puede tener valores aleatorios, es decir, K = 1, 2, 3, etc. El procedimiento de entrelazado incluye la escritura de la celda de datos, de manera columna girada, y la lectura en una dirección de columna, excluyendo las posiciones de piloto. Es decir, puede decirse que el entrelazado es realizado de una manera fila-columna giradas.

Además, en un transmisor, las celdas que son leídas, de manera columna girada, de la memoria de entrelazado corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM pueden mantenerse mientras se realiza un entrelazado de las celdas.

Además, en un receptor, las celdas que son leídas, de manera fila-columna giradas, de la memoria de des-entrelazado corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM pueden mantenerse mientras se realiza un des-entrelazado en tiempo sobre las celdas.

La Fig. 69 muestra el rendimiento del entrelazado en tiempo de la Fig. 68. Para una comparación con la Fig. 66, se supone que un número de fila es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no hay pilotos continuos en el segmento de datos. En la Fig. 69, las celdas de datos que corresponden a un único símbolo OFDM son entrelazadas en ocho símbolos OFDM. Tal como se muestra en la Fig. 102, se usa una memoria de entrelazado, que corresponde a ocho símbolos OFDM, y la profundidad de entrelazado resultante corresponde a ocho símbolos OFDM, por lo tanto, se obtiene la profundidad total de entrelazado.

El entrelazador en tiempo, tal como se muestra en la Fig. 68 puede ser ventajoso en el sentido de que puede obtenerse la profundidad total de entrelazado usando una memoria idéntica; la profundidad de entrelazado puede ser flexible, en oposición a la FIG. 66; consiguientemente, una longitud de trama de transmisión puede ser también flexible, es decir, las filas no tienen que ser múltiplos de cuatro. Además, el entrelazador en tiempo usado para el segmento de datos puede ser idéntico al procedimiento de entrelazado usado para el preámbulo y también puede partes comunes con un sistema de transmisión digital que, en general, usa OFDM. Específicamente, el entrelazador 308 en tiempo, tal como se muestra en la Fig. 4, puede ser usado antes del entrelazador 403 en frecuencia, tal como se muestra en la Fig. 9. En cuanto a la complejidad del receptor, no se necesita memoria adicional aparte de la lógica de control de direcciones adicional, que puede requerir una complejidad muy pequeña.

La Fig. 70 muestra un des-entrelazador (r308) de símbolos correspondiente en un receptor. Puede realizar un desentrelazado después de recibir la salida desde el eliminador r401 de cabecera de trama. En los procedimientos de desentrelazado, en comparación con la Fig. 66, los procedimientos de escritura y lectura del entrelazado de bloques se invierten. Mediante el uso de la información de posición de piloto, el des-entrelazador en tiempo puede realizar un desentrelazado virtual sin escribir o leer desde una posición de piloto en la memoria de entrelazado y escribiendo o leyendo desde una posición de celda de datos en la memoria de entrelazado. La información des-entrelazada puede ser sacada al extractor r307 de ModCod.

La Fig. 71 muestra otro ejemplo de entrelazado en tiempo. Puede realizarse una escritura en dirección diagonal y una lectura fila por fila. Como en la Fig. 68, el entrelazado es realizado teniendo en cuenta las posiciones de piloto. La lectura y la escritura no se realizan para las posiciones de piloto, sino que la memoria de entrelazado es accedida al considerar sólo las posiciones de celdas de datos.

La Fig. 72 muestra un resultado de entrelazado usando el procedimiento mostrado en la Fig. 71. Cuando se compara con la Fig. 69, las celdas con los mismos patrones están dispersas no sólo en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, la profundidad total de entrelazado puede obtenerse en los dominios de tiempo y de frecuencia.

La Fig. 75 muestra un des-entrelazador r308 de símbolos de un receptor correspondiente. La salida del eliminador r401 de cabecera de trama puede ser des-entrelazada. Cuando se compara con la Fig. 66, el des-entrelazado ha intercambiado el orden de lectura y escritura. El des-entrelazador en tiempo puede usar la información de posición de piloto para realizar un des-entrelazado virtual, de manera que no se realizan lecturas o escrituras en las posiciones de piloto, sino que la lectura

o la escritura pueden realizarse sólo en las posiciones de celdas de datos. Los datos des-entrelazados pueden ser sacados al extractor r307 de ModCod.

La Fig. 73 muestra un ejemplo del procedimiento de direccionamiento de la Fig. 72. NT significa profundidad de entrelazado en tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila N es 8, una anchura de segmento de datos es de 12 celdas de datos, y no hay pilotos continuos en el segmento de datos. La Fig. 73 representa un procedimiento de generación de direcciones para escribir datos en una memoria de entrelazado en tiempo, cuando un transmisor realiza un entrelazado en tiempo. El direccionamiento empieza desde una primera dirección con la dirección de fila (Row Address, RA) = 0 y la dirección de columna (Column Address, CA) = 0. En cada direccionamiento, se incrementan RA y CA. Para RA, puede realizarse una operación de módulo con los símbolos OFDM usados en el entrelazador en tiempo. Para CA, puede realizarse una operación de módulo con un número de portadoras que corresponden a una anchura de segmento de datos. RA puede ser incrementado en 1 cuando las portadoras que corresponden a un segmento de datos son escritas en una memoria. La escritura en una memoria puede realizarse sólo cuando la ubicación de la dirección actual no es una ubicación de un piloto. Si la ubicación de la dirección actual es una ubicación de un piloto, sólo puede incrementarse el valor de dirección.

En la Fig. 73, un número de columna K representa la anchura de segmento de datos, un número de fila N representa la profundidad de entrelazado en tiempo y el valor K puede tener valores aleatorios es decir, K = 1, 2, 3, etc. El procedimiento de entrelazado puede incluir la escritura de las celdas de datos, de una manera columna girada, y la lectura en una dirección de columna, excluyendo las posiciones de piloto. En otras palabras, la memoria de entrelazado virtual puede incluir posiciones de piloto, pero las posiciones de piloto pueden ser excluidas en el entrelazado real.

La Fig. 76 muestra un des-entrelazado, un procedimiento inverso al entrelazado en tiempo, tal como se muestra en la Fig.

71. Una escritura fila por fila y una lectura en dirección diagonal puede restaurar las celdas a las secuencias originales.

El procedimiento de direccionamiento usado en un transmisor puede ser usado en un receptor. El receptor puede escribir, fila por fila, los datos recibidos en una memoria de des-entrelazador en tiempo y puede leer los datos escritos usando los valores de direcciones generados e información de ubicación de piloto que puede ser generada de una manera similar a la de un transmisor. Como una manera alternativa, los valores de direcciones generados y la información de piloto usada para la escritura pueden ser usados para una lectura fila por fila.

Estos procedimientos pueden ser aplicados en un preámbulo que transmite L1. Debido a que cada símbolo OFDM, que comprende el preámbulo, puede tener pilotos en ubicaciones idénticas, puede realizarse un entrelazado con referencia a valores de dirección que tienen en cuenta las ubicaciones de piloto o un entrelazado con referencia a valores de dirección que no tienen en cuenta las ubicaciones piloto. Para el caso en el que se hace referencia a valores de dirección sin tener en cuenta las ubicaciones de piloto, el transmisor almacena los datos en una memoria de entrelazado en tiempo, cada vez. Para dicho caso, un tamaño de memoria necesario para realizar el entrelazado/des-entrelazado de preámbulos en un receptor o un transmisor es igual a un número de celdas de carga útil existentes en los símbolos OFDM usados para el entrelazado en tiempo.

La Fig. 74 es otro ejemplo de entrelazado en tiempo L1. En este ejemplo, el entrelazado en tiempo puede colocar portadoras a todos los símbolos OFDM mientras que todas las portadoras estarían localizadas en un único símbolo OFDM si no se realizara un entrelazado en tiempo. Por ejemplo, para los datos ubicados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM estará ubicada en su ubicación original. La segunda portadora del primer símbolo OFDM estará ubicada en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la i-ésima portadora de datos que está ubicada en el n-ésimo símbolo OFDM estará ubicada en un índice i-ésimo de de portadora del (i + n) mod N –ésimo símbolo OFDM, donde i = 0, 1, 2 … número de portadoras-1, n = 0, 1, 2 … N-1, y N es un número de símbolos OFDM usados en el entrelazado en tiempo L1. En este procedimiento de entrelazado en tiempo L1, puede decirse que el entrelazado para todos los símbolos OFDM se realiza, de una manera girada, tal como se muestra en la Fig. 107. Aunque las posiciones de piloto no se ilustran en la Fig. 107, tal como se ha indicado anteriormente, el entrelazado puede ser aplicado a todos los símbolos OFDM, incluyendo símbolos piloto. Es decir, puede decirse que el entrelazado puede ser realizado para todos los símbolos OFDM sin tener en cuenta las posiciones de piloto o independientemente de si los símbolos OFDM son símbolos piloto o no.

Si un tamaño de un bloque LDPC usado en L1 es menor que un tamaño de un único símbolo OFDM, las portadoras restantes pueden tener copias de partes del bloque LDPC o pueden ser rellenadas con ceros. En este punto, puede realizarse un entrelazado en tiempo, tal como se ha indicado anteriormente. De manera similar, en la Fig. 74, un receptor puede realizar un des-entrelazado almacenando todos los bloques usados en el entrelazado en tiempo L1 en una memoria y leyendo los bloques en el orden en el que han sido entrelazados, es decir, en el orden de números escritos en los bloques mostrados en la Fig. 74.

Cuando se usa un entrelazador de bloques, tal como se muestra en la Fig. 73, se usan dos memorias intermedias. Específicamente, mientras una memoria intermedia está almacenando símbolos de entrada, los símbolos de entrada introducidos previamente pueden ser leídos desde la otra memoria intermedia. Una vez realizados estos procedimientos para un bloque de entrelazado de símbolos, puede realizarse un des-entrelazado cambiando el orden de lectura y escritura, para evitar conflictos de acceso a memoria. Este des-entrelazado al estilo " ping-pong" puede tener una lógica de generación de direcciones simple. Sin embargo, la complejidad del hardware puede aumentar cuando se usan dos memorias intermedias de entrelazado de símbolos.

La Fig. 77 muestra un ejemplo de un des-entrelazador r308 o r308-1 de símbolos, tal como se muestra en la Fig. 31. Esta realización propuesta de la invención puede usar sólo una única memoria intermedia para realizar el des-entrelazado. Una vez generado un valor de dirección por la lógica de generación de direcciones, el valor de dirección puede ser sacado desde la memoria intermedia y puede realizarse una operación de ubicación almacenando un símbolo que es introducido en la misma dirección. Mediante estos procedimientos, puede evitarse un conflicto de acceso a memoria durante la lectura y la escritura. Además, el des-entrelazado de símbolos puede ser realizado usando sólo una única memoria intermedia. Pueden definirse unos parámetros para explicar esta regla de generación de direcciones. Tal como se muestra en la Fig. 73, un número de filas de una memoria de des-entrelazado puede definirse como la profundidad de entrelazado en tiempo, D, y un número de columnas de la memoria de des-entrelazado puede definirse como la anchura de segmento de datos, W. Entonces, el generador de direcciones puede generar las direcciones siguientes.

i-ésima muestra en el bloque j-ésimo, incluyendo el piloto

i = 0, 1, 2, . . ., N-1; N = D * W;

Ci,j = i mod W;

Tw = ((Ci,j mod D) * j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j (1) = Ri,j * W + Ci,j;

O

Li,j (2) = Ci,j * D + Ri,j;

Las direcciones incluyen las posiciones de piloto, por lo tanto, se supone que los símbolos de entrada incluyen posiciones de piloto. Si los símbolos de entrada, que incluyen solo símbolos de datos, necesitan ser procesados, puede necesitarse una lógica de control adicional que se salte las direcciones correspondientes. En este punto, i representa un índice de símbolo de entrada, j representa un índice de bloque de entrelazado de entrada, y N = D * W representa una longitud de bloque de entrelazado. La operación Mod representa la operación de módulo, que proporciona el resto después de la división. La operación Div representa la operación de división, que proporciona el cociente después de la división. Ri,j y Ci,j representan dirección de fila y dirección de columna del i-ésimo símbolo entada del j-ésimo bloque de entrelazado, respectivamente. Tw representa el valor de giro de columna para las direcciones en las que se encuentran los símbolos. En otras palabras, cada columna puede ser considerada como una memoria intermedia, en la que se realiza un giro independiente, según los valores Tw. Li,j representa una dirección, cuando una única memoria intermedia es implementada en una memoria secuencial, de una dimensión, no de dos dimensiones. Li,j puede tener valores de 0 a (N1). Son posibles dos procedimientos diferentes. Se usa Li,j (1) cuando la matriz de memoria está conectada fila por fila y se usa Li,j (2) cuando la matriz de memoria está conectada columna por columna.

La Fig. 78 muestra un ejemplo de direcciones de fila y columna para el des-entrelazado en tiempo cuando D es 8 y W es

12. J comienza desde j = 0 y para cada valor de j, una primera fila puede representar la dirección de fila y una segunda fila puede representar la dirección de columna. La Fig. 78 muestra sólo las direcciones de los primeros 24 símbolos. Cada índice de columna puede ser idéntico al índice i de símbolo de entrada.

La Fig. 80 muestra un ejemplo de un transmisor OFDM que usa un segmento de datos. Tal como se muestra en la Fig. 80, el transmisor puede comprender una ruta PLP de datos, una ruta de señalización L1, un constructor de tramas y una parte de modulación OFDM. La ruta PLP de datos está indica por bloques con líneas horizontales y líneas verticales. La ruta de señalización L1 está indicada por bloques con líneas inclinadas. Los módulos 701-0, 701-N, 701-K y 701-M de procesamiento de entrada pueden comprender bloques y secuencias del módulo 202-1 de interfaz de entrada el sincronizador 203-1 de secuencia de entrada, el compensador 204-1 de retardos, el módulo 205 -1 de eliminación de paquetes nulos, el codificador 206-1 de CRC, el módulo 207-1 de inserción de cabecera BB, y el aleatorizador 209 BB realizados para cada PLP, tal como se muestra en la Fig. 2. Los módulos 702-0, 702-N, 702-K y 702-M FEC pueden comprender bloques y secuencias del módulo 301 de codificación externo y el módulo de codificación 303 interno, tal como se muestra en la Fig. 4. Un módulo 702-L1 FEC usado en la ruta L1 puede comprender bloques y secuencias del módulo 301-1 de codificación externo y del módulo 303-1 de codificación abreviado/perforado interno, tal como se muestra en la Fig. 4. El módulo 700-L1 de señal L1 puede generar información L1 necesaria para comprender una trama.

Los módulos 703-0, 703-N, 703-K y 703-M de entrelazado de bits puede comprender bloques y secuencias del entrelazador 304 interno y del demux 305 de bits, tal como se muestra en la Fig. 37. El módulo 703-L1 de entrelazado de bits usado en la ruta L1 puede comprender bloques y secuencias del módulo 304-1 de entrelazado interno y el demux 305-1 de bits, tal como se muestra en la Fig. 4. Los módulos 704-0, 704-N, 704-K y 704-M de asignación de símbolos pueden realizar funciones idénticas a las funciones del asignador 306 de símbolos, mostrado en la Fig. 4. El módulo 704-L1 asignador de símbolos usado en la ruta L1 puede realizar funciones idénticas a las funciones del asignador 306-1 de símbolos, mostrado en la Fig. 4. Los módulos 705-0, 705-N, 705-K y 705-M de cabecera FEC pueden realizar funciones idénticas a las funciones del módulo 307 de inserción de cabecera ModCod, mostrado en la Fig. 4. El módulo 705-L1 de cabecera FEC para la ruta L1 puede realizar funciones idénticas a las funciones del módulo 307-1 de inserción de cabecera ModCod, mostrado en la Fig. 4.

Los módulos 706-0 y 706-K asignadores de segmentos de datos pueden planificar los bloques FEC a segmentos de datos correspondientes y pueden transmitir los bloques FEC planificados, donde los bloques FEC corresponden a los PLPs que son asignados a cada segmento de datos. El asignador 707-L1 de preámbulo puede planificar bloques FEC de señalización L1 a los preámbulos. Los bloques FEC de señalización L1 son transmitidos en los preámbulos. Los módulos 708-0 y 708-K entrelazadores en tiempo pueden realizar funciones idénticas a las funciones del entrelazador 308 de símbolos, mostrado en la Fig. 4, que puede entrelazar segmentos de datos. El entrelazador 708-L1 en tiempo usado en la ruta L1 puede realizar funciones idénticas a las funciones del entrelazador 308-1 de símbolos, mostrado en la Fig. 4.

Como alternativa, el entrelazador 708-L1 en tiempo usado en la ruta L1 puede realizar funciones idénticas al entrelazador 308-1 de símbolos, mostrado en la Fig. 3, pero sólo sobre los símbolos del preámbulo.

Los bloques 709-0 y 709-K de entrelazado en frecuencia pueden realizar un entrelazado en frecuencia sobre los segmentos de datos. El entrelazador 709-L1 de frecuencia usado en la ruta L1 puede realizar un entrelazado en frecuencia según un ancho de banda del preámbulo.

El módulo 710 de generación de pilotos puede generar pilotos que son adecuados para piloto continuo (CP), piloto disperso (SP), borde del segmento de datos y el preámbulo. Una trama puede ser construida planificando el segmento de datos, el preámbulo y el piloto en el módulo 711. El módulo 712 IFFT y el módulo 713 de inserción de GI pueden realizar funciones idénticas a las funciones de los bloques del módulo 501 IFFT y del módulo 503 de inserción de IG, mostrados en la Fig. 18, respectivamente. Por último, un DAC 714 puede convertir las señales digitales en señales analógicas y las señales convertidas pueden ser transmitidas.

La Fig. 81 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la Fig. 81, el sintonizador r700 puede realizar las funciones del sintonizador/AGC r603 y las funciones del convertidor r602 descendente mostrado en la Fig. 61. Un ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El sincronizador r702 en tiempo/frecuencia puede realizar funciones idénticas a las funciones del sincronizador r505 en tiempo/frecuencia, mostrado en la Fig. 62. El detector r703 de tramas puede realizar funciones idénticas a las funciones del detector r506 de tramas, mostrado en la Fig. 62.

En este punto, después de realizar una sincronización en tiempo/frecuencia, la sincronización puede ser mejorada usando el preámbulo en cada trama que es enviada desde el detector r703 de tramas durante el procedimiento de seguimiento.

El eliminador r704 de GI y el módulo r705 FFT pueden realizar funciones idénticas a las funciones del eliminador r503 de GI y el módulo r502 FFT, mostrados en la Fig. 62, respectivamente.

El estimador r706 de canal y el ecualizador r707 de canal pueden realizar una parte de estimación de canal y una parte de ecualización del estimador/ecualizador r501 de canal, tal como se muestra en la Fig. 62. El analizador r708 de tramas puede sacar un segmento de datos y un preámbulo, donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados mediante líneas inclinadas procesan un preámbulo. Los bloques indicados mediante líneas horizontales, que pueden incluir un PLP común, procesan segmentos de datos. El des-entrelazador r709-L1 en frecuencia usado en la ruta L1 puede realizar un des-entrelazado en frecuencia dentro del ancho de banda del preámbulo. El desentrelazador r709 en frecuencia usado en la ruta del segmento de datos puede realizar un des-entrelazado en frecuencia dentro del segmento de datos. El módulo r712-L1 decodificador de cabecera FEC, el des-entrelazador r710-L1 en tiempo y el des-asignador r713-L1 de símbolos, usados en la ruta L1, pueden realizar funciones idénticas a las funciones del extractor r307-1 de ModCod, el des-entrelazador r308-1 de símbolos y el des-asignador r306-1 de símbolos, mostrados en la Fig. 31.

El des-entrelazador r714-L1 de bits puede comprender módulos y secuencias del demux r305-1 de bits y del desentrelazador r304-1 interno, tal como se muestra en la Fig. 31. El módulo r715-L1 de decodificación FEC puede comprender módulos y secuencias del módulo r303-1 de codificación abreviada/perforada interno y el módulo r301-1 de decodificación externo, mostrados en la Fig. 31. En este punto, la salida de la ruta L1 puede ser la información de señalización L1 y puede ser enviada a un controlador del sistema para la restauración de los datos PLP que son transmitidos en segmentos de datos.

El des-entrelazador r710 en tiempo, usado en la ruta de segmento de datos, puede realizar funciones idénticas a las funciones del des-entrelazador r308 de símbolos, mostrado en la Fig. 31. El analizador r711 de segmentos de trama puede sacar un PLP seleccionado por el usuario desde los segmentos de datos y, si es necesario, un PLP común asociado con el PLP seleccionado por el usuario. El módulo r712-C y r712-K decodificador de cabecera FEC puede realizar funciones idénticas a las funciones del extractor r307 de ModCod, mostrado en la Fig. 31. El des-asignador r713-C y r713-K de símbolos puede realizar funciones idénticas a las funciones del des-asignador r306 de símbolos, mostrado en la Fig. 31.

El des-entrelazador r714-C y r714-K de bits puede comprender bloques y secuencias del demux r305 de bits y del desentrelazador r304 interno, tal como se muestra en la Fig. 31. El módulo r715-C y r715-K decodificador FEC puede comprender bloques y secuencias del módulo r303 de decodificación interno y el módulo r301 de decodificación externo, tal como se muestra en la Fig. 31. Por último, el procesador r716-C y r716-K de salida puede comprender bloques y secuencias del aleatorizador r209 BB, del eliminador r207-1 de cabecera BB, del decodificador r206-1 CRC, del módulo r205-1 de inserción de paquetes nulos, del recuperador r204-1 de retardos, del módulo r203-1 de recuperación de reloj de salida y del módulo r202-1 de interfaz de salida, que son realizados para cada PLP en la Fig. 2. Si se usa un PLP común, el PLP común y el PLP de datos asociado con el PLP común pueden ser transmitidos a un recombinador TS y pueden ser transformados en un PLP seleccionado por el usuario.

Debería observarse, a partir de la Fig. 81, que en un receptor, los bloques en la ruta L1 no están secuenciados simétricamente a un transmisor, en oposición a la ruta de datos, en la que los bloques están posicionados simétricamente

o en una secuencia opuesta de un transmisor. En otras palabras, para la ruta de datos, se posicionan el des-entrelazador r709 en frecuencia, el des-entrelazador r710 en tiempo, el analizador r711 de segmentos de datos y el módulo r712-C y r712-K de decodificación de cabecera FEC. Sin embargo, para la ruta L1, se posicionan el des-entrelazador r709-L1 en frecuencia, el módulo r712-L1 de decodificación de cabera FEC y el des-entrelazador r710-L1 en tiempo.

La Fig. 79 muestra un ejemplo de un entrelazado de bloques general en un dominio de símbolos de datos, en el que no se usan pilotos. Tal como se observa en la figura de la izquierda, la memoria de entrelazado puede ser llenada sin pilotos negros. Para formar una memoria rectangular, pueden usarse celdas de relleno, si es necesario. En la figura de la izquierda, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se necesitan un total de tres celdas de relleno durante la duración de cuatro símbolos OFDM. Finalmente, en la figura del centro, se muestran los contenidos de la memoria de entrelazado.

Al igual que en la figura de la izquierda de la Fig. 79, puede realizarse una escritura fila por fila y realizando una giro de columna; o una escritura, en una manera girada, desde el principio. La salida del entrelazador puede comprender la lectura fila por fila desde la memoria. Los datos de salida que han sido leídos pueden ser colocados tal como se muestra en la figura de la derecha, cuando se tiene en cuenta la transmisión OFDM. En este momento, por simplicidad, el entrelazado en frecuencia puede ser ignorado. Tal como se observa en la figura, la diversidad de frecuencia no es tan alta como la de la Fig. 73, pero se mantiene a un nivel similar. Por encima de todo, puede ser ventajoso en el sentido de que se puede optimizar la memoria requerida para realizar el entrelazado y el des-entrelazado. En el ejemplo, el tamaño de la memoria puede reducirse de W * D a (W-1) * D. Conforme la anchura del segmento de datos se hace más grande, el tamaño de la memoria puede reducirse adicionalmente.

Para las entradas del des-entrelazador en tiempo, un receptor debería restaurar los contenidos de la memoria intermedia en una forma similar a la figura del centro, teniendo en cuenta las celdas de relleno. Básicamente, los símbolos OFDM pueden ser leídos, símbolo a símbolo, y pueden ser salvados, fila por fila. A continuación, puede realizarse un giro contrario, correspondiente al giro de columna. La salida del des-entrelazador puede ser sacada en una lectura, fila a fila, desde la memoria de la figura de la izquierda. De esta manera, cuando se compara con el procedimiento mostrado en la Fig. 73, la sobrecarga de pilotos puede ser minimizada y, consiguientemente, la memoria de entrelazado/des-entrelazado puede ser minimizada.

La Fig. 82 muestra un ejemplo de un entrelazador 708-L1 en tiempo para la ruta L1 de la Fig. 80. Tal como se muestra en la Fig. 82, el entrelazado en tiempo para el preámbulo donde se transmite L1, puede incluir el entrelazado de celdas de datos L1, excluyendo los pilotos que son transmitidos, generalmente, en el preámbulo. El procedimiento de entrelazado puede incluir la escritura de datos de entrada en una dirección diagonal (líneas continuas) y la lectura de los datos, fila por fila, (líneas discontinuas), usando procedimientos idénticos a los procedimientos mostrados con referencia a la Fig. 73.

La Fig. 82 muestra un ejemplo de un des-entrelazador r712-L1 en tiempo en la ruta L1, tal como se muestra en la Fig. 81. Tal como se muestra en la Fig. 82, para un preámbulo donde se transmite L1, puede realizarse un des-entrelazado de celda de datos L1, excluyendo los pilotos que son transmitidos, regularmente, en el preámbulo. El procedimiento de desentrelazado puede ser idéntico al procedimiento mostrado en la Fig. 76, donde los datos de entrada se escriben, fila por fila, (líneas continuas) y se leen en una dirección diagonal (líneas discontinuas). Los datos de entrada no incluyen ningún piloto, consiguientemente, la salida de datos tiene celdas de datos L1 que tampoco incluyen pilotos. Cuando un receptor usa una única memoria intermedia en un des-entrelazador en tiempo para el preámbulo, puede usarse la estructura del generador de direcciones, que tiene una memoria de des-entrelazador, tal como se muestra en la Fig. 77.

El des-entrelazador r712-L1 puede realizarse usando operaciones de direcciones, tal como se indica a continuación:

la i-ésima muestra en el j-ésimo bloque, incluyendo el piloto

i = 0, 1, 2, . . ., N-1;

N = D * W;

Ci,j = i mod W;

Tw = ((Ci,j mod D) * j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j (1) = Ri,j * W + Ci,j; O

Li,j (2) = Ci,j * D + Ri,j;

En las operaciones anteriores, una longitud de una fila, W, es una longitud de una fila de una memoria de entrelazado, tal como se muestra en la Fig. 82. La longitud de columna, D, es una profundidad de entrelazado en tiempo de preámbulo, que es un número de símbolos OFDM necesarios para transmitir los preámbulos.

La Fig. 83 muestra un ejemplo de la formación de símbolos OFDM mediante una planificación de pilotos y preámbulos de entrada desde el constructor 711 de tramas, tal como se muestra en la Fig. 80. Las celdas en blanco formar una cabecera L1 que es una señal de salida de la cabecera 705-L1 FEC en la ruta L1, tal como se muestra en la Fig. 80. Las celdas grises representan los pilotos continuos para el preámbulo, que son generados por el módulo 710 generador de pilotos, tal como se muestra en la Fig. 80. Las celdas con patrones representan las celdas de señalización L1 que son una señal de salida del asignador 707-L1 de preámbulos, tal como se muestra en la Fig. 80. La figura de la izquierda representa los símbolos OFDM cuando el entrelazado en tiempo está desactivado y la figura de la derecha representa los símbolos OFDM cuando el entrelazado en tiempo está activado. La cabecera L1 puede ser excluida del entrelazado en tiempo ya que la cabecera L1 transmite una longitud de campo de señalización L1 y un indicador de activación/desactivación del entrelazado en tiempo. Esto es debido a que la cabecera L1 es añadida antes del entrelazado en tiempo. Tal como se ha indicado anteriormente, el entrelazado en tiempo se realiza excluyendo las celdas piloto. El resto de las celdas de datos L1 pueden ser entrelazadas, tal como se muestra en la Fig. 82, a continuación, pueden ser asignadas a sub-portadoras OFDM.

La Fig. 84 muestra un ejemplo de unos entrelazadores 708-0 ~ 708-K en tiempo que pueden entrelazar símbolos de datos que son enviados desde los asignadores 706-0 ~ 706-K de segmentos de datos en la ruta de datos de un transmisor OFDM usando el segmento de datos mostrado en la Fig. 80. El entrelazado en tiempo puede ser realizado para cada segmento de datos. Los símbolos entrelazados en tiempo pueden ser sacados a entrelazadores 709-0 ~ 709-K en frecuencia.

La Fig. 84 muestra también un ejemplo de un entrelazador en tiempo simple que usa una única memoria intermedia. La Fig. 84a muestra una estructura de símbolos OFDM antes de un entrelazado en tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. Las Figs. 84b y 84c muestran una estructura de símbolos OFDM después del entrelazado en tiempo. El procedimiento de entrelazado en tiempo puede ser dividido en el tipo 1 y el tipo 2. Cada tipo puede realizarse, de manera alternada, para los símbolos pares y los símbolos impares. Consiguientemente, un receptor puede realizar un des-entrelazado. Una de las razones para usar, de manera alternada, el tipo 1 y el tipo 2 es reducir la memoria necesaria en un receptor mediante el uso de una única memoria intermedia durante un desentrelazado en tiempo.

La Fig. 84b muestra un entrelazado en tiempo que usa el tipo 1 de entrelazado. Los símbolos de entrada pueden ser escritos hacia abajo, en dirección diagonal, y pueden ser leídos en una dirección de fila. La Fig. 84c muestra un entrelazado en tiempo que usa el tipo 2 de entrelazado. Los símbolos de entrada pueden ser escritos hacia arriba, en dirección diagonal, y pueden ser leídos en una dirección de fila. La diferencia entre el tipo 1 y tipo 2 es la dirección de la escritura de los símbolos de entrada, que es hacia arriba o hacia abajo. Los dos procedimientos difieren en la manera de escribir los símbolos, sin embargo, los dos procedimientos son idénticos en el sentido de que exhiben una profundidad total de entrelazado y una diversidad total de frecuencias. Sin embargo, el uso de estos procedimientos puede causar un problema durante la sincronización en un receptor, debido al uso de dos esquemas de entrelazado.

Puede haber dos posibles soluciones. La primera solución puede ser la señalización de un bit de un tipo de entrelazado de un primer bloque entrelazador que viene justo después de cada preámbulo, mediante señalización L1 del preámbulo. Este procedimiento está realizando un entrelazado correcto mediante señalización. La segunda solución puede consistir en formar una trama de manera que tenga una longitud de un número par de bloques de entrelazado. Usando este procedimiento, un primer bloque de entrelazado de cada trama puede tener un tipo idéntico, de esta manera, puede resolverse el problema de la sincronización del bloque de entrelazado. Por ejemplo, el problema de la sincronización puede resolverse mediante la aplicación del tipo 1 de entrelazado a un primer bloque de entrelazado y aplicando, secuencialmente, a los bloques de entrelazado siguientes dentro de cada trama, a continuación, terminando un último bloque de entrelazado de cada trama con el tipo 2 de entrelazado. Este procedimiento requiere que una trama esté compuesta de dos bloques de entrelazado, pero puede ser ventajoso en el sentido de que no se requiere una señalización adicional como en el primer procedimiento.

La Fig. 89 muestra una estructura de un des-entrelazador r710 en tiempo de un receptor mostrado en la Fig. 81. El desentrelazador en tiempo puede ser realizado sobre las salidas del des-entrelazador r709 en frecuencia. El des-entrelazador en tiempo de la Fig. 89 representa un esquema de des-entrelazado que es un procedimiento inverso a un entrelazado en tiempo mostrado en la Fig. 84. El des-entrelazado, en comparación con la Fig. 84, tendrá una manera opuesta de lectura y escritura. En otras palabras, el des-entrelazador de tipo 1 puede escribir los símbolos de entrada en una dirección de fila y puede leer los símbolos escritos en una dirección diagonal, hacia abajo. El des-entrelazador de tipo 2 puede escribir los símbolos de entrada en una dirección diagonal hacia abajo, y puede leer los símbolos escritos en una dirección de fila. Estos procedimientos pueden permitir la escritura de los símbolos recibidos, donde los símbolos son leídos previamente, haciendo que una dirección de escritura de símbolos del des-entrelazador de tipo 2 sea idéntica a una dirección de lectura de símbolos del des-entrelazador de tipo 1. De esta manera, un receptor puede realizar un des-entrelazado usando una única memoria intermedia. Además, puede realizarse una implementación simple, ya que los procedimientos de desentrelazado de tipo 1 y tipo 2 son realizados escribiendo o leyendo los símbolos en una dirección diagonal o en una dirección de fila.

Sin embargo, el uso de estos procedimientos puede causar un problema en la sincronización en un receptor, debido al uso de dos esquemas de entrelazado. Por ejemplo, un des-entrelazado de tipo 1, de símbolos entrelazados en una manera de tipo 2, puede causar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede consistir en determinar un tipo de un bloque de entrelazado que viene después de un preámbulo, usando un bit de un tipo de entrelazado de una parte de señalización L1 transmitida. La segunda solución puede consistir en realizar un desentrelazado usando un tipo según un primer bloque de entrelazado dentro de una trama, si un número de bloques de entrelazado dentro de una trama es un número par. El símbolo des-entrelazado puede ser sacado al analizador r711 de segmentos de datos.

La Fig. 85 muestra una lógica de generación de direcciones que es idéntica a una lógica de generación de direcciones de una única memoria intermedia, cuando un entrelazador de bloques usa dos memorias intermedias, tal como en la Fig. 73. La lógica de generación de direcciones puede realizar funciones idénticas funciones a las mostradas en la Fig. 73. Definiendo una profundidad D de entrelazado en tiempo como un número de filas de una memoria de des-entrelazado y definiendo una anchura W de segmento de datos como un número de columnas, las direcciones mostradas en la Fig. 85 pueden ser generadas por un generador de direcciones. Las direcciones pueden incluir posiciones de piloto. Para realizar un entrelazado en tiempo de los símbolos de entrada, que incluyen solamente símbolos de datos, puede necesitarse una lógica de control que pueda saltarse direcciones. Las direcciones usadas en el entrelazado de preámbulos pueden no necesitar posiciones de piloto y el entrelazado puede ser realizado usando bloques L1. La i representa un índice de un símbolo de entrada, N = D * W representa una longitud de bloque de entrelazado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada i-ésimo, respectivamente. Tw representa un valor de giro de columna o un parámetro de giro desde una dirección en la que se encuentra un símbolo. Li representa las direcciones cuando se implementa una memoria unidimensional, que tiene una única memoria intermedia. Los valores de Li pueden ser de 0 a (N-1). En esta memoria unidimensional, son posibles al menos dos procedimientos. Li (1) es un acoplamiento de una matriz de memoria fila por fila y Li (2) es un acoplamiento de una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en la lectura de los símbolos durante un des-entrelazado.

La Fig. 86 muestra otro ejemplo de un preámbulo. Para un caso en el que se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7,61 MHz y una sexta portadora dentro de un símbolo OFDM y las portadoras en ambos extremos son usadas como pilotos, puede suponerse que un número de portadoras que pueden ser usadas en la señalización L1 es igual a 2.840. Cuando se enlazan múltiples canales, pueden existir múltiples anchos de banda de preámbulo. El número de portadoras puede cambiar dependiendo de un tipo de pilotos a usar, un tamaño de FFT, un número de canales enlazados y otros factores. Si un tamaño de una L1_XFEC_FRAME que incluye L1_header (H) que debe asignarse a un único símbolo OFDM y un bloque L1 FEC (L1_FEC1) es menor que un único símbolo OFDM (5w-a1), la L1_XFEC_FRAME, que incluye L1_Header, puede ser repetida para llenar una parte restante del único símbolo OFDM (5w-a-2). Esto es similar a la estructura de preámbulo de la Fig. 60. Para que un receptor reciba un segmento de datos que se encuentra en un cierto ancho de banda de los canales enlazados, una ventana del sintonizador del receptor puede estar situada en un ancho de banda determinado.

Si una ventana de sintonizador de un receptor se encuentra como 5w-a-3 de la FIG. 86, puede ocurrir un resultado incorrecto durante el mezclado de las L1_XFEC_FRAMEs repetidas. El Caso 1 de la Fig. 86 puede ser un ejemplo de esto. Un receptor encuentra L1_Header (H) para localizar una posición de inicio de una L1_Header (H) dentro de una ventana de sintonizador, pero la L1_Header encontrada puede ser una cabecera de una L1_XFEC_FRAME incompleta (5w-a-4). La información de señalización L1 no puede obtenerse correctamente si una longitud de L1_XFEC_FRAME es obtenida en base a esa L1_Header y un resto de la parte (5w-a-5) es sumado a una posición de inicio de esa L1_Header. Para prevenir dicho caso, un receptor puede necesitar operaciones adicionales para encontrar una cabecera de una L1_XFEC_FRAME completa. La Fig. 87 muestra dichas operaciones. En el ejemplo, para encontrar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_Headers para encontrar una ubicación de inicio de la L1_Header para mezclar la L1_XFEC_FRAME. En primer lugar, un receptor puede encontrar L1_Header a partir de un símbolo OFDM (5w-b-1) de preámbulo. A continuación, usando una longitud de una L1_XFEC_FRAME dentro de la L1_Header encontrada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de una secuencia de símbolos OFDM actual es un bloque completo (5w-b2). Si no lo es, el receptor puede encontrar otra L1_Header a partir de un símbolo preámbulo actual (5w-b-3). A partir de una distancia calculada entre una L1_Header recién encontrada y una L1_Header anterior, puede determinarse si una L1_XFEC_FRAME determinada es un bloque completo (5w-b-4). A continuación, una L1_Header de una L1_XFEC_FRAME completa puede ser usada como un punto de inicio para el mezclado. Usando el punto de inicio,

L1_XFEC_FRAME puede ser mezclada (5w-b-5). Usando estos procedimientos, puede esperarse el caso 2 o un mezclado correcto mostrado en la Fig. 86, en un receptor. Estos procedimientos pueden ser realizados en el decodificador r712-L1 de cabecera FEC en la ruta de la señal L1 de la Fig. 81.

La Fig. 88 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales indicadas anteriormente en un receptor. A diferencia de la estructura de preámbulo anterior, cuando una parte restante de un símbolo OFDM es llenada, sólo L1_FEC1 de una L1_XFEC_FRAME, excluyendo L1_Header (H), puede ser llenada repetidamente (5w-c-2). De esta manera, cuando un receptor encuentra una posición de inicio de una L1_Header (H) para mezclar L1_XFEC_FRAME, L1_Header de sólo una L1_XFEC_FRAME completa puede ser encontrada (5w-c-4), por lo tanto, sin operaciones adicionales, L1_XFEC_FRAME puede ser mezclada con la L1_Header encontrada. Por lo tanto, los procedimientos tales como (5w-b-2), (5w-b-3), y (5w-b-4), mostrados en la Fig. 87, pueden ser eliminados en un receptor. Estos procedimientos y los procedimientos homólogos de los procedimientos pueden ser realizados en el decodificador 712-L1 de cabecera FEC en la ruta de señal L1 de un receptor de la Fig. 81 y en una cabecera 705-L1 FEC en la ruta de señal L1 de un transmisor de la Fig. 80.

El des-entrelazador r712-L1 en tiempo en la ruta L1 de un receptor de la Fig. 81 puede des-entrelazar celdas de bloques L1 o celdas con patrones, excluyendo otras celdas, tales como la cabecera del preámbulo y las celdas piloto. Las celdas de bloque L1 están representadas por celdas con patrones, tal como se muestra en la Fig. 83. La Fig. 90 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica al transmisor de la Fig. 80, excepto por los bloques añadidos y modificados. El asignador 1007-L1 de preámbulos puede asignar bloques L1 y cabeceras de bloques L1, que son las salidas de la cabecera 705-L1 FEC, a los símbolos del preámbulo usados en una trama de transmisión. Específicamente, la cabecera de bloque L1 puede ser repetida para cada preámbulo y el bloque L1 puede ser dividido en hasta un número de preámbulos usados. El entrelazador 1008-L1 en tiempo puede entrelazar bloques L1 que están divididos en preámbulos. En este punto, la cabecera del bloque L1 puede ser incluida en el entrelazado o puede no ser incluida en el entrelazado. El hecho de si la cabecera del bloque L1 está incluida o no, puede no cambiar una estructura de la señal de una cabecera de bloque L1, pero puede cambiar un orden de entrelazado y bloques L1 de transmisión. El repetidor 1015-L1 L1_XFEC puede repetir los bloques L1_XFEC entrelazados en tiempo dentro de un ancho de banda del preámbulo. En este punto, la cabecera del bloque L1 puede ser repetida dentro de un preámbulo o puede no ser repetida dentro de un preámbulo.

La Fig. 91 muestra otro ejemplo de un receptor OFDM que usa segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar una función idéntica que el receptor de la Fig. 81, exceptuando los bloques añadidos y modificados. El módulo r1012-L1 de decodificación de cabecera FEC puede sincronizar cabeceras L1 dentro de un preámbulo. Si se repiten las L1_Headers, las L1_Headers pueden ser combinadas para obtener una ganancia de SNR. A continuación, el módulo r712-L1 de decodificación de cabecera FEC de la Fig. 81 puede realizar una decodificación FEC. El procedimiento de sincronización puede proporcionar una ubicación de una cabecera correlacionando la palabra de sincronización de una cabecera y los preámbulos. Para desplazamientos de frecuencia múltiplos de un número entero, puede determinarse un rango de correlación a partir de un direccionamiento circular.

El módulo r1017-L1 de combinación de L1_XFEC puede combinar bloques L1_XFEC para obtener una ganancia de SRN, cuando los bloques L1 divididos son recibidos dentro de un preámbulo. El des-entrelazador r1010-L1 en tiempo puede des-entrelazar en tiempo los bloques L1 dentro de un preámbulo. Dependiendo de si las cabeceras de bloque L1 son entrelazadas en tiempo en un transmisor o no, las cabeceras de bloque L1 pueden ser des-entrelazadas en un receptor, de manera correspondiente. Un orden de des-entrelazado de los bloques L1 puede ser cambiado dependiendo de si las cabeceras de bloque L1 son entrelazadas en tiempo en un transmisor o no. Por ejemplo, cuando el entrelazado en tiempo está activado, tal como en la Fig. 83, puede cambiarse una ubicación de la celda número 33, que es una primera celda de bloque L1 dentro de un primer preámbulo. En otras palabras, cuando las cabeceras de bloque L1 no están incluidas en un entrelazado, la señal entrelazada, que tiene las ubicaciones de las celdas, tal como se muestra en la Fig. 83, será recibida. Si las cabeceras de bloque L1 están incluidas en un entrelazado, una ubicación de la celda número 33 necesita ser cambiada para des-entrelazar las celdas que están entrelazadas en diagonal, usando una primera celda de una primera cabecera de bloque L1 dentro de un primer preámbulo, como una referencia. El mezclador r1018-L1 L1_ FEC puede mezclar los bloques L1 que están divididos en muchos preámbulos en un único bloque L1 para decodificación FEC.

Con un 1 bit adicional, el campo PLP_type de los campos de señalización L1 que son transmitidos en un preámbulo puede tener los valores siguientes.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP datos normales)

PLP_type = 10 (PLP de datos de-multiplexados)

PLP_type = 11 (reservado) Un PLP de datos normales representa un PLP de datos cuando un único servicio es transmitido en un único segmento de datos. Un PLP de datos de-multiplexados representa un PLP de datos cuando un único servicio es de-multiplexado en múltiples segmentos de datos. Cuando un usuario cambia de servicio, si la señalización L1 y la señalización L2 están almacenadas en un receptor, puede eliminarse la espera para una información de señalización L1 dentro de una trama siguiente. Por lo tanto, un receptor puede cambiar de servicio de manera eficiente y un usuario puede tener el beneficio de un menor retardo durante un cambio de servicio. La Fig. 95 muestra las estructuras de señal de un bloque L1 que es transmitido en un preámbulo, para el flujo de entrelazado en tiempo y el flujo de des-entrelazado en tiempo. Tal como se observa en la Fig. 95, el entrelazado y el des-entrelazado pueden ser realizados no en un ancho de banda de preámbulo completo, sino en un bloque L1 dividido.

La Fig. 96 es un ejemplo de un campo de entrelazado en tiempo L1 de los campos de señalización de L1, procesado por la cabecera 705-L1 FEC en la ruta L1 mostrada en la Fig. 90. Tal como se muestra en la Fig. 96, puede usarse un bit o dos bits para el parámetro de entrelazado en tiempo. Si se usa un bit, el entrelazado no se realiza cuando el valor del bit es 0 y un entrelazado, que tienen una profundidad de símbolos OFDM usada en los símbolos del preámbulo, puede ser realizada cuando el valor del bit es 1. Si se usan dos bits, se realiza un entrelazado, con una profundidad de entrelazado igual a 0, o no se realiza un entrelazado cuando el valor de los bits es 00, y un entrelazado, que tiene una profundidad de símbolos OFDM usados en los símbolos del preámbulo, puede ser realizado cuando el valor de los bits es 01. Un entrelazado que tiene una profundidad de cuatro símbolos OFDM puede ser realizado cuando el valor de los bits es 10. Un entrelazado, que tiene una profundidad de ocho símbolos OFDM, puede ser realizado cuando el valor es de los bits es

11.

Un receptor, específicamente, un decodificador r1012-L1 de cabecera FEC en la ruta L1 mostrada en la Fig. 91 puede extraer los parámetros de entrelazado en tiempo (Time Interleaving, TI) mostrados en la Fig. 96. Usando los parámetros, el des-entrelazador r1010-L1 en tiempo puede realizar un des-entrelazado según la profundidad de entrelazado. Los parámetros que se transmiten en la cabecera L1 son el tamaño de la información L1 (15 bits), el parámetro de entrelazado en tiempo (máximo 2 bits) y el CRC (máximo 2 bits). Si se usa el código Reed-Muller RM (16, 32) para la codificación del campo de señalización de cabecera L1, debido a que los bits que pueden ser transmitidos son 16 bits, no hay un número de bits suficiente. La Fig. 97 muestra un ejemplo de campo de señalización L1 que puede ser usado para dicho caso.

La Fig. 97 muestra un procesamiento realizado en la cabecera 705-L1 FEC de la ruta L1 de la Fig. 90. En la Fig. 97a, L1(), en la columna de campos de señalización, representa el tamaño L1 y TI() representa el tamaño para los parámetros de entrelazado en tiempo. Para el primer caso o cuando se transmiten el tamaño L1 (15 bits) y TI (1 bit), es posible que no se necesite un relleno adicional y puede obtenerse un rendimiento de decodificación sustancial de la cabecera L1, sin embargo, debido a que la información indicativa de si debe realizarse o no un entrelazado en tiempo es transmitida, para un bloque L1 corto, no puede obtenerse un efecto de entrelazado.

Para el segundo caso, o cuando el tamaño L1 se reduce a 1/8 del tamaño original, la información de transmisión con los números de bits, tales como L1 (12 bits), TI (2 bits) y CRC (2 bits) se hace posible. De esta manera, para el segundo caso, puede esperarse el mejor rendimiento de decodificación L1 y el mejor efecto de entrelazado en tiempo. Sin embargo, el segundo caso requiere un procedimiento de relleno adicional para hacer que el tamaño L1 sea un múltiplo de ocho, si el tamaño L1 no es un múltiplo de ocho. La Fig. 97b representa un procedimiento de relleno que puede ser realizado en una señal L1 700-L1 de la Fig. 90. Esta figura muestra que el relleno se encuentra después del bloque L1 y cubierto con la codificación CRC. Consiguientemente, en un receptor, un decodificador r715-L1 BCH/LDPC FEC en la ruta L1 de la Fig. 91 puede realizar una decodificación FEC, a continuación, si no hay errores cuando el campo CRC es comprobado, puede realizarse un análisis de los bits según un campo de señalización L1, a continuación, se requiere un procedimiento de definición de los bits restantes como relleno o CRC32 y de exclusión del resto de los bits de los parámetros.

Para el tercer caso o cuando el tamaño L1 se expresa como un número de celdas QAM asignadas, no como un número de bits, puede reducirse el número de bits. Para el cuarto caso, el tamaño L1 se expresa no como un tamaño de un bloque L1 completo, sino como un tamaño L1 por cada símbolo OFDM. De esta manera, para que un receptor obtenga un tamaño de un bloque L1 completo, debe realizarse una multiplicación del tamaño de bloque L1 en un único símbolo OFDM por un número de símbolos OFDM usados en el preámbulo. En este caso, el tamaño L1 real debe excluir el relleno.

Para el quinto caso, expresando el bloque L1, no como un número de bits, sino como un número de celdas QAM asignadas, es posible una mayor reducción de bits. Para los casos tercero a quinto, se muestran los parámetros TI, CRC y un número de bits de relleno necesarios. Para un caso en el que el tamaño de bloque L1 se expresa como un número de celdas, para que un receptor obtenga el tamaño L1 en bits, el receptor debe multiplicar un número de bits en los que solo se transmiten celdas por un tamaño L1 recibido. Además, deben excluirse un número de bits de relleno.

El último caso muestra un aumento en el número total de bits a 32 bits, mediante el uso de dos bloques de código RM en la cabecera. Un total de campos CRC se convierte en cuatro bits, ya que cada bloque de código RM necesita dos bits de campo CRC. Un receptor o un decodificador r1012-L1 de cabecera FEC en la ruta L1 de la Fig. 91, necesita obtener los parámetros necesarios realizando una decodificación FEC en un total de dos bloques FEC. Usando los parámetros obtenidos, un receptor, específicamente el des-entrelazador r1010-L1 en tiempo en la ruta L1 de la Fig. 91, puede determinar si realizar o no un des-entrelazado, y puede obtener una profundidad de des-entrelazado, si se determina que debe realizarse un des-entrelazado. Además, el decodificador r715-L1 BCH/LDPC FEC puede obtener la longitud del bloque LDPC necesario para realizar una decodificación FEC y los parámetros abreviación/perforación. Los campos de relleno, innecesarios, requeridos para enviar la señal L1 a un controlador del sistema, pueden ser eliminados.

La Fig. 92 muestra un ejemplo de un entrelazado en tiempo (TI) de segmentos de datos. El procedimiento TI supone que se conocen todas las posiciones de piloto. El TI puede sacar solo celdas de datos, excluyendo los pilotos. El conocimiento de las posiciones de piloto permite un número correcto de celdas de salida para cada símbolo OFDM. Además, TI puede ser implementado con una única memoria intermedia en un receptor.

La Fig. 93 muestra un ejemplo de una implementación eficiente del des-entrelazador en tiempo en un receptor. La Fig. 93a muestra cuatro diferentes esquemas de des-entrelazado según una realización de la presente invención. La Fig. 93b muestra una única memoria intermedia que realiza el des-entrelazado. La Fig. 93c muestra un esquema ejemplar para direccionar los bloques L1 en una matriz 2D o una secuencia 1D.

Tal como se muestra en la Fig. 93a-c, el uso de un algoritmo con una única memoria intermedia puede ser una implementación más eficiente del des-entrelazador en tiempo. El algoritmo puede estar caracterizado por leer primero las celdas de salida desde la memoria, a continuación, escribiendo las celdas de entrada donde las celdas de salida son leídas. Un direccionamiento diagonal puede ser considerado como un direccionamiento circular, en cada columna.

Más específicamente, con referencia a la Fig. 93a, se aplican, secuencialmente, estos cuatro procedimientos de escritura y lectura a las tramas C2 que son recibidas en un receptor. La primera trama recibida en un receptor es escrita en la memoria del des-entrelazador en la Fig. 93b en la ruta en la manera en la que se hace para el bloque 0-ésimo en la Fig. 93a, y es leía en la manera en la que se hace para el primer bloque. La segunda trama recibida es escrita en la memoria de des-entrelazado en la Fig. 93b en la manera en la que se hace para el primer bloque y es leída para el segundo bloque. La tercera trama recibida es escrita en la memoria de des-entrelazado en la Fig. 93b en la manera en la que se hace para el segundo bloque y es leída en la manera en la que se hace para el tercer bloque. La cuarta trama recibida es escrita en la memoria de des-entrelazado en la Fig. 93b en la manera en la que se hace para el tercer bloque y es leída en la manera en la que se hace para el bloque 0-ésimo, y así sucesivamente. Es decir, los procedimientos de escritura y lectura de la Fig. 93a pueden ser aplicados, secuencial y cíclicamente, a las tramas C2 que son recibidas secuencialmente.

Un procedimiento de entrelazado en tiempo (TI) puede ser realizado sobre los preámbulos, tal como se muestra en la Fig.

94. Las posiciones de piloto son periódicas y son eliminadas fácilmente y no es necesario un entrelazado para la cabecera de bloque L1. Esto es debido a que la cabecera del preámbulo transporta los parámetros TI y tanto el entrelazado como la ausencia de entrelazado proporcionan los mismos resultados, debido a la repetición. De esta manera, sólo se entrelazan las celdas de señalización L1. Puede aplicarse una única memoria intermedia usada en el TI de segmentos de datos.

La Fig. 95 muestra el flujo del entrelazado/des-entrelazado en tiempo del preámbulo. Un entrelazado puede ser realizado dentro de un bloque L1, en lugar del preámbulo completo. En un transmisor, tal como se muestra en la Fig. 128a, el bloque L1 pueden ser codificado (1), a continuación, puede realizarse un entrelazado dentro del bloque L1 (2), y el bloque L1 entrelazado puede ser repetido dentro del preámbulo. En un receptor, tal como se muestra en la Fig. 128b, desde un preámbulo (1) recibido, un bloque L1 puede ser combinado o sincronizado y puede obtenerse un único período del bloque L1 (2), y el bloque L1 combinado puede ser des-entrelazado (3).

La Fig. 96 muestra los parámetros de profundidad de entrelazado en tiempo en la señalización de la cabecera L1. Para la estructura de cabecera L1, RM (16, 32) tiene una capacidad de 16 bits. Un máximo de 2 bits de CRC puede mejorar el rendimiento RM BER. Los campos de señalización requeridos de la cabecera L1 son L1_info_size (15 bits), que puede requerir un máximo de 5 símbolos OFDM, y TI_depth (2 bits o 1 bit). Sin embargo, un total de 18 ó 19 bits excede la capacidad de la cabecera L1.

La Fig. 97 muestra un ejemplo de señalización de cabecera L1 y una estructura y un procedimiento de relleno.

La Fig. 98 muestra un ejemplo de una señalización L1 transmitida en una cabecera de una trama. La información de señalización L1 puede ser usada como parámetros de decodificación en un receptor. Especialmente, los módulos en la ruta de la señal L1 de la Fig. 91 pueden realizar la decodificación de la señalización L1 y los módulos en la ruta PLP de la Fig. 91 pueden usar los parámetros; de esta manera, los servicios pueden ser decodificados. Un receptor puede obtener parámetros de señalización L1 desde las señales de la ruta L1 que son decodificadas según un orden de cada campo y una longitud de campo. A continuación se explica el significado de cada campo y su uso. Un nombre de cada campo, un número de bits para cada campo o un ejemplo de cada campo pueden ser modificados.

Num_chbon: Este campo indica el número de canales usados en un enlace de canales. Usando este campo, el receptor puede obtener un ancho de banda total de los canales usados. Un canal puede tener un ancho de banda de 6 MHz, 7 MHz, 8 MHz u otros valores.

Num_dslice: Este campo indica un número de segmentos de datos existentes en un canal enlazado. Después de la decodificación de la señalización L1, un receptor accede a un bucle donde está contenida la información acerca de los segmentos de datos, para obtener la información de los segmentos de datos. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Num_notch: Este campo indica un número de bandas de ranuras que existen en un canal enlazado. Después de la decodificación de la señalización L1, un receptor accede a un bucle donde está contenida la información acerca de la banda de ranura, para obtener información de la banda de ranura. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Para cada segmento de datos, dslice_id, dslice_start, dslice_width, dslice_ti_depth, dslice_type, dslice_pwr_allocation y la información de PLP pueden ser transmitidos en un preámbulo de una cabecera de trama. El segmento de datos puede ser considerado como un ancho de banda específico que contiene uno o más PLPs. Los servicios pueden ser transmitidos en los PLPs. Un receptor necesita acceder al segmento de datos que contiene un PLP específico para decodificar un servicio.

Dslice_id: Este campo puede ser usado para la identificación de un segmento de datos. Cada segmento de datos en un canal enlazado puede tener un valor único. Cuando un receptor accede a uno de los PLPs para decodificar servicios, este campo puede ser usado para que el receptor diferencie un segmento de datos, donde se encuentra el PLP, de otros segmentos de datos.

Dslice_start: Este campo indica una posición de inicio de un segmento de datos dentro de un canal enlazado. Usando este campo, un receptor puede obtener una frecuencia donde comienza el segmento de datos. Además, la sintonización para acceder a un segmento de datos puede ser realizada usando este campo.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo puede ser usado en un des-entrelazado en tiempo para permitir una decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar desde las señales de RF recibidas. Este procedimiento puede ser realizado en el sintonizador r700 de la Fig.

91. Información, tal como dslice_start y dslice_width puede ser usada como señal de control del sintonizador (r700).

Dslice_ti_depth: Este campo indica la profundidad del entrelazador usado en el entrelazado en tiempo de los segmentos de datos. Junto con dslice_width, un receptor puede obtener una anchura y una profundidad de un des-entrelazador en tiempo y puede realizar un des-entrelazado en tiempo. La Fig. 99 muestra un ejemplo de dslice_ti_depth. En el ejemplo, se usan 1, 4, 8 ó 16 de símbolos OFDM en el entrelazado en tiempo. Esto se realiza en el des-entrelazador r710 en tiempo de la Fig. 91. Dslice_width y dslice_ti_depth pueden ser usados como señal de control.

Dslice_type: Este campo indica un tipo de segmento de datos. El segmento de datos de tipo 1 tiene un PLP individual dentro del mismo y el PLP es un CCM (codificación y modulación constante) aplicado. El segmento de datos de tipo 2 representa el resto de tipos de segmentos de datos. Usando este campo, un receptor puede realizar una decodificación según el PLP. El PLP de tipo 1 no tiene una cabecera FECFRAME, por lo que un receptor no busca una cabecera FECFRAME. Para el tipo 2, un receptor busca una cabecera FECFRAME de PLP para obtener la información MODCOD. La Fig. 100 muestra un ejemplo de dslice_type. Usando este campo, el analizador r711 de segmentos de datos de la Fig. 91 puede controlar el decodificador r712-c, k de cabecera FEC.

Dslice_pwr_allocation: Este campo indica una potencia de un segmento de datos. Cada segmento de datos puede tener una potencia diferente a la de otros segmentos de datos. Es para la adaptación del enlace en un sistema por cable. Un receptor puede usar este campo para controlar la potencia del segmento de datos recibido. El sintonizador r700 de la Fig. 91 puede ajustar la ganancia de señal usando este campo.

Num_plp: Este campo indica el número de PLPs en un segmento de datos. Después de la decodificación de la señalización L1, un receptor accede a un bucle que incluye la información PLP. Usando este campo, un receptor puede obtener un tamaño del bucle y decodificar los PLPs.

Para cada PLP, pueden transmitirse plp_id, plp_type, reprocesamiento PSI/SI, plp_payload_type, plp_modcod y plp_start_addr en una cabecera de la trama (preámbulo). Cada PLP puede transmitir una o más secuencias o paquetes, tal como TS y GSE. Un receptor puede obtener los servicios decodificando los PLPs donde son transmitidos los servicios.

Plp_id: Este campo es un identificador de PLP y tiene un valor único para cada PLP en un canal enlazado. Usando este campo, un receptor puede acceder al PLP donde existe un servicio para decodificar. Este campo puede servir a un propósito idéntico al campo plp_id transmitido en una cabecera FECFRAME. El decodificador r712-c, k de cabecera FEC de la Fig. 91 puede acceder al PLP necesario usando este campo.

Plp_type: Este campo indica si un tipo de PLP es un PLP común o un PLP de datos. Usando este campo, un receptor puede buscar un PLP común y puede obtener la información necesaria para decodificar un paquete TS del PLP común. Además, el receptor puede decodificar un paquete TS dentro de un PLP datos. La Fig. 101 muestra un ejemplo de plp_type.

Reprocesamiento PSI/SI: Este campo indica si un PSI/SI de una señal recibida es reprocesado o no. Usando este campo, un receptor puede determinar si hacer referencia a PSI/SI de un servicio específico desde un servicio de transmisión. Si un receptor no puede hacer referencia a PSI/SI de un servicio específico desde un servicio transmitido, un PSI/SI, que puede ser referido por un servicio específico, puede ser transmitido a través de un PLP común, por ejemplo. Usando esta información, un receptor puede decodificar los servicios. Además, este campo puede ser un campo de 1 bit. Este campo puede ser usado por un receptor para reconocer si puede confiar en las partes PSI/SI relacionadas. Cuando se realiza un reprocesamiento PSI/SI, este campo será puesto a ‘1’, si no, será puesto a ‘0’.

Plp_payload_type: Este campo indica el tipo de datos de carga útil que transmite el PLP. Un receptor puede usar este campo antes de decodificar los datos dentro de los PLPs. Si un receptor no puede decodificar un tipo específico de datos, puede prevenirse la decodificación de un PLP que contiene ese tipo específico de datos. La Fig. 102 muestra un ejemplo de plp_payload_type. Si un segmento de datos tiene un PLP individual y un CCM es aplicado al segmento de datos, es decir, segmento de datos de tipo 1, pueden transmitirse además campos, tales como plp_modcod y plp_start_addr.

Plp_modcod: Este campo indica el tipo de modulación y la tasa de código FEC usados en el PLP. Usando este campo, un receptor puede realizar una demodulación QAM y una decodificación FEC. La Fig. 103 muestra un ejemplo de plp_modcod. Estos valores mostrados en la figura pueden ser usados en un modcod que es transmitido en una cabecera de una FECFRAME. El des-asignador r713-c, k de símbolos y el decodificador r715-c, k BCH/LDPC FEC de la Fig. 91 pueden usar este campo para la decodificación.

Plp_start_addr: Este campo indica dónde aparece una primera FECFRAME de un PLP en una trama de transmisión. Usando este campo, un receptor puede obtener una posición de inicio de FECFRAME y realizar una decodificación FEC. Usando este campo, el analizador r711 de segmentos de datos de la Fig. 91 puede sincronizar FECFRAMEs para PLPs del tipo 1. Para cada banda de ranura, información, tal como notch_start notch_width puede ser transmitida en una cabecera de trama (preámbulo).

Notch_start: Este campo indica una posición de inicio de una banda de ranura. Notch_width: Este campo indica una anchura de una banda de ranura. Usando notch_start y notch_width, un receptor puede obtener una ubicación y un tamaño de una banda de ranura dentro de un canal enlazado. Además, puede obtenerse una ubicación de sintonización para una correcta decodificación de servicio y puede comprobarse la existencia de un servicio dentro de un cierto ancho de banda. El sintonizador r700 de la Fig. 91 puede realizar una sintonización usando esta información.

GI: Este campo indica la información del intervalo de guarda usada en un sistema. Un receptor puede obtener información del intervalo de guarda usando este campo. El sincronizador r702 en tiempo/frecuencia y el eliminador r704 de GI de la Fig. 91 pueden usar este campo. La Fig. 104 muestra un ejemplo.

Num_data_symbols: Este campo indica un número de símbolos OFDM de datos, exceptuando el preámbulo, usados en una trama. Una longitud de la trama de transmisión puede ser definida por este campo. Usando este campo, un receptor puede predecir una ubicación de un preámbulo siguiente, por lo tanto, este campo puede ser usado para decodificar la señalización L1. El analizador r708 de tramas de la Fig. 91 puede usar este campo y predecir los símbolos OFDM que son el preámbulo y enviar una señal a la ruta de decodificación de preámbulo.

Num_c2_frames: Este campo indica un número de tramas existentes en una súper trama. Usando este campo, un receptor puede obtener un límite de una súper trama y puede predecir la información repetida por cada súper trama.

Frame_idx: Este campo es un índice de trama y su valor se restablece para cada súper trama. Usando este campo, un receptor puede obtener un número de trama actual y buscar una ubicación de la estructura actual dentro de una súper trama. Usando este campo, el analizador r708 de tramas de la Fig. 91 puede conocer cuántas tramas hay por delante de una trama actual en una súper trama. Junto con num_c2_frames, un cambio que ocurre en un sistema de señalización L1 puede ser predicho y puede controlarse la decodificación L1.

PAPR: Este campo indica si se usa o no una reserva de tono para reducir un PAPR. Usando este campo, un receptor puede procesar consiguientemente. La Fig. 105 muestra un ejemplo. Por ejemplo, si se usa una reserva de tono, un receptor puede excluir de la decodificación las portadoras usadas en una reserva de tono. Específicamente, el analizador r711 de segmentos de datos de la Fig. 91 puede usar este campo para excluir unas portadoras de la decodificación.

Reservado: Este campo contiene bits adicionales, reservados para uso futuro.

La Fig. 106 muestra otro ejemplo de señalización L1 transmitida en una cabecera de trama. En la Fig. 106, información añadida adicionalmente a la FIG. 98 puede hacer que la decodificación de servicios por un receptor sea más eficiente. Los campos siguientes explican sólo la información adicional. Los otros campos son los mismos que los de la Fig. 98.

Network_id: Este campo indica una red a la que pertenece la señal transmitida. Usando este campo, un receptor puede encontrar una red actual. Cuando un receptor sintoniza a otra red para encontrar un servicio en la red, el receptor puede procesar más rápido, ya que el uso de sólo la decodificación L1 es suficiente para tomar una decisión acerca de si la red sintonizada es o no una red deseada.

C2_system_id: Este campo identifica un sistema al que pertenece una señal transmitida. Usando este campo, un receptor puede encontrar el sistema actual. Cuando un receptor sintoniza a otro sistema para encontrar un servicio en el sistema, el receptor puede procesar más rápido, ya que el uso de sólo decodificación L1 es suficiente para tomar una decisión acerca de si el sistema sintonizado es o no un sistema deseado.

C2_signal_start_frequency: Este campo indica una frecuencia de inicio de los canales enlazados. C2_signal_stop_frequency: Este campo indica una frecuencia final de los canales enlazados. Usando c2_signal_start_frequency y c2_signal_stop_frequency, pueden encontrarse los anchos de banda de RF de todos los segmentos de datos mediante la decodificación L1 de cierto ancho de banda dentro de los canales enlazados. Además, este campo puede ser usado para obtener una cantidad de desplazamiento de frecuencia requerida en la sincronización de L1_XFEC_FRAMEs. El combinador r1017-L1 XFEC L1 de la Fig. 91 puede usar este campo. Además, cuando un receptor recibe los segmentos de datos situados en ambos extremos de un canal enlazado, este campo puede ser usado para sintonizar una frecuencia apropiada. El sintonizador r700 de la Fig. 91 puede usar esta información.

Plp_type: Este campo indica si un PLP es un PLP común, un PLP de datos normal o un PLP de datos empaquetados. Usando este campo, un receptor puede identificar un PLP común y puede obtener la información necesaria para la decodificación de un paquete TS desde el PLP común, a continuación, puede decodificar el paquete TS dentro de un PLP de datos empaquetados. Aquí, el PLP común puede ser un PLP que contiene datos compartidos por múltiples PLPs. La Fig. 107 muestra un ejemplo de este campo. El PLP de datos normal es un PLP de datos que no tiene un PLP común. En este caso, un receptor no necesita buscar un PLP común. Un PLP común o un PLP agrupado pueden transmitir información, tal como plp_group_id. Para los otros tipos de PLP, es posible una transmisión más eficiente ya que no se necesita transmitir información adicional.

Plp_group_id: Este campo indica un grupo al que pertenece un PLP actual. Un PLP de datos empaquetados puede transmitir parámetros TS comunes usando el PLP común. Usando este campo, si un PLP decodificado actualmente es un PLP agrupado, un receptor puede encontrar un PLP común necesario, obtener los parámetros necesarios para un paquete TS del PLP agrupado, y formar un paquete TS completo.

Reserved_1/reserved_2/reserved_3: Estos campos son bits adicionales, reservados para el uso futuro por un bucle de segmento de datos, un bucle de PLP y una trama de transmisión, respectivamente.

La Fig. 108 muestra otro ejemplo de señalización L1 transmitida en una cabecera de una trama. En comparación con la Fig. 106, puede transmitirse información más optimizada, por lo tanto, puede producirse menos sobrecarga de señalización. Consiguientemente, un receptor puede decodificar los servicios de manera eficiente. Especialmente, los módulos en la ruta de señal L1 de la Fig. 91 puede realizar una decodificación de la señalización L1 y los módulos en la ruta de PLP de la Fig. 91 pueden usar parámetros; de esta manera, los servicios pueden ser decodificados. Un receptor puede obtener parámetros de señalización L1 desde las señales de la ruta L1 que son decodificadas según un orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo o un ejemplo de cada campo pueden ser modificados. Las descripciones de los campos, exceptuando dslice_width, son idénticas a las descripciones de los campos, indicadas anteriormente. Una función de dslice_width, según un ejemplo, es tal como se indica a continuación.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo puede ser usado en un des-entrelazado en tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar desde las señales de RF recibidas. Este procedimiento puede ser realizado en el sintonizador r700 de la Fig.

91. Información, tal como dslice_start y dslice_width, puede ser usada como señal de control del sintonizador r700. En este punto, la anchura de un segmento de datos puede extenderse hasta 64 MHz usando 12 bits para este campo dslice_width. Usando este campo, un receptor puede determinar si un sintonizador disponible en la actualidad puede decodificar el segmento de datos actual. Si una anchura de un segmento de datos es mayor que un ancho de banda de un sintonizador heredado de un receptor, para decodificar dicho un segmento de datos, un receptor puede usar al menos dos sintonizadores heredados o un sintonizador con un ancho de banda suficientemente grande. En el ejemplo, una granularidad de los valores usados en dslice_start, dslice_width, notch_start y notch_width puede ser de 12 portadoras OFDM (celdas). En otras palabras, un receptor puede encontrar una ubicación de una celda OFDM real, multiplicando los valores transmitidos por 12. En el ejemplo, para una granularidad de Plp_start_addr, puede usarse una portadora OFDM (celda). En otras palabras, un receptor puede conocer cuántos símbolos OFDM y celdas OFDM hay por delante de una ubicación de inicio de un PLP dentro de un símbolo OFDM. Pueden usarse Dslice_start y dslice_width para este propósito. El analizador r711 de segmentos de datos de la Fig. 91 puede realizar dicho procedimiento.

La Fig. 109 muestra un ejemplo de procesamiento en la cabecera 705-L1 FEC en la ruta L1 de la Fig. 90. Un total de 16 bits pueden ser transmitidos en la cabecera FEC de una ruta L1.Catorce bits pueden ser asignados a L1_info_size. Si L1_info_size tiene un valor que es la mitad de la longitud de bloque L1 realmente transmitida, un receptor puede multiplicar el L1_info_size recibido por dos y obtener la longitud real del bloque L1 y comenzar la decodificación L1. Esta longitud de bloque L1 obtenida es una longitud que incluye el relleno.

Para un bloque L1, para el que se ha determinado, mediante una verificación CRC, que no tiene ningún error, un receptor puede considerar el resto de los bits, después de la decodificación L1, como relleno. Los últimos dos bits, de manera similar a los procedimientos anteriores, pueden ser usados para indicar la profundidad de entrelazado en tiempo de los preámbulos. El asignador 1007-L1 de preámbulos de la Fig. 90 puede determinar los símbolos OFDM necesarios para transmitir los bloques L1. Posteriormente, el entrelazador 1008-L1 en tiempo de la Fig. 90 puede realizar un entrelazado en tiempo. Usando información de profundidad del entrelazado en tiempo y L1_info_size, un receptor puede encontrar qué tamaño de bloque L1 es transmitido en cuántos símbolos OFDM. Una combinación, un mezclado y un des-entrelazado en tiempo de los bloques L1 pueden ser realizados en el combinador 12417-L1 L1 XFEC, el mezclador 12418-L1 L1_FEC y el des-entrelazador 12410-L1 en tiempo de la Fig. 91, respectivamente.

En un receptor en la Fig. 91, una longitud de un bloque L1 XFEC dentro de un símbolo OFDM puede ser obtenida dividiendo una longitud total del bloque L1 por un número de símbolos OFDM usados en un preámbulo. El número de símbolos OFDM puede obtenerse a partir de un valor definido en ti_depth. El combinador 12417-L1 L1 XFEC de un receptor puede obtener un bloque L1 XFEC. A continuación, puede realizarse un des-entrelazado 12410-L1 en tiempo usando ti_depth. Finalmente, los bloques L1 XFEC pueden ser mezclados para obtener un bloque L1_FEC. Después del mezclador 12418-L1 L1_FEC, el des-entrelazador r714-L1 de bits y el decodificador r715-L1 LDPC/BCH, puede obtenerse un bloque L1. L1_info_size puede multiplicarse por dos, puede verificarse el campo CRC del bloque L1 y L1 puede ser decodificado. El relleno innecesario puede ser desechado.

La Fig. 110 muestra otro ejemplo de señalización L1 transmitida en una cabecera de una trama. En comparación con la Fig. 108, se han modificado los números de bits para algunos campos y se han añadido algunos campos para mejorar una eficiencia de decodificación de servicios por un receptor. Especialmente, los módulos en la ruta de la señal L1 de la Fig. 91 pueden realizar una decodificación de la señalización L1 y los módulos en la ruta de PLP de la Fig. 91 pueden usar los parámetros; de esta manera, los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de señalización L1 desde las señales de la ruta L1 que son decodificadas según un orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo o un ejemplo de cada campo pueden ser modificados. Exceptuando los campos modificados en relación a la figura anterior, las descripciones de los campos son idénticas a las descripciones de los campos, indicadas anteriormente. RESERVED_1, RESERVED_2, RESERVED_3 y RESERVED_4 son campos reservados para uso futuro. En el ejemplo, PLP_START puede indicar información idéntica a la plp_start_addr indicada anteriormente.

L1_PART2_CHANGE_COUNTER indica un número de tramas desde la primera trama a una trama que tiene un cambio en alguna parte de la información de señalización L1, excluyendo un cambio en PLP_START, en relación a las tramas anteriores. Es decir, este campo indica el número de tramas por delante en las que la configuración cambiará. Usando este campo, un receptor puede saltarse la decodificación L1 para cada trama para obtener la información L1. En otras palabras, mediante el uso del valor de L1_PART2_CHANGE_COUNTER, un receptor puede determinar qué trama tiene un cambio en la información L1 en relación a las tramas anteriores, por lo tanto, no se realiza la decodificación L1 para las tramas anteriores a la trama en la que se ha producido un cambio en L1, a continuación, puede realizarse una decodificación L1 para la trama que tiene un cambio en L1. De esta manera, pueden omitirse operaciones innecesarias. Usando este campo, un receptor puede evitar la operación de decodificación L1 redundante. Este valor puede ser calculado también por un receptor con una información L1 ya decodificada.

Si L1_PART2_CHANGE_COUNTER es 0, significa que no ha habido un cambio en L1 para al menos 256 (2^8, 8 es un número de bits usados para L1_PART2_CHANGE_COUNTER) tramas. En este caso, uno de los mejores, un receptor necesita realizar una decodificación L1 sólo cada 51 segundos. Este procedimiento puede ser realizado en el analizador r708 de tramas de la Fig. 91. El analizador de tramas puede determinar si el preámbulo actual tiene un cambio en L1 y puede controlar los procedimientos posteriores en la ruta de señal L1. Un receptor puede calcular PLP_START para una trama específica a partir de los PLP_START y PLP_MODCOD ya obtenidos, sin realizar una decodificación L1 para obtener PLP_START.

La Fig. 111 muestra ejemplos de los campos mostrados en la Fig. 110. Los bloques de un receptor pueden realizar procedimientos según los valores indicados por los campos en los ejemplos.

La Fig. 112 muestra otro ejemplo de señalización L1 transmitida en una cabecera de una trama. En comparación con la Fig. 110, se han modificado algunos campos y se han añadido algunos campos para mejorar la eficiencia de la decodificación de servicios por un receptor. Especialmente, los módulos en la ruta de señal L1 de la Fig. 91 pueden realizar una decodificación de la señalización L1 y los módulos en la ruta PLP de la Fig. 91 pueden usar los parámetros; de esta manera, los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de la señalización L1 a partir de las señales de la ruta L1, que son decodificadas según un orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo o un ejemplo de cada campo pueden ser modificados. Exceptuando los campos modificados en relación con la figura anterior, las descripciones de los campos son idénticas a las descripciones de los campos, indicadas anteriormente.

Las descripciones de DSLICE_START, DSLICE_WIDTH, NOTCH_START y NOTCH_WIDTH son idénticas a las descripciones anteriores. Sin embargo, la sobrecarga de la señalización puede ser minimizada mediante la señalización de los campos con un número mínimo de bits según el modo GI. Consiguientemente, puede decirse que la señalización de DSLICE_START, DSLICE_WIDTH, NOTCH_START y NOTCH_WIDTH está basada en el modo GI. La información L1 puede obtenerse a partir de la ruta de señal L1 de un receptor de la Fig. 91. Un controlador del sistema puede determinar un número de bits usados para cada campo según el valor GI obtenido y puede leer los campos, consiguientemente. El valor de GI debe ser transmitido antes de otros valores.

En lugar de DSLIC_START y DSLICE_WIDTH, pueden transmitirse 12 bits de posición de sintonización, que indican una ubicación optimizada para obtener un segmento de datos, y 11 bits de valor de desplazamiento desde una posición de sintonización, para indicar una anchura de un segmento de datos. Especialmente, usando 11 bits de valor de desplazamiento, los segmentos de datos que ocupan un máximo de 8 canales enlazados pueden ser señalizados y un receptor, que puede recibir dichos segmentos de datos, puede operar apropiadamente. Un sintonizador r700 de un receptor de la Fig. 91 puede determinar el ancho de banda de RF usando una posición de sintonización y puede obtener una anchura de un segmento de datos usando un valor de desplazamiento, para servir al mismo propósito que el campo DSLICE_WIDTH indicado anteriormente.

DSLICE_CONST_FLAG es un campo para indicar si una configuración de un segmento de datos específico se mantiene como una constante. El uso de este campo, obtenido a partir de una L1 desde un ancho de banda determinado, un receptor puede determinar si un segmento de datos específico tiene una configuración constante, a continuación, el receptor puede recibir PLPs del segmento de datos específico sin decodificación L1 adicional. Este tipo de procedimiento puede ser útil para la recepción de un segmento de datos que se encuentra en un ancho de banda donde la decodificación L1 no está disponible.

DSLICE_NOTCH_FLAG es un campo o un indicador para indicar las bandas de ranuras en ambos bordes de un segmento de datos específico. Puede usarse el bit más significativo (Most Significant Bit, MSB) como un indicador para la banda de ranura contigua en un ancho de banda bajo y el bit menos significativo (Least Significant Bit, LSB) como un indicador para la banda de ranura contigua en un ancho de banda alto. Usando el campo, cuando un receptor decodifica un segmento de datos específico, el receptor puede tener en cuenta una banda de ranura para buscar cambios en las portadoras activas, causados por los pilotos continuos contiguos en ambos bordes de una banda de ranura. Esta información puede ser obtenida también a partir de la información de ranura transmitida en NOTCH_START y NOTCH_WIDTH. El des-entrelazador r710 en tiempo de un receptor de la Fig. 91 puede usar la información para encontrar la ubicación de las portadoras activas y enviar sólo los datos correspondientes a las portadoras activas, a un analizador de segmentos de datos.

Para PLP_TYPE, un bit adicional es añadido a la Fig. 110. La Fig. 113 muestra un ejemplo de PLP_TYPE de la Fig. 112. Un valor que indica un PLP de datos empaquetados puede ser transmitido. Una secuencia TS grande, que tiene una alta tasa de datos, puede ser multiplexada en múltiples PLPs. El PLP de datos empaquetados puede ser usado para indicar PLPs en los que se transmiten secuencias multiplexadas. Para un receptor heredado, que no es capaz de decodificar un PLP específico, este campo puede prevenir que el receptor acceda al PLP, por lo tanto, puede prevenirse un posible mal funcionamiento.

Sin embargo, como un procedimiento alternativo, si el campo dslice_width, indicado anteriormente, es usado junto con el campo dslice_start y la información de ranura, un receptor puede determinar qué frecuencia decodificar desde las señales de RF recibidas. Este procedimiento puede ser realizado en el sintonizador (r700) de la Fig. 91. Información, tal como dslice_start, dslice_width, notch_start y notch_width puede ser usada como señal de control del sintonizador r700. De esta manera, es posible obtener un segmento de datos y, simultáneamente, sintonizar una banda de RF en la que no existen problemas de decodificación L1, evitando una ranura.

En relación a la señalización L1 de la Fig. 112, la Fig. 114 muestra una relación entre la señalización L1 y la señalización L2 cuando un PLP es de tipo empaquetado. Además, la Fig. 114 muestra también una acción que puede ser realizada por un receptor, para dicho un caso. TS1 puede ser asignado al PLP37 a través de c2dsd de L2. Este TS1 corresponde a un PLP normal de L1, por lo tanto, el PLP puede ser decodificado por un receptor normal (sintonizador individual de 8 MHz) y un receptor premium (sintonizador múltiple o sintonizador de banda ancha (> 8 MHz)). TS2 y TS3 son asignados a PLP39 y PLP44, respectivamente, a través de c2dsd. Estos corresponden a un PLP empaquetado de L1, por lo tanto, estos PLPs pueden ser decodificados por un receptor premium (sintonizador múltiple o sintonizador de banda ancha (> 8 MHz)) pero no por un receptor normal (sintonizador individual de 8 MHz). Consiguientemente, según la información L1, un receptor puede comprobar si el TS correspondiente es recibido o no.

La Fig. 115 y la Fig. 116 son diagramas de flujo que describen las acciones de decodificación L1 y decodificación L2 para el tipo de PLP empaquetado y el tipo PLP normal en un receptor normal y en un receptor premium, respectivamente. La Fig. 117 muestra un ejemplo de estructura c2_delivery_system_descriptor y sintaxis para la señalización L2, teniendo en cuenta la Fig. 112. Este descriptor puede asignar TS_id a plp_id, tal como se muestra en la Fig. 114. La información de paquete puede ser procesada en L1, por lo tanto, no necesita ser señalizada en L2. Las variables mostradas en la Fig. 117 se describen tal como se indica a continuación.

Plp_id: Este campo de 8-bits identifica, de manera única, un PLP de datos dentro de un sistema C2.

C2_system_id: Este campo de 16 bits identifica, de manera única, un sistema C2. La parte restante de este descriptor, inmediatamente después del campo C2_system_id, sólo está presente una vez por sistema C2, ya que los parámetros son aplicables, de manera única, a todos los segmentos de datos transportados en un sistema C2 particular. Una presencia o ausencia de esa parte puede ser derivada a partir del campo de longitud del descriptor. En ausencia de la parte restante, esta longitud es igual a 0x07, de lo contrario, se asigna un valor mayor.

C2_System_tuning_frequency: Este campo de 32-bit indica un valor de frecuencia. El rango de codificación puede ser desde un mínimo de 1 Hz (0x00000001) hasta un máximo de 4,294,967,295 Hz (0xFFFFFFFF). Este campo de datos puede proporcionar una frecuencia de sintonización, en la que se transmite un preámbulo completo dentro de la ventana de sintonización. Generalmente, C2_System_tuning_frequency es la frecuencia central de un C2_System, pero puede desviarse de la frecuencia central en caso de que existan ranuras en esta área.

Active_OFDM_symbol_duration: Este campo de 3 bits indica una duración del símbolo OFDM activo. Un ejemplo se muestra en la Fig. 118.

Guard_interval: Este campo de 3 bits indica un intervalo de guarda. Un ejemplo se muestra en la Fig. 119.

En los ejemplos anteriores de entrelazado/des-entrelazado en tiempo L1, para los casos en los que TI_DEPTH es "10" o "11", el asignador 1007-L1 de preámbulo de la Fig. 90 puede dividir uniformemente el bloque L1 original en cuatro u ocho sub-bloques. Sin embargo, si un tamaño del sub-bloque es menor que un tamaño mínimo necesario para realizar una codificación FEC, la codificación FEC no puede llevarse a cabo apropiadamente. Una posible solución puede consistir en el establecimiento de un valor umbral. Si un tamaño de un bloque L1 es menor que un valor umbral establecido, el bloque L1 puede ser repetido cuatro u ocho veces para los casos en los que TI_DEPTH es "10” o "11". Si un tamaño de un bloque L1 es mayor que un valor umbral establecido, el bloque L1 puede ser dividido en cuatro u ocho sub-bloques. El valor umbral puede ser establecido como cuatro u ocho veces un tamaño mínimo necesario para realizar una codificación FEC.

Además, el establecimiento de TI_DEPTH como "10" o "11" es para los casos en los que no se obtiene un efecto de entrelazado en tiempo, debido a un tamaño pequeño del bloque L1. De esta manera, el valor umbral puede definirse como un tamaño de bits de información que pueden ser transmitidos por un único símbolo de preámbulo. Por ejemplo, si se supone una codificación L1 FEC idéntica a DVB-T2, un valor umbral será 4.772 bits.

Para los casos en los que TI_DEPTH es "10" o "11", el uso de la información de tamaño L1, la profundidad TI y un valor umbral compartido entre un emisor y un receptor, los módulos de un receptor, desde el decodificador r1012-L1 de cabecera FEC hasta el mezclador r1018-L1 L1_ FEC de la Fig. 91 pueden determinar un tamaño de sub-bloque L1, combinando y mezclando los sub-bloques L1 que son transmitidos en un símbolo OFDM de un preámbulo.

Si un tamaño L1 es menor que un valor umbral, L1_ FEC_Merger r1018-L1 de la Fig. 91 no necesita mezclar los subbloques divididos ya que el bloque L1 original es transmitido repetidamente según un TI_DEPTH en cuatro u ocho símbolos OFDM. Sin embargo, si un tamaño L1 es mayor que un valor umbral, debido a que se usa un número de símbolos que es mayor que un número de símbolos OFDM necesarios para transmitir el bloque L1, el decodificador r1012-L1 de cabecera FEC de la Fig. 91 puede obtener un tamaño de un sub-bloque usando TI_DEPTH. A continuación, el combinador r1017-L1 L1 FEC puede combinar bloques FEC L1 y el des-entrelazador r1010-L1 en tiempo puede realizar un des-entrelazado. Finalmente, el mezclador r1018-L1 L1_FEC puede mezclar los bloques L1_FEC para restaurar el bloque L1 original.

La Fig. 120 muestra otros dos ejemplos de entrelazado en tiempo que pueden ser usados en la ruta L1 de la Fig. 90. Tal como se observa en el entrelazado en tiempo ACTIVADO (1), el entrelazado puede ser sólo un entrelazado de bloques. En comparación con el procedimiento mostrado en la Fig. 83, es posible que el rendimiento del entrelazado en frecuencia no sea tan bueno como el procedimiento mostrado en la Fig. 83. Sin embargo, para los casos en los que TI_DEPTH es "10" o "11", sin repetir o dividir los bloques L1 según un valor umbral, los bloques L1 pueden ser propagados en una dirección del tiempo independientemente del tamaño del bloque L1, a continuación, pueden ser repetidos en un preámbulo, si hay espacio en el preámbulo, por lo tanto, este procedimiento puede ser ventajoso en el sentido de que puede simplificarse un control. El entrelazado puede ser realizado escribiendo las secuencias de símbolos de entrada en una dirección del tiempo y leyendo las secuencias de símbolos escritas en una dirección de frecuencia. El desentrelazador r1010-L1 en tiempo en la ruta L1 de un receptor de la Fig. 91 puede realizar un des-entrelazado escribiendo las secuencias de símbolos de entrada en una dirección de la frecuencia y leyendo las secuencias de símbolos escritas en una dirección del tiempo.

Un segundo ejemplo del entrelazado en tiempo ACTIVADO (2) de la Fig. 120 incluye un procedimiento adicional al entrelazado en tiempo ACTIVADO (1), que es un desplazamiento circular en una dirección de fila. Mediante este

5 procedimiento, además de las ventajas del entrelazado en tiempo ACTIVADO (1), puede obtenerse un efecto de extensión en un dominio de la frecuencia. El des-entrelazador r1010-L1 en tiempo en la ruta L1 de un receptor de la Fig. 91 debe realizar un re-desplazamiento circular en una dirección de fila antes de realizar el procedimiento de entrelazado en tiempo ACTIVADO (1).

Entre otras, ventajas, usando los procedimientos y dispositivos sugeridos es posible implementar un transmisor digital 10 eficiente, un receptor digital eficiente y la estructura de señalización de la capa física.

Transmitiendo la información ModCod en cada cabecera de trama BB que es necesaria para ACM/VCM y transmitiendo el resto de la señalización de la capa física en una cabecera de trama, puede minimizarse la sobrecarga de señalización.

Puede implementarse un QAM modificado para una transmisión más eficiente, en relación a la energía, o un sistema de difusión digital más robusto al ruido. El sistema puede incluir un transmisor y un receptor para cada ejemplo divulgado y

15 las combinaciones de los mismos.

Puede implementarse un QAM, no uniforme, mejorado, para una transmisión más eficiente, en relación con la energía, o un sistema de difusión digital más robusto al ruido. Se describe, también, un procedimiento de uso de una tasa de código de código de corrección de errores de NU-MQAM y MQAM. El sistema puede incluir un transmisor y un receptor para cada ejemplo divulgado y las combinaciones de los mismos.

20 El procedimiento de señalización L1 sugerido puede reducir la sobrecarga en un 3 ~ 4% minimizando la sobrecarga de señalización durante el enlace de los canales.

Será evidente para las personas conocimientos en la materia que pueden realizarse diversas modificaciones y variaciones en la presente invención, sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Transmisor para transmitir una señal de difusión, en el que el transmisor comprende:

un codificador (301-1) Bose-Chaudhuri-Hocquenghem, BCH, configurado para realizar una codificación BCH de los datos de señalización de la Capa 1, en el que los datos de señalización L1 incluyen información para la señalización de al menos un segmento de datos;

un codificador (302c) de verificación de paridad de baja densidad (Low Density Parity Check, LDPC), configurado para realizar una codificación LDPC de los datos de señalización de la Capa 1, con codificación BCH, para añadir bits de paridad LDPC;

unos medios (303-1, 304c) de perforación, configurados para realizar una perforación sobre los bits de paridad LDPC añadidos;

un entrelazador (304-1) de bits, configurado para realizar un entrelazado de bits de los datos de señalización de la Capa 1, con codificación LDPC, sobre los cuales se realiza la perforación;

un demultiplexor (305-1), configurado para demultiplexar los datos de señalización de la Capa 1, con entrelazado de bits, en palabras de celda;

un asignador (306-1), configurado para asignar las palabras de celda a valores de constelación de los datos de señalización de la Capa 1; y

un entrelazador (708-L1) en tiempo, configurado para entrelazar en tiempo los datos asignados,

caracterizado porque los datos de señalización de la Capa 1 incluyen información de reprocesamiento Program Specific Information, PSI, y Service Information, SI, para cada tubo de capa física, Physical Layer Pipe, PLP, en el segmento de datos, en el que la información de reprocesamiento PSI/SI indica si se realiza o no un reprocesamiento PSI/SI.
2.

Transmisor según la reivindicación 1, que comprende además un entrelazador (709-L1) en frecuencia, configurado para realizar un entrelazado en frecuencia de los datos con entrelazado en tiempo.
3.

Transmisor según la reivindicación 1, en el que un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.
4.

Transmisor según la reivindicación 1, que comprende además:

un codificador BCH, configurado para realizar una codificación BCH de los datos PLP a ser incluidos en al menos un segmento de datos; un codificador (702-0) LDPC, configurado para realizar una codificación LDPC de los datos PLP para añadir bits

de paridad LDPC;

un entrelazador (703-0) de bits, configurado para realizar un entrelazado de bis de los datos PLP, con codificación LDPC; un demultiplexor, configurado para demultiplexar los datos PLP, con entrelazado de bits, en palabras de código; un asignador (704-0), configurado para asignar las palabras de código a valores de constelación de los datos

PLP; y un entrelazador (708-0) en tiempo, configurado para realizar un entrelazado en tiempo de los datos asignados correspondientes al segmento de datos que incluye los datos PLP.
5. Procedimiento de transmisión de una señal de difusión, en el que el procedimiento comprende:

realizar una codificación Bose-Chaudhuri-Hocquenghem, BCH, de los datos de señalización de la Capa 1, en el que los datos de señalización L1 incluyen información para la señalización de al menos un segmento de datos; realizar una codificación de verificación de paridad de baja densidad (Low Density Parity Check, LDPC), de los

datos de señalización de la Capa 1, con codificación BCH, para añadir bits de paridad LDPC; realizar una perforación en los bits de paridad LDPC añadidos; realizar un entrelazado de bits de los datos de señalización de la Capa 1, con codificación LDPC, sobre los que

se realiza la perforación; demultiplexar los datos de señalización de la Capa 1, con entrelazado de bits, en palabras de celda;

asignar las palabras de celda a valores de constelación de los datos de señalización de la Capa 1; y

realizar un entrelazado en tiempo de los datos asignados,

caracterizado porque los datos de señalización de la Capa 1 incluyen información de reprocesamiento Program Specific Information, PSI, y Service Information, SI, para cada tubo de capa física, Physical Layer Pipe, PLP, en el segmento de datos, en el que la información de reprocesamiento PSI/SI indica si se realiza o no un reprocesamiento PSI/SI.
6.

Procedimiento según la reivindicación 5, que comprende además un entrelazado en frecuencia de los datos entrelazados en tiempo.
7.

Procedimiento según la reivindicación 5, en el que un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.
8.

Procedimiento según la reivindicación 5, que comprende además: realizar una codificación BCH de los datos PLP a ser incluidos en el al menos un segmento de datos; realizar una codificación LDPC de los datos PLP para añadir bits de paridad LDPC; realizar un entrelazado de los datos PLP, con codificación LDPC; demultiplexar los datos PLP, con entrelazado de bits, en palabras de celda; asignar las palabras de celda a valores de constelación de los datos del PLP; y realizar un entrelazado en tiempo de los datos asignados correspondientes al segmento de datos que incluye los

datos PLP.
9.

Receptor para recibir una señal difundida, en el que el receptor comprende:

un des-entrelazador en tiempo, configurado para realizar un des-entrelazado en tiempo de los datos en los símbolos de preámbulo de una señal difundida;

un des-asignador (r306-1), configurado para des-asignar los valores de constelación correspondientes a los datos, des-entrelazados en tiempo, en palabras de celdas;

un multiplexor, configurado para multiplexar las palabras de celda en datos de bits de los datos de señalización de la Capa 1, en el que los datos de señalización L1 incluyen información para la señalización de al menos un segmento de datos en la señal difundida;

un des-entrelazador (r304-1) de bits, configurado para realizar un des-entrelazado de bits de los datos de bits de la señalización de la Capa 1 en los datos de señalización de la Capa 1, con codificación LDPC;

una unidad (r303a) de des-perforación, configurada para realizar una des-perforación sobre los datos de señalización de la Capa 1, con codificación LDPC;

un decodificador (r304a) de verificación de paridad de baja densidad, Low Density Parity Check, LDPC, configurado para realizar una decodificación LDPC de los datos de señalización de la Capa 1, des-perforados;

un decodificador (r301-1) Bose-Chaudhuri-Hocquenghem, BCH, configurado para realizar una codificación BCH de los datos de señalización de la Capa 1, LDPC-decodificados;

caracterizado porque los datos de señalización de la Capa 1 incluyen información de reprocesamiento Program Specific Information, PSI, y Service Information, SI, para cada tubo de capa física, Physical Layer Pipe, PLP, en el segmento de datos, en el que la información de reprocesamiento PSI/SI indica si se realiza o no un reprocesamiento PSI/SI.
10.

Receptor según la reivindicación 9, en el que un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.
11.

Receptor según la reivindicación 9, que comprende además:

un des-entrelazador en tiempo, configurado para realizar un des-entrelazado en tiempo de los datos correspondientes a los símbolos de datos de la señal difundida;

un des-asignador (r306-1), configurado para des-asignar los valores de constelación correspondientes a los datos des-entrelazados temporalmente en palabras de celda;

multiplexar las palabras de celda en datos de bits del segmento de datos; realizar un des-entrelazado de bits de los datos de bits del segmento de datos en datos con codificación LDPC para el segmento de datos;

realizar una decodificación LDPC de los datos con codificación LDPC; y realizar una decodificación BCH de los datos LDPC-decodificados.
12. Procedimiento de recepción de una señal difundida, en el que el procedimiento comprende:

realizar un des-entrelazado en tiempo en los símbolos del preámbulo de una señal difundida; des-asignar los valores de constelación correspondientes a los datos des-entrelazados en tiempo en palabras de celda;

multiplexar las palabras de celda en datos de bit de los datos de señalización de la Capa 1, en los que los datos de señalización L1 incluyen información para la señalización de al menos un segmento de datos en la señal difundida;

realizar un des-entrelazado de bits de los datos de bits de los datos de señalización de la Capa 1 en datos de señalización de la Capa, con codificación LDPC;

realizar una des-perforación sobre los datos de señalización de la Capa 1, con codificación LDPC;

realizar una decodificación LDPC de los datos de señalización de la Capa 1, des-perforados;

realizar una decodificación BCH de los datos de señalización de la Capa 1, LDPC-decodificados;

caracterizado porque los datos de señalización de la Capa 1 incluyen información de reprocesamiento Program Specific Information, PSI, y Service Information, SI, para cada tubo de capa física, Physical Layer Pipe, PLP, en el segmento de datos, en el que la información de reprocesamiento PSI/SI indica si se realiza o no un reprocesamiento PSI/SI.
13.

Procedimiento según la reivindicación 12, en el que un tamaño de un campo para la información de reprocesamiento PSI/SI es de un bit.
14.

Procedimiento según la reivindicación 12, que comprende además: realizar un des-entrelazado en tiempo de los datos correspondientes al segmento de datos de la señal difundida; des-asignar los valores de constelación correspondientes a los datos des-entrelazados en tiempo en palabras de

celda; multiplexar las palabras de celda en datos de bits del segmento de datos; y realizar un des-entrelazado de bits de los datos de bits del segmento de datos en datos con codificación LDPC

para el segmento de datos; realizar una decodificación LDPC de los datos con codificación LDPC; y realizar una decodificación BCH de los datos LDPC-decodificados.