ES2330061T3 - Decodificador de salida de decision flexible para la descodificar palabras de codigo codificadas de manera convolucional. - Google Patents

Abstract

UN DECODIFICAR DE SALIDA DE DECISIONES PONDERADAS (20) Y UN PROCEDIMIENTO DE DECODIFICACION. EL DECODIFICADOR (20) DECODIFICA UNA SECUENCIA DE SEÑALES QUE SALE DE UN CODIFICADOR (12) Y ES TRANSMITIDA POR UN CANAL (17). EL DECODIFICADOR DE SALIDA DE DECISIONES PONDERADAS (20) INCLUYE UN PRIMER DECODIFICADOR VITERBI "GENERALIZADO" (24) PARA LA DECODIFICACION DE LA SECUENCIA DE SEÑALES RECIBIDA A TRAVES DEL CANAL DURANTE UNA ITERACCION DIRECTA A TRAVES DE UN ENREJADO QUE REPRESENTA LA SALIDA DEL CODIFICADOR QUE TIENE UNA LONGITUD DE BLOQUE T. EL PRIMER DECODIFICADOR VITERBI "GENERALIZADO" (24) EMPIEZA EN UNA ETAPA INICIAL T 0 Y PROPORCIONA UNA PLURALIDAD DE MEDIDAS AL DE LOS ESTADOS DE ITERACCION DIRECTOS PARA CADA ESTADO EN CADA INTERVALO DE TIEMPO A LO LARGO DE UNA VENTANA DE LONGITUD 2L, SIENDO L DEL ORDEN DE UNAS POCAS LONGITUDES LIMITADAS Y 2L MENOR QUE UNA LONGITUD DE BLOQUE. UN SEGUNDO DECODIFICADOR VITERBI "GENERALIZADO" DECODIFICA LA SECUENCIA DE SEÑALES RECIBIDA A TRAVES DEL CANAL (17) DURANTE UNA ITERACCION INVERSA A TRAVES DEL ENREJADO. EL SEGUNDO DECODIFICADOR (26) EMPIEZA EN UN SEGUNDO PERIODO DE TIEMPO T 2L Y PROPORCIONA UNA PLURALIDAD DE MEDIDAS BE DE LOS ESTADOS DE ITERACCION INVERSA PARA CADA UNO DE LOS ESTADOS DE CADA INTERVALO DE TIEMPO. A CONTINUACION, UN PROCESADOR (28) REALIZA UN CALCULO DOBLE DE MAXIMOS EN CADA ESTADO UTILIZANDO LA MEDIDA DE ESTADOS DIRECTOS, LA MEDIDA DE ESTADOS INVERSOS Y LA MEDIDA DERIVADA DE LOS MISMOS PARA PROPORCIONAR UNA MEDIDA DE LA PROBABILIDAD DE QUE UNA SECUENCIA DE DATOS PARTICULAR QUE FUE TRANSMITIDA POR EL CODIFICADOR (12). AL LLEVAR A CABO UNA DECODIFICACION VITERBI DIRECTA E INVERSA CON CALCULOS DOBLES DE MAXIMOS EN CADA NODO DE UNA VENTANA QUE SE MUEVE POR LA REJILLA, EL DECODIFICADOR DE LA INVENCION (20) PROPORCIONA LAS VENTAJAS DE RENDIMIENTO ASOCIADAS A UN DECODIFICADOR LOG-MAP AL TIEMPO QUE EVITA QUE ESTE UTILICE UNA CANTIDAD EXCESIVA DE MEMORIA.

Description

Descodificador de salida de decisión flexible para descodificar palabras de código codificadas de manera convolucional.

Antecedentes de la invención I. Campo de la invención

La presente invención se refiere a sistemas de comunicación. Más específicamente, la presente invención se refiere a sistemas para codificar y descodificar datos en sistemas de comunicaciones digitales.

II. Descripción de la técnica relacionada

Los sistemas de comunicación facilitan la transmisión y recepción de información desde una fuente hasta un receptor separado físicamente. Los sistemas de comunicaciones móviles se caracterizan por el movimiento de un receptor con respecto a un transmisor o viceversa. El enlace de comunicaciones entre los transmisores y los receptores de un sistema de comunicaciones móviles está caracterizado como un canal de desvanecimiento de señal. Los sistemas de comunicaciones por satélite móviles, que presentan un transmisor en un vehículo espacial y un receptor en un vehículo terrestre, los sistemas de telefonía celular y los sistemas de microondas terrestres son ejemplos de sistemas de comunicaciones con desvanecimiento de señal. Un canal de desvanecimiento de señal es un canal que se degrada en gran medida. La degradación se debe a numerosos efectos que incluyen el desvanecimiento de señal de trayectoria múltiple, una gran atenuación debida a la recepción, a través de múltiples trayectorias, de reflexiones de la señal transmitida desde objetos y estructuras en la atmósfera y sobre la superficie. Otros efectos que contribuyen al deterioro del canal de desvanecimiento de señal incluyen el desplazamiento Doppler generado por el movimiento del receptor con respecto al transmisor y el ruido aditivo.

Aunque se han utilizado procedimientos de comunicación tanto analógicos como digitales, los procedimientos digitales proporcionan varias ventajas que incluyen: una inmunidad mejorada contra la interferencia y ruido de canal, una mayor capacidad y una seguridad mejorada de la comunicación a través del uso de la encriptación.

Normalmente, una señal de información se convierte en primer lugar en una forma adecuada para una transmisión eficiente a través del canal. La conversión o modulación de la señal de información implica modificar un parámetro de una onda portadora en función de la señal de información de tal manera que el espectro de la portadora modulada resultante esté incluida dentro del ancho de banda de canal. En la ubicación de un usuario, la señal de mensaje original se duplica a partir de una versión de la portadora modulada recibida después de propagarse a través del canal. La métrica de rama representa la probabilidad condicional de que se produzca la transmisión desde un estado a otro, suponiendo que el estado inicial sea realmente el estado correcto y dado el símbolo recibido realmente.

Existen dos estados posibles que llevan a cualquier otro estado, correspondiéndose cada uno a la ocurrencia de un cero o de un uno en el bit situado más a la derecha del registro de desplazamiento de un codificador convolucional. El descodificador decide cuál es el estado más probable mediante una operación de suma, comparación y selección (ACS). La suma se refiere a sumar cada métrica de estado del nivel anterior a las dos métricas de rama de las ramas para las transiciones permitidas. La comparación se refiere a comparar el par de tales sumas de métricas para las trayectorias que entran en un estado (nodo) en el nivel dado. La selección se refiere a seleccionar la mayor de las dos y descartar la otra. Por tanto, solo se conserva la rama ganadora en cada nodo junto con la métrica de estado de nodo. Si las dos cantidades comparadas son iguales puede elegirse cualquiera de las ramas ya que la probabilidad de una selección errónea será la misma en cualquier caso.

El algoritmo de Viterbi es un procedimiento computacionalmente eficaz para actualizar las probabilidades condicionales del mejor estado y la secuencia de bits más probable transmitida desde los 2^{K-1} estados posibles. Para calcular esta probabilidad deben calcularse todos los 2^{K-1} estados para cada bit. La decisión resultante de cada uno de estos cálculos se almacena como un único bit en una memoria de trayectorias.

Se lleva a cabo una operación de retrocadena, una operación inversa a la operación de codificación, en la que se utilizan C bits de decisión para seleccionar un bit de salida, donde C es la distancia de retrocadena. Después de muchas ramas se seleccionará la trayectoria más probable con un alto grado de certeza. La profundidad de la memoria de trayectorias debe ser lo bastante larga para controlarse por la relación señal a ruido y no por la longitud de la memoria de retrocadena.

Aunque esto no es necesario para analizar las características de código o el rendimiento del descodificador óptimo, es útil para entender ambos y para representar el código en un diagrama de enrejado. El término "enrejado" (trellis) es un término que describe un árbol en el que una rama no solo se bifurca en dos o más ramas, sino que además dos o más ramas pueden converger en una. Un diagrama de enrejado es una réplica infinita del diagrama de estados de un codificador. Los nodos (estados) en un nivel del enrejado son accesibles desde los estados de nodo del nivel anterior mediante la transición a través de una rama, correspondiente a un bit de entrada, según determina el diagrama de estados. Cualquier palabra de código de un código convolucional se corresponde con los símbolos a lo largo de un trayectoria (que consiste en ramas sucesivas) del diagrama de enrejado.

Los códigos convolucionales con los descodificadores de Viterbi se han utilizado ampliamente para conseguir una comunicación fiable a través de canales limitados por potencia tales como sistemas de comunicaciones por satélite y canales limitados por interferencias tales como sistemas de comunicaciones inalámbricas CDMA. En el documento titulado "Channel Coding with Multilevel/Phase Signals" de G. Ungerboeck, IEEE Transactions of Information Theory, vol. IT-28, nº 1, enero de 1982, páginas 55 a 67, se utilizan códigos convolucionales adaptados a constelaciones de señales de dos dimensiones para conseguir ganancias de codificación de hasta 6 dB (con respecto a sistemas no codificados) sobre canales limitados por banda. Esta técnica se conoce como modulación codificada enrejada y se utiliza ampliamente en la comunicación de datos a través de módems telefónicos de bandas de voz, en la transmisión digital a través de cables coaxiales, etc. En el tratado de códigos concatenados de G.D. Forney Jr., Instituto de Tecnología de Massachusetts, 1966, se desarrolla una estructura de codificación de múltiples niveles (que consiste en un código convolucional y en un código de bloques) conocida como un código concatenado, el cual se ha utilizado en el espacio lejano, dando como resultado ganancias de codificación muy altas.

Los logros mencionados anteriormente representan un hito importante en el continuo esfuerzo de reducir la distancia entre el rendimiento de los sistemas de comunicaciones prácticos y las limitaciones fundamentales impuestas por el teorema de Shannon. La limitación de Shannon se refiere a la relación de señal a ruido mínima necesaria para una comunicación fiable a través de un medio de comunicaciones dado a una eficiencia espectral (ancho de banda) dada. Recientemente se han desarrollado nuevas clases de códigos de corrección de errores tales como los códigos turbo y los códigos entrelazados y concatenados en serie (SCIC), los cuales proporcionan un aumento adicional en el rendimiento en comparación con los códigos concatenados clásicos. Se ha demostrado que estos códigos consiguen una comunicación fiable a menos de 1dB por encima del límite de Shannon. La utilización de los códigos turbo se describe en el documento titulado "Near Shannon Limit Error-Correcting Coding and Decoding: Turbo Codes" de C. Berrou, Proceedings of ICC'93, Ginebra, Suiza, páginas 1064 a 1070, mayo de 1993. Los códigos concatenados en serie se describen en el documento "Serial Concatenation of Interleaved Codes: Performance Analysis, Design, and Iterative Decoding" de S. Benedetto, TDA Progress Report, páginas 42 a 126.

Los códigos turbo así como los códigos concatenados en serie utilizan esquemas de codificación iterativos, en los que cada iteración utiliza uno o más descodificadores de enrejado de salida de decisión flexible. El gran éxito de estos códigos he devuelto la atención a los descodificadores de enrejado de decisión flexible. En el documento "Iterative (Turbo) Decoding of Systematic Concatenated Codes with MAP and SOVA Algorithms" de J. Hagenauer, Proceedings of the ITG Conference on Source and Channel Coding, Frankfurt, Alemania, páginas 1 a 9, octubre de 1994, se describe un algoritmo de Viterbi de salida flexible (SOVA, soft output Viterbi algorithm) utilizando descodificadores métricos de salida flexible. Además, en el documento "Concatenated Viterbi Decoding", de J. Hagenauer, Proceedings of the Fourth Joint Swedish-Soviet Int. Workshop on Information Theory, Gotland, Suecia, páginas 29 a 33, agosto de 1989, se describe un algoritmo de Viterbi de salida flexible.

El problema general de estimar las probabilidades a posteriori de los estados y de las transiciones de una fuente de Markov observada a través de un canal sin memoria discreto se considera en el documento "Optimal Decoding of Linear Codes for Minimising Symbol Error Rate" de L.R. Bahl, I. Cocke, F. Jelinek y J. Raviv, IEEE Transactions on Information Theory, vol. IT-20, marzo de 1974, páginas 284 a 287, XP647243, en el que se obtiene un algoritmo de descodificación opcional como una alternativa al algoritmo de Viterbi. El ejemplo (4) de Bahl et al define la factorización de la probabilidad conjunta \sigma en \alpha, \gamma y \beta.

En el documento "Soft-Output Decoding of Parallel Concatenated Convolutional Codes", de S. Benedetto, D. Divsalar, G. Montorsi y F. Pollara, 1996 IEEE International Conference on Communications (ICC), Converging Technologies for Tomorrow's Applications, vol. 1 de 3, del 23 al 27 de junio de 1996, Dallas, páginas 112 a 117, XP625652, se actualiza, con nuevas notaciones, el algoritmo de Bahl et al, el cual se identifica en este documento como el algoritmo BCJR por las iniciales de los cuatro autores. El algoritmo BCJR se considera como el algoritmo óptimo para generar la secuencia de distribuciones de probabilidad a posteriori (APP) de símbolos de información en un procedimiento de descodificación para códigos convolucionales concatenados en paralelo (PCCC, parallel concatenated convolutional codes). El procedimiento de descodificación propuesto para los PCCC utiliza un procedimiento iterativo que incluye un algoritmo para calcular la secuencia de la distribución APP de los símbolos de información. Aunque los algoritmos basados en la probabilidad máxima a posteriori (MAP) se conocen desde hace mucho tiempo, son menos populares que el algoritmo de Viterbi y casi nunca se aplican en los sistemas prácticos. Con el fin de conseguir el objetivo de calcular la distribución APP, varios intentos se han basado en modificaciones del algoritmo de Viterbi para obtener, en la salida del descodificador, información con cierto grado de fiabilidad. Esto ha llevado al concepto del algoritmo de Viterbi de salida flexible (SOVA). Claramente, tales soluciones no son del todo óptimas ya que no pueden suministrar la APP requerida.

Benedetto et al. aplican un enfoque diferente que implica revisar los algoritmos de descodificación MAP de símbolos originales y proponen versiones de ventana deslizante del algoritmo MAP, una de las cuales es una versión óptima y la otra es una versión menos óptima, permitiendo ambas sin embargo una descodificación continua del PCCC. El algoritmo BCJR requería que se recibiera toda la secuencia antes de que se iniciara el proceso de descodificación. Benedetto et al. describen algoritmos BCJR de ventana deslizante en los que el problema de inicializar la recursión inversa sin tener que esperar la secuencia completa queda resuelto. Una versión logarítmica simplificada del algoritmo BCJR (por ejemplo, el algoritmo MAP) está descrita y explicada.

\newpage

El documento "A Comparison of Optimal and Sub-Optimal Map Decoding Algorithms Operating in the Log Domain" de P. Robertson, E. Villebrun y P. Hoeher, Communications - Gateway to Globalization, Proceedings of the Conference on Communications, vol. 2, del 18 al 22 de junio de 1995, Seattle, páginas 1009 a 1013, XP533149, describe el algoritmo log-MAP que evita aproximaciones en el algoritmo Max-Log-MAP y se dice que es equivalente al algoritmo MAP verdadero, pero sin sus desventajas principales. El algoritmo MAP símbolo a símbolo es óptimo para estimar los estados o las salidas de un proceso Markov, pero este algoritmo, incluso en su forma recursiva, presenta dificultades técnicas debido a los problemas de representación numérica, la necesidad de funciones no lineales y a un alto número de sumas y multiplicaciones. Los algoritmos basados en MAP que funcionan en el dominio logarítmico resuelven el problema numérico y reducen la complejidad computacional, pero son menos óptimos. Una simplificación adicional es el algoritmo de Viterbi de salida flexible (SOVA).

El documento compara los algoritmos MAP, Max-Log-MAP y SOVA desde un punto de vista teórico para explicar sus semejanzas y diferencias. El algoritmo Max-Log-MAP y el SOVA funcionan con la misma métrica y se dice que son idénticos con respecto a las decisiones firmes. Sin embargo, se comportan de diferente manera para calcular la información devuelta acerca de la fiabilidad de cada bit de información descodificado. El algoritmo SOVA sólo considera una trayectoria competidora por etapa de descodificación. No considera todas las trayectorias competidoras, sino solamente las que soportan el algoritmo de Viterbi. Para que se tenga en cuenta en la estimación de fiabilidad, una trayectoria competidora debe unirse a la trayectoria elegida por el algoritmo de Viterbi sin ser eliminada.

El algoritmo MAP considera todas las trayectorias en su cálculo, pero las divide en dos conjuntos, aquéllas que tienen un bit de información a uno en una etapa particular y aquéllas que lo tienen a cero. El algoritmo Max-Log-MAP sólo considera dos trayectorias por etapa, pudiendo cambiar una de estas trayectorias de etapa a etapa, pero una siendo siempre la trayectoria de probabilidad máxima. El algoritmo SOVA siempre obtendrá correctamente una de estas dos trayectorias pero no necesariamente la otra. En lo que respecta a la complejidad, se dice que el número de operaciones del algoritmo Log-MAP es aproximadamente el doble del número de operaciones del algoritmo SOVA.

Una publicación titulada "A Forward Backward Algorithm for ML state and sequence estimation" de G.D. Brushe et al., International Symposium on Signal Processing and its Applications, ISSPA, del 25 al 30 de agosto de 1996, páginas 224 a 227, describe la utilización de un algoritmo de Viterbi clásico para estimar la secuencia de estados de probabilidad máxima de un bloque de datos observados. La probabilidad de trayectoria máxima a posteriori se factoriza en un producto de un término directo y de un término inverso. En la realización ilustrativa, el segundo descodificador suma productos de las métricas de estado inversas \beta_{t+1}(S') para cada estado posterior s' mediante una métrica de rama \gamma_{t}(s,s') entre cada estado posterior s' y cada estado seleccionado s para proporcionar la métrica de rama \beta_{t}(S) para el estado seleccionado s.

Después, un procesador realiza cada vez un cálculo de dobles máximos generalizado utilizando la métrica de estado directa de un estado, la métrica de estado inversa de otro estado y la métrica de rama de la rama que conecta los dos estados para el mismo para proporcionar una medición de la probabilidad de que una secuencia de datos particular se transmita por el codificador. En la realización ilustrativa, el procesador calcula un logaritmo de la relación de probabilidad utilizando las métricas de estado directa e inversa y las métricas de rama para un estado seleccionado. Esto se consigue calculando en primer lugar una función de máximos como una aproximación de la medida de la probabilidad de que una secuencia de datos particular se transmita por el codificador. Después se calcula un factor de corrección para la aproximación para proporcionar una medida más exacta de la probabilidad de que una secuencia de datos particular se transmita por el codificador. En una realización específica, el factor de corrector incluye una función exponencial de la métrica de estado directa, de la métrica de estado inversa y de la métrica de rama para un estado seleccionado. Una técnica similar se aplica al funcionamiento de los dos descodificadores de Viterbi
generalizados.

En una realización alternativa se proporciona un tercer descodificador de Viterbi para llevar a cabo una segunda iteración inversa a través del enrejado. El tercer descodificador proporciona una segunda pluralidad de métricas \beta de estado de iteración inversa para cada estado en cada intervalo de tiempo empezando en un tercer tiempo t_{3L}.

Realizando la codificación de Viterbi directa e inversa con cálculos de dobles máximos en cada nodo de una ventana que se desplaza por el enrejado, la invención proporciona los beneficios de rendimiento asociados con un descodificador LOG-MAP, evitando al mismo tiempo excesivos requisitos de memoria para el mismo.

Breve descripción de los dibujos

Las características, objetos y ventajas de la presente invención se harán más evidentes a partir de la descripción detallada expuesta a continuación cuando se toma junto con los dibujos en los que los mismos caracteres de referencia identifican a los mismos elementos en todos ellos y en los que:

La figura 1 es un diagrama de bloques de un transmisor y de un receptor que funcionan sobre un canal y que utilizan un descodificador MAP convencional.

La figura 2 es un diagrama de enrejado de un código convolucional por bloques (o simplificado) que empieza y termina en un estado cero.

La figura 3 es un diagrama de bloques de un transmisor y de un receptor que funcionan sobre un canal y que utilizan un descodificador LOG-MAP simplificado según las enseñanzas de la presente invención.

La figura 4 es un diagrama de bloques de una implementación ilustrativa del descodificador de decisión de salida flexible de la presente invención.

La figura 5 es un diagrama de enrejado de un código convolucional por bloques (o simplificado) que empieza y termina en un estado cero.

La figura 6 muestra la temporización para los descodificadores de Viterbi directo e inverso según una primera implementación ilustrativa del procedimiento LOG-MAP simplificado de memoria reducida de la presente invención.

La figura 7 es un diagrama de flujo de la primera implementación ilustrativa del procedimiento LOG-MAP simplificado de memoria reducida de la presente invención.

La figura 8 muestra la temporización para los descodificadores de Viterbi directo e inverso según una segunda implementación ilustrativa del procedimiento LOG-MAP simplificado de memoria reducida de la presente invención.

La figura 9 es un diagrama de flujo de la segunda implementación ilustrativa del procedimiento LOG-MAP simplificado de memoria reducida de la presente invención.

Descripción detallada de las realizaciones preferidas

A continuación se describirán realizaciones ilustrativas y aplicaciones a modo de ejemplo con referencia a los dibujos adjuntos para describir las enseñanzas ventajosas de la presente invención.

Aunque la presente invención se describe en el presente documento con referencia a realizaciones ilustrativas para aplicaciones particulares, debe entenderse que la invención no está limitada a las mismas. Los expertos en la técnica que tengan acceso a las enseñanzas proporcionadas en este documento podrán concebir modificaciones, aplicaciones y realizaciones adicionales dentro del alcance las mismas y campos adicionales en los que la presente invención sea de gran utilidad.

La presente invención se ilustrará con más detalle con una visión preliminar del algoritmo MAP tal y como se conoce en la técnica; véase el documento de Robertson et al. Obsérvese a partir de estas expresiones las recursiones

1

con el estado inicial y el estado final \alpha_{0}(s) = 1 = \beta_{N}.

Con dicha información preliminar puede establecerse la medición de interés, la salida flexible para la rama k-ésima. Por motivos de simplicidad se considerará un enrejado binario que pertenece a un único bit para cada rama, denotado como u (la generación para una rama de varios bits, como para la modulación codificada enrejada, será sencilla). La relación de probabilidad de u_{k} dado y es:

2

en la que las sumas del numerador y del denominador se realizan con estos pares de estados para los que u_{k} = +1 y u_{k} = -1, respectivamente, y las probabilidades condicionales de la primera relación se sustituyen por probabilidades conjuntas según la regla de Bayes y la cancelación del término común p(y) en el numerador y el denominador. La relación de probabilidad de la ecuación (7) proporciona una medida de la probabilidad de que se transmita un +1 en lugar de un -1 en un tiempo t. Cuando la relación de probabilidad se calcula para cada periodo de tiempo, el código se ha descodificado. Con los descodificadores de salida de decisión firme, si un "1" es más probable que un "0", se descodifica como un "1" y en caso contrario se descodifica como un "0". Pero con los códigos turbo no se toma realmente una decisión firme. En cambio, las relaciones de probabilidad se mantienen como un nivel de confianza. Por consiguiente, la función del descodificador es proporcionar una indicación de lo que se ha transmitido y su nivel de confianza determinado por la relación de probabilidad (es decir, la ecuación (7)).

Por lo tanto, el algoritmo MAP consiste en la operación de la ecuación (7) junto con las recursiones de las ecuaciones (5) y (6) que utilizan la probabilidad de rama de la ecuación (4). Obsérvese que como la ecuación (7) es una relación, las métricas de estado \alpha y \beta pueden normalizarse en cualquier nodo, lo que impide que se desborden.

El enfoque MAP convencional descrito anteriormente se conoce en la técnica desde hace más de veinte años y generalmente se ha ignorado porque:

a)

con salidas de decisión firme, el rendimiento es casi el mismo que para el algoritmo de Viterbi, y

b)

la complejidad es mucho mayor debido a la operación de multiplicación requerida y a la recursión inversa adicional.

Es decir, debe almacenarse todo el enrejado 30'. La memoria requerida es del orden de la longitud del enrejado por el número de estados por el almacenamiento requerido para cada estado.

Con el incentivo proporcionado por los códigos turbo y los SCIC y su rendimiento mejorado utilizando MAP se ha reavivado el interés y se ha reconocido que la simplificación puede llevarse a cabo sin comprometer el rendimiento, tal y como se describe a continuación.

LOG-MAP, un doble enfoque de Viterbi generalizado

Considerando los logaritmos de todos los parámetros de las ecuaciones (4 a 7), se define como el símbolo latino equivalente al símbolo griego, a = ln\alpha, b = ln\beta, c = ln\gamma y L = ln.

Por lo tanto, las ecuaciones (4 a 7) se convierten en (véase el documento de Robertson et al., aparatado 2.3)

3

\vskip1.000000\baselineskip

4

Obsérvese que para un árbol binario, las sumas de las ecuaciones (5') y (6') se realizan solamente con dos términos, mientras que en la ecuación (7') cada una se realiza con la mitad de los pares de estados conectados cuyo número asciende a 2^{m} en cada subconjunto, donde m es el número de elementos de memoria del codificador 12' convolucional. Obsérvese además que como las métricas \alpha y \beta pueden normalizarse por un factor común en cada nodo, las métricas a y b pueden reducirse en una cantidad común en cada nodo.

Tal y como se explica en el documento de Robertson et al., apartado 2.3, el algoritmo max-log-MAP se obtiene utilizando la aproximación

5

aproximación que mejora a medida que divergen los valores x_{i}. Por lo tanto, las ecuaciones (5') y (6') se convierten en la recursión directa y en la recursión inversa, respectivamente, del algoritmo de Viterbi, donde esta última comienza en el nodo final. De manera similar, la ecuación (7') se convierte en el procedimiento de dobles máximos. Por lo tanto, se obtiene un algoritmo de Viterbi directo e inverso asociado a cada nodo mediante cálculos de dobles máximos.

La figura 3 es un diagrama de bloques de un transmisor y de un receptor que funcionan a través de un canal y que utilizan un descodificador LOG-MAP simplificado según las enseñanzas de la presente invención. El sistema 10 incluye un codificador 12 convolucional que recibe una secuencia de entrada u_{t} y que transmite un flujo de señales x_{t} a un modulador 14. El modulador 14 modula la señal de manera convolucional y la proporciona al transmisor 16. El transmisor 16 incluye amplificadores de potencia y antenas necesarias para transmitir la señal a través del canal 17. La señal recibida a través del canal y_{t} se desmodula mediante un desmodulador 19 convencional y se reenvía a un descodificador 20 LOG-MAP simplificado diseñado según estas enseñanzas. El descodificador 20 es un descodificador de salida de decisión flexible que transmite una estimación de la secuencia de entrada \hat{u}_{t}.

La figura 4 es un diagrama de bloques de una implementación ilustrativa del descodificador 20 de decisión de salida flexible de la presente invención. En la implementación ilustrativa, el descodificador 20 incluye una memoria 22 intermedia que recibe la señal recibida desmodulada desde el desmodulador 19. La memoria intermedia retarda las entradas para un descodificador 24 de Viterbi directo hasta que se reciban las suficientes muestras de señales para que un descodificador 26 de Viterbi inverso inicie una recursión inversa a través del enrejado. Las salidas del descodificador 24 de Viterbi directo y del descodificador 26 de Viterbi inverso se introducen en un procesador 28 de dobles máximos. El procesador de dobles máximos proporciona una estimación de la secuencia u_{t} bajo el control de un circuito 27 de temporización y utilizando un factor de corrección suministrado por una memoria de solo lectura 29 (ROM) tal y como se describirá posteriormente en mayor detalle. Un experto en la técnica puede implementar el procesador 28 de dobles máximos con un circuito integrado de aplicación específica (ASIC), un procesador de señales digitales (DSP) o un microprocesador.

A continuación se describirá el funcionamiento del descodificador 20 con referencia a la figura 5.

La figura 5 es un diagrama de enrejado de un código convolucional por bloques (o simplificado) que empieza y termina en un estado cero. El enrejado 30 es el mismo que el 30' de la figura 2 con la excepción de que las recursiones directa e inversa están asociadas entre sí en cada nodo mediante el cálculo de dobles máximos de la ecuación (7').

Desafortunadamente, la aproximación de la ecuación (8) genera necesariamente cierto grado de degradación. Esto puede evitarse utilizando el hecho (documento de Robertson et al., apartado 2.4) de que

6

El segundo término es un factor de corrección que se implementa utilizando una tabla de consulta almacenada en la memoria 29 ROM. La memoria 29 ROM está regida por |x-y| donde el signo (x-y) se necesita para determinar Max(x,y).

Para obtener una forma precisa de la ecuación (8) cuando hay más de dos términos en la suma, se anidan las operaciones g() para obtener

7

que se requiere para la ecuación (7'), así como para las ecuaciones (5') y (6') cuando la estructura de enrejado no es binaria.

Pero la conclusión es la misma con la corrección (segundo término de la ecuación (9)) proporcionando la forma exacta.

Implementación de la reducción de memoria

El último inconveniente que queda por explicar del enfoque LOG-MAP expuesto anteriormente es que requiere mucha memoria. Todo el historial de métricas de estado debe almacenarse hasta el final del enrejado, punto en el que comienza el algoritmo inverso y las decisiones pueden transmitirse empezando en la última rama sin necesidad de almacenar nada salvo el último conjunto de métricas de estado calculadas de manera inversa. Obviamente, este requisito de almacenamiento es excesivo. Para un código de 16 estados, suponiendo métricas de estado de 6 bits, se requieren 96 bits de almacenamiento por rama, para un total de 96.000 bits para un bloque de 1.000 bits, lo que un experto en la técnica considera lo mínimo para el rendimiento de los códigos turbo. Benedetto et al. tratan este problema proponiendo un enfoque de ventana deslizante.

La base para este enfoque es el hecho de que el descodificador de Viterbi puede iniciarse en frío en cualquier estado en cualquier momento. Inicialmente, las métricas de estado tienen poco valor pero, después de algunas longitudes limitantes, el conjunto de métricas de estado es tan fiable como si el proceso hubiera empezado en el nodo inicial (o final). Supóngase que este periodo de "aprendizaje" consista en L ramas. (Para un código de 16 estados, L = 32 sería más que suficiente, lo que equivale a longitudes limitantes de 6 del código convolucional). Esto proporciona equidad tanto al algoritmo inverso como al directo, y supone que todas las métricas de estado se normalizan restando de cada nodo la misma cantidad. El requisito de memoria para un código de 16 estados se reduce a algunos miles de bits, independientemente de la longitud de bloque T.

Si se utiliza una única iteración inversa, se deja que los símbolos de rama recibidos se retarden en 2L tiempos de rama, donde L es la longitud de una ventana del enrejado 30. Después se fija una condición inicial de "1" en una implementación lineal (o de "0" en una implementación logarítmica) para el nodo inicial y cero para el resto de nodos en el tiempo inicial t_{0}. A continuación, el descodificador 24 de Viterbi directo de la figura 4 empieza a calcular métricas de estado directas en el nodo inicial en el tiempo t_{0} para cada nodo en cada tiempo de rama según la ecuación (5 ó 5'). Estas métricas de estado se almacenan en una memoria del procesador 28. Este proceso se muestra en el diagrama de la figura 6.

La figura 6 muestra la temporización para los descodificadores de Viterbi directo e inverso. Desde el tiempo t=0 hasta el tiempo t=L, el algoritmo de Viterbi directo generalizado calcula la métrica de estado directa mostrada por el segmento 42. En el tiempo t=L, se interrumpe la iteración directa y se inicia una iteración inversa mediante el descodificador 26 de Viterbi inverso de la figura 4. La iteración inversa no se inicia desde el final del enrejado como en el enfoque convencional, sino desde el tiempo 2L como si fuera el final de una trama de longitud 2L. Todos los nodos o estados del enrejado 30 se fijan al valor inicial de "1" en una implementación lineal o de "0" en una implementación logarítmica. En primer lugar, las métricas tienen de nuevo poca fiabilidad tal y como se muestra mediante la línea 44 de puntos de la figura 6. Estás métricas se vuelven fiables después de L tal y como se muestra en 46. Por lo tanto, en el tiempo L se obtienen métricas directas e inversas fiables. En este punto puede realizarse el proceso de dobles máximos generalizado según la ecuación (7') y se transmiten decisiones flexibles correspondientes a las primeras L ramas. Ahora pueden descartarse las métricas directas desde el tiempo t = 0 hasta el tiempo t = L. Las métricas inversas se descartan después del cálculo del siguiente conjunto de métricas inversas.

A continuación, el descodificador 24 de Viterbi directo avanza desde el tiempo t = L y se calculan como antes métricas directas para cada nodo hasta el tiempo 2L. Esto se muestra de nuevo mediante el segmento 42 de línea de la figura 6. En 2L se interrumpe la descodificación directa y el descodificador 26 de Viterbi inverso comienza a generar métricas desde el tiempo 3L. Estas métricas son de nuevo poco fiables hasta el tiempo 2L, tal y como se muestra mediante la línea 48 de puntos. Sin embargo, desde L hasta 2L, se obtienen métricas directas e inversas fiables. Por lo tanto, puede calcularse la relación de probabilidad durante este intervalo de tiempo utilizando los cálculos de dobles máximos generalizados.

El procedimiento se muestra en el diagrama de flujo de la figura 7. Tal y como se muestra en la figura 7, el proceso descrito anteriormente se repite por todo el enrejado 30.

Los expertos en la técnica apreciarán que la memoria requerida es del orden de L veces el número de estados en lugar de T veces el número de estados, donde T es la longitud de trama de enrejado y L << T. Los expertos en la técnica también podrán elegir una longitud de trama óptima. Se ha observado que una longitud de trama de L en el intervalo de longitudes limitantes de 5 a 7 es suficiente.

Con respecto a la implementación preferida de la presente invención, se hace referencia a la figura 8 que muestra los tiempos de procesamiento de bits para un procesador directo y dos procesadores inversos que funcionan en sincronismo con los símbolos de rema recibidos, es decir, calculando un conjunto de métricas de estado durante cada tiempo de rama recibido (tiempo de bit para un enrejado binario). De nuevo, se deja que los símbolos de rama recibidos se retarden en 2L tiempos de rama. El descodificador 24 directo de la figura 4 empieza de nuevo en el nodo inicial en el tiempo de rama 2L, calculando todas las métricas de estado para cada nodo en cada tiempo de rama y almacenando las mismas en la memoria. Para esta implementación, el primer y el segundo descodificador de Viterbi inversos se muestran de manera genérica como "26" en la figura 4. El primer descodificador inverso empieza al mismo tiempo que el descodificador 24 directo, pero procesa de manera inversa desde el nodo 2L-ésimo, fijando cada métrica de estado inicial al mismo valor, no almacenando nada hasta el tiempo de rama 3L, punto en el que ha acumulado métricas de estado fiables y en el que obtiene las últimas métricas del primer conjunto de L métricas calculadas de manera directa. En este punto se lleva a cabo el proceso de dobles máximos generalizado según la ecuación (7'), se transmiten las decisiones flexibles de rama L-ésima y el procesador inverso avanza hasta llegar al nodo inicial en el tiempo 4L. Mientras tanto, empezando en el tiempo 3L, el segundo descodificador inverso inicia el procesamiento con métricas idénticas en el nodo 3L, descartando todas las métricas hasta el tiempo 4L, punto en el que observa que el algoritmo directo ha calculado las métricas de estado para el nodo 2L-ésimo. Después, el proceso de dobles máximos generalizado se activa hasta el tiempo 5L, punto en el que se habrán transmitido todas la salidas de decisión flexible desde el nodo 2L-ésimo hasta el nodo L-ésimo. Los dos procesadores inversos avanzan 4L ramas cada vez que hayan generado de manera inversa 2L conjuntos de métricas de estado y comparten el tiempo del procesador de salida ya que uno genera métricas inservibles mientras que el otro genera métricas útiles que se combinan con las del algoritmo directo.

El procedimiento de esta implementación alternativa se ilustra en el diagrama de flujo de la figura 9. Obsérvese que no necesita almacenarse nada para los algoritmos inversos salvo el conjunto de métricas del último nodo y sólo cuando se estén generando métricas fiables. El algoritmo directo sólo necesita almacenar 2L conjuntos de métricas de estado ya que después de sus primeros 2L cálculos (realizados en el tiempo 4L), su primer conjunto de métricas se descartará y el almacenamiento vacío puede llenarse entonces empezando con las métricas calculadas de manera directa para el nodo (2L +1)-ésimo (en el tiempo de rama 4L+1). Por tanto, el requisito de almacenamiento para un código de 16 estados utilizando métricas de estado de 6 bits es de solamente 192L bits en total, lo que para L = 32 equivale a 6.000 bits aproximadamente. (Obsérvese además que un descodificador de Viterbi de K = 7 convencional con 64 estados y una memoria de trayectorias de 32 bits requiere aproximadamente 2.000 bits de memoria, mientras que un descodificador de K = 9 requiere al menos una memoria de trayectorias de 40 bits dando como resultado más de 10.000 bits de almacenamiento). Por lo tanto, los requisitos de almacenamiento de LOG-MAP no son mayores que los de un algoritmo de Viterbi convencional.

En lo que respecta a los requisitos de procesamiento, puede parecer que la carga del algoritmo de Viterbi está triplicada; además, la complejidad del proceso de dobles máximos generalizado no es mayor que la del procesador de algoritmos de Viterbi directos o inversos, de manera que la complejidad total no supera una complejidad cuadruplicada. Además, se evita el procedimiento de retrocadena. Asimismo, puesto que el código es más corto, el número de estados se reduce en un factor de 4 ó 16 para K = 7 y 9 en los ejemplos mostrados. Puesto que el descodificador MAP (con una longitud limitante corta) solo se justifica para los códigos turbo, debe tenerse en cuenta el número de iteraciones requeridas, las cuales están en el orden de 4 a 8. Por lo tanto, un descodificador turbo en serie de 16 estados que lleve a cabo 8 iteraciones multiplica por dos la carga de procesamiento de un descodificador de Viterbi con K = 9 y 8 veces la de un descodificador con K = 7.

El retardo de descodificación mínimo se fija mediante la longitud del bloque o por su entrelazador correspondiente. Si los procesadores descritos anteriormente funcionan a la velocidad de las ramas recibidas, puede ser necesario procesar en cadena las iteraciones sucesivas y, por lo tanto, multiplicar el retardo mínimo por el número de iteraciones. Si, por otro lado, los procesadores pueden funcionar a una velocidad mucho mayor, el retardo adicional puede reducirse en gran medida.

La anterior descripción de las realizaciones preferidas se proporciona para permitir que cualquier experto en la técnica realice o utilice la presente invención. Varias modificaciones de estas realizaciones serán fácilmente evidentes para los expertos en la técnica, y los principios genéricos definidos en este documento pueden aplicarse a otras realizaciones sin utilizar la facultad inventiva. Por tanto, la presente invención no pretende limitarse a las realizaciones mostradas en este documento sino que se le otorga el alcance más amplio según los principios y características novedosas descritos en el presente documento.

Claims (12)

1. Un sistema para descodificar una secuencia de señales emitidas por un codificador y transmitidas a través de un canal, estando representada la salida de dicho codificador mediante un enrejado que presenta una longitud de bloque T, comprendiendo dicho sistema:

\quad

primeros medios para la descodificación de Viterbi de dicha secuencia de señales recibidas a través de dicho canal durante una iteración directa a través de dicho enrejado, proporcionando dichos primeros medios una pluralidad de métricas \alpha de estado de iteración directa fiables para cada estado en cada intervalo de tiempo a través de una ventana de longitud L, donde L es un número de longitudes limitantes y L es menor que una longitud de bloque T;

\quad

segundos medios para la descodificación de Viterbi de dicha secuencia de señales recibidas a través de dicho canal durante una iteración inversa a través de dicho enrejado, proporcionando dichos segundos medios una pluralidad de métricas \beta de estado inversas para cada estado en cada intervalo de tiempo empezando en un segundo tiempo 2L desde un punto en el que se inician métricas de estado directas fiables; y

\quad

terceros medios para realizar un cálculo de dobles máximos calculando una aproximación de función de máximos de la probabilidad MAP logarítmica de que una secuencia de datos particular se transmita por dicho codificador en cada estado y en cada tiempo de rama de la ventana utilizando las métricas de estado directas fiables, las métricas de estado inversas fiables proporcionadas después de L métricas de rama y la métrica de rama para el mismo para proporcionar una medición de la probabilidad de que una secuencia de datos particular se transmita por dicho codificador;

\quad

y estando adaptado el sistema para repetir dicha descodificación y cálculo por todo el enrejado.

2. El sistema según la reivindicación 1, en el que dichos primeros medios incluyen medios para multiplicar una métrica de estado directa \alpha_{t-1}(s') para un estado previo s' por una métrica de rama \gamma_{t}(s',s) para proporcionar dicha métrica de estado directa \alpha_{t}(s) para un estado seleccionado s.

3. El sistema según la reivindicación 2, en el que dichos primeros medios incluyen medios para sumar productos de las métricas de estado directas \alpha_{t-1}(s') para cada estado previo s' por una métrica de rama \gamma_{t}(s',s) entre cada estado anterior s' y el estado seleccionado s para proporcionar dicha métrica de estado directa \alpha_{t}(s) para el estado seleccionado s.

4. El sistema según la reivindicación 1, en el que dichos segundos medios incluyen medios para multiplicar una métrica de estado inversa \beta_{t+1}(s') para un estado posterior s' por una métrica de rama \gamma_{t}(s,s') para proporcionar dicha métrica de rama \beta_{t}(s) para un estado seleccionado s.

5. El sistema según la reivindicación 4, en el que dichos segundos medios incluyen medios para sumar productos de las métricas de estado inversas \beta_{t+1}(s') para cada estado posterior s' por una métrica de rama \gamma_{t}(s, s') entre cada estado posterior s' y cada estado seleccionado s para proporcionar dicha métrica de rama \beta_{t}(s) para el estado seleccionado
s.

6. El sistema según la reivindicación 1, en el que dichos terceros medios incluyen medios para proporcionar un factor de corrección para dicha aproximación para proporcionar una medición más exacta de la probabilidad de que una secuencia de datos particular se transmita por dicho codificador.

7. El sistema según la reivindicación 6, en el que dicho factor de corrección incluye una función exponencial de la métrica de estado directa, de la métrica de estado inversa y de la métrica de rama para un estado seleccionado.

8. El sistema según la reivindicación 1, en el que dichos segundos medios incluyen medios para proporcionar una segunda iteración inversa a través de dicho enrejado, proporcionando dichos segundos medios una segunda pluralidad de métricas \beta de estado de iteración inversa para cada estado en cada intervalo de tiempo empezando en el un tercer tiempo t_{3L}.

9. Un procedimiento para descodificar una palabra de código codificada de manera convolucional que incluye las etapas de:

a)

proporcionar un enrejado representativo de una salida de un codificador utilizado para codificar dicha palabra de código, presentando dicho enrejado una longitud de bloque T;

b)

asignar una condición inicial a cada nodo de inicio del enrejado para una iteración directa a través del enrejado;

c)

asignar una condición inicial a cada nodo de inicio del enrejado para una iteración inversa a través del enrejado;

d)

calcular métricas de estado directas fiables para cada nodo de una ventana de longitud L del enrejado durante una iteración directa, donde L es un número de longitudes limitantes y donde la longitud de ventana L es menor que la longitud de bloque T;

e)

calcular, durante una iteración inversa, métricas de estado inversas para cada nodo de una ventana de longitud L del enrejado empezando en un tiempo 2L desde un punto en el que se inicia la iteración directa fiable;

f)

calcular dobles máximos para cada nodo de la ventana calculando una aproximación de función de máximos de la probabilidad MAP logarítmica de que una secuencia de datos particular se transmita por dicho codificador en cada estado y en cada tiempo de rama de la ventana utilizando las métricas de estado directas fiables, las métricas de estado inversas fiables proporcionadas después de L métricas de rama y la métrica de rama para el mismo para proporcionar una medida de la probabilidad de que una secuencia de datos particular se transmita por dicho codificador, utilizando las métricas de estado directas fiables y las métricas de estado inversas proporcionadas después de L para descodificar dicha palabra de código; y

g)

repetir las etapas d) a f) para todo el bloque.

10. El procedimiento según la reivindicación 9, en el que la etapa f) incluye una etapa de correlación logarítmica.

11. El procedimiento según la reivindicación 9, en el que la etapa e) incluye una etapa de iniciar una segunda iteración inversa que empieza en el tiempo 3L desde un punto en el que se inicia la iteración directa.

12. El procedimiento según la reivindicación 9, en el que la etapa d) incluye:

d)

utilizar un algoritmo de Viterbi para calcular una métrica directa para cada nodo de una ventana de longitud L del enrejado durante una iteración directa, donde la longitud de ventana L es inferior a la longitud de bloque T; y en el que la etapa

e)

incluye utilizar un algoritmo de Viterbi para calcular, durante una iteración inversa, una métrica inversa para cada nodo de una ventana de longitud L del enrejado empezando en un tiempo 2L desde un punto en el que se inicia la iteración directa.