ES2322271T3 - Procedimiento y sistema de ahorro de energia. - Google Patents
Procedimiento y sistema de ahorro de energia. Download PDFInfo
- Publication number
- ES2322271T3 ES2322271T3 ES04799209T ES04799209T ES2322271T3 ES 2322271 T3 ES2322271 T3 ES 2322271T3 ES 04799209 T ES04799209 T ES 04799209T ES 04799209 T ES04799209 T ES 04799209T ES 2322271 T3 ES2322271 T3 ES 2322271T3
- Authority
- ES
- Spain
- Prior art keywords
- buffer
- memory
- size
- subsystem
- optimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000872 buffer Substances 0.000 claims abstract description 93
- 230000015654 memory Effects 0.000 claims abstract description 56
- 238000005265 energy consumption Methods 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 230000009849 deactivation Effects 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3221—Monitoring of peripheral devices of disk drive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
- G11B2020/10629—Data buffering arrangements, e.g. recording or playback buffers the buffer having a specific structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
- G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Separation By Low-Temperature Treatments (AREA)
Abstract
Procedimiento para minimizar de manera adaptativa el consumo de energía total de un aparato que comprende un subsistema que comprende un dispositivo de almacenamiento masivo y una memoria intermedia, en el que dicho procedimiento está caracterizado por determinar un tamaño de memoria intermedia óptimo para el que el consumo de energía de dicho subsistema es mínimo para una tasa de transmisión de bits de flujo continuo dada a/desde dicha memoria intermedia, y ajustar el tamaño de memoria intermedia de dicha memoria intermedia a dicho tamaño de memoria intermedia óptimo, de modo que el consumo de energía de dicho subsistema sea mínimo, en el que dicha etapa de ajustar el tamaño de memoria intermedia comprende encender bancos de memoria y/o CI de memoria de dicha memoria intermedia para aumentar el tamaño de dicha memoria intermedia, y apagar los bancos de memoria y/o CI de memoria para disminuir dicha memoria intermedia.
Description
Procedimiento y sistema de ahorro de
energía.
Esta invención pertenece en general al campo del
ahorro energético mediante la reducción del consumo de energía de
sistemas impulsados eléctricamente, y más particularmente a la
reducción del consumo de energía de dispositivos de almacenamiento
masivo electrónicos, y aún más particularmente a una reducción del
consumo de energía de este tipo en productos de información y ocio
(infotainment) móviles.
Los aparatos de almacenamiento móviles
comprenden generalmente dispositivos de almacenamiento masivo, tales
como unidades de disco duro (HDD, Hard Disk Drives) o motores
de bits ópticos. La energía consumida por estas HDD o motores de
bits ópticos forman una parte significativa de la energía global
consumida por tal dispositivo móvil. Puesto que tales dispositivos
portátiles, por ejemplo dispositivos de información y ocio, se
ejecutan en una fuente de energía limitada, es decir, una batería,
se desea que el tiempo de funcionamiento con una batería
completamente cargada sea lo más largo posible hasta que la batería
deba sustituirse o recargarse. Este es uno de los motivos por los
que el dispositivo debería consumir la menor energía posible.
Una solución principal para ahorrar energía
cuando se usa un dispositivo de almacenamiento de este tipo, es
apagar el dispositivo, cuando no se leen o escriben datos. Sin
embargo, en este caso, el acceso a los datos es muy lento cuando el
dispositivo de almacenamiento vuelve iniciarse tras haber estado
inactivo. De manera alternativa, un dispositivo de almacenamiento se
ha dado a conocer en el documento WO01/15161, que tiene varios
niveles de modos de consumo de energía. El dispositivo pasa de
manera progresiva a modos de menor consumo de energía a medida que
pasa el tiempo desde el último acceso de lectura o escritura
en/desde el dispositivo. Sin embargo, este dispositivo también sufre
la desventaja de largos tiempos de acceso cuando se vuelve al estado
de energía completa desde un estado de energía sustancialmente
menor, es decir, apagado parcial o apagado del dispositivo de
almacenamiento.
Para aplicaciones de flujo continuo
(streaming) de audio, vídeo o audiovisuales, por ejemplo en
dispositivos de información y ocio móviles, tales como reproductores
de MP3 o DVD portátiles, la energía total consumida puede,
adicionalmente al procedimiento anteriormente mencionado, reducirse
de manera significativa usando una memoria intermedia y esquemas de
almacenamiento en memoria intermedia. Estos esquemas aprovechan el
hecho de que es más eficaz leer o escribir datos en ráfagas con una
tasa de transmisión de bits elevada y posteriormente apagar la
unidad, o de manera alternativa poner la unidad en modo de espera
durante el mayor tiempo posible. Durante el tiempo en el que la
unidad está apagada o en modo de espera, los datos se leen o
escriben respectivamente desde o en la memoria intermedia. Un
ejemplo de este tipo de transferencia de datos almacenados en
memoria intermedia se da en el documento
US-B-6.496.915.
Con este fin, la RAM de estado sólido se usa
para almacenar en memoria intermedia los datos audiovisuales hasta
que estén listos para procesarse adicionalmente, o bien
consumiéndose por un descodificador en el caso de reproducción o
escribiéndose al medio de almacenamiento en el caso de grabación.
Este procedimiento es independiente del medio de almacenamiento
usado, en el que medios de almacenamiento típicos son por ejemplo
HDD, CD, DVD, discos BluRay o discos SFFO (Small Form Factor
Optical, ópticos de pequeño factor de forma). Sin embargo, por
motivos de sencillez, la parte restante de esta descripción sólo
tratará de HDD. La energía total consumida por un subsistema de este
tipo se determina por la suma de las energías consumidas tanto por
la HDD como por la RAM de estado sólido de almacenamiento en memoria
interna. Aunque la energía consumida por la RAM parece a primera
vista pequeña en comparación con el consumo de energía de unidades
de disco, no es insignificante, especialmente en el caso de DRAM.
El consumo de energía de la memoria intermedia es aproximadamente
proporcional al tamaño de memoria intermedia. Además, cuanto mayor
sea el tamaño de la memoria intermedia, menor energía consume la
unidad de disco. Sin embargo, al mismo tiempo, el consumo de energía
de la memoria intermedia aumenta con el tamaño. En el documento
JP-2000298935, se ha propuesto reducir el consumo de
energía de una memoria intermedia proporcionando una solución de
memoria intermedia de hardware que tiene una parte de capacidad
pequeña para uso de frecuencia alta y una parte de capacidad grande
para uso de frecuencia baja. Sin embargo, esta solución no es
flexible, ya que diferentes tasas de transmisión de bits a/desde el
dispositivo de almacenamiento requieren diferentes relaciones de las
dos partes de memoria intermedia. Además, el número de chips físicos
y bancos internos determina en un diseño de este tipo el consumo de
energía, que está fijado y no puede reducirse adicionalmente debido
al diseño dado a conocer en el documento
JP-2000298935.
Por tanto, el objetivo de la invención es
proporcionar una minimización adaptativa del consumo de energía
total de un subsistema que comprende un dispositivo de
almacenamiento masivo y una memoria intermedia, sin perjudicar el
rendimiento del subsistema en diferentes condiciones de
funcionamiento.
La presente invención supera las deficiencias en
la técnica anteriormente identificadas y soluciona al menos los
problemas anteriormente identificados proporcionando un
procedimiento, un aparato y un medio legible por ordenador para
minimizar de manera adaptativa el consumo de energía total de un
subsistema que comprende un dispositivo de almacenamiento masivo y
una memoria intermedia, según las reivindicaciones de patente
adjuntas.
La solución general según la invención es
modificar de manera adaptativa las características de una memoria
intermedia con respecto a entidades operativas de un subsistema, que
comprende un dispositivo de almacenamiento masivo y la memoria
intermedia, para minimizar el consumo de energía del subsistema en
total, de modo que el subsistema tiene un consumo de energía
óptimamente bajo para un conjunto dado de entidades operativas del
subsistema.
Más particularmente, se determina un tamaño de
memoria intermedia ideal, y se apagan ciertas áreas de la memoria
intermedia, de modo que se consigue un consumo de energía
óptimamente bajo para un rendimiento predeterminado del
subsistema.
Según aspectos de la invención, se dan a conocer
un procedimiento, un aparato y un medio legible por ordenador para
minimizar de manera adaptativa el consumo de energía total de un
aparato que comprende un dispositivo de almacenamiento masivo y una
memoria intermedia.
La presente invención tiene la ventaja sobre la
técnica anterior de que adapta el tamaño de memoria intermedia con
respecto a requisitos actuales, usando por tanto de manera óptima el
subsistema con un rendimiento dado dentro de un rango de
rendimientos amplio y con un mínimo de energía.
Objetivos, características y ventajas
adicionales de la invención resultarán evidentes a partir de la
siguiente descripción de realizaciones de la presente invención,
haciendo referencia a los dibujos adjuntos, en los que
la figura 1 es un gráfico que ilustra la
influencia del tamaño de memoria intermedia en el consumo de energía
total del subsistema;
la figura 2 es una ilustración esquemática de un
subsistema que comprende un dispositivo de almacenamiento masivo y
una memoria intermedia;
la figura 3 es un diagrama de flujo de una
realización de la invención;
la figura 4 es una ilustración esquemática de un
dispositivo móvil según una realización de la invención; y
la figura 5 es una ilustración esquemática de un
medio 5 legible por ordenador según una realización de otro aspecto
de la invención.
\vskip1.000000\baselineskip
Según una realización de un aspecto de la
invención, las características de las siguientes tres entidades
están en etapas de un procedimiento 3, tal como se muestra en la
figura 3, determinadas y modificadas de manera adaptativa para
minimizar el consumo de energía de un subsistema 2, tal como se
muestra en la figura 2, que comprende un dispositivo 21 de
almacenamiento masivo, tal como una HDD, y una memoria 22 intermedia
SDRAM:
\bullet la HDD 21 o motor óptico de bits
\bullet las memorias 22 intermedias de
planificación de SDRAM
\bullet la tasa de transmisión de bits del
flujo 24 continuo de audio/vídeo.
El flujo 23 continuo de datos a/desde la HDD a
las memorias 22 intermedias se realiza generalmente a una tasa de
transmisión fijada, en el que la tasa de transmisión se fija para
una ubicación de HDD dada. La velocidad real varía generalmente con
la ubicación en el disco debido a la velocidad angular constante con
la que se leen datos desde el disco. El valor real puede
determinarse en cada caso, de manera alternativa puede usarse un
promedio para un flujo continuo dado. Además, las tasas de
transmisión de datos de unidades ópticas con Velocidad Angular
Constante (VAC) también dependen de la ubicación. Por otro lado, las
unidades ópticas con Velocidad Lineal Constante (VLC) tienen una
tasa de transmisión de datos fijada, que es independiente de la
ubicación del disco, por lo que en este caso puede asumirse una tasa
de transmisión de datos fijada. Además, los datos se leen en
ráfagas, tal como se describió anteriormente. Cálculos y
experimentos de verificación realizados por los inventores han
mostrado que el consumo de energía de HDD se reduce de manera
asintótica hasta un valor mínimo determinado por la división de la
tasa de transmisión de bits del flujo continuo y el rendimiento
global máximo de la HDD en función del tamaño de memoria intermedia
del planificador. Además, el rendimiento global de HDD máximo
depende de la ubicación del disco, es decir, existen diferentes
zonas. Zonas exteriores tienen una mayor densidad de bits que zonas
interiores, es decir, una mayor densidad de bits da como resultado
un mayor rendimiento global en un sistema VAC. Por otro lado, el
consumo de energía de las SDRAM aumenta generalmente de forma
lineal a medida que aumenta el tamaño de la SDRAM. A partir de la
literatura se sabe que la energía de la SDRAM aumenta de forma
lineal con el tamaño de la SDRAM. Cálculos para chips de SDRAM
existentes también verifican esto. Ha de observarse que la energía
de SDRAM no aumenta con el tamaño de memoria intermedia pero sí con
el tamaño de la SDRAM. El tamaño de memoria intermedia puede ser
menor que el tamaño de la SDRAM. El consumo de energía tanto de las
SDRAM como de la HDD están trazados en el diagrama mostrado en la
figura 1 para una unidad típica, en el que se muestran tamaños de
SDRAM típicos para un flujo continuo de vídeo de 4 Mbps.
Como puede verse en la figura 1, el consumo de
energía global es óptimo para una combinación particular de las
tres entidades anteriormente mencionadas con un cierto tamaño de la
memoria intermedia del planificador.
Además, se asume que las características del
consumo de energía de la HDD y las SDRAM son que es estacionario a
lo largo del tiempo, con excepción del uso y desgaste de la HDD. Una
variación ligera del rendimiento puede seguirse fácilmente midiendo
el rendimiento global de datos real como una alternativa a asumir un
valor constante.
El tamaño de memoria intermedia óptimo para una
aplicación de baja tasa de transmisión de bits, tal como reproducir
música por ejemplo con 128 kbps, es diferente del de una aplicación
de alta tasa de transmisión de bits como una cámara de vídeo
portátil que graba por ejemplo con 27 Mbps. Por tanto el tamaño de
memoria intermedia óptimo de la memoria intermedia del subsistema
variará a lo largo del tiempo con respecto a diferentes aplicaciones
que usen el subsistema.
En caso de múltiples flujos continuos
simultáneos, se considera la suma de las tasas de transmisión de
bits de todos los flujos continuos.
Por tanto, la memoria intermedia del subsistema
debe tener un tamaño suficientemente grande con el fin de
proporcionar un bajo consumo de energía del subsistema como un total
para altas tasas de transmisión de bits. Sin embargo, esto lleva a
un consumo de energía excesivo no deseado en aplicaciones de baja
tasa de transmisión de bits.
El procedimiento anteriormente mencionado,
mostrado en la figura 3, empieza en la etapa 30, cuando por ejemplo
un planificador de HDD inicia un nuevo flujo continuo, después de lo
cual en la etapa 31 se determina la tasa de transmisión de datos de
HDD. En la etapa 32 se determina la tasa de transmisión de bits de
flujo continuo a/desde la memoria intermedia, en la que la tasa de
transmisión de bits de flujo continuo es generalmente la tasa de
transmisión de bits promedio del flujo continuo, aunque puede ser
variable dentro de ciertos límites para los codificaciones de la
tasa de transmisión de bits. Posteriormente se determina en la etapa
33 el tamaño de memoria intermedia óptimo, es decir, el tamaño de
memoria intermedia con el mínimo anteriormente descrito de consumo
de energía del subsistema. Eso puede realizarse por ejemplo variando
de manera activa el tamaño de memoria intermedia y
midiendo/realimentando el consumo de energía, calculando el tamaño
de memoria intermedia óptimo a partir de una fórmula o mediante una
tabla de consulta. Cuando se determina el tamaño de memoria
intermedia óptimo que garantiza el consumo de energía más bajo del
subsistema, este tamaño de memoria intermedia óptimo se ajusta en
la etapa 34. Posteriormente, el subsistema funciona con el consumo
de energía más bajo posible para una tasa de transmisión de bits de
flujo continuo dada. Ha de observarse que, en flujos continuos de
tasa de transmisión de bits variable, la tasa de transmisión de bits
promedio variará dentro de un cierto rango.
Según una realización de otro aspecto de la
invención se proporciona un dispositivo móvil. El dispositivo móvil
comprende al menos un CI de SDRAM que tiene un número de bancos de
memoria interna. Las SDRAM móviles tienen con frecuencia una
característica que les permite apagar de manera selectiva algunos de
estos bancos de memoria. Esto se denomina a veces autorestauración
de ordenación parcial (PASR, Partial Array Self Refresh).
El planificador de disco que es responsable de
acceder a la HDD y a la memoria intermedia SDRAM, usa el
conocimiento sobre la HDD y la SDRAM para determinar de manera
dinámica la configuración de memoria óptima. Más precisamente, esta
acción se realiza cada vez que se admite un flujo continuo nuevo
para transmisión de flujo continuo. Las características de la HDD y
las SDRAM están almacenadas en la aplicación. Si se esperan cambios
a lo largo del tiempo, por ejemplo en el caso de la HDD, estas
características pueden recuperarse de la propia unidad, por ejemplo
a través de una orden especial que se basa por ejemplo en mediciones
de la HDD.
La figura 4 ilustra la realización actual de
manera más detallada. Un subsistema 4 a modo de ejemplo comprende
un dispositivo 41 de aplicación, datos de lectura o escritura desde
o en una HDD 48, como se indica por la flecha 49 de transmisión de
datos. Los datos no se transmiten de manera directa desde/a la HDD,
sino mediante un planificador 42 de HDD de baja energía. El
planificador 42 controla los flujos 50, 51 de datos desde/a chips
43, 44 de memoria intermedia, tales como SDRAM, el flujo 52 de datos
a/desde la HDD y el flujo 49 de datos a/desde la aplicación 41. La
tasa de transmisión de flujo continuo del flujo 52 de datos a/desde
la HDD se fija y determina por el hardware, en la que el factor
dominante es la velocidad de acceso al medio real, que a su vez se
determina por rotaciones por minuto y/o características del medio.
Habitualmente el bus conectado a la HDD es más rápido que el medio
de almacenamiento real. En los ordenadores personales la interfaz
de hardware habitualmente es más rápida que la HDD. Sin embargo, en
aplicaciones CE esto podría no ser el caso. Además el planificador
42 controla qué bancos 45 B1,... B4 de memoria están activos. Esto
se realiza mediante conmutadores 46 que tienen líneas 47 de control
conectadas al planificador 42, es decir, el planificador 42
determina la configuración de bancos de memoria encendiendo o
apagando estos bancos de memoria. Si los bancos son internos, la
conmutación puede realizarse estableciendo un registro en la SDRAM.
Por tanto, la única entidad desconocida en el momento de designar el
subsistema 4 es la tasa de transmisión de bits de los flujos 49, 50
y 51 continuos, en la que la tasa de transmisión de bits total
depende del tipo de aplicación o el número de flujos continuos
simultáneos. Cada vez que la aplicación 41 pide al planificador 42
que empiece un flujo continuo nuevo, vuelve a calcular el tamaño de
la memoria intermedia óptimo para esa configuración particular del
flujo continuo, o de la pluralidad de flujos continuos.
Posteriormente, el planificador 42 activa la configuración de
bancos de memoria óptima. Esto significa que se activa un número de
bancos 45 de memoria interna, garantizando el consumo de energía
mínimo, según el razonamiento anterior con referencia a la figura
1, para las características dadas de la HDD 48, la SDRAM 43, 44 y la
tasa de transmisión de bits del flujo continuo.
Por tanto, el tamaño de memoria intermedia se
determina en un número de bancos/chips y por tanto el número
calculado real se redondeará a un número entero de bancos por
motivos de implementación.
En una configuración dinámica con múltiples
flujos continuos simultáneos, se distinguen dos situaciones
diferentes. En primer lugar, cuando el planificador admite un flujo
continuo nuevo y, en segundo lugar, cuando el planificador detiene
y elimina un flujo continuo. El primer caso se consigue activando
bancos de memoria adicionales. Para el segundo caso, ha de
considerarse que los bancos de memoria que aún contienen datos
almacenados en memoria intermedia no deben apagarse, ya que de lo
contrario los datos se pierden. Por tanto, el apagado de un banco
de memoria de este tipo o bien se retrasa por ejemplo o bien los
datos almacenados en memoria intermedia de ese banco de memoria se
mueven a otro banco de memoria que permanecerá activado, después de
lo cual se desactiva el primer banco de memoria.
El planificador 42 o tanto el planificador 42
como la aplicación 41 pueden realizarse como circuitos 1 dedicados
(ASIC, Application-Specific Integrated
Circuit) o uno o más microprocesadores programados,
proporcionando así una unidad 60 de procesamiento que lleva a cabo
esta realización del procedimiento según la invención.
Una realización adicional de la invención se
ilustra en la figura 5, que muestra un medio 5 legible por
ordenador. El medio 5 legible por ordenador es cualquier
dispositivo de almacenamiento de datos que puede almacenar datos,
que a continuación pueden leerse por un sistema informático.
Ejemplos del medio legible por ordenador incluyen unidades de disco
duro, almacenamiento acoplado a la red (NAS, Network Attached
Storage), memoria de sólo lectura, memoria de acceso aleatorio,
CD-ROM, CD-R, CD-RW,
cintas magnéticas, y otros dispositivos de almacenamiento de datos
ópticos y no ópticos. El medio legible por ordenador también puede
distribuirse a través de un sistema informático acoplado a la red
de modo que el código legible por ordenador se almacena y ejecuta de
manera distribuida.
Un medio 5 legible por ordenador tiene
implementado en el mismo un programa informático para el
procesamiento por un ordenador 55. El programa informático
comprende una pluralidad de segmentos 56, 57, 58, 59 de código para
minimizar de manera adaptativa el consumo de energía total de un
subsistema que comprende un dispositivo de almacenamiento masivo y
una memoria intermedia. Mediante los segmentos de código se calcula
un tamaño de memoria intermedia óptimo para el que el consumo de
energía de dicho subsistema es mínimo para una tasa de transmisión
de bits de flujo continuo dada desde dicha memoria intermedia.
Además, mediante los segmentos de código, el tamaño de la memoria
intermedia de dicha memoria intermedia se ajusta a dicho tamaño de
memoria intermedia óptimo, de modo que el consumo de energía de
dicho subsistema es mínimo. Más precisamente, cuando por ejemplo un
planificador de HDD inicia un flujo continuo nuevo, el segmento 56
de código determina la tasa de transmisión de datos de HDD. Un
segmento 57 de código adicional determina la tasa de transmisión de
bits de flujo continuo a/desde la memoria intermedia.
Posteriormente, se determina por el segmento 58 de código el tamaño
de memoria intermedia óptimo, es decir, el tamaño de memoria
intermedia al mínimo anteriormente descrito de consumo de energía
del subsistema. Cuando el segmento 58 de código determina el tamaño
de memoria intermedia óptimo que garantiza el consumo de energía
más bajo del subsistema, este tamaño de memoria intermedia óptimo
se ajusta mediante el segmento 59 de código. Posteriormente, el
subsistema funciona con el consumo de energía más bajo posible para
una tasa de transmisión de bits de flujo continuo dada.
Las aplicaciones y el uso del procedimiento,
dispositivo y medio legible por ordenador anteriormente descritos
según la invención son diversos e incluyen campos a modo de ejemplo,
tales como el campo de dispositivos portátiles, por ejemplo cámaras
de vídeo portátiles digitales, asistentes digitales personales
(PDA), pero adicionalmente también otros sistemas que comprenden el
subsistema anteriormente mencionado, en los que es importante la
reducción de energía. Por ejemplo el campo de servidores
informáticos que tienen un gran número de tales subsistemas y en
los que se desea minimizar calor disipado, que es proporcional a la
energía consumida.
La presente invención se ha descrito
anteriormente con referencia a realizaciones específicas. Sin
embargo, son posibles igualmente realizaciones diferentes a las
preferidas anteriores dentro del alcance de las reivindicaciones
adjuntas, por ejemplo dispositivos de almacenamiento masivo
diferentes a los descritos anteriormente, que implementan el
procedimiento anteriormente mencionado por hardware o software,
etc.
Además, el término "que comprende/que
comprenden", cuando se usa en esta memoria descriptiva, no
excluye otros elementos o etapas, los términos "un" y
"una" no excluyen una pluralidad y un único procesador u otras
unidades pueden cumplir las funciones de varios de los circuitos o
unidades expuestos en las reivindicaciones.
Claims (12)
1. Procedimiento para minimizar de manera
adaptativa el consumo de energía total de un aparato que comprende
un subsistema que comprende un dispositivo de almacenamiento masivo
y una memoria intermedia, en el que dicho procedimiento está
caracterizado por
determinar un tamaño de memoria intermedia
óptimo para el que el consumo de energía de dicho subsistema es
mínimo para una tasa de transmisión de bits de flujo continuo dada
a/desde dicha memoria intermedia, y
ajustar el tamaño de memoria intermedia de dicha
memoria intermedia a dicho tamaño de memoria intermedia óptimo, de
modo que el consumo de energía de dicho subsistema sea mínimo, en el
que dicha etapa de ajustar el tamaño de memoria intermedia
comprende encender bancos de memoria y/o CI de memoria de dicha
memoria intermedia para aumentar el tamaño de dicha memoria
intermedia, y apagar los bancos de memoria y/o CI de memoria para
disminuir dicha memoria intermedia.
2. Procedimiento según la reivindicación 1, en
el que el dispositivo de almacenamiento es una unidad de disco duro
y la etapa de determinar un tamaño de memoria intermedia óptimo
comprende:
determinar una tasa de transmisión de datos de
una unidad de disco duro,
determinar la tasa de transmisión de bits de
flujo continuo a/desde la memoria intermedia, y
determinar el tamaño de memoria intermedia
óptimo que tiene el menor consumo de energía a la tasa de
transmisión de bits de flujo continuo determinada.
3. Procedimiento según la reivindicación 2, en
el que dicha etapa de determinar el tamaño de memoria intermedia
óptimo comprende calcular el tamaño de memoria intermedia óptimo a
partir de una fórmula, consultar el tamaño de memoria intermedia
óptimo en una tabla de consulta, o medir el consumo de energía
mínimo del subsistema en un lazo de realimentación que controla el
tamaño de memoria intermedia.
4. Procedimiento según cualquiera de las
reivindicaciones anteriores, en el que el valor de memoria
intermedia óptimo se determina mediante la relación de la tasa de
transmisión de bits de flujo continuo y la tasa de transmisión de
bits de disco que proporciona el ciclo de trabajo de la unidad de
disco duro para calcular/estimar el consumo de energía de la unidad
de disco duro, que se usa posteriormente para determinar el tamaño
de memoria intermedia óptimo.
5. Procedimiento según cualquiera de las
reivindicaciones anteriores, que comprende activar CI de memoria
y/o bancos de memoria adicionales cuando se admite un flujo continuo
nuevo.
6. Procedimiento según cualquiera de las
reivindicaciones 1 a 4, en el que una desactivación de un CI o banco
de memoria o bien se retrasa o bien los datos almacenados en
memoria intermedia de ese CI o banco de memoria se mueven a otro
banco de memoria que permanecerá activado, después de lo cual el
primer banco se apaga inmediatamente, cuando un flujo continuo se
detiene y se elimina.
7. Procedimiento según cualquiera de las
reivindicaciones anteriores, en el que en caso de múltiples flujos
continuos simultáneos se determina la suma de las tasas de
transmisión de bits de todos los flujos continuos.
8. Circuito para recuperar datos a partir de un
dispositivo de almacenamiento masivo a través de una memoria
intermedia, caracterizado por una unidad de procesamiento
concebida para:
- activar o desactivar de manera adaptativa
áreas de dicha memoria intermedia de modo que el consumo de energía
total de un subsistema que comprende dicho dispositivo de
almacenamiento y dicha memoria intermedia se minimiza para una tasa
de transmisión de flujo continuo dada a/desde dicha memoria
intermedia; y
- recuperar los datos desde el dispositivo de
almacenamiento masivo, en el que dicha activación de áreas comprende
encender bancos de memoria y/o CI de memoria de dicha memoria
intermedia para aumentar el tamaño de dicha memoria intermedia, y
en el que dicha desactivación de áreas comprende apagar bancos de
memoria y/o CI de memoria para disminuir dicha memoria
intermedia.
9. Aparato caracterizado por un
subsistema que comprende un dispositivo de almacenamiento masivo,
una memoria intermedia y el circuito según la reivindicación 8.
10. Aparato según la reivindicación 9, en el que
dicha memoria intermedia comprende circuitos SDRAM que tienen
bancos de memoria adaptados para encenderse/apagarse de manera
independiente.
11. Aparato según las reivindicaciones 9 ó 10,
en el que una función de planificador ejecutable por la unidad de
procesamiento controla el acceso al dispositivo de almacenamiento y
a la memoria intermedia.
12. Medio legible por ordenador en el que está
implementado un programa informático para el procesamiento por un
ordenador, en el que el programa informático está
caracterizado por segmentos de código para minimizar de
manera adaptativa el consumo de energía total de un subsistema que
comprende un dispositivo de almacenamiento masivo y una memoria
intermedia, en el que
un primer segmento de código determina un tamaño
de memoria intermedia óptimo para el que el consumo de energía de
dicho subsistema es mínimo para una tasa de transmisión de bits de
flujo continuo dada desde dicha memoria intermedia, y
un segundo segmento de código ajusta el tamaño
de memoria intermedia de dicha memoria intermedia a dicho tamaño de
memoria intermedia óptimo, de modo que el consumo de energía de
dicho subsistema es mínimo, en el que dicho ajuste del tamaño de
memoria intermedia comprende encender bancos de memoria y/o CI de
memoria de dicha memoria intermedia para aumentar el tamaño de
dicha memoria intermedia, y apagar bancos de memoria y/o CI de
memoria para disminuir dicha memoria intermedia.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03104522 | 2003-12-03 | ||
| EP03104522 | 2003-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2322271T3 true ES2322271T3 (es) | 2009-06-18 |
Family
ID=34639320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04799209T Active ES2322271T3 (es) | 2003-12-03 | 2004-11-22 | Procedimiento y sistema de ahorro de energia. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7702940B2 (es) |
| EP (1) | EP1730622B1 (es) |
| JP (1) | JP4564966B2 (es) |
| KR (1) | KR101101383B1 (es) |
| CN (1) | CN1890736B (es) |
| AT (1) | ATE426852T1 (es) |
| DE (1) | DE602004020271D1 (es) |
| ES (1) | ES2322271T3 (es) |
| WO (1) | WO2005055226A1 (es) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006098036A1 (ja) * | 2005-03-17 | 2008-08-21 | 富士通株式会社 | 省電力制御装置、省電力制御方法および省電力制御プログラム |
| US9573067B2 (en) | 2005-10-14 | 2017-02-21 | Microsoft Technology Licensing, Llc | Mass storage in gaming handhelds |
| WO2007107938A1 (en) * | 2006-03-22 | 2007-09-27 | Koninklijke Philips Electronics N.V. | A device and a method for saving energy by sharing a buffer |
| US20070260780A1 (en) * | 2006-04-11 | 2007-11-08 | Nokia Corporation | Media subsystem, method and computer program product for adaptive media buffering |
| JP4165575B2 (ja) * | 2006-04-18 | 2008-10-15 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置および画像データ記憶方法 |
| EP1903437A3 (en) * | 2006-07-31 | 2008-10-22 | Seiko Epson Corporation | Update data transmission method, firmware writing system, and update data transmission program |
| JP4232121B2 (ja) * | 2006-12-28 | 2009-03-04 | ソニー株式会社 | 情報処理装置および方法、プログラム、並びに記録媒体 |
| US8462684B1 (en) * | 2008-05-19 | 2013-06-11 | Marvell International Ltd. | Power saving technique for a wireless device |
| US7882319B2 (en) * | 2007-09-27 | 2011-02-01 | Oracle America Inc. | Method and system for memory management |
| US8872940B2 (en) * | 2008-03-03 | 2014-10-28 | Videoiq, Inc. | Content aware storage of video data |
| US9325951B2 (en) | 2008-03-03 | 2016-04-26 | Avigilon Patent Holding 2 Corporation | Content-aware computer networking devices with video analytics for reducing video storage and video communication bandwidth requirements of a video surveillance network camera system |
| JP5249407B2 (ja) * | 2008-03-27 | 2013-07-31 | アギア システムズ インコーポレーテッド | 電力消費を削減されたプロセッサ |
| US8689017B2 (en) * | 2009-03-12 | 2014-04-01 | Cisco Technology, Inc. | Server power manager and method for dynamically managing server power consumption |
| US8578194B2 (en) * | 2010-06-21 | 2013-11-05 | Broadcom Corporation | Green mode data buffer control |
| CN102868908B (zh) * | 2011-07-04 | 2015-05-20 | 哈尔滨融智达网络科技有限公司 | 高效流媒体播放方法和装置 |
| JP5939582B2 (ja) | 2013-08-22 | 2016-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | テープドライブのバッファの消費電力の低減 |
| US9826015B2 (en) * | 2013-09-04 | 2017-11-21 | Qualcomm Incorporated | Dynamic and automatic control of latency buffering for audio/video streaming |
| US9541988B2 (en) * | 2014-09-22 | 2017-01-10 | Western Digital Technologies, Inc. | Data storage devices with performance-aware power capping |
| US10146293B2 (en) | 2014-09-22 | 2018-12-04 | Western Digital Technologies, Inc. | Performance-aware power capping control of data storage devices |
| US9965206B2 (en) | 2015-10-23 | 2018-05-08 | Western Digital Technologies, Inc. | Enhanced queue management for power control of data storage device |
| CN115129623A (zh) * | 2021-03-25 | 2022-09-30 | 京东方科技集团股份有限公司 | 功耗控制方法、装置、板卡、电子设备及存储介质 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224186A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体記憶装置 |
| JP2723695B2 (ja) * | 1991-07-02 | 1998-03-09 | シャープ株式会社 | 半導体記憶装置 |
| US5712976A (en) * | 1994-09-08 | 1998-01-27 | International Business Machines Corporation | Video data streamer for simultaneously conveying same one or different ones of data blocks stored in storage node to each of plurality of communication nodes |
| US5615162A (en) * | 1995-01-04 | 1997-03-25 | Texas Instruments Incorporated | Selective power to memory |
| US5719800A (en) * | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
| US5928365A (en) * | 1995-11-30 | 1999-07-27 | Kabushiki Kaisha Toshiba | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states |
| KR970066826A (ko) * | 1996-03-13 | 1997-10-13 | 김광호 | 하드 디스크 드라이브의 전원 절약 장치 및 그 제어 방법 |
| EP0916118B1 (en) * | 1997-05-26 | 2002-12-18 | Koninklijke Philips Electronics N.V. | System for retrieving data in a stream server |
| JPH10340519A (ja) * | 1997-06-09 | 1998-12-22 | Toshiba Corp | ディスク装置及び同装置に適用されるパワーセーブ制御方法 |
| JP2000163848A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | ディスク再生装置 |
| US6367023B2 (en) * | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| JP2000298935A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | ディスク装置 |
| JP2000316027A (ja) * | 1999-04-28 | 2000-11-14 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
| JP3427010B2 (ja) * | 1999-07-12 | 2003-07-14 | 株式会社東芝 | コンピュータシステム |
| US7574272B2 (en) * | 2000-10-13 | 2009-08-11 | Eric Paul Gibbs | System and method for data transfer optimization in a portable audio device |
| US6684298B1 (en) * | 2000-11-09 | 2004-01-27 | University Of Rochester | Dynamic reconfigurable memory hierarchy |
| JP2003187517A (ja) * | 2001-12-13 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 携帯型情報端末 |
| FI116167B (fi) * | 2001-12-18 | 2005-09-30 | Valtion Teknillinen | Arkistoiva tiedostopalvelin |
| US20030145239A1 (en) * | 2002-01-31 | 2003-07-31 | Kever Wayne D. | Dynamically adjustable cache size based on application behavior to save power |
| US7100013B1 (en) * | 2002-08-30 | 2006-08-29 | Nvidia Corporation | Method and apparatus for partial memory power shutoff |
| US7035155B2 (en) * | 2002-09-26 | 2006-04-25 | Xware Technology, Inc. | Dynamic memory management |
| US7392411B2 (en) * | 2003-04-25 | 2008-06-24 | Ati Technologies, Inc. | Systems and methods for dynamic voltage scaling of communication bus to provide bandwidth based on whether an application is active |
| JP2005025364A (ja) * | 2003-06-30 | 2005-01-27 | Sony Corp | メモリへの電源供給制御回路及び方法、並びにメモリ搭載装置 |
| US8392655B2 (en) * | 2003-09-30 | 2013-03-05 | Lenovo (Singapore) Pte Ltd. | Apparatus for reducing accesses to levels of a storage hierarchy in a computing system |
| US7127560B2 (en) * | 2003-10-14 | 2006-10-24 | International Business Machines Corporation | Method of dynamically controlling cache size |
| JP4578396B2 (ja) * | 2005-12-08 | 2010-11-10 | 株式会社日立超エル・エス・アイ・システムズ | 情報処理装置 |
-
2004
- 2004-11-22 ES ES04799209T patent/ES2322271T3/es active Active
- 2004-11-22 KR KR1020067010799A patent/KR101101383B1/ko active IP Right Grant
- 2004-11-22 AT AT04799209T patent/ATE426852T1/de not_active IP Right Cessation
- 2004-11-22 US US10/581,117 patent/US7702940B2/en not_active Expired - Fee Related
- 2004-11-22 WO PCT/IB2004/052506 patent/WO2005055226A1/en active Application Filing
- 2004-11-22 EP EP04799209A patent/EP1730622B1/en not_active Not-in-force
- 2004-11-22 CN CN2004800359377A patent/CN1890736B/zh not_active Expired - Fee Related
- 2004-11-22 JP JP2006542070A patent/JP4564966B2/ja not_active Expired - Fee Related
- 2004-11-22 DE DE602004020271T patent/DE602004020271D1/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| ATE426852T1 (de) | 2009-04-15 |
| US20070204124A1 (en) | 2007-08-30 |
| US7702940B2 (en) | 2010-04-20 |
| EP1730622B1 (en) | 2009-03-25 |
| JP2007514260A (ja) | 2007-05-31 |
| WO2005055226A1 (en) | 2005-06-16 |
| KR20060134945A (ko) | 2006-12-28 |
| CN1890736A (zh) | 2007-01-03 |
| CN1890736B (zh) | 2011-02-02 |
| JP4564966B2 (ja) | 2010-10-20 |
| EP1730622A1 (en) | 2006-12-13 |
| DE602004020271D1 (de) | 2009-05-07 |
| KR101101383B1 (ko) | 2012-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2322271T3 (es) | Procedimiento y sistema de ahorro de energia. | |
| US7512734B2 (en) | Adaptive storage system | |
| US8572416B2 (en) | Low power computer with main and auxiliary processors | |
| US8775831B2 (en) | Using historic load profiles to dynamically adjust operating frequency and available power to a handheld multimedia device processor core | |
| JP4908635B2 (ja) | 消費電力が低減されるデータ記憶ドライブ | |
| US7167015B2 (en) | Active cooling to reduce leakage power | |
| US10707877B1 (en) | Method and apparatus for switched adaptive clocking | |
| KR20080072957A (ko) | Ｃｏ 중의 셀프 리프레시를 위한 메커니즘 | |
| WO2010091084A1 (en) | Variable spindle speed control for data storage devices | |
| US20050174678A1 (en) | Stepping power consumption levels in a hard disk drive to maximize performance while minimizing power consumption | |
| KR20050085606A (ko) | 저전력, 고 기록 레이턴시 모드 및 고전력, 저 기록레이턴시 모드 및/또는 독립적으로 선택 가능한 기록레이턴시를 갖는 메모리 장치 및 방법 | |
| US9645635B2 (en) | Selective power gating to extend the lifetime of sleep FETs | |
| US8259407B1 (en) | Speed control systems and methods for decreasing power consumption in rotating storage devices |