ES2311158T3 - Procedimiento de realizacion de un dispositivo semiconductor de metalizaciones autoalineadas. - Google Patents
Procedimiento de realizacion de un dispositivo semiconductor de metalizaciones autoalineadas. Download PDFInfo
- Publication number
- ES2311158T3 ES2311158T3 ES04742859T ES04742859T ES2311158T3 ES 2311158 T3 ES2311158 T3 ES 2311158T3 ES 04742859 T ES04742859 T ES 04742859T ES 04742859 T ES04742859 T ES 04742859T ES 2311158 T3 ES2311158 T3 ES 2311158T3
- Authority
- ES
- Spain
- Prior art keywords
- conductivity
- type
- doped region
- substrate
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000001465 metallisation Methods 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000007650 screen-printing Methods 0.000 claims description 15
- 238000005554 pickling Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010147 laser engraving Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 238000010494 dissociation reaction Methods 0.000 claims description 2
- 230000005593 dissociations Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Procedimiento de realización de un dispositivo semiconductor, que comprende las siguientes etapas: - realización en una primera cara principal (40.2) de un substrato semiconductor (40) de una región dopada (44.1) de un primer tipo de conductividad y de al menos una ventana (45) que delimita dicha región, - depósito de una primera zona (46) de metalización en la región dopada (44.1) del primer tipo de conductividad, - depósito de una capa dieléctrica (47) en al menos la ventana (45) y la primera zona (46) de metalización, - grabado de al menos una primera abertura (48) en la capa dieléctrica (47) al nivel de la ventana (45) que deja al descubierto el substrato (40), destinada a acoger una región dopada (50) de un segundo tipo de conductividad ajustando lateralmente una porción no dopada (40.1) del substrato semiconductor entre la región dopada (50) del segundo tipo de conductividad y la región dopada (44.1) del primer tipo de conductividad, - dopaje del substrato (40) que conduce a la región dopada (50) del segundo tipo de conductividad, - depósito de una segunda zona (50) de metalización que recubre la capa dieléctrica (47) y que entra en contacto con la región dopada (50) del segundo tipo de conductividad.
Description
Procedimiento de realización de un dispositivo
semiconductor de metalizaciones autoalineadas.
La presente invención es relativa a un
procedimiento de realización de un dispositivo semiconductor de
metalizaciones autoalineadas colocadas en una misma cara de un
substrato semiconductor. Tal dispositivo puede ser, por ejemplo,
una célula solar que posee unos juegos imbricados de metalizaciones
en peine, y el procedimiento conviene particularmente a la
realización de células solares de silicio monocristalino de capa
delgada. El procedimiento puede aplicarse por supuesto a otros
dispositivos semiconductores que poseen unas metalizaciones
imbricadas particularmente en peine.
Una descripción de un procedimiento de
realización de células solares se da por ejemplo en la patente
US-A-6426235. En este documento las
células solares tienen dos juegos interdigitados de metalizaciones
en peine en la cara trasera y es la cara delantera la que está
iluminada. Se puede hacer referencia a la figura 1A que muestra un
ejemplo de célula solar conforme a la descrita en este documento. En
esta figura la referencia 1 representa un substrato de material
semiconductor de un primer tipo de conductividad, por ejemplo de
tipo p, que comprende en la superficie una capa 3 dopada de un
segundo tipo de conductividad (de tipo n^{+}). El substrato 1,
por ejemplo de silicio, va a servir de ánodo mientras que la capa 3
va a servir de cátodo. La capa 3 es parcialmente suprimida en
ciertos sitios para dejar al descubierto el substrato 1. Al menos
una capa 4 de óxido es depositada después en la capa 3 y el
substrato 1 dejado al descubierto y unas aberturas son practicadas
en esta capa 4 de óxido para alcanzar, por una parte, el substrato
1 y, por otra parte, la capa 3, con el fin de poder delimitar unas
regiones semiconductoras que tienen unos tipos de conductividades
opuestos, que corresponden al ánodo y al cátodo, que deben ser
conectadas respectivamente a un primer juego 5 de metalizaciones en
peine y a un segundo juego 6 de metalizaciones en peine. Estos dos
juegos 5, 6 de metalizaciones en peine están interdigitados. En el
ejemplo, el primer juego 5 de metalizaciones en peine corresponde al
ánodo de la célula y el segundo juego 6 de metalizaciones en peine
corresponde al cátodo de
la célula.
la célula.
Los dos juegos 5, 6 de metalizaciones en peine
se extienden por encima de la capa dieléctrica 4 pero por supuesto
no deben entrar en contacto el uno con el otro lo que crearía un
cortocircuito. Ahora bien, es muy difícil colocar bien entre sí los
juegos 5, 6 de metalizaciones en peine. La realización de estas
metalizaciones en peine se hace generalmente por serigrafía. Es
necesario limitar al mínimo la distancia que separa dos
metalizaciones sucesivas que pertenecen a unos juegos diferentes
para que la mayor superficie posible esté provista de
metalizaciones, en efecto estas metalizaciones tienen igualmente un
papel de reflector de luz ya que están colocadas en la cara trasera
de la célula. Esta distancia está comprendida típicamente entre
alrededor de una decena o incluso una centena de micrómetros para
obtener unas células solares potentes. Con tales distancias, el
riesgo de cortocircuito entre los dos juegos de metalizaciones en
peine es grande.
Una etapa final consiste en fijar un soporte
aislante eléctrico encima de los juegos de metalizaciones en peine
de manera que se puede separar una película delgada del substrato,
si se ha previsto previamente en el substrato una capa fragilizada.
La fijación por encolado no es fácil ya que la superficie que debe
recibir el soporte comprende un cierto número de relieves debidos a
los juegos de metalizaciones y el espesor de cola no es
uniforme.
En la solicitud de patente
EP-A-0776051, se describe igualmente
una célula solar que tiene dos juegos interdigitados de
metalizaciones en peine colocados en la cara trasera de la célula.
La figura 1B muestra de manera esquemática tal célula solar. En un
substrato semiconductor 10 recubierto de una capa superficial 11 de
un primer tipo de conductividad (de tipo n^{+}), se deposita un
primer juego 12 de metalizaciones en peine por ejemplo de aluminio.
En el corte de la figura 1B, no se ve más que una sucesión de
dientes del peine. Este juego 12 de metalizaciones en peine es
sometido a un tratamiento térmico apropiado de manera que se difunde
en el substrato a través de la capa del primer tipo de
conductividad para formar un motivo 13 que corresponde a un segundo
tipo de conductividad (de tipo p^{+}), el motivo 13 comprende unos
dientes espaciados los unos de los otros por unas regiones 14 de la
capa 11 del primer tipo de conductividad. Una capa 15 de óxido es
depositada en la superficie, ésta recubre el primer juego 12 de
metalizaciones en peine y las regiones 14 de la capa 11 del primer
tipo de conductividad. La capa 15 de óxido es suprimida localmente
para dejar al descubierto las regiones 14. Una capa conductora 16
es depositada en la superficie. Esta capa 16 se solapa a la capa 15
de óxido en las bandas conductoras 12 y las regiones 14 de la capa
11 del primer tipo de conductividad. Esta capa conductora 16
contribuye a formar un segundo juego de metalizaciones que coopera
con las zonas 14 del primer tipo de conductividad. Respecto a la
estructura de la figura 1A, los dos juegos 12, 16 de metalizaciones
en peine son aislados eléctricamente el uno del otro por la capa
dieléctrica 15. El inconveniente de este tipo de célula solar es
que existen riesgos de cortocircuito entre las regiones 14 del
primer tipo de conductividad y el motivo 13 del segundo tipo de
conductividad pues están pegados.
El documento
US-A-4927770 describe un
procedimiento de realización de un dispositivo semiconductor.
La presente invención tiene justamente como
objeto proponer un procedimiento de realización de un dispositivo
semiconductor que no presente los inconvenientes mencionados antes,
a saber, estos riesgos de cortocircuito entre los dos juegos de
metalizaciones y entre las regiones de conductividad de tipos
opuestos, y que además sea barato.
Un procedimiento de realización de un
dispositivo semiconductor que comprende las siguientes etapas:
- realización en una primera cara principal de
un substrato semiconductor de una región dopada de un primer tipo
de conductividad y de al menos una ventana que delimita dicha
región,
- depósito de una primera zona de metalización
en la región dopada del primer tipo de conductividad,
- depósito de una capa dieléctrica en al menos
la ventana y la primera zona de metalización,
- grabado de al menos una primer abertura en la
capa dieléctrica al nivel de la ventana que deja al descubierto el
substrato, destinada a acoger una región dopada de un segundo tipo
de conductividad, a la vez que se ajusta lateralmente una porción
no dopada de substrato entre la región dopada del segundo tipo de
conductividad y la región dopada del primer tipo de
conductividad,
- dopaje del substrato que conduce a la región
dopada del segundo tipo de conductividad,
- depósito de una segunda zona de metalización
que recubre la capa dieléctrica y que entra en contacto con la
región dopada del segundo tipo de conductividad.
Así, el dispositivo semiconductor obtenido es
barato pues ninguna etapa de litografía es utilizada durante su
realización, contrariamente a la técnica anterior, siendo estas
etapas de litografía costosas e incompatibles industrialmente con
una aplicación preferente en células solares.
La región dopada del primer tipo de
conductividad puede ser realizada por depósito de una capa dopada
del primer tipo de conductividad en la cara principal del substrato
y grabado en la capa dopada del primer tipo de conductividad de la
ventana que deja al descubierto el substrato.
Como variante, la región dopada del primer tipo
de conductividad puede ser realizada por formación de una capa
dieléctrica en la cara principal del substrato, por decapado de una
parte del dieléctrico con ayuda de una pasta decapante por
serigrafía que forma una zona decapada en el contorno de la futura
región dopada del primer tipo de conductividad, por dopaje de la
zona decapada, por contracción del dieléctrico restante para formar
la ventana.
En otra variante, la región dopada del primer
tipo de conductividad puede ser realizada por formación de una capa
dieléctrica en la cara principal del substrato, por decapado de una
parte del dieléctrico con ayuda de una pasta decapante por
serigrafía que forma una zona decapada en el contorno de la futura
región dopada del primer tipo de conductividad, por dopaje de la
zona decapada, formando el dieléctrico restante la ventana.
Al menos un grabado puede ser un grabado láser,
lo que permite obtener un grabado fino.
Como variante, el grabado puede ser un grabado
por serigrafía con ayuda de una pasta capaz de decapar el material
dieléctrico.
El depósito de al menos una zona de metalización
se hace por serigrafía.
La región dopada del primer tipo de
conductividad y la región dopada del segundo tipo de conductividad
pueden ser imbricadas la una en la otra.
La primera abertura es más pequeña en superficie
que la ventana, lo que permite ajustar la porción no dopada del
substrato.
El depósito de la primera zona de metalización
en la región dopada del primer tipo de conductividad puede hacerse
antes o después de la etapa de grabado de la ventana.
Es preferible que el grabado de la capa dopada
del primer tipo de conductividad ataque el substrato semiconductor
para evitar cualquier cortocircuito entre las regiones dopadas. La
etapa de depósito de una segunda zona de metalización puede
preceder a la de dopaje del substrato que conduce a la región dopada
del segundo tipo de conductividad, siendo recocido el material de
la segunda zona de metalización de manera que se difunde en el
substrato al nivel de la primera abertura.
El substrato puede estar formado por un
apilamiento con una capa fragilizada y una capa delgada, estando la
capa fragilizada en el fondo, siendo la cara principal del
substrato, en la que es depositada la capa dopada del primer tipo
de conductividad, una cara de la capa delgada.
El procedimiento puede comprender una etapa de
fijación de la segunda zona de metalización en un soporte aislante
eléctrico.
Esta etapa puede estar seguida de una etapa de
disociación de la capa delgada del substrato al nivel de la capa
fragilizada.
El procedimiento puede comprender una etapa de
protección de la capa delgada del lado al que ha sido disociada.
La etapa de grabado de la primera abertura puede
incluir el grabado de una segunda abertura al nivel de la primera
zona de metalización que deja al descubierto una franja de
metalización de la que está dotada la primera zona de
metalización.
La etapa de depósito de la segunda zona de
metalización ahorra la segunda abertura.
El dispositivo puede estar formado por una o
varias células solares. Las células solares pueden estar conectadas
en serie y/o en paralelo.
La presente invención se comprenderá mejor con
la lectura de la descripción de ejemplos de realización dados, a
título puramente indicativo y en absoluto limitativo, haciendo
referencia a los dibujos adjuntos en los que:
Las figuras 1A, 1B (ya descritas) muestran en
corte unas células solares de la técnica anterior;
la figura 2A muestra en corte un dispositivo
obtenido por el procedimiento de la invención y la figura 2B un
módulo de células solares obtenido por el procedimiento de la
invención;
las figuras 3, 4A, 4B, 4C, 4D, 4E, 5A, 5B, 6A,
6B, 7A1, 7A2, 7B, 8A, 8B, 9A, 9B, 10 ilustran diferentes etapas de
procedimientos según la invención para la realización de un
dispositivo semiconductor según la invención.
Partes idénticas, similares o equivalentes de
las diferentes figuras descritas a continuación llevan las mismas
referencias numéricas de forma que se facilita el paso de una figura
a la otra.
Las diferentes partes representadas en las
figuras no lo son necesariamente según una escala uniforme, para
hacer las figuras más legibles.
Se va a hacer referencia ahora a la figura 2A
que muestra en corte un dispositivo semiconductor obtenido por un
procedimiento según la invención. En este ejemplo se trata de una
célula solar, pero podría tratarse de otro dispositivo
semiconductor. Esta célula solar comprende un substrato
semiconductor 20 que se le supone en este ejemplo espeso. Este
substrato semiconductor 20 puede ser por ejemplo de silicio. En una
variante que se describirá más tarde en las figuras 3 a 10, el
substrato semiconductor es delgado.
El substrato semiconductor 20 comprende, al
nivel de una primera cara principal 20.1 que en este ejemplo está
del lado de la cara trasera de la célula solar, una región dopada 21
de un primer tipo de conductividad. Se supone que esta región
dopada 21 es de tipo n^{+}.
Esta región dopada 21 del primer tipo de
conductividad está conectada a una primera zona 22 de metalización,
esta primera zona 22 de metalización es la más cercana al substrato
semiconductor. En el ejemplo, la primera zona 22 de metalización es
digitiforme con un solo dedo que termina en una franja 29 de
metalización. La franja 29 de metalización no es visible más que en
la figura 2B, a la cual se hace referencia igualmente, y que
representa un módulo de células solares conformes a la de la figura
2A.
La primera zona 22 de metalización podría estar
dotada de varios dedos unidos juntos por una franja de metalización
y así tomar la forma de un peine como se verá más tarde.
La primera zona 22 de metalización no recubre
más que parcialmente la región dopada 21 del primer tipo de
conductividad, se ahorra una parte 24. Una capa dieléctrica 23
recubre a la vez la primera zona 22 de metalización, la parte 24
así como la región 25 del substrato 20 que se encuentra de una y
otra parte de la región dopada 21 del primer tipo de conductividad.
La capa dieléctrica 23 posee unas primeras aberturas 26 finas de una
y otra parte de la región dopada 21 del primer tipo de
conductividad. Estas aberturas 26 delimitan sensiblemente una
región dopada 27 que tiene un segundo tipo de conductividad opuesto
al primer tipo (en el ejemplo de tipo p^{+}). Esta región dopada
27 del segundo tipo de conductividad está desunida de la región
dopada 21 del primer tipo de conductividad. Eso significa que,
entre las dos regiones dopadas que tienen unos tipos de
conductividad opuestos, subsiste lateralmente una porción 25.1 no
dopada del substrato 20 recubierta de la capa dieléctrica 23. Esta
porción 25.1 no dopada tiene un papel de barrera entre las dos
regiones dopadas 21, 27 que tienen unos tipos de conductividad
opuestos.
Ese no era el caso en la solicitud de patente
europea citada anteriormente en la que una región dopada del primer
tipo de conductividad y una región dopada del segundo tipo de
conductividad estaban siempre unidas lateralmente, es decir
pegadas.
La capa dieléctrica 23 comprende igualmente una
segunda abertura 30 que permite aparecer total o parcialmente la
franja 29 de metalización de la primera zona 22 de metalización como
lo muestra la figura 2B.
La capa dieléctrica 23 así como las primeras
aberturas 26, a excepción de la segunda abertura 30, están
recubiertas por una capa 28 eléctricamente conductora que forma una
segunda zona 28 de metalización conectada a la región dopada 27 del
segundo tipo de conductividad, al nivel de las primeras aberturas
26. Esta segunda zona 28 de metalización presenta unas
metalizaciones espaciadas las unas de las otras y forma un contacto
óhmico con la región dopada 27. La segunda zona 28 de metalización
es la más alejada del substrato semiconductor 20. Así en el
dispositivo semiconductor según la invención, el riesgo de
cortocircuito entre una región dopada 21 del primer tipo de
conductividad y una región dopada 27 del segundo tipo de
conductividad es eliminado incluso si los sitios de conexión de una
región dopada de un tipo de conductividad con su zona de
metalización y los de la otra región dopada con su zona de
metalización están muy cerca los unos de los otros.
La primera zona 22 de metalización y la segunda
zona 28 de metalización son apiladas y separadas por el dieléctrico
23, así éstas son fácilmente autoalineadas. No hay riesgo así de
cortocircuito entre la primera y la segunda zona de
metalización.
En el apilamiento, el dieléctrico 23 y la zona
22 de metalización más alejada del substrato 20 permiten aparecer
una parte de la zona 27 de metalización más alejada del
substrato.
La capa eléctricamente conductora 28 tendrá
ventajosamente una cara libre sensiblemente plana, ésta llena así
las diferencias de relieves debidas particularmente al apilamiento
de la región dopada 21 del primer tipo de conductividad, de la
primera zona 22 de metalización y de la capa dieléctrica 23 en el
substrato 20. Esta forma plana es interesante igualmente para la
encapsulación en módulo de substratos masivos. En el caso de una
célula solar, la segunda cara principal 20.2 del substrato
semiconductor 20 puede estar recubierta de una capa 31 de aislante
eléctrico de protección, por ejemplo de nitruro de silicio, siendo
esta capa 31 transparente para la iluminación recibida ya que ésta
se encuentra en la cara delantera de la célula solar. La flecha
materializa la iluminación que recibe la célula solar. Esta capa 31
tiene igualmente un papel de pasivación de superficie del substrato
20 y de capa antirreflexiva para permitir que una cantidad máxima de
luz penetre en el substrato.
En la figura 2B, se ve que la segunda zona 28 de
metalización deja aparecer la franja 29 de metalización dejada al
descubierto por la segunda abertura 30.
Se puede así reagrupar, mediante una fabricación
por lotes, en un mismo substrato 20, en un módulo 36, varias de
estas células solares 35 en un montaje en serie y/o en paralelo.
Este módulo 36 comprende nueve células 35 montadas en tres grupos
36.1, 36.2, 36.3 de tres células en serie dispuestas según unas
líneas, estando montados en paralelo los tres grupos en serie 36.1,
36.2, 36.3.
Se acaba de describir una configuración en la
que la región dopada 27 del segundo tipo de conductividad se
extendía de una y otra parte de la región dopada 21 del primer tipo
de conductividad. Se puede considerar que lo inverso sea posible
como se va a mostrar más adelante. De manera más general, la región
dopada del primer tipo de conductividad y la región dopada del
segundo tipo de conductividad están imbricadas la una en la otra,
permaneciendo separadas lateralmente la una de la otra por la
porción no dopada 25.1 del substrato. Las metalizaciones de la
segunda zona 28 de metalización definen al menos un espacio 37 (en
el que se extiende la región dopada 21 del primer tipo de
conductividad), y la conexión de la primera zona 22 de metalización
con la región dopada 21 con la que coopera se hace en el espacio
37.
Ahora se va a prestar interés al procedimiento
de realización de un dispositivo semiconductor conforme a la
invención. Se supone que el dispositivo semiconductor así realizado
es una célula solar de silicio monocristalino de capa delgada. Se
hace referencia a las figuras 3 a 10.
Se parte de un substrato 40 semiconductor por
ejemplo a base de silicio monocristalino que presenta a una
profundidad dada una capa fragilizada 41 de manera que se permite
ulteriormente el desprendimiento de una capa delgada 43, que se
encuentra de una lado de la capa fragilizada 41, del resto del
substrato 40. Esta capa fragilizada 41 puede por ejemplo estar
formada en la superficie de un substrato 42 de base de silicio
monocristalino masivo por un tratamiento de anodización, o por
implantación iónica de especies gaseosas, por ejemplo de hidrógeno,
en el substrato 42 de base o por cualquier otro procedimiento de
fragilización.
La capa delgada 43 que se encuentra encima de la
capa fragilizada 41 puede estar formada en su totalidad o en parte
por epitaxia. Se efectúa en la superficie un crecimiento epitaxial
de silicio para obtener un espesor de algunas decenas de
micrómetros encima de la capa fragilizada 41 (figura 3). La epitaxia
puede ser una epitaxia en fase gaseosa o en fase líquida por
ejemplo.
\newpage
Se habría podido sin embargo pasar sin epitaxia
para realizar la capa delgada 43 si la implantación iónica es
suficientemente profunda.
Se va a realizar después una región dopada 44.1
de un primer tipo de conductividad por ejemplo n^{+}. Se
depositará después una primera zona 46 de metalización en la región
dopada 44.1 del primer tipo de conductividad.
En un primer modo de realización, se realiza una
capa dopada 44 sobre toda la superficie 40.2 del substrato 40. Esta
capa dopada 44 puede ser realizada por difusión de átomos de fósforo
o implantación de iones de fósforo en el substrato 40 (de hecho en
la capa delgada 43 del substrato 40) o por añadido de un dopante
apropiado (por ejemplo de la fosfina PH_{3}) al final del
crecimiento epitaxial de la capa epitaxiada que forma la capa
delgada. Esta capa dopada 44 está representada en las figuras 4A,
4B.
Se va a delimitar después la capa dopada 44 para
obtener la región dopada 44.1 del primer tipo de conductividad.
Para esto, se realiza al menos una ventana 45 en la capa dopada 44
con el fin de dejar al descubierto el substrato 40 que se encuentra
debajo. En lo sucesivo, se ha empleado el término substrato pero se
trata de la capa delgada del substrato si hay una capa delgada. La
ventana 45 es visible en las figuras 5A, 5B.
Esta etapa puede ser realizada por grabado
láser. El grabado láser es un método preciso y rápido, lo que es
ventajoso. Eso hace bajar el coste de fabricación del dispositivo
según la invención. El motivo de la ventana 45 es tal que va a
contribuir a delimitar la región dopada 44.1 del primer tipo de
conductividad y a alojar la futura región dopada del segundo tipo
de conductividad, incluyendo lateralmente, la porción 40.1 no dopada
de substrato 40 que separa la región dopada 44.1 del primer tipo de
conductividad de la futura región dopada del segundo tipo de
conductividad. En el ejemplo descrito la ventana 45 está en forma de
T pero esto no es más que un ejemplo en ningún caso limitativo, la
ventana 45 podría por supuesto comprender varios dedos en lugar de
uno solo.
Preferiblemente, el espesor grabado para hacer
la ventana 45 es superior al de la capa dopada 44. El grabado ataca
el substrato 40. La razón de esto es que así se reduce todavía más
el riesgo de cortocircuito entre la región dopada 44.1 del primer
tipo de conductividad y la futura región dopada del segundo tipo de
conductividad.
En otro modo de realización, la región dopada
44.1 del primer tipo de conductividad es realizada por serigrafía.
En el substrato 40, se forma una capa dieléctrica 55, por ejemplo de
óxido o de nitruro de silicio (figura 4C). Una capa de óxido de
silicio puede ser realizada por oxidación térmica. Se decapa en este
dieléctrico 55 una zona cuyo contorno corresponde al de la futura
región dopada del primer tipo de conductividad. Este decapado se
hace por serigrafía con ayuda de una pasta decapante a través de una
pantalla de serigrafía (no representada). Las técnicas de
serigrafía son conocidas en microelectrónica. La pasta decapante
está adaptada a la naturaleza del dieléctrico 55 que hay que
suprimir. El dopaje se puede hacer como se ha descrito anteriormente
por ejemplo por difusión de átomos de fósforo al nivel de la zona
decapada o por implantación de iones de fósforo (figura 4D). El
dieléctrico restante 55.1 asegura una protección del substrato
frente al dopaje. Se puede suprimir después por ataque químico
selectivo, por ejemplo, el dieléctrico restante de manera que se
forma una ventana 45 que delimita la región dopada 44.1 del primer
tipo de conductividad (figura 4E). Esta ventana permite aparecer el
substrato 40 no dopado. El grabado químico no ataca el
substrato.
Como variante, se puede conservar el dieléctrico
que queda después de la etapa de decapado (figura 4D). Este
dieléctrico forma la ventana referenciada 55.1, ésta delimita la
región dopada 44.1 del primer tipo de conductividad.
Una primera zona 46 de metalización está
conectada a la región dopada 44.1 del primer tipo de conductividad.
La realización de esta primera zona 46 de metalización (o
metalización anódica) es una etapa de metalización por ejemplo por
serigrafía o impresión por chorro metálico. La metalización puede
ser a base de un metal noble tal como la plata o el oro. La primera
zona 46 de metalización comprende unas metalizaciones 46.2
espaciadas las unas de las otras que pueden tomar por ejemplo la
forma de dedos 46.2. Estos dedos 46.2 están unidos por un extremo a
manera de peine de manera que comprenden una franja de metalización
46.1. En el ejemplo descrito, esta etapa de metalización tiene
lugar después de la etapa de grabado de la ventana 45. La primera
zona 46 de metalización es visible en las figuras 6A, 6B. Estas
figuras están basadas en la configuración obtenida con el primer
modo de realización de la región dopada del primer tipo de
conductividad. Se comprende bien que, con las configuraciones en
las que la región dopada ha sido obtenida después de una etapa de
serigrafía, se procedería de manera similar, por eso no se ha hecho
ninguna ilustración.
Por supuesto que esta etapa de metalización
podría tener lugar después de la etapa de abertura de la ventana
45. La primera zona 46 de metalización puede no recubrir más que
parcialmente la región dopada 44.1 del primer tipo de conductividad
como en las figuras 6A, 6B o, al contrario, recubrirla
enteramente.
La etapa siguiente es una etapa de depósito de
una capa dieléctrica 47 en la estructura obtenida, ésta recubre
directamente la primera zona 46 de metalización, eventualmente la
región dopada 44.1 del primer tipo de conductividad y el substrato
40 dejado al descubierto por la ventana 45. La capa dieléctrica 47
es visible en las figuras 7A1, 7A2, 7B. La figura 7A1 se basa en la
configuración en la que la región dopada del primer tipo de
conductividad ha sido obtenida por el primer modo de realización.
La figura 7A2 se basa en la configuración en la que la región
dopada del primer tipo de conductividad ha sido obtenida por
serigrafía, siendo de material dieléctrico la ventana 55.1 que
contribuye a delimitar esta región. La figura 7B se aplica a los dos
casos.
La capa dieléctrica 47 va a servir para aislar
la primera zona 46 de metalización de la futura segunda zona de
metalización realizada ulteriormente. El material dieléctrico puede
ser por ejemplo un óxido de silicio o un nitruro de silicio. Puede
ser depositado por ejemplo por una técnica de depósito químico en
fase vapor asistido por plasma (conocido bajo la denominación
anglosajona PECVD de Plasma Enhanced Chemical Vapor Deposition) o
cualquier otra técnica apropiada.
La etapa siguiente es una etapa de grabado de la
capa dieléctrica 47 para dejar al descubierto el substrato 40 al
nivel de la ventana 45 (o 55.1). Se realiza mediante esta etapa una
primera abertura 48 de superficie más pequeña que la de la ventana
45 (figura 8A, 8B). Estas figuras se refieren al primer modo de
realización de la región dopada del primer tipo de conductividad.
El contorno de esta primera abertura 48 corresponde al deseado para
la futura región dopada de segundo tipo de conductividad que va a
ser realizada más tarde. Alrededor de esta abertura se encuentra la
porción 40.1 no dopada de substrato 40 que sirve lateralmente de
barrera entre la región dopada 44.1 de primer tipo de conductividad
y la futura región dopada de segundo tipo de conductividad. Esta
porción 40.1 no dopada de substrato 40 puede tener una anchura de
unos 10 micrómetros. Esta etapa de grabado es realizada
ventajosamente por láser cuando la primera abertura 48 es muy fina.
Se pueden alcanzar fácilmente unas anchuras de abertura del orden
de algunas decenas de micrómetros. Otros métodos de grabado pueden
ser empleados, si son compatibles con la finura de la abertura
deseada. En particular, se puede citar la serigrafía con la ayuda
de una pasta decapante apropiada a la naturaleza del dieléctrico
47.
La etapa de grabado puede igualmente realizar
una segunda abertura 49 en la capa dieléctrica 47 al nivel de la
primera zona 46 de metalización para dejar al descubierto la franja
46.1 de metalización (figuras 8A, 8B). Esta puesta al descubierto
puede ser parcial o total.
Después hay que realizar la zona dopada 50 del
segundo tipo de conductividad y la segunda zona 51 de metalización
que debe estar conectada con ella. Es posible realizar estos dos
elementos al mismo tiempo depositando encima de la capa 47 de
dieléctrico, en la primera abertura 48, pero no en la segunda
abertura 49 (si ésta existe), un depósito metálico 51 por ejemplo a
base de aluminio o de una aleación de aluminio plata por serigrafía
o impresión por chorro metálico. Este depósito es seguido de un
recocido térmico a unas temperaturas del orden de 400ºC a 800ºC.
Este recocido térmico permite a los átomos metálicos difundirse en
el substrato 40, conduciendo esta difusión al dopaje del segundo
tipo de conductividad de la parte dejada al descubierto por la
primera abertura 48. Se ha formado así la zona dopada 50 del
segundo tipo de conductividad. Se trata en este ejemplo de un
dopaje de tipo p^{+}. Esta zona dopada 50 es igualmente llamada
campo de superficie trasero.
La capa metálica 51 forma la segunda zona 51 de
metalización (o metalización catódica) que coopera con la región
dopada 50 del segundo tipo de conductividad (figuras 9A, 9B). Así,
la segunda zona 51 de metalización es autoalineada con la primera
zona 46 de metalización sin por ello tener que utilizar una máscara
compleja de litografía. La segunda zona 51 de metalización está
perfectamente aislada eléctricamente de la primera zona 46 de
metalización por la capa dieléctrica 47.
En lugar de realizar la región dopada 50 que
tiene el segundo tipo de conductividad con el material de la
segunda zona de metalización en calidad de dopante, es posible en
una primera etapa realizar un dopaje del substrato 40 al nivel de
la primera abertura 48 por difusión o implantación iónica con un
material apropiado. En el ejemplo este material, que puede ser
boro, conduce a un dopaje de tipo p^{+}. Ulteriormente se realiza
la metalización que conduce a la segunda zona 51 de
metalización.
La zona 46 de metalización menos alejada del
substrato puede ser configurada en peine con unos dedos 46.2 y una
franja 46.1 de metalización que une los dedos, permitiendo el
dieléctrico 47 y la zona 51 de metalización más alejada del
substrato que aparezca al menos parcialmente la franja 46.1 de
metalización.
Todas las etapas que acaban de ser descritas
pueden ser utilizadas para realizar un dispositivo semiconductor
similar al descrito en las figuras 2A, 2B sobre substrato espeso.
Así, en los dos ejemplos presentados, una de las zonas de
metalización al menos comprende unos contactos separados por al
menos un espacio (referenciado 55 en las figuras 6A, 6B). Estos
contactos se encuentran al nivel de la región dopada con la que
coopera la zona de metalización. La conexión de la otra zona de
metalización con la región dopada correspondiente se hace en el
espacio 55.
Se proporciona después, por ejemplo por
encolado, un soporte 52 aislante eléctrico y de bajo coste por
ejemplo de vidrio, material plástico que soporte temperaturas
relativamente elevadas (del orden de 350ºC por ejemplo) para ser
compatible con las etapas tecnológicas ulteriores, cerámica u otra,
en la segunda zona 51 de metalización más alejada del substrato
(figura 10). La cola es referenciada 53. La distribución de cola 53
puede hacerse por serigrafía de placa entera de manera fácil. El
espesor de cola 53 es sensiblemente constante si la superficie
libre de la segunda zona 51 de metalización es sensiblemente plana.
El encolado es mucho más fácil que si se tuviera que hacer en una
cara con relieves como pasa en la patente americana
US-A-6426235 citada al principio.
Habría que llenar entonces cuidadosamente de cola las zonas entre
las metalizaciones.
Se puede entonces separar la capa delgada 43 del
substrato 42 de base al nivel de la capa fragilizada 41 (figura 10)
gracias a un tratamiento térmico y/o la aplicación de fuerzas
mecánicas por ejemplo.
\newpage
Se puede prever una capa 54 de protección en la
cara de la capa delgada 43 al nivel de la separación (figura 10).
Se puede por ejemplo depositar una capa de dieléctrico, por ejemplo
de óxido de silicio o de nitruro de silicio, depositado por ejemplo
a 350ºC. Es necesario que esta capa que juega un papel de capa
antirreflexiva, de pasivación y de protección sea transparente a la
iluminación a la que el dispositivo va a estar expuesto si el
dispositivo descrito es una célula solar.
Un interés de la metalización que forma la
segunda zona 51 de metalización es, por una parte, que recubre
prácticamente toda la cara tratada del substrato 40 y, por otra
parte, que es reflectante de la luz que ha penetrado en el
substrato 40 sin ser absorbida. Esto permite un confinamiento óptico
muy bueno y un rendimiento de conversión mejorado respecto a las
células que no tienen este elemento reflectante. Esta ventaja se
hace sentir particularmente en las células que tienen un substrato
de poco espesor, inferior a unos 50 micrómetros, de tipo célula de
capa delgada de silicio monocristalino, ya que la luz puede
atravesar cualquier espesor sin ser absorbida.
Otra ventaja de esta metalización es que pude
ser realizada sin alineamiento fino. Así se pueden obviar problemas
de alineamiento de máscaras inherentes a las metalizaciones
imbricadas o interdigitadas. Basta con ahorrar la franja 46.1 de
metalización de la primera zona 46 de metalización realizada.
Tal procedimiento puede ser utilizado para
realizar tanto unas células solares de muy alto rendimiento con
unas etapas de litografía como unas células solares de bajo coste
realizadas en un contexto industrial con serigrafía y/o utilización
de grabado láser.
Aunque hayan sido representados y descritos de
forma detallada varios modos de realización de la presente
invención, se comprenderá que diferentes cambios y modificaciones
puedan ser aportados sin salir del marco de la invención. En los
ejemplos descritos, el primer tipo de conductividad es de tipo
n^{+} y el segundo de tipo p^{+}. Es por supuesto posible que
esto sea a la inversa, no teniendo el experto en la técnica ningún
problema para elegir unos materiales apropiados que conduzcan a
estas conductividades. Varios dispositivos semiconductores
conformes a la invención pueden ser realizados al mismo tiempo en el
substrato, los dispositivos unitarios pueden después ser
disociados, o bien ser enlazados eléctricamente para obtener un
módulo conforme al de la figura 2B.
Claims (20)
1. Procedimiento de realización de un
dispositivo semiconductor, que comprende las siguientes etapas:
- realización en una primera cara principal
(40.2) de un substrato semiconductor (40) de una región dopada
(44.1) de un primer tipo de conductividad y de al menos una ventana
(45) que delimita dicha región,
- depósito de una primera zona (46) de
metalización en la región dopada (44.1) del primer tipo de
conductividad,
- depósito de una capa dieléctrica (47) en al
menos la ventana (45) y la primera zona (46) de metalización,
- grabado de al menos una primera abertura (48)
en la capa dieléctrica (47) al nivel de la ventana (45) que deja al
descubierto el substrato (40), destinada a acoger una región dopada
(50) de un segundo tipo de conductividad ajustando lateralmente una
porción no dopada (40.1) del substrato semiconductor entre la región
dopada (50) del segundo tipo de conductividad y la región dopada
(44.1) del primer tipo de conductividad,
- dopaje del substrato (40) que conduce a la
región dopada (50) del segundo tipo de conductividad,
- depósito de una segunda zona (50) de
metalización que recubre la capa dieléctrica (47) y que entra en
contacto con la región dopada (50) del segundo tipo de
conductividad.
2. Procedimiento según la reivindicación 1,
caracterizado porque la región dopada (44.1) del primer tipo
de conductividad es realizada por depósito de una capa dopada (44)
del primer tipo de conductividad en la cara principal (40.2) del
substrato y grabado en la capa dopada del primer tipo de
conductividad de la ventana que deja al descubierto el
substrato.
3. Procedimiento según la reivindicación 1,
caracterizado porque la región dopada (44.1) del primer tipo
de conductividad es realizada por formación de una capa dieléctrica
(55) en la cara principal (40.2) del substrato, por decapado de una
parte del dieléctrico (55) con ayuda de una pasta decapante por
serigrafía que forma una zona decapada en el contorno de la futura
región dopada del primer tipo de conductividad, por dopaje de la
zona decapada, por contracción del dieléctrico (55) restante para
formar la ventana (45).
4. Procedimiento según la reivindicación 1,
caracterizado porque la región dopada (44.1) del primer tipo
de conductividad es realizada por formación de una capa dieléctrica
(55) en la cara principal (40.2) del substrato, por decapado de una
parte del dieléctrico (55) con ayuda de una pasta decapante por
serigrafía que forma una zona decapada en el contorno de la futura
región dopada del primer tipo de conductividad, por dopaje de la
zona decapada, formando el dieléctrico (55) restante la ventana
(55.1).
5. Procedimiento según una de las
reivindicaciones 1 a 4, caracterizado porque al menos un
grabado es un grabado láser.
6. Procedimiento según una de las
reivindicaciones 1 a 5, caracterizado porque al menos uno de
los grabados es un grabado por serigrafía.
7. Procedimiento según una de las
reivindicaciones 1 a 6, caracterizado porque al menos una
zona de metalización se hace por serigrafía.
8. Procedimiento según una de las
reivindicaciones 1 a 7, caracterizado porque la región dopada
(44.1) del primer tipo de conductividad y la región dopada (50) del
segundo tipo de conductividad son imbricadas la una en la otra.
9. Procedimiento según una de las
reivindicaciones 1 a 8, caracterizado porque la primera
abertura (48) es más pequeña en superficie que la ventana (45).
10. Procedimiento según una de las
reivindicaciones 1 a 9, caracterizado porque el depósito de
la primera zona (46) de metalización en la región dopada (44.1) del
primer tipo de conductividad se hace antes o después de la etapa de
grabado de la ventana (45).
11. Procedimiento según la reivindicación 2,
caracterizado porque el grabado de la capa dopada (44) del
primer tipo de conductividad ataca el substrato (40)
semiconductor.
12. Procedimiento según una de las
reivindicaciones 1 a 11, caracterizado porque la etapa de
depósito de la segunda zona (51) de metalización precede a la de
dopaje del substrato (40) que conduce a la región dopada (50) del
segundo tipo de conductividad, siendo recocido el material de la
segunda zona (51) de metalización de manera que se difunde en el
substrato al nivel de la primera abertura (48).
13. Procedimiento según una de las
reivindicaciones 1 a 12, caracterizado porque el substrato
(40) comprende un apilamiento con una capa fragilizada (41) y una
capa delgada (43), estando la capa fragilizada en el fondo, siendo
la cara principal (40.2) del substrato en la que es depositada la
capa dopada (44) del primer tipo de conductividad una cara de la
capa delgada.
14. Procedimiento según la reivindicación 13,
caracterizado porque comprende una etapa de fijación de la
segunda zona (51) de metalización en un soporte (52) eléctricamente
aislante.
15. Procedimiento según la reivindicación 14,
caracterizado porque comprende una etapa de disociación de
la capa delgada (43) del substrato al nivel de la capa fragilizada
(41).
16. Procedimiento según la reivindicación 15,
caracterizado porque comprende una etapa de protección y de
pasivación de la capa delgada (43) del lado por el que ha sido
disociada.
17. Procedimiento según una de las
reivindicaciones 1 a 16, caracterizado porque la etapa de
grabado de la primera abertura (48) incluye el grabado de una
segunda abertura (49) al nivel de la primera zona (46) de
metalización que deja al descubierto una franja (46.1) de
metalización de la que está dotada la primera zona (46) de
metalización.
18. Procedimiento según la reivindicación 17,
caracterizado porque la etapa de depósito de la segunda zona
(51) de metalización ahorra la segunda abertura (49).
19. Procedimiento según una de las
reivindicaciones 1 a 18, caracterizado porque el dispositivo
es formado por una o varias células solares (35).
20. Procedimiento según la reivindicación 19,
caracterizado porque las células solares son conectadas en
serie y/o en paralelo.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0350136A FR2854497B1 (fr) | 2003-04-29 | 2003-04-29 | Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees |
| FR0350136 | 2003-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2311158T3 true ES2311158T3 (es) | 2009-02-01 |
Family
ID=33155679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04742859T Expired - Lifetime ES2311158T3 (es) | 2003-04-29 | 2004-04-27 | Procedimiento de realizacion de un dispositivo semiconductor de metalizaciones autoalineadas. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7364938B2 (es) |
| EP (1) | EP1618611B1 (es) |
| JP (1) | JP5196785B2 (es) |
| CN (1) | CN100452442C (es) |
| AT (1) | ATE402486T1 (es) |
| DE (1) | DE602004015270D1 (es) |
| ES (1) | ES2311158T3 (es) |
| FR (1) | FR2854497B1 (es) |
| WO (1) | WO2004097945A1 (es) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2880989B1 (fr) | 2005-01-20 | 2007-03-09 | Commissariat Energie Atomique | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
| FR2880986B1 (fr) * | 2005-01-20 | 2007-03-02 | Commissariat Energie Atomique | Procede de metallisation d'un dispositif semi-conducteur |
| DE102008013446A1 (de) * | 2008-02-15 | 2009-08-27 | Ersol Solar Energy Ag | Verfahren zur Herstellung monokristalliner n-Silizium-Solarzellen sowie Solarzelle, hergestellt nach einem derartigen Verfahren |
| US8481357B2 (en) * | 2008-03-08 | 2013-07-09 | Crystal Solar Incorporated | Thin film solar cell with ceramic handling layer |
| JP2009253096A (ja) * | 2008-04-08 | 2009-10-29 | Sharp Corp | 太陽電池セルの製造方法および太陽電池モジュールの製造方法ならびに太陽電池モジュール |
| CN101958361A (zh) * | 2009-07-13 | 2011-01-26 | 无锡尚德太阳能电力有限公司 | 透光薄膜太阳电池组件刻蚀方法 |
| KR101948206B1 (ko) * | 2012-03-02 | 2019-02-14 | 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 | 태양 전지와, 이의 제조 방법 |
| TWI643351B (zh) * | 2013-01-31 | 2018-12-01 | 澳洲商新南創新有限公司 | 太陽能電池金屬化及互連方法 |
| WO2014179368A1 (en) * | 2013-04-29 | 2014-11-06 | Solexel, Inc. | Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234352A (en) * | 1978-07-26 | 1980-11-18 | Electric Power Research Institute, Inc. | Thermophotovoltaic converter and cell for use therein |
| US4927770A (en) * | 1988-11-14 | 1990-05-22 | Electric Power Research Inst. Corp. Of District Of Columbia | Method of fabricating back surface point contact solar cells |
| JP3032422B2 (ja) * | 1994-04-28 | 2000-04-17 | シャープ株式会社 | 太陽電池セルとその製造方法 |
| US6180869B1 (en) * | 1997-05-06 | 2001-01-30 | Ebara Solar, Inc. | Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices |
| JP4329183B2 (ja) * | 1999-10-14 | 2009-09-09 | ソニー株式会社 | 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法 |
| US6396046B1 (en) * | 1999-11-02 | 2002-05-28 | General Electric Company | Imager with reduced FET photoresponse and high integrity contact via |
| US6423568B1 (en) * | 1999-12-30 | 2002-07-23 | Sunpower Corporation | Method of fabricating a silicon solar cell |
-
2003
- 2003-04-29 FR FR0350136A patent/FR2854497B1/fr not_active Expired - Fee Related
-
2004
- 2004-04-27 AT AT04742859T patent/ATE402486T1/de not_active IP Right Cessation
- 2004-04-27 JP JP2006505880A patent/JP5196785B2/ja not_active Expired - Fee Related
- 2004-04-27 US US10/555,072 patent/US7364938B2/en not_active Expired - Fee Related
- 2004-04-27 ES ES04742859T patent/ES2311158T3/es not_active Expired - Lifetime
- 2004-04-27 EP EP04742859A patent/EP1618611B1/fr not_active Expired - Lifetime
- 2004-04-27 WO PCT/FR2004/050173 patent/WO2004097945A1/fr active IP Right Grant
- 2004-04-27 DE DE602004015270T patent/DE602004015270D1/de not_active Expired - Lifetime
- 2004-04-27 CN CNB2004800114469A patent/CN100452442C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1618611A1 (fr) | 2006-01-25 |
| DE602004015270D1 (de) | 2008-09-04 |
| WO2004097945A1 (fr) | 2004-11-11 |
| FR2854497B1 (fr) | 2005-09-02 |
| JP5196785B2 (ja) | 2013-05-15 |
| ATE402486T1 (de) | 2008-08-15 |
| CN1781194A (zh) | 2006-05-31 |
| JP2006525658A (ja) | 2006-11-09 |
| FR2854497A1 (fr) | 2004-11-05 |
| CN100452442C (zh) | 2009-01-14 |
| US20060275936A1 (en) | 2006-12-07 |
| US7364938B2 (en) | 2008-04-29 |
| EP1618611B1 (fr) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101192548B1 (ko) | 후면-접촉형 태양 전지의 도전층들의 접촉 분리 방법 및태양 전지 | |
| ES2289168T3 (es) | Celula solar con contactos en la parte posterior y su procedimiento de fabricacion. | |
| JP5067815B2 (ja) | 素子間配線部材、光電変換素子接続体および光電変換モジュール | |
| ES2311158T3 (es) | Procedimiento de realizacion de un dispositivo semiconductor de metalizaciones autoalineadas. | |
| US11038069B2 (en) | Photovoltaic cell with passivating contact | |
| US20120042925A1 (en) | Solar Cell String And Solar Module Equipped With Such Solar Cell String | |
| JP4656996B2 (ja) | 太陽電池 | |
| WO2007043428A1 (ja) | 太陽電池、インターコネクタ付き太陽電池、太陽電池ストリングおよび太陽電池モジュール | |
| EP2413380A1 (en) | Back electrode type solar cell, wiring sheet, solar cell provided with wiring sheet, solar cell module, method for manufacturing solar cell provided with wiring sheet, and method for manufacturing solar cell module | |
| ES2402779T3 (es) | Célula solar de película delgada y procedimiento para su fabricación | |
| CN102257642B (zh) | 太阳能电池单体及其制造方法 | |
| NL2010558C2 (en) | Assembly of photo-voltaic cells and method of manufacturing such an assembly. | |
| US9871151B2 (en) | Photovoltaic cell with wrap through connections | |
| ES2459315T3 (es) | Célula fotovoltaica que comprende una zona suspendida por un patrón conductor y procedimiento de fabricación | |
| CN109673170B (zh) | 太阳能电池元件 | |
| US20120085405A1 (en) | Back electrode type solar cell, solar cell with interconnection sheet, and solar cell module | |
| CN103489925B (zh) | 半导体装置及其制造方法 | |
| KR20020061291A (ko) | 태양 전지 및 그 제조 방법 | |
| KR20160120582A (ko) | Ｐｅｒｌ 태양 전지의 제조 방법 |