CN118073296A - 二极管组件 - Google Patents

二极管组件 Download PDF

Info

Publication number
CN118073296A
CN118073296A CN202311572642.4A CN202311572642A CN118073296A CN 118073296 A CN118073296 A CN 118073296A CN 202311572642 A CN202311572642 A CN 202311572642A CN 118073296 A CN118073296 A CN 118073296A
Authority
CN
China
Prior art keywords
contact surface
diode
upper side
connector
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311572642.4A
Other languages
English (en)
Inventor
I·兹林扎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Azur Space Solar Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power GmbH filed Critical Azur Space Solar Power GmbH
Publication of CN118073296A publication Critical patent/CN118073296A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种二极管组件，二极管组件具有有p/n结的半导体二极管，半导体二极管具有上侧和下侧，在上侧上构造有第一电接通部且在下侧上构造有第二电接通部，半导体二极管以未封装的方式构造为平面的晶片并且具有平坦的上侧和平坦的下侧，金属化的上侧构造半导体二极管的第一接通部，金属化的下侧构造半导体二极管的第二接通部，构造有扁平的第一金属连接器，其具有第一接触面和通过连接件与第一接触面间隔开的第二接触面，构造有扁平的第二金属连接器，其具有第一接触面和通过连接件与第一接触面间隔开的第二接触面，金属化的上侧与第一金属连接器的第一接触面材料锁合地连接，金属化的下侧与第二金属连接器的第一接触面材料锁合地连接。

Description

二极管组件
技术领域
本发明涉及一种二极管组件。
背景技术
几十年来，不仅在集成式实施方式中的二极管组件、而且在分立的实施方式中的二极管组件大量地用于保护电路和/或用于保护马达和操控装置和/或用于保护电池。尤其是，这种类型的二极管用作所谓的反极性保护装置。
发明内容
在该背景下，本发明的任务在于提出一种扩展现有技术的设备。
该任务通过具有本发明特征的二极管组件来解决。本发明的其他构型在下文中说明。
根据该设备的主题，提供一种二极管组件作为未封装的成品，该二极管组件具有半导体二极管，该半导体二极管具有恰好一个p/n结。
该半导体二极管具有p掺杂的上侧和n掺杂的下侧或者n掺杂的上侧和p掺杂的下侧。
在上侧上构造有第一电接通部(Kontakt)，在下侧上构造有第二电接通部。
未封装的半导体二极管构造为分立的结构元件并且构造为平面的晶片(Die)。
另外，半导体二极管具有平坦的上侧和平坦的下侧，其中，上侧的面和下侧的面完全地或者至少大于80％或者至少大于90％是金属化的。
在一种实施方式中，在上侧上的和/或在下侧上的面不是100％金属化的。在此，在边缘(Rand)上的或在棱边(Kante)上的环绕的区域不是金属化的，以便避免表面与侧面之间的短路。尤其是，在制造半导体盘时，通常借助锯切过程执行多个二极管的分开。借助在棱边上的环绕的无金属区域，防止金属沿着侧面涂抹(Verschmieren)。
主要的金属化的上侧构造半导体二极管的第一接通部，并且金属化的下侧构造半导体二极管的第二接通部。
在此，第一接通部构造为阴极并且第二接通部构造为阳极，或者第一接通部构造为阳极并且第二接通部构造为阴极。
另外，构造有扁平的第一金属连接器，该第一金属连接器具有第一接触面和通过连接件与第一接触面间隔开的第二接触面。
此外，构造有扁平的第二金属连接器，该第二金属连接器具有第一接触面和通过连接件与第一接触面间隔开的第二接触面。
连接件不、或者以不大于1.5mm或不大于2.5mm的方式从由第一接触面和/或由第二接触面确定的平面中突出出来。
应注意的是，在如下实施方式中连接器整体上平坦地构造：在所述实施方式中，连接件不从由第一接触面和由第二接触面确定的平面中突出出来。
此外，金属化的上侧与第一金属连接器的两个接触面中的一个接触面材料锁合地连接，即与第一金属连接器的第一接触面或者第二接触面材料锁合地连接。在此，通过连接器的相应的接触面覆盖的面份额在半导体二极管的相应的接通部的整个面的5％与90％之间或者10％与30％之间。换言之，在半导体二极管的上侧上的或下侧上的金属层的至少5％并且最大90％或者至少10％并且最大30％具有与两个连接器中的一个连接器的材料锁合的连接。
应当理解，为了构造半导体二极管的相应的接触面与连接器的相应的接触面之间的材料锁合的连接，执行钎焊过程或者熔焊过程。
金属化的下侧与第二金属连接器的两个接触面中的一个接触面材料锁合地连接，即与第二金属连接器的第一接触面或者第二接触面材料锁合地连接。
应注意的是，接触面以已知的方式与上侧或与下侧电连接。尤其是，借助钎焊连接或者熔焊连接实现所述材料锁合的连接。
应当理解，半导体二极管具有p掺杂的半导体层和n掺杂的半导体层。两个半导体层整面地构造并且彼此邻接。在此应注意的是，半导体二极管分别具有恰好一个p/n结。
在一种实施方式中，在上侧上的和在下侧上的半导体层的掺杂大于1*1018/cm3，以便分别降低附接电阻、即接触电阻，
应当理解，相应的未封装的半导体二极管不具有浇铸料。更确切地说，所述半导体二极管是所谓的“裸片(bare die)”实施方案。
二极管组件的优点在于，提供超扁平的且紧凑的组件，该组件在大于1安培的电流的情况下也可靠地经由连接器引离热量。另一优点在于，整面的金属化可靠地保护半导体二极管免受环境影响、例如光的影响并且改进散热。
另一优点在于，能够制造成本有利的且可靠的分立的结构元件。省去热绝缘的壳体。
另一优点在于，二极管组件轻地且良好地易操作地构造，用于进一步处理。
在一种扩展方案中，在上侧上构造有恰好一个第一接通部。换言之，整个上侧由第一接通部构成。
在另一种扩展方案中，在晶片的下侧上，与尺寸无关地，构造有恰好一个唯一的第二接通部。
在一种实施方式中，在上侧上构造有多个并排放置的第一接通部，其中，各两个紧邻地相邻的第一接通部借助台面沟槽(Mesagraben)彼此电绝缘。在此应当理解，台面沟槽的深度这样构造，使得至少该p/n结是切断的。
另外，在下侧上构造有一个唯一的第二接通部。由于构造有多个第一接通部和仅一个唯一的第二接通部，多个单个的二极管能够通过简单的方式也并联连接。借助多个单个的二极管的并联电路，能够降低二极管的电阻和发热，并且能够提高二极管组件的失效安全性，尤其是在将二极管组件用作保护结构的情况下。
在一种实施方式中，恰好两个第一接通部与一个唯一的连接器电连接。
在一种扩展方案中，多个第一接通部布置在恰好一行中或者恰好布置在两行中。优选地，沿着一行布置有恰好三个第一接通部，或者六个第一接通部沿着彼此平行地构造的两行相应于2x 3矩阵布置。
一个优点在于，在在一个晶片上具有多个第一接通部的情况下，如果在第一接通部中的一个第一接通部的区域中存在缺陷，则别的区域能够与别的第一接通部电连接。换言之，能够继续使用该晶片并且提高效率(Ausbeute)。
另外，借助较大的金属面能够在没有附加的冷却体的情况下也提高散热，其中，晶片越大，意味着构造的第一接通部越多。在此，在前侧上构造有六个单个的第一接通部。
在一种实施方式中，在上侧上或者在下侧上布置有覆盖玻璃，其中，在覆盖玻璃与接触面之间布置有由粘合材料构成的层。应当理解，该上侧或者该下侧至少部分地材料锁合地借助粘合材料盖住。优选地，第一接触面的或者第二接触面的至少一部分也被粘合材料盖住。
在一种扩展方案中，覆盖玻璃的厚度处在50μm与500μm之间的、优选在60μm与300μm之间的范围中。
在另一种扩展方案中，覆盖玻璃恰好与晶片的表面或上侧一样大。
在一种实施方式中，粘合材料构造在覆盖玻璃与连接器或上侧或者下侧之间。优选地，在连接器的中间件的上方未构造有粘合剂。
在一种扩展方案中，粘合剂和覆盖玻璃在可见光谱范围中并且在紫外光谱范围中是透明的。由此，通过覆盖玻璃入射的太阳光的大部分能够被反射。
在一种扩展方案中，在下侧上并且在上侧上，在相应的棱边上分别只有环绕的窄的区域是未金属化的。
在另一种扩展方案中，应当理解，沿着上侧的棱边的未金属化的区域和/或沿着下侧的棱边的未金属化的区域具有钝化部。
在一种实施方式中，优选层状地构造的钝化部包括氧化物层或者氮化物层。
在一种扩展方案中，在下侧上的或者在上侧上的金属层分别从紧邻在上侧上或者在下侧上高掺杂的半导体接触区贯通地延伸直到钝化部上。换言之，分别除了钝化部之外，即金属层的外边缘，因此仅构造在钝化层上。
在一种扩展方案中，半导体二极管的上侧和/或下侧具有在0.01cm2与4cm2之间的面积或者在0.05cm2与0.5cm2之间的面积。应当理解，在较大的面积的情况下，二极管组件的电流负载能力提高。
在一种实施方式中，整个二极管组件的电流负载能力设计为用于最大2A或者用于最大5A或者用于最大10A或者用于20A。
优选地，半导体二极管构造为四边形，即正方形或者长方形。
在另一种扩展方案中，连接器的两个第二接触面彼此相反地以第一近似沿着一条线或者精确地沿着一条线布置，或者两个第二接触面以第一近似相对于彼此成直角地布置或者精确地相对于彼此成直角地布置。两种布置的优点在于，能够有效避免阳极与阴极之间的短路。
在一种扩展方案中，连接器的两个接触面分别平坦地构造。
在一种实施方式中，连接器由金属或者金属连接构成。优选地，连接器分别具有一致的材料，即两个接触面和连接件由相同的材料构成。
在一种扩展方案中，相应的连接器的材料的厚度处在0.01mm与1.2mm之间的范围中。优选地，相应的连接器的材料厚度处在0.04mm与0.3mm之间的范围中。
在另一种实施方式中，第一连接器与第二连接器成型得相同或者以第一近似相同，或者第一连接器的形状与第二连接器的形状不同。优选地，所述连接器是通用件，以便简化搬运并且降低在制造和进一步处理方面的成本。
在另一种实施方式中，第二连接器与另外的半导体二极管的上侧或者下侧互连。此外，在另外的半导体二极管中，下侧或者上侧与第三连接器的第一接触面或者两个接触面中的一个接触面连接，使得两个半导体二极管串联连接。
应当理解，借助并联电路增加电流承载能力，并且借助串联电路提高抗电强度。
在一种扩展方案中，第一接触面与第二接触面之间的连接件包括蜿蜒状的金属条或者该连接件由蜿蜒状的金属条构成，其中，所述金属条优选彼此平行地布置。借助蜿蜒状的布置，能够提高第一接触面与第二接触面之间的机械脱耦和/或热脱耦。
在另一种扩展方案中，第一接触面和/或第二接触面至少部分叉状地构造并且具有恰好一个旗形件(Fahnenstücke)或者恰好两个旗形件或者至少三个或者恰好三个旗形件，并且所述多个旗形件彼此间隔开地并且平行地构造。
借助叉状的实施方案，在温度波动的情况下，能够由于半导体二极管与接触面之间的不同的膨胀系数降低剪切应力。
在一种实施方式中，第一连接器的第一接触面将两个并排布置的半导体二极管同时接通。
在另一种实施方式中，由连接器和半导体二极管组成的组件具有在0.03mm与1.5mm之间的或者在0.1mm与0.5mm之间的厚度。
在一种扩展方案中，半导体二极管完全被盖住并且一个连接器的或者两个连接器的至少一部分被遮盖。优选地，遮盖部包括有机材料和无机材料。借助遮盖部，能够保护上侧和/或下侧免受环境影响。
在一种实施方式中，遮盖部板状地构造并且借助粘合剂或借助粘合层与上侧和/或下侧连接。遮盖部和粘合层由不同材料构成。粘合层包括有机材料或者由有机材料构成。优选地，粘合层和遮盖层具有在40μm与500μm之间的或者在80μm与200μm之间的总厚度。
在另一种扩展方案中，连接器和半导体二极管管布置在一个平面中或者几乎布置在一个平面中。
在一种实施方式中，连接器分别具有平坦的接触面。
在一种实施方式中，连接器在第一接触面与第二接触面之间具有小的错位(Versatz)，使得两个接触面构造在不同的平面中。
在一种实施方式中，在连接器中在两个接触面中的一个接触面与连接件之间构造有该错位。
在另一种实施方式中，该错位以第一近似相应于半导体二极管的厚度。换言之，在相应的连接器的两个接触面的两个平面之间的、在两个平面的法线的方向上的错位或间距大于0.1mm且小于1.5mm。
在一种扩展方案中，半导体二极管构造为硅二极管。
在一种实施方式中，半导体二极管具有在50μm与600μm之间的厚度。
在一种实施方式中，半导体二极管的截止电压处在20V与800V之间的范围中。优选地，该截止电压处在100V与300V之间的范围中。
在一种扩展方案中，第一接通部的和/或第二接通部的面的、其中构造有与两个接触面中的一个接触面的材料锁合的连接的份额在两个接通部的相应的整个面的5％与90％之间，也就是说在半导体二极管的上侧上的和下侧上的金属层大面积地与连接器连接。由此能够实现低欧姆的电互连。
在一种实施方式中，两个连接器构造为平坦的或者几乎平坦的通用件。
在一种扩展方案中，相应的连接器沿着垂直于连接器的长侧的线镜面对称地构造。在另一种实施方式中，所述连接器或者所述连接器中的至少一个连接器不具有镜面对称性。
在一种实施方式中，所述连接器彼此不同地构造。
在一种实施方式中，所述连接器中的至少一个连接器或者所有连接器沿着长侧具有梯级。
在一种扩展方案中，该梯级的高度小于连接器沿着长侧的延伸尺度，为所述延伸尺度的20分之一。
在一种扩展方案中，所述连接器构造为扁平的金属旗形件或者几乎构造为扁平的金属旗形件，并且具有在50μm与500μm之间的或者在80μm与200μm之间的厚度。
在一种实施方式中，连接器的长度与连接器的宽度的比例处在3至10的范围中。优选地，连接器具有在0.5cm与3cm之间的宽度。
附图说明
在下文中，参照附图更详细地阐述本发明。在此，相同部件标有相同名称。示出的实施方式是高度示意性的，即间距和横向延伸尺度和竖直延伸尺度不是按比例的，并且除非另有说明，否则彼此之间也不具有任何可导出的几何关系。其中示出：
图1a示出二极管组件的正视图，该二极管组件具有半导体二极管并且具有两个连接器和两个剖面线A-A‘和B-B‘，
图1b示出在图1a的背景下示出的实施方式的沿着剖面线A-A‘的侧视图，
图1c示出在图1a的背景下示出的实施方式的沿着剖面线B-B‘的侧视图，其中，在前侧上布置有具有遮盖部的粘合层，
图2a示出连接器的一种实施方式的俯视图，
图2b示出图2a的实施方式的侧视图，
图3a示出连接器的另一种实施方式的俯视图，
图3b示出图3a的实施方式的侧视图，
图4示出连接器的另一种实施方式的俯视图，
图5a1示出二极管组件的前视图，该二极管组件具有半导体二极管并且具有遮盖部并且具有两个连接器，
图5a2示出在图5a1中示出的实施方式的侧视图，
图5a3示出在图5a2中示出的侧视图的一部分的放大片段，
图5b示出在图5a中示出的实施方式的后视图，
图5c示出在图5a中示出的实施方式的透视图，
图6a示出二极管组件的前视图，该二极管组件包括两个二极管的串联电路，所述二极管分别具有遮盖部和多个连接器，
图6b示出在图6a中示出的实施方式的侧视图，
图6c示出在图6a中示出的实施方式的后侧视图，
图7示出二极管组件的前视图，该二极管组件包括多个二极管，所述二极管在前侧上通过台面沟槽彼此绝缘。
具体实施方式
在二极管组件的下述实施方式中，相应的二极管构造为不具有壳体的半导体二极管，并且尤其不具有浇铸料。更确切地说，这是所谓的“裸片”实施方案。半导体二极管构造为四边形，一般而言构造为正方形或者长方形。
图1a的图示示出二极管组件DA的正视图，该二极管组件具有半导体二极管D1并且具有两个连接器VB1和两个剖面线A-A‘和B-B`。
半导体二极管D1从上侧OS出发在朝向下侧US的方向上具有第一半导体区域，并且从下侧US出发在朝向上侧OS的方向上具有第二半导体区域，该第一半导体区域具有第一类型的掺杂，该第二半导体区域具有第二类型的掺杂。由此，构造恰好一个p/n结。
应当理解，第一类型构造为p掺杂，第二类型构造为n掺杂，或者第一类型构造为n掺杂，第二类型构造为p掺杂。
在上侧OS上构造有第一电接通部K1，在下侧US上构造有第二电接通部K2。
半导体二极管D1作为分立的结构元件以未封装的方式构造为平面的晶片D。上侧OS和下侧US分别平坦地并且彼此平行地构造。
第一接通部K1和第二接通部K2分别实施为金属层，其中，该金属层在当前情况下覆盖上侧OS的整个面的大于80％并且覆盖下侧US的整个面的大于80％。
换言之，下侧US的几乎整个面是金属化的，并且上侧OS的几乎整个面是金属化的。
此外，二极管组件DA包括第一金属连接器VB1。第一连接器VB1扁平地、即平坦地或者至少以第一近似平坦地实施，并且具有第一接触面KF1和通过连接件VBS与第一接触面KF1间隔开的第二接触面KF2。
另外，二极管组件包括第二金属连接器VB2，其中，第二连接器VB2扁平地、即平坦地或者至少以第一近似平坦地实施，并且具有第一接触面KF1和通过连接件VBS与第一接触面KF1间隔开的第二接触面KF2。
在第一连接器VB1中并且在第二连接器VB2的情况下，在连接件VBS的区域中分别具有两个狭缝形凹部SL。
第一接通部K1，即在半导体二极管D的上侧OS上的金属层，与第一金属连接器VB1的第二接触面KF2材料锁合地连接。
另外，第二接通部K2，即在半导体二极管D1的下侧US上的金属层，与第二金属连接器VB2的第一接触面K1连接。
在当前情况下，第一接通部K1的和/或第二接通部K2的如下面的份额处在两个接通部K1、K2的相应的整个面的5％与90％之间的范围中：在所述面中，构造有与两个接触面KF1和KF2中的一个接触面的材料锁合的连接。
两个连接器VB1、VB2构造为平坦的通用件并且沿着线C-C`镜面对称地构造，所述线垂直于相应的连接器的长侧伸展。
在一种未示出的实施方式中，两个连接器VB1、VB2彼此不同地构造。在另一种未示出的实施方式中，相应的连接器VB1、VB2不具有沿着线C-C‘构造的镜面对称性。
连接器VB1、VB2分别构造为金属旗形件，并且具有在50μm与500μm之间的范围中的厚度。在一种未示出的实施方式中，连接器中的至少一个连接器或者所有连接器VB1、VB2沿着长侧具有梯级。在此，该梯级的高度小于连接器VB1、VB2沿着长侧的延伸尺度，为所述延伸尺度的20分之一。
图1b的图示示出在图1a的背景下示出的实施方式的沿着剖面线A-A‘的侧视图。在下文中，仅阐述与图1a的实施方式的区别。
在第一连接器VB1中并且在第二连接器VB2的情况下，第一接触面KF1与第二接触面KF2由于狭缝形的凹部SL分别彼此分开。
第一连接器VB1的第二接触面KF2与在半导体二极管D1的上侧OS上的第一接通部K1材料锁合地连接。此外，第二连接器VB2的第一接触面KF1与在半导体二极管D1的下侧US上的第二接通部K2材料锁合地连接。优选地，所述材料锁合的连接借助钎焊过程或者熔焊过程制造。
半导体二极管D1平坦地构造，并且具有在50μm与500μm之间的范围中的厚度HD。
第一接通部K1的金属层盖住整个上侧OS，而第二接通部的金属层盖住整个下侧。为了清楚起见未示出的是，在上侧OS上的和在下侧US上的金属层不构造为直到紧邻在上侧OS上的和在下侧US上的半导体二极管D1的相应的棱边。
在当前情况下，半导体二极管D1在上侧OS上具有n掺杂区域并且在下侧US上具有p掺杂区域。在当前情况下，借助在两个区域之间的虚线绘出p/n结。
图1c的图示示出在图1a的背景下示出的实施方式的沿着剖面线B-B‘的侧视图，其中，在前侧上布置有具有遮盖部ADS的粘合层KL。在下文中，仅阐述与在图1a中或在图1b中示出的前述实施方式的区别。
在半导体二极管D1的上侧OS上，第二接触面KF2的与第一接通部K1连接的部分以及上侧OS的剩余的面被粘合层KL覆盖。在粘合层KL上方布置有遮盖部ADS，其中，粘合层KL将遮盖部ADS与半导体二极管D1连接。遮盖部ADS和粘合层KL由不同材料构成。粘合层KL包括有机材料或者由有机材料构成。
遮盖部ADS构造为具有在30μm与150μm之间的厚度的薄的板并且保护上侧OS免受环境影响。
图2a的图示示出连接器VB1、VB2的第二实施方式的俯视图，其中，图2b的图示示出图2a的实施方式的侧视图。在下文中，仅阐述连接器VB1、VB2的第二实施方式与前述实施方式的区别。
连接件VBS的宽度比两个接触面KF1、KF2的宽度小。在连接件VBS的区域中也没有构造狭缝SL。
图3a的图示示出连接器VB1、VB2的第三实施方式的俯视图，其中，图3b的图示示出图3a的实施方式的侧视图。在下文中，仅阐述连接器VB1、VB2的第三实施方式与前述实施方式的区别。
现在，在连接件VBS的区域中，在第一接触面KF1与第二接触面KF2之间构造有具有高度H1的梯级。
梯级的高度H1优选处在200μm与800μm之间的范围中。如在前述实施方式中那样，除了梯级外，接触面KF1、KF2平坦地构造。
图4的图示示出连接器VB1、VB2的第四实施方式的俯视图。在下文中，仅阐述连接器VB1、VB2的第四实施方式与前述实施方式的区别。
连接件VBS具有蜿蜒状的延伸，该延伸具有变化的宽度。在连接件VBS的区域中，狭缝SL垂直于连接器VB1、VB2的长侧构造，其中，连接器VB1、VB2整体上平坦地、即以不具有梯级的方式构造。
图5a1的图示示出二极管组件DA的俯视图，该二极管组件具有在遮盖部ABS下方的半导体二极管D1和两个连接器VB1、VB2。图5a2的图示示出在图5a1中示出的实施方式的侧视图，图5a3的图示示出在图5a2中示出的侧视图的一部分的放大片段。
在下文中，仅阐述该实施方式与图1a和1b的二极管组件DA的区别。为了清楚起见，没有画出在上侧上的金属层和第一接通部K1和在下侧US上的第二接通部K2。
在半导体二极管D1的上侧OS上布置有遮盖部ABS，其中，遮盖部ABS在所有侧上略微超过半导体二极管D1。第一连接器VB1和第二连接器VB2实施为通用件，其中，与前述实施方式不同，第一接触面KF1和第二接触面KF2分别具有三个尖齿状构造部，而不是连贯的接触面。
此外，第一接触面KF1的宽度分别大于第二接触面KF2的宽度。在两个连接器VB1、VB2中，第二接触面KF2分别与半导体二极管D1的两个接通部K1、K2中的一个接通部连接。
在两个连接器VB1、VB2中，连接件VBS分别蜿蜒状地构造，以便使两个接触面KF1、KF2在热和机械方面彼此脱耦。
连接器VB1、VB2的长侧相对于彼此具有90°的角度，即连接器VB1、VB2相对于彼此成直角地布置。
由遮盖部ABS、粘合层KL、第二接触面KF2和半导体二极管D2组成的组件的总厚度GD小于1.6mm。
图5b的图示示出在图5a中示出的实施方式的后视图，其中，图5c的图示示出在图5a中示出的实施方式的透视图。在下文中，仅阐述该实施方式与图5a1至5a3的二极管组件DA的区别。
第二连接器VB2的第二接触面KF2的所有三个尖齿状构造部与在半导体二极管D1的下侧US上的第二接通部K2连接。
与半导体二极管D1的上侧OS不同，半导体二极管D1的下侧US未被遮盖，即不具有遮盖部ABS。
图6a的图示示出半导体二极管DA的正视图，该半导体二极管包括与总共三个半导体二极管D1、D1‘的并联电路相连接的串联电路，所述并联电路和所述串联电路分别具有遮盖部ABS和多个连接器VB1、VB2、VB3，其中，图6b的图示示出在图6a中示出的实施方式的侧视图，图6c的图示示出在图6a中示出的实施方式的后侧视图。
在下文中，仅阐述该实施方式与在图示5a1至5c中的前述二极管组件DA的区别。
现在，半导体二极管D1不构造为正方形，而是构造为长方形，并且在上侧OS上同样具有遮盖部ABS。上侧OS，即第一接通部K1，借助第一连接器VB1的和第二连接器VB2的第二接触面KF2并联连接。由此增加电流负载能力或电接头的可靠性。
半导体二极管D1的下侧US由第三连接器VB3的第三接触面KF3附接。第三连接器VB3的形状与两个连接器VB1、VB2的形状不同。
借助另外的第三接触面KF3，两个另外的彼此并联连接的半导体二极管D1‘的上侧互连。为此，构造为正方形的两个半导体二极管D1‘以上侧OS朝向下方的方式布置、即以经转动的方式布置。
换言之，构造为正方形的两个小的半导体二极管D1‘的上侧OS与构造为长方形的半导体二极管D1的下侧串联。
由于构造为正方形的两个小的半导体二极管D1‘的相应的下侧US指向上方，因此，构造为正方形的小的半导体二极管D1‘的两个下侧US具有遮盖部ABS。
在另外的延伸中，正方形的两个小的半导体二极管D1‘的两个下侧US与第四连接器VB4的第二接触面KF2互连。在这种情况下，第四连接器VB4的形状与两个连接器VB1、VB2的几何形状相同。
在图7的图示中示出晶片D的上侧的俯视图。与前述实施方式不同，晶片D现在包括多个二极管DS1-DS6，所述二极管借助缝隙框架(Ritzrahmen)RR电分离。
总共六个二极管DS1-DS6布置在两行中，其中，晶片D具有长方形形状。
下侧US未示出。然而，下侧US是整面地金属化的，并且借助连接器VB2接通。在上侧上，二极管DS2借助连接器VB1中的一个连接器接通。

Claims (15)

1.一种二极管组件(DA)，所述二极管组件作为未封装的成品，所述二极管组件具有：
半导体二极管(D1)，所述半导体二极管具有恰好一个p/n结，其中，所述半导体二极管(D1)具有p掺杂的上侧(OS)和n掺杂的下侧(US)或者n掺杂的上侧(OS)和p掺杂的下侧(US)，在所述上侧上构造有第一电接通部(K1)，在所述下侧上构造有第二电接通部(K2)，
其特征在于，
未封装的半导体二极管(D1)构造为分立的结构元件并且构造为平面的晶片，
所述半导体二极管(D1)具有平坦的上侧和平坦的下侧，
所述上侧的面和所述下侧的面完全地或者至少大于90％是金属化的，金属化的上侧构造所述半导体二极管(D1)的第一接通部(K1)，金属化的下侧构造所述半导体二极管(D1)的第二接通部(K2)，
构造有扁平的第一金属连接器(VB1)，所述第一金属连接器具有第一接触面(KF1)和通过连接件(VBS)与所述第一接触面间隔开的第二接触面(KF2)，
构造有扁平的第二金属连接器(VB2)，所述第二金属连接器具有第一接触面(KF1)和通过连接件(VBS)与所述第一接触面间隔开的第二接触面(KF2)，
在两个连接器中，相应的连接件不从由所述第一接触面(KF1)或者由所述第二接触面(KF2)确定的平面中突出出来，或者以不大于1.5mm的方式从由所述第一接触面或者由所述第二接触面确定的平面中突出出来，
所述金属化的上侧(OS)与所述第一金属连接器(VB1)的两个接触面(KF1，KF2)中的一个接触面材料锁合地连接，
所述金属化的下侧(US)与所述第二金属连接器(VB2)的两个接触面(KF1，KF2)中的一个接触面材料锁合地连接。
2.根据权利要求1所述的二极管组件(DA)，其特征在于，所述上侧(OS)具有恰好一个第一接通部(K1)。
3.根据权利要求1或权利要求2所述的二极管组件(DA)，其特征在于，与所述晶片的尺寸无关地，所述下侧(US)具有恰好一个唯一的第二接通部(K2)。
4.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，在所述上侧(OS)上构造有多个并排放置的第一接通部(K1)，其中，各两个紧邻地相邻的第一接通部(K1)借助台面沟槽彼此电绝缘。
5.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，恰好两个第一接通部(K1)与一个唯一的连接器(VB1，VB2)电连接。
6.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，在所述上侧(OS)上或者在所述下侧(US)上布置有覆盖玻璃，其中，在所述覆盖玻璃与所述接触面(KF1，KF2)之间布置有由粘合材料构成的层。
7.根据权利要求6所述的二极管组件(DA)，其特征在于，粘合剂和所述覆盖玻璃在可见光谱范围中并且在紫外光谱范围中是透明的。
8.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，所述第一接触面(KF1)与所述第二接触面(KF2)之间的连接件(VBS)包括蜿蜒状的金属条或者由蜿蜒状的金属条构成。
9.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，所述第一接触面和/或所述第二接触面至少部分叉状地构造并且具有恰好一个旗形件或者恰好两个旗形件或者至少三个或者恰好三个旗形件，多个旗形件彼此间隔开地并且平行地构造。
10.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，所述第一连接器的第一接触面将两个并排布置的半导体二极管同时接通。
11.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，由连接器(VB1，VB2)和半导体二极管(D1)组成的组件具有在0.03mm与1.5mm之间的厚度，或者在0.1mm与0.5mm之间的厚度。
12.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，在所述上侧(OS)上的或者在所述下侧(US)上的半导体二极管(D1)、和所述接触面(KF1，KF2)的布置在所述上侧(OS)或者所述下侧(US)上的部分被遮盖。
13.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，所述连接器(VB1，VB2)和所述半导体二极管(D1)布置在一个平面中或者几乎布置在一个平面中。
14.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，在所述连接器(VB1，VB2)的情况下，在所述两个接触面(KF1，KF2)中的一个接触面与所述连接件(VBS)之间构造有错位，所述错位以第一近似相应于所述半导体二极管(D1)的厚度。
15.根据上述权利要求中任一项所述的二极管组件(DA)，其特征在于，所述半导体二极管(D1)构造为硅二极管。
CN202311572642.4A 2022-11-23 2023-11-23 二极管组件 Pending CN118073296A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022004377.7A DE102022004377A1 (de) 2022-11-23 2022-11-23 Diodenanordnung
DE102022004377.7 2022-11-23

Publications (1)

Publication Number Publication Date
CN118073296A true CN118073296A (zh) 2024-05-24

Family

ID=88837223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311572642.4A Pending CN118073296A (zh) 2022-11-23 2023-11-23 二极管组件

Country Status (4)

Country Link
US (1) US20240170582A1 (zh)
EP (1) EP4376108A1 (zh)
CN (1) CN118073296A (zh)
DE (1) DE102022004377A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7113746A (zh) 1971-10-07 1973-04-10
US4994412A (en) * 1990-02-09 1991-02-19 Motorola Inc. Self-centering electrode for power devices
US6317327B1 (en) * 2001-01-04 2001-11-13 Chin-Feng Lin Diode cooling arrangement
JP4557507B2 (ja) * 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
DE102006052118A1 (de) 2006-11-06 2008-05-08 Robert Bosch Gmbh Leistungselektronikschaltung sowie Leistungselektronikvorrichtung mit einer Leistungselektronikschaltung
JP5580723B2 (ja) 2010-12-11 2014-08-27 エンゼル工業株式会社 被覆ダイオードと太陽電池モジュール用端子ボックス
TWI635581B (zh) * 2017-05-09 2018-09-11 台灣半導體股份有限公司 具有跨接連接結構之晶片封裝元件及其製作方法
CN115053354A (zh) * 2020-02-07 2022-09-13 株式会社Flosfia 半导体元件和半导体装置

Also Published As

Publication number Publication date
US20240170582A1 (en) 2024-05-23
DE102022004377A1 (de) 2024-05-23
EP4376108A1 (de) 2024-05-29

Similar Documents

Publication Publication Date Title
US6784358B2 (en) Solar cell structure utilizing an amorphous silicon discrete by-pass diode
US20150325558A1 (en) Semiconductor device
JP2017079324A (ja) 半導体装置および半導体装置の製造方法
CN107810561B (zh) 太阳能电池的一维金属化
US20110265857A1 (en) Monolithic integration of bypass diodes with a thin film solar module
US20160276499A1 (en) Solar cell
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
KR20120048558A (ko) 광전 소자
US7939887B2 (en) Active semiconductor component with a reduced surface area
JPH10294473A (ja) 面実装型半導体装置及びその製造方法
JP2019186549A (ja) スタック型のｉｉｉ−ｖ族半導体モジュール
US5635734A (en) Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same
CN113725279A (zh) 半导体装置及电力转换装置
CN118073296A (zh) 二极管组件
JP7422799B2 (ja) パワー半導体デバイス、パッケージ構造および電子デバイス
EP2228844B1 (en) Light emitting apparatus, and method for manufacturing the same, and lighting system with the light emitting apparatus
CN108447917B (zh) 半导体二极管和带有半导体二极管的电子电路组件
JP6734736B2 (ja) チップダイオードおよび回路モジュール
JP2014056994A (ja) 実装基板および発光装置
CN112768503B (zh) Igbt芯片、其制造方法及功率模块
WO1996029744A1 (fr) Semi-conducteur plan, son procede de fabrication et convertisseur de puissance
KR101816183B1 (ko) 태양 전지 모듈
KR101788170B1 (ko) 태양 전지 및 태양 전지 모듈
KR101760009B1 (ko) 태양 전지 모듈
CN112582460A (zh) 一种半导体器件单元及其制作方法及形成器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination