ES2261435T3 - Procedimiento y dispsositivo de sintesis de frecuencia mediante un bucle de enganche de fase. - Google Patents
Procedimiento y dispsositivo de sintesis de frecuencia mediante un bucle de enganche de fase.Info
- Publication number
- ES2261435T3 ES2261435T3 ES01949564T ES01949564T ES2261435T3 ES 2261435 T3 ES2261435 T3 ES 2261435T3 ES 01949564 T ES01949564 T ES 01949564T ES 01949564 T ES01949564 T ES 01949564T ES 2261435 T3 ES2261435 T3 ES 2261435T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- phase
- loop
- masking
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 238000003786 synthesis reaction Methods 0.000 title description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 29
- 238000001308 synthesis method Methods 0.000 claims abstract 2
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000006641 stabilisation Effects 0.000 claims description 5
- 238000011105 stabilization Methods 0.000 claims description 5
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000001629 suppression Effects 0.000 description 10
- 238000013475 authorization Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 244000045947 parasite Species 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000706 filtrate Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Forging (AREA)
- Graft Or Block Polymers (AREA)
- Chemical Vapour Deposition (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Procedimiento de síntesis de frecuencia por medio de un bucle de enganche de fase, que comprende un comparador de fase, que comprende, especialmente, una etapa de conmutación de un modo de funcionamiento de división frecuencial fraccionaria a un modo de funcionamiento de división frecuencial entera después del transcurso del tiempo de estabilización en funcionamiento del citado bucle, procedimiento caracterizado porque consiste en efectuar la citada conmutación de modos de funcionamiento enmascarando una parte de los impulsos de las señales de referencia (Sref) y de comparación (Scomp) antes de su aplicación a las entradas del comparador de fase (3).
Description
Procedimiento y dispositivo de síntesis de
frecuencia mediante un bucle de enganches de fase.
La presente invención de refiere al ámbito de la
síntesis de frecuencia, en particular, con fines de modulación y de
desmodulación de señales, y tiene por objeto un procedimiento y un
dispositivo de síntesis de frecuencia que utiliza un bucle de
enganche de fase y que presenta un tiempo de enganche de fase
reducido.
Se conocen ya numerosos procedimientos y
dispositivos que realizan, especialmente por intermedio de un bucle
de enganche de fase, la síntesis de frecuencia, facilitando una
señal de salida cuya frecuencia es un múltiplo entero de la
frecuencia de una señal de referencia. En estos procedimientos y
dispositivos, la señal de salida, normalmente después de una
división de frecuencia, se compara con una señal de referencia y la
diferencia de fase se utiliza para gobernar la salida.
Generalmente, la señal de salida es generada por
un oscilador controlado en tensión (VCO), al cual se aplica, después
de un filtrado, la señal de salida del comparador de fase como señal
de entrada de mando en frecuencia.
Estos procedimientos y dispositivos encuentran
aplicación, normalmente, en los módulos de emisión y de recepción de
los sistemas de comunicación, en particular de radiocomunicación,
como medios para cambiar de canales de emisión o de recepción.
Más recientemente, se han desarrollado
sintetizadores de frecuencia que integran en su bucle de enganche de
fase divisores fraccionarios de frecuencias y que permiten
virtualmente facilitar cualquier frecuencia en la señal de
salida.
Durante los cambios de canal, procede modificar
la frecuencia de la señal de salida y, por tanto, enganchar el bucle
de enganche de fase a la citada nueva frecuencia.
Estos procedimientos de cambios de frecuencia y
de enganche, implican retardos de espera no despreciables, un
consumo inútil de energía y una desagradable incomodidad de
utilización.
Para reducir la duración de estos
procedimientos, se ha propuesto, especialmente, poner en práctica un
bucle de enganche de fase de división fraccionaria, con una
variación de la banda de frecuencia de corte y que utiliza la
precarga de una capacidad anterior.
Sin embargo, esta solución es difícil y delicada
de realizar, necesita salidas suplementarias y una superficie de
implementación adicional e implica más consumo energético.
El documento EP 0 641 082 A2 muestra un
sintetizador de bucle de enganche de fase que funciona de acuerdo
con dos modos diferentes: un primer modo de división fraccionaria
activado durante la sincronización del bucle, y un segundo modo de
división entera activado durante el funcionamiento estable del
bucle. Esto se realiza gracias a dos comparadores de fase, que
comparan, cada uno, señales tomadas en diferentes lugares de las
cadenas de división de frecuencia para las señales de referencia y
de realimentación. Un selector controlado por un circuito de
detección de enganche asegura la selección de uno u otro comparador
de fase.
El documento WO 01/24374 A1 muestra un bucle de
enganche de fase que funciona en modo de división fraccionaria
durante el período de sincronización y en modo de división entera
durante el período de funcionamiento estable. La activación de uno u
otro modo se realiza enmascarando o no una parte de los impulsos de
las señales que entran en un único comparador de fase.
Debido a esto, la solicitud comprende
reivindicaciones particulares para los países DE, FR, GB para los
cuales el contenido de este documento se considera como comprendido
en el estado de la técnica para juzgar la novedad de la
invención.
La presente invención tiene por objeto,
especialmente, paliar los inconvenientes antes citados y proponer
una solución que permita una mejora importante del tiempo de
enganche, poniendo en práctica un bucle de enganche de fase
fraccionario, sin generación de parásitos perjudiciales en el
entorno radio.
Con este fin, la presente invención tiene por
objeto un procedimiento de síntesis de frecuencia por medio de un
bucle de enganche de fase, que comprende un comparador de fase, que
comprende, especialmente, una etapa de conmutación de un modo de
funcionamiento de división frecuencial fraccionaria a un modo de
funcionamiento de división frecuencial entera después del transcurso
del tiempo o del retardo de estabilización en funcionamiento del
citado bucle, procedimiento caracterizado porque consiste en
efectuar la citada conmutación de modos de funcionamiento
enmascarando o suprimiendo una parte de los impulsos de las señales
de referencia y de comparación antes de su aplicación a las entradas
del comparador de fase.
Ésta tiene por objeto, igualmente, un
dispositivo sintetizador de frecuencia de bucle de enganche de fase,
que comprende un generador cuya frecuencia controlada de la señal de
salida es función de la señal facilitada por un comparador de fase
cuyas entradas reciben una señal de referencia y una señal de
comparación procedente de una cadena de retroacción que une la
salida del citado generador de frecuencia controlada a una de las
entradas del citado comparador de fase y que integra un divisor de
frecuencia fraccionario, caracterizado porque comprende, igualmente,
un generador de señales de enmascaramiento o de supresión,
aplicadas, como señales de mando o de autorización, a circuitos
discriminadores o filtrantes montados en serie, uno en la línea de
transmisión de la señal de referencia y el otro en la cadena de
retroacción inmediatamente aguas arriba de las entradas
correspondientes del comparador de fase, realizándose la conmutación
de un modo de funcionamiento en bucle de enganche de fase de
división frecuencial fraccionaria a un modo de funcionamiento en
bucle de enganche de fase de división frecuencial entera, por
aplicación de dichas señales de enmascaramiento o de supresión.
La idea de base de la presente invención reside
en la conmutación de un bucle de enganche de fase de división
fraccionaria (sin implementación adicional) a un bucle de enganche
de fase tradicional (de división entera) después del retardo de
estabilización, con o sin modificación de la banda pasante del
citado bucle de enganche de fase y, en cualquier caso, sin
generación de parásitos.
La solución propuesta por la invención implica
el enmascaramiento de ciertos impulsos, de tal manera que el
comparador de fase se activa como en un bucle de enganche de fase
tradicional, o después de un cierto retardo.
La invención será comprendida mejor, gracias a
la descripción que sigue, que se refiere a un modo de realización
preferido, dado a título de ejemplo no limitativo, y explicado
refiriéndose a los dibujos esquemáticos anejos, en los cuales:
la figura 1 es un esquema de bloques sinóptico
de un dispositivo sintetizador de frecuencia de acuerdo con la
invención,
la figura 2 representa los cronogramas de las
señales de referencia, de comparación y de enmascaramiento antes de
la conmutación (modo de funcionamiento en bucle de enganche
fraccionario), y
la figura 3 representa los cronogramas de las
señales de referencia, de comparación y de enmascaramiento después
de la conmutación (modo de funcionamiento en bucle de enganche
clásico).
La presente invención se refiere a un
procedimiento de síntesis de frecuencia por medio de un bucle de
enganche de fase 2, que comprende un comparador de fase 3, que
comprende, especialmente, una etapa de conmutación de un modo de
funcionamiento de división frecuencial fraccionaria a un modo de
funcionamiento de división frecuencial entera después del transcurso
del tiempo o del retardo de estabilización en funcionamiento del
citado bucle 2.
De acuerdo con la invención, la citada
conmutación de modo de funcionamiento se realiza enmascarando o
suprimiendo periódicamente una parte de los impulsos de las señales
de referencia Sref y de comparación Scomp antes de su aplicación a
las entradas del comparador de fase 3.
Preferentemente, el citado enmascaramiento o la
citada supresión empiezan después de un retardo predeterminado (que
puede ser determinado previamente, en términos de valor óptimo, por
experimentación, y ser ajustado por reglaje), en una fracción del
tiempo asignado para el enganche del bucle de enganche de fase
2.
La invención pretende, por tanto, sacar partido
del número mucho más importante de impulsos aplicado al comparador
de fase 3 en el modo de funcionamiento de bucle de enganche de fase
(PLL) de división fraccionaria, para realizar el enganche del bucle
más rápidamente, sin tener que soportar los inconvenientes
vinculados con la implementación y la puesta en práctica de dicho
bucle de división fraccionaria.
En efecto, como muestra, especialmente, una
comparación de los cronogramas de las figuras 2 y 3, el conjunto de
los impulsos de las señales Scomp y Sref presentes en el modo de
funcionamiento en PLL clásico están ya presentes en estas señales en
el modo de funcionamiento en PLL de división fraccionaria,
efectuándose el paso del segundo modo al primero por simple
aplicación de una máscara, conservando solamente los impulsos
necesarios en el citado segundo modo de funcionamiento.
De acuerdo con un modo de realización preferido
de la invención, el enmascaramiento o la supresión se realizan por
generación de una señal Smasc que efectúa un filtrado de, o una
discriminación entre, los impulsos de la señal de referencia Sref y
de la señal de comparación Scomp procedente de la cadena de
retroacción 2' del citado bucle de enganche de fase 2.
De acuerdo con una primera variante de
realización, la señal Smasc de enmascaramiento o de supresión
consiste en una señal de dos estados y se aplica, como señal de
mando de paso o de autorización de paso, a circuitos 4, 4' que
forman bloqueos de transferencia y montados en serie en la línea de
transmisión de la señal de referencia Sref y en la cadena de
retroacción 2' inmediatamente aguas arriba de las entradas del
comparador de fase 3.
De acuerdo con un segundo modo de realización,
la señal Smasc de enmascaramiento o de supresión consiste en una
señal de dos estados y se aplica, eventualmente después de una
inversión, a una de las entradas de circuitos Y 4, 4' montados en
serie, uno en la línea de transmisión de la señal de referencia
Sref, el otro en la cadena de retroacción 2' y cuyas salidas están
conectadas a las entradas del comparador de fase 3, recibiendo las
otras entradas de los citados circuitos Y 4, 4', respectivamente, la
señal de referencia Sref y la señal de comparación Scomp procedente
de la cadena de retroacción 2'.
La presente invención tiene por objeto,
igualmente, como muestra la figura 1 de los dibujos anejos, un
dispositivo 1 sintetizador de frecuencia de bucle de enganche de
fase 2, que comprende un generador 5 (por ejemplo, de tipo VCO) cuya
frecuencia controlada de la señal de salida es función de la señal
facilitada por un comparador de fase 3 cuyas entradas reciben una
señal de referencia Sref y una señal de comparación Scomp procedente
de una cadena de retroacción 2' que une la salida del citado
generador de frecuencia controlada 5 a una de las entradas del
citado comparador de fase 3 y que integra un divisor de frecuencia
fraccionario 6.
Este dispositivo 1 está caracterizado porque
comprende, igualmente, un generador 7 de señales de enmascaramiento
o de supresión Smasc, aplicadas, como señales de mando o de
autorización, a circuitos discriminadores o filtrantes 4, 4'
montados en serie, uno en la línea de transmisión de la señal de
referencia Sref y el otro en la cadena de retroacción 2'
inmediatamente aguas arriba de las entradas correspondientes del
comparador de fase 3, realizándose la conmutación de un modo de
funcionamiento en bucle de enganche de fase de división frecuencial
fraccionaria a un modo de funcionamiento en bucle de enganche de
fase de división frecuencial entera, por aplicación de las citadas
señales de enmascaramiento o de supresión Smasc.
De acuerdo con un modo de realización preferido
de la invención, el generador 7 de señales de enmascaramiento o de
supresión Smasc facilita una señal de dos estados o cuadrada,
después de un retardo predeterminado, en una fracción del tiempo
asignado para el enganche del bucle de enganche de fase 2, siendo la
citada señal de enmascaramiento o de supresión Smasc regulable en
términos de relación cíclica.
El dispositivo 1 funcionará, por consiguiente,
durante una fase transitoria de enganche, con un bucle de enganche
de fase de división fraccionaria y, durante el régimen permanente,
con un bucle de enganche de fase tradicional estabilizado a la
frecuencia deseada a nivel de la señal de salida Ssal.
Para asegurar la sincronización del
funcionamiento de los diferentes circuitos constitutivos del
dispositivo 1, durante las fases de estabilización, de enganche, de
conmutación y de funcionamiento permanente, la señal de referencia
Sref es aplicada, como señal de secuenciación, al generador 7 de
señales de enmascaramiento o de supresión Smasc y al divisor de
frecuencia fraccionario 6.
Además, una señal Sinttmp de indicación del
intervalo de tiempo asignado al enganche del bucle de enganche de
fase 2 es facilitada al citado generador 7 de señales de
enmascaramiento o de supresión Smasc y a un módulo [bomba de carga 8
/ filtro integrador 9] montado entre la salida del comparador de
fase 3 y la entrada del generador 5 de la señal de salida Ssal del
citado dispositivo 1.
Los circuitos discriminadores o filtrantes 4, 4'
pueden consistir, por ejemplo, en circuitos que forman bloqueos de
transferencia o en puertas lógicas, por ejemplo, de tipo Y u O.
La invención se refiere, igualmente, a un
terminal móvil de radiotelecomunicación, que comprende un
dispositivo sintetizador de frecuencia 1 tal como el descrito
anteriormente y que pone en práctica el procedimiento citado.
Claims (11)
1. Procedimiento de síntesis de frecuencia por
medio de un bucle de enganche de fase, que comprende un comparador
de fase, que comprende, especialmente, una etapa de conmutación de
un modo de funcionamiento de división frecuencial fraccionaria a un
modo de funcionamiento de división frecuencial entera después del
transcurso del tiempo de estabilización en funcionamiento del citado
bucle, procedimiento caracterizado porque consiste en
efectuar la citada conmutación de modos de funcionamiento
enmascarando una parte de los impulsos de las señales de referencia
(Sref) y de comparación (Scomp) antes de su aplicación a las
entradas del comparador de fase (3).
2. Procedimiento de acuerdo con la
reivindicación 1, caracterizado porque el citado
enmascaramiento comienza después de un retardo predeterminado, en
una fracción del tiempo asignado para el enganche del bucle de
enganche de fase (2).
3. Procedimiento de acuerdo con una cualquiera
de las reivindicaciones 1 y 2, caracterizado porque el
enmascaramiento se realiza por generación de una señal (Smasc) que
efectúa una discriminación entre los impulsos de la señal de
referencia (Sref) y de la señal de comparación (Scomp) procedente de
la cadena de retroacción (2') del citado bucle de enganche de fase
(2).
4. Procedimiento de acuerdo con la
reivindicación 3, caracterizado porque la señal (Smasc) de
enmascaramiento consiste en una señal de dos estados y se aplica,
eventualmente después de una inversión, a una de las entradas de
circuitos Y (4, 4') montados en serie, uno en la línea de
transmisión de la señal de referencia (Sref) y el otro en la cadena
de retroacción (2'), y cuyas salidas están conectadas a las entradas
del comparador de fase (3), recibiendo las otras entradas de los
citados circuitos Y (4, 4'), respectivamente, la señal de referencia
(Sref) y la señal de comparación (Scomp) procedente de la cadena de
retroacción (2').
5. Dispositivo sintetizador de frecuencia de
bucle de enganche de fase, que comprende un generador cuya
frecuencia controlada de la señal de salida es función de la señal
facilitada por un comparador de fase cuyas entradas reciben una
señal de referencia y una señal de comparación procedente de una
cadena de retroacción que une la salida del citado generador de
frecuencia controlada a una de las entradas del citado comparador de
fase y que integra un divisor de frecuencia fraccionario,
caracterizado porque comprende, igualmente, un generador (7)
de señales de enmascaramiento (Smasc) aplicadas, como señales de
mando, a circuitos discriminadores (4, 4') montados en serie, uno en
la línea de transmisión de la señal de referencia (Sref) y el otro
en la cadena de retroacción (2') inmediatamente aguas arriba de las
entradas correspondientes del comparador de fase (3), realizándose
la conmutación de un modo de funcionamiento en bucle de enganche de
fase de división frecuencial fraccionaria a un modo de
funcionamiento en bucle de enganche de fase de división frecuencial
entera, por aplicación de las citadas señales de enmascaramiento
(Smasc).
6. Dispositivo de acuerdo con la reivindicación
5, caracterizado porque el generador (7) de señales de
enmascaramiento (Smasc) facilita una señal de dos estados o
cuadrada, después de un retardo predeterminado, en una fracción del
tiempo asignado para el enganche del bucle de enganche de fase
(2).
7. Dispositivo de acuerdo con una cualquiera de
las reivindicaciones 5 y 6, caracterizado porque la señal de
referencia (Sref) se aplica, como señal de secuenciación, al
generador (7) de señales de enmascaramiento (Smasc) y al divisor de
frecuencia fraccionario (6) y porque se facilita una señal (Sinttmp)
de indicación del intervalo de tiempo asignado al enganche del bucle
de enganche de fase (2) al citado generador (7) de señales de
enmascaramiento (Smasc) y a un módulo [bomba de carga (8) / filtro
integrador (9)] montado entre la salida del comparador de fase (3) y
la entrada del generador (5) de la señal de salida (Ssal) del citado
dispositivo (1).
8. Dispositivo de acuerdo con una cualquiera de
las reivindicaciones 5 a 7, caracterizado porque los
circuitos discriminadores (4, 4') consisten en circuitos que forman
bloqueos de transferencia.
9. Dispositivo de acuerdo con una cualquiera de
las reivindicaciones 5 a 7, caracterizado porque los
circuitos discriminadores (4, 4') consisten en puertas lógicas.
10. Dispositivo de acuerdo con una cualquiera de
las reivindicaciones 6 a 9, caracterizado porque la señal de
enmascaramiento (Smasc) es regulable en términos de relación
cíclica.
11. Terminal de radiotelecomunicación,
caracterizado porque comprende un dispositivo sintetizador de
frecuencia (1) de acuerdo con una cualquiera de las reivindicaciones
5 a 10.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008491A FR2811166B1 (fr) | 2000-06-30 | 2000-06-30 | Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie |
| FR0008491 | 2000-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2261435T3 true ES2261435T3 (es) | 2006-11-16 |
Family
ID=8851940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01949564T Expired - Lifetime ES2261435T3 (es) | 2000-06-30 | 2001-06-28 | Procedimiento y dispsositivo de sintesis de frecuencia mediante un bucle de enganche de fase. |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6680628B2 (es) |
| EP (1) | EP1299951B1 (es) |
| CN (1) | CN1254918C (es) |
| AT (1) | ATE321375T1 (es) |
| AU (1) | AU2001270693A1 (es) |
| DE (1) | DE60118197D1 (es) |
| ES (1) | ES2261435T3 (es) |
| FR (1) | FR2811166B1 (es) |
| PT (1) | PT1299951E (es) |
| WO (1) | WO2002001721A1 (es) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4249769B2 (ja) * | 2006-08-31 | 2009-04-08 | エルピーダメモリ株式会社 | Ｄｌｌ回路及びこれを備える半導体装置 |
| US9170007B2 (en) * | 2009-10-19 | 2015-10-27 | Jeffrey Allen Erion | LED lighting device and system |
| US9121595B2 (en) | 2010-10-18 | 2015-09-01 | Jeffrey Allen Erion | LED lighting device and system |
| CN102006062B (zh) * | 2010-12-24 | 2012-07-04 | 苏州云芯微电子科技有限公司 | 零相位误差锁相环 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840456A3 (en) * | 1990-10-22 | 1999-08-25 | NEC Corporation | PLL frequency synthesizer capable of changing an output frequency at a high speed |
| US5420545A (en) * | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
| JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| JP3327028B2 (ja) * | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
| JP3319677B2 (ja) * | 1995-08-08 | 2002-09-03 | 三菱電機株式会社 | 周波数シンセサイザ |
| US6249685B1 (en) * | 1998-12-21 | 2001-06-19 | Texas Instruments Incorporated | Low power fractional pulse generation in frequency tracking multi-band fractional-N phase lock loop |
| DE19946200A1 (de) * | 1999-09-27 | 2001-05-03 | Infineon Technologies Ag | Phasenregelkreis |
| US6236278B1 (en) * | 2000-02-16 | 2001-05-22 | National Semiconductor Corporation | Apparatus and method for a fast locking phase locked loop |
| US6414555B2 (en) * | 2000-03-02 | 2002-07-02 | Texas Instruments Incorporated | Frequency synthesizer |
| US6556086B2 (en) * | 2001-05-31 | 2003-04-29 | Analog Devices, Inc. | Fractional-N synthesizer and method of synchronization of the output phase |
-
2000
- 2000-06-30 FR FR0008491A patent/FR2811166B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-28 AT AT01949564T patent/ATE321375T1/de not_active IP Right Cessation
- 2001-06-28 PT PT01949564T patent/PT1299951E/pt unknown
- 2001-06-28 WO PCT/FR2001/002064 patent/WO2002001721A1/fr active IP Right Grant
- 2001-06-28 CN CNB018018459A patent/CN1254918C/zh not_active Expired - Fee Related
- 2001-06-28 US US10/069,444 patent/US6680628B2/en not_active Expired - Fee Related
- 2001-06-28 AU AU2001270693A patent/AU2001270693A1/en not_active Abandoned
- 2001-06-28 EP EP01949564A patent/EP1299951B1/fr not_active Expired - Lifetime
- 2001-06-28 ES ES01949564T patent/ES2261435T3/es not_active Expired - Lifetime
- 2001-06-28 DE DE60118197T patent/DE60118197D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001270693A1 (en) | 2002-01-08 |
| DE60118197D1 (de) | 2006-05-11 |
| FR2811166B1 (fr) | 2005-01-28 |
| EP1299951A1 (fr) | 2003-04-09 |
| CN1383613A (zh) | 2002-12-04 |
| ATE321375T1 (de) | 2006-04-15 |
| CN1254918C (zh) | 2006-05-03 |
| WO2002001721A1 (fr) | 2002-01-03 |
| US20020149430A1 (en) | 2002-10-17 |
| FR2811166A1 (fr) | 2002-01-04 |
| PT1299951E (pt) | 2006-07-31 |
| EP1299951B1 (fr) | 2006-03-22 |
| WO2002001721A8 (fr) | 2002-05-10 |
| US6680628B2 (en) | 2004-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633194A (en) | Digital frequency divider suitable for a frequency synthesizer | |
| CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| US4573176A (en) | Fractional frequency divider | |
| US6100767A (en) | Phase-locked loop with improved trade-off between lock-up time and power dissipation | |
| KR100224577B1 (ko) | 위상동기루프의 록 검출장치 | |
| JP4629310B2 (ja) | 位相同期回路 | |
| ES2261435T3 (es) | Procedimiento y dispsositivo de sintesis de frecuencia mediante un bucle de enganche de fase. | |
| JPH1198009A (ja) | 分周回路およびデジタルｐｌｌ回路 | |
| EP0531451A1 (en) | Phase locked loop with d.c. modulation | |
| KR20060122541A (ko) | 주파수 분주기 및 이를 이용한 위상 동기 루프 장치 | |
| WO2002076009A1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| ITMI971957A1 (it) | Sistema di trasmissione e ricezione radio digitale applicante procedimento di modulazione e demodulazione diretta | |
| US20110134964A1 (en) | Frequency synthesizer and configuration for an enhanced frequency-hopping rate | |
| US4868523A (en) | Intermittent phase locked loop frequency synthesizer for frequency hopping radio system | |
| TWI264876B (en) | PLL frequency synthesizer | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| JPS63204837A (ja) | 同期装置 | |
| JPS58159029A (ja) | 位相同期発振器 | |
| US5867545A (en) | Phase-locked loop circuit | |
| SU1007202A1 (ru) | Синтезатор частоты | |
| CN108616273A (zh) | 一种能够减小emi的时钟扩频电路 | |
| KR20000048077A (ko) | 위상 동기 회로 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| KR100254514B1 (ko) | 위상동기루프의 차지펌프 회로 | |
| JP2000049602A (ja) | フェーズ・ロックド・ループ回路 |