CN1383613A - 用锁相环的方式进行频率合成的方法和装置 - Google Patents

用锁相环的方式进行频率合成的方法和装置 Download PDF

Info

Publication number
CN1383613A
CN1383613A CN01801845A CN01801845A CN1383613A CN 1383613 A CN1383613 A CN 1383613A CN 01801845 A CN01801845 A CN 01801845A CN 01801845 A CN01801845 A CN 01801845A CN 1383613 A CN1383613 A CN 1383613A
Authority
CN
China
Prior art keywords
signal
phase
shielding
locked loop
smask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01801845A
Other languages
English (en)
Other versions
CN1254918C (zh
Inventor
阿诺德·伯内特
赛巴斯蒂安·利尤邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flextronics Innovation Development Co ltd
Tag Comm Inc
Imerj Ltd
Z124 Co
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1383613A publication Critical patent/CN1383613A/zh
Application granted granted Critical
Publication of CN1254918C publication Critical patent/CN1254918C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Chemical Vapour Deposition (AREA)
  • Forging (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

利用锁相环的频率合成方法,其中有一相位比较器,特别是在述及的锁相环的运行中在稳定时间或稳定延时之后有将分数分频运行方式转化为整数分频运行方式的转变。这种方法的特征在于它是在将参考信号(Sref)和比较信号(Scomp)作用于相位比较器(3)的输入端之前周期性地消除或屏蔽这两种信号的部分脉冲来控制这种运行方式转变的。

Description

用锁相环的方式进行频率 合成的方法和装置
技术领域
本发明涉及频率合成领域，特别是关于在信号调制后或解调后的频率合成，本发明的目的在于使用一种锁相环的频率合成的方法和装置，它具有小的相位锁定时间。
背景技术
已有多种实施方法和装置进行频率合成，特别是一种通过锁相环的频率合成，其所提供的输出信号的频率是参考信号频率的整数倍。在这种方法和装置中，输出信号通常在分频之后和参考信号进行比较，而用它们相位差控制输出。
输出信号通常是用压控振荡器(VCO)生成的，将相位比较器的输出信号和控制输入信号在滤波后加在电压振荡器(VCO)上。
这样的方法和装置特别应用于通讯系统中，特别是无线电通讯系统的发射模块和接收模块中，以及改变收发信道的装置中。
最近的频率合成器有所发展，将分数分频器集成在它的锁相环中，并能有效地提供任何频率的输出信号。
当改变信道时，就要改变输出信号的频率，于是就要将锁相环在述及的新的频率上锁定。
在这频率改变和相位锁定的过程中就产生了不可忽视的等待延迟，无用能量损耗，以及妨碍使用的不一致。
为了减少这些过程的持续时间，特别建议使用分数分频的锁相环，截断频带变量，且使用电容的预充电。
然而，实施这种方案是既困难而又脆弱的，需要多个附加的输出和一个附加的安装面，并增加能量损耗。
发明内容
本发明的目的特别在于消除前面列举的弊端，并推荐实施一种分数锁相环，能极大地改善锁定时间，而不在无线电环境中生成有害的寄生干扰。
为此，本发明的目标在于用锁相环的方式进行频率合成的方法，其中有一个相位比较器，其中特别在这个锁相环的运行中在锁定时间或延时之后有将分数分频运行方式转化成整数分频运行的方式这一步骤。这个方法的特征在于它进行这种运行方式转换，在将参考信号和比较信号作用于相位比较器的输入之前屏蔽或消除参考信号和比较信号的脉冲部分。
本发明还有一个目标在于一种用于锁相环的频率合成器，这个频率合成器中有一个受控信号发生器，这个发生器的输出信号频率受控于一个相位比较器所释出的信号，而相位比较器的输入是接收一个参考信号和一个来自反馈环的比较信号，这个反馈环是将频率受控信号发生器的输出与前述的相位比较器的输入中的一个相连，并集成有一个分数分频器；这个频率合成器的特征在于其中还有控制信号或授权信号的屏蔽或消除信号发生器，将屏蔽或消除信号作用于串联的鉴别电路或滤波电路，而鉴别电路或滤波电路中的一个是在参考信号的传输线中，另一个是在反馈环中，在相位比较器的相应输入的最接近的上游处，将锁相环的分数分频运行方式通过掩蔽信号或消除信号转变成为锁相环的整数分频运行方式。
本发明的基本思想在于将分数分频锁相环(无附加的操作)在稳定延时之后转变成传统的锁相环(整数分频)，其中可以有，也可以没有对这种锁相环的导通频带进行改动，且不管有什么原因，都不会有寄生干扰产生。
本发明所提出的方案导致某些脉冲的屏蔽，根据这种方法，相位比较器在一定的延时之后可成为激活状态，如在传统的锁相环中那样。
附图说明
借助于后面的描述将更好地弄懂本发明。后面的描述是与一个最佳实施方式相联系的，这实施方式是作为示例，而非为限制性的，且后面的描述要参阅下列附图：
图1是根据本发明的频率合成器的概要的方框示意图。
图2表示在变换之前(用分数锁相环运行方式)的参考信号、比较信号和屏蔽信号的时序。
图3表示在变换以后(传统的锁相环运行方式)的参考信号、比较信号和屏蔽信号的时序。
具体实施方式
本发明涉及的是通过锁相环2进行频率合成的方法，频率合成器中有一个相位比较器3，特别在述及的锁相环2运行中在稳定时间或稳定延时过后有一个从分数分频运行方式向整数分频运行方式转换的步骤。
根据本发明，述及的运行方式转换是在参考信号Sref和比较信号Scomp作用于相位比较器3的输入之前，将这两个信号的脉冲部分地屏蔽或取消来实现的。
最好，述及的屏蔽和述及的消除是在给予用来锁定锁相环2的时间段内，在预定的延时(可以用实验获得的最佳值预先确定，并用校准来修正)之后开始的。
于是，本发明力图在锁相环(PLL)的分数分频运行状态时能从作用于相位比较器3的脉冲中取出更多数目的脉冲，以更快实现锁相环的锁定，而不带来与安装以及应用分数分频锁相环相联系的各种弊端。
实际上，特别如图2和图3所示的时序比较表明的那样，在传统的PLL运行方式中所表示的Scomp信号和Sref信号的脉冲也以分数分频形式表示出来，只通过简单的屏蔽作用就从第二种方式过渡到第一种方式，而屏蔽作用仅在第二种运行方式中保留所需的脉冲。
根据本发明的一种最佳实施方式，屏蔽或消除是通过产生一个Smask信号而实现的，而Smask对参考信号Sref和比较信号Scomp的脉冲中取样进行滤波。述及的参考信号Sref和比较信号Scomp都来自锁相环2的反馈环2′。
根据第一个实施变种，屏蔽或消除信号Smask是一种双态的信号，并且和导通控制信号或导通授权信号一起作用到电路4和4′。电路4和4′构成了传输的锁定，并串接在参考信号Sref的传输线中及反馈环2′中，在相位比较器3的输入的上游最近处。
根据第二种实施方式，屏蔽或消除信号Smask是一种两态的信号，通常是在反相后作用在ET电路的4和4′的输入上，电路4和4′串联一个在参考信号Sref的传输线中，另一个在反馈环2′中，二者的输出都连接到相位比较器3的输入，ET电路4和4′的其它输入分别接收参考信号Sref和来自反馈环2′的比较信号Scomp。
本发明还有一个目标，如附图中的图1所示，带有锁相环2的频率合成器1有一发生器5(例如为VCO型)，其输出信号的受控频率为相位比较器3输出的信号所控制，相位比较器3的输入接收参考信号Sref和来自反馈环2′的比较信号Scomp，反馈环2′将受控频率信号发生器5的输出连接到相位比较器3的输入，并集成有一个分数分频器6。
这个合成器1的特征在于其中还有一个屏蔽或消除信号Smask发生器7，屏蔽或消除信号和控制信号或授权信号一起作用在鉴别电路或滤波电路4、4′上。电路4和4′串接，其中的一个是在参考信号Sref的传输线中，而另一个在反馈环2′中，相位比较器3的相应输入的上游最近处。从锁相环分数分频运行方式到锁相环整数分频运行方式的转变是通过应用述及的屏蔽或消除信号来实现的。
根据本发明的一种最佳实施方式，屏蔽或消除信号Smask发生器7发出一个两态信号或方波，在为将锁相环2锁定的给定的时间段的预定的延时之后，述及的屏蔽或消除信号Smask以周期性的系数项进行调整。
因此，述及的频率合成器1的运行在一个暂短的时间以锁相器的分数分频锁定，而在通常的阶段，以传统的锁相环稳定在输出信号Sout期望的频率上。
为保证频率合成器1的各组成电路的同步运行，在稳定阶段、锁定阶段、转换阶段以及通常的运行阶段，都是将参考信号Sref和定序信号作用在屏蔽或消除信号Smask发生器7和分数分频器6上面。
另外，提供给锁相环2相位锁定的时间间隔指示信号Ssettim被提供给屏蔽或消除信号Smask发生器7和安装在相位比较器3的输出与频率合成器1的输出信号Sout发生器5的输入之间的一个模块[电荷泵(PompeàCharge)8/积分滤波器9]。
鉴别电路或滤波电路4，4′例如可以是构成传输的锁相线路，或逻辑门，例如ET或OU电路。
本发明还涉及一个无线电通讯的移动终端。述及的终端中有如上面描述的实施前述方法的频率合成器1。
当然，本发明并不限定在上面描述和在附图中示出的实施方式中，可能存在有修改，特别是根据不同的元件组成，或用等效的技术代替，而不超出本发明保护的范围。

Claims (11)

1.利用锁相环进行频率合成的方法，其中有一相位比较器，特别在述及的锁相环的运行中在稳定时间或稳定延时之后，有将分数分频运行方式转变成整数分频运行方式这一步骤，这种方法的特征在于通过将参考信号(Sref)和比较信号(Scomp)作用在相位比较器(3)的输入之前将这两种信号的脉冲的一部分屏蔽或消除，从而实现述及的运行方式的转变。
2.根据权利要求1所述的方法，其特征在于述及的屏蔽或述及的消除是在用于锁相环(2)的锁定的时间内的预定的延时后开始的。
3.根据权利要求1或2所述的方法，其特征在于述及的屏蔽或消除是通过产生信号(Smask)实现的，该信号(Smask)对参考信号和来自锁相环(2)的反馈环(2′)的比较信号(Scomp)进行滤波或鉴频。
4.根据权利要求3所述的方法，其特征在于述及的屏蔽或消除信号(Smask)为一种两个状态的信号，在需要时反相之后，作用于串接的ET电路(4、4′)的输入中的某一个，这两个电路中的一个是在参考信号(Sref)的传输线中，而另一个是在反馈环(2′)中，且它们的输出都连接在相位比较器(3)的输入，而ET电路(4、4′)的其它输入分别接收参考信号(Sref)和来自反馈环(2′)的比较信号(Scomp)。
5.带有锁相环的频率合成器，包括有一信号发生器，这个信号发生器的输出信号受控频率是根据相位比较器所发出的信号控制的，该相位比较器的输入接收参考信号和一个来自反馈环的比较信号，该反馈环将受控频率发生器的输出端与相位比较器的一个输入连接，并具有一个分数分频器，这种频率合成器的特征在于其中还有一个屏蔽或消除信号(Smask)发生器(7)，屏蔽或消除信号(Smask)和控制信号或授权信号一起作用在串接的鉴别电路或滤波电路(4、4′)上，这两个电路中的一个是在参考信号(Sref)的传输线中，而另一个是在反馈环(2′)中的相位比较器(3)的相应的输入端的上游的最近处，利用述及的屏蔽或消除信号(Smask)实现从锁相环分数分频运行方式向锁相环整数分频运行方式的转变。
6.根据权利要求5所述的频率合成器，其特征在于述及的屏蔽或消除信号(Smask)发生器(7)发出一种两个状态的信号或方波，是在提供给锁相环(2′)的锁定时间段内预定的延时后发出的。
7.根据权利要求5或6中任意一条的频率合成器，其特征在于参考信号(Sref)和定序信号作用于屏蔽或消除信号(Smask)发生器(7)和分数分频器(6)上，特征还在于提供给锁相环的锁定时间间隔的指示信号(Ssettim)提供给屏蔽或消除信号(Smask)发生器(7)和在相位比较器(3)的输出与频率合成器(1)的输出信号(Sout)发生器(5)的输入之间安装的一个模块(电荷泵(8)/积分滤波器(9))。
8.根据权利要求5至7中任意一条所述的频率合成器，其特征在于鉴别电路或滤波电路(4、4′)构成传输锁定电路。
9.根据权利要求5至7中任意一条所述的频率合成器，其特征在于其中的鉴别电路或滤波电路(4、4′)都是逻辑门。
10.根据权利要求6至9中任意一条所述的频率合成器，其特征在于所述的屏蔽或消除信号(Smask)是根据循环的系数项调整的。
11.无线电通讯的移动终端，其特征在于包括有根据权利要求5至10中任意一条所述的频率合成器(1)。
CNB018018459A 2000-06-30 2001-06-28 用锁相环的方式进行频率合成的方法和装置 Expired - Fee Related CN1254918C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/08491 2000-06-30
FR0008491A FR2811166B1 (fr) 2000-06-30 2000-06-30 Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie

Publications (2)

Publication Number Publication Date
CN1383613A true CN1383613A (zh) 2002-12-04
CN1254918C CN1254918C (zh) 2006-05-03

Family

ID=8851940

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018018459A Expired - Fee Related CN1254918C (zh) 2000-06-30 2001-06-28 用锁相环的方式进行频率合成的方法和装置

Country Status (10)

Country Link
US (1) US6680628B2 (zh)
EP (1) EP1299951B1 (zh)
CN (1) CN1254918C (zh)
AT (1) ATE321375T1 (zh)
AU (1) AU2001270693A1 (zh)
DE (1) DE60118197D1 (zh)
ES (1) ES2261435T3 (zh)
FR (1) FR2811166B1 (zh)
PT (1) PT1299951E (zh)
WO (1) WO2002001721A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136240B (zh) * 2006-08-31 2011-04-06 尔必达存储器股份有限公司 Dll电路及包含dll电路的半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9170007B2 (en) * 2009-10-19 2015-10-27 Jeffrey Allen Erion LED lighting device and system
US9121595B2 (en) 2010-10-18 2015-09-01 Jeffrey Allen Erion LED lighting device and system
CN102006062B (zh) * 2010-12-24 2012-07-04 苏州云芯微电子科技有限公司 零相位误差锁相环

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69130046T2 (de) * 1990-10-22 1999-05-06 Nec Corp., Tokio/Tokyo Frequenzsynthesierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
JP3327028B2 (ja) * 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US6249685B1 (en) * 1998-12-21 2001-06-19 Texas Instruments Incorporated Low power fractional pulse generation in frequency tracking multi-band fractional-N phase lock loop
DE19946200A1 (de) 1999-09-27 2001-05-03 Infineon Technologies Ag Phasenregelkreis
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
US6414555B2 (en) * 2000-03-02 2002-07-02 Texas Instruments Incorporated Frequency synthesizer
US6556086B2 (en) * 2001-05-31 2003-04-29 Analog Devices, Inc. Fractional-N synthesizer and method of synchronization of the output phase

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136240B (zh) * 2006-08-31 2011-04-06 尔必达存储器股份有限公司 Dll电路及包含dll电路的半导体器件

Also Published As

Publication number Publication date
FR2811166A1 (fr) 2002-01-04
PT1299951E (pt) 2006-07-31
US6680628B2 (en) 2004-01-20
EP1299951B1 (fr) 2006-03-22
ES2261435T3 (es) 2006-11-16
AU2001270693A1 (en) 2002-01-08
DE60118197D1 (de) 2006-05-11
CN1254918C (zh) 2006-05-03
EP1299951A1 (fr) 2003-04-09
WO2002001721A8 (fr) 2002-05-10
US20020149430A1 (en) 2002-10-17
WO2002001721A1 (fr) 2002-01-03
FR2811166B1 (fr) 2005-01-28
ATE321375T1 (de) 2006-04-15

Similar Documents

Publication Publication Date Title
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
US8278982B2 (en) Low noise fractional divider using a multiphase oscillator
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
EP1969725B1 (en) A novel method of frequency synthesis for fast switching
US6181213B1 (en) Phase-locked loop having a multi-phase voltage controlled oscillator
US6441655B1 (en) Frequency division/multiplication with jitter minimization
DE60124050T2 (de) Verfahren zur Abstimmung eines spannungsgesteuerten Oszillators
CN1158768C (zh) 带有抖动补偿的分数n分频的频率综合器
US7772900B2 (en) Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
US8154329B2 (en) Device and method for phase compensation
CA2284842A1 (en) Frequency synthesis circuit tuned by digital words
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
AU743930B2 (en) Step-controlled frequency synthesizer
CN115276646A (zh) 一种低噪声级联小数锁相环
CN1254918C (zh) 用锁相环的方式进行频率合成的方法和装置
US5598448A (en) Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
US7956657B2 (en) Time delay apparatus
KR100707221B1 (ko) 광대역 주파수 합성기
CN110506394B (zh) 频率产生器
CN1033433A (zh) 一种迅速，低噪声地将信号的频率和相位锁定于外加信号的频率和相位上的伺服装置
JP2003179490A (ja) フラクショナルｎ周波数シンセサイザ
CN219875717U (zh) 一种振荡器电路、频率产生单元及微处理芯片
US20240187005A1 (en) Maintaining phase coherence for a fractional-n pll
JP2002151960A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: T& A MOBILE PHONE LTD.

Free format text: FORMER OWNER: ALCATEL CORP.

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Hongkong, China

Patentee after: T&A Mobile Phone Co.,Ltd.

Address before: Paris France

Patentee before: ALCATEL

ASS Succession or assignment of patent right

Owner name: IPG ELECTRONIC 504 CO., LTD.

Free format text: FORMER OWNER: TCT MOBILE CO., LTD.

Effective date: 20091023

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: TCT MOBILE CO., LTD.

Free format text: FORMER NAME: T+ A MOBILE PHONES CO., LTD.

CP03 Change of name, title or address

Address after: Hongkong, China

Patentee after: TCT mobile Ltd.

Address before: Hongkong, China

Patentee before: T&A Mobile Phone Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20091023

Address after: Channel Islands

Patentee after: TCL & Alcatel Mobile Phones Ltd.

Address before: Hongkong, China

Patentee before: TCT mobile Ltd.

ASS Succession or assignment of patent right

Owner name: WEICHUANGLI INNOVATION DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: IPG ELECTRONICS 504 LIMITED

Effective date: 20140425

Owner name: DRNC HOLDINGS, INC.

Free format text: FORMER OWNER: Z124 COMPANY

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: Z124 COMPANY

Free format text: FORMER NAME: IMERJ LTD.

Owner name: IMERJ LTD.

Free format text: FORMER NAME: WEICHUANGLI INNOVATION DEVELOPMENT CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Grand Cayman, Cayman Islands

Patentee after: Z124

Address before: Grand Cayman, Cayman Islands

Patentee before: ImerJ Ltd.

Address after: Grand Cayman, Cayman Islands

Patentee after: ImerJ Ltd.

Address before: Grand Cayman, Cayman Islands

Patentee before: Flextronics Innovation Development Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20140425

Address after: Delaware

Patentee after: TAG-COMM Inc.

Address before: Grand Cayman, Cayman Islands

Patentee before: Z124

Effective date of registration: 20140425

Address after: Grand Cayman, Cayman Islands

Patentee after: Flextronics Innovation Development Co.,Ltd.

Address before: Channel Islands

Patentee before: TCL & Alcatel Mobile Phones Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060503

Termination date: 20170628