ES2210216T3 - Transceptor con elementos para la gestion de faltas. - Google Patents
Transceptor con elementos para la gestion de faltas.Info
- Publication number
- ES2210216T3 ES2210216T3 ES02100048T ES02100048T ES2210216T3 ES 2210216 T3 ES2210216 T3 ES 2210216T3 ES 02100048 T ES02100048 T ES 02100048T ES 02100048 T ES02100048 T ES 02100048T ES 2210216 T3 ES2210216 T3 ES 2210216T3
- Authority
- ES
- Spain
- Prior art keywords
- transceiver
- line
- bus
- data bus
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 17
- 230000004913 activation Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Radar Systems Or Details Thereof (AREA)
- Radio Transmission System (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
Transceptor para un bus de datos secuencial, estando acoplado el transceptor por un lado mediante una línea transmisora (TXD) y una línea receptora (RXD) con un controlador de protocolo, que gestiona un protocolo de bus de datos, y por otro lado con las líneas (2, 3) del bus de datos, y disponiendo el transceptor de elementos (1) para la gestión de faltas, que cuando detectan que las líneas del bus de datos (2, 3) están activas y simultáneamente la línea receptora (RXD) señaliza un bus inactivo, emiten una señal de falta (F) que provoca que el transceptor ya no actúe de manera activa sobre el bus de datos.
Description
Transceptor con elementos para la gestión de
faltas.
La invención se refiere a un transceptor para un
bus de datos secuencial, estando unido el transceptor por un lado
mediante una línea transmisora y una línea receptora con un
controlador de protocolo, que gestiona el protocolo del bus de
datos. El transceptor está acoplado por otro lado con las líneas
del bus de datos. Además el transceptor dispone de elementos para
la gestión de faltas.
En muchos sistemas secuenciales de bus se prevé
que los componentes para la elaboración del protocolo, es decir, el
controlador del protocolo y los transmisores de línea necesarios en
definitiva y que están previstos en el transceptor, se realicen
separadamente. Esto tiene la ventaja de que por ejemplo cuando se
eligen otros medios -como cable de cobre o líneas ópticas- puede
utilizarse el mismo controlador de protocolo; simplemente ha de
adaptarse correspondientemente el transceptor.
La separación entre el controlador de protocolo y
el transceptor tiene como consecuencia que entre ambos ha de tener
lugar un intercambio de información a través de la interfaz. Para
ello se prevé una línea transmisora mediante la cual el controlador
de protocolo transmite al transceptor que sobre el bus debe tener
lugar un proceso de escritura. A la inversa, el transceptor
transmite sobre una línea receptora que ha recibido datos sobre el
bus. Una estructura así se prevé por ejemplo para muchos
transceptores o bien controladores de protocolo para el llamado bus
CAN, que se utiliza sobre todo en vehículos.
Precisamente para tales finalidades de
utilización es importante la disponibilidad de un sistema de bus.
Para el sistema de bus se conocen muchos procedimientos destinados
a elevar la fiabilidad del sistema de bus.
Por el lado físico, es decir, para la antes
citada unión entre el controlador de protocolo y el transceptor,
sucede igualmente que la línea transmisora y/o la línea receptora
pueden estar perturbadas. Con ello queda también perturbada la
comunicación entre ambos componentes o bien incluso en el sistema
de bus, de manera que el sistema de bus puede llegar a
paralizarse.
En alguno transceptores de la firma Philips, que
se realizan en circuitos integrados y que tienen las denominaciones
del tipo TJA 1050 y TJA 1054, se han tomado medidas para impedir
que el transceptor esté permanentemente activo, por ejemplo porque
la línea transmisora ha quedado bloqueada en el estado activo. Una
línea transmisora permanentemente activa sólo puede haber sido
provocada en la práctica por una falta, ya que un tiempo de
transmisión dominante en general sólo puede ser limitado, de manera
que se presentan flancos. Si no obstante la línea de transmisión
está permanentemente activa, puede deducirse que hay un
cortocircuito. En este caso se activa en los tipos de IC
mencionados un temporizador que vigila el estado activo de la línea
de transmisión y tras un tiempo predeterminado desconecta la salida
del transmisor del transceptor. Tan pronto como la línea de
transmisión asume de nuevo el estado "no activo", se activa de
nuevo en esta solución la salida del transmisor y se pone a cero el
temporizador.
Esta solución correspondientemente al estado de
la técnica sólo puede cubrir el caso de falta de que la línea de
transmisión esté bloqueada en un estado activo permanente. No
obstante, pueden presentarse en la línea receptora y/o en la línea
transmisora otras faltas que no quedan cubiertas mediante esta
solución.
Es por lo tanto tarea de la invención indicar un
transceptor que también pueda cubrir otras condiciones de falta, en
particular de la línea receptora entre transceptor y controlador de
protocolo y que pueda impedir un bloqueo del bus de datos en tal
caso de falta.
Esta tarea se resuelve para una primera forma
constructiva de la invención mediante las particularidades de la
reivindicación 1:
Transceptor para un bus de datos secuencial,
estando acoplado el transceptor por un lado mediante una línea
transmisora y una línea receptora con un controlador de protocolo,
que gestiona un protocolo del bus de datos y por otro lado con las
líneas del bus de datos, disponiendo el transceptor de elementos
para la gestión de faltas, los cuales, cuando detectan que las
líneas del bus de datos están activas y a la vez la línea receptora
señaliza un bus inactivo, transmiten una señal de falta que provoca
que el transceptor ya no actúe activamente sobre el bus de
datos.
Esta primera forma constructiva de la invención
logra una solución para el caso de falta en el que la línea
receptora (RXD) esté bloqueada permanentemente en el estado de
inactiva. En un caso así comenzaría el controlador de protocolo en
un instante cualquiera a transmitir sobre el bus de datos, porque
parte de que el bus está libre. De esta manera, dado el caso se
destruirían las transmisiones en curso sobre el bus de datos y
quedaría limitada la disponibilidad del sistema de bus hasta el
fallo completo. Para impedir esto, se prevén según la primera forma
constructiva de la invención elementos en el transceptor para la
gestión de faltas. Estos comprueban si están activas simultáneamente
líneas del bus de datos y no obstante la línea receptora señaliza
que el bus está inactivo. Este sería exactamente el caso de falta
antes descrito, en el que la línea de datos está bloqueada en el
estado inactivo, pero en realidad el bus de datos está activo. Los
elementos correspondientes a la invención para la gestión de faltas
evitan en este caso que el bus de datos pueda ser ocupado por el
controlador de protocolo o bien el transceptor, transmitiendo los
elementos para la gestión de faltas una señal de falta, que da
lugar a que el transceptor ya no actúe activamente sobre el bus de
datos, no emitiendo por tanto bits dominantes sobre el bus de
datos. Así queda asegurado para el caso de falta antes descrito
que debido a un bloqueo inactivo de la línea receptora, el
transceptor o bien el controlador de protocolo ya no puedan enviar
datos sobre el bus y con ello puedan destruir el tráfico de datos
que tiene lugar sobre el bus. Es especialmente ventajoso que se
reconozca el estado de falta ya antes de que se vea afectada la
comunicación sobre el bus.
La tarea antes indicada se resuelve para una
segunda forma constructiva de la invención mediante las
particularidades de la reivindicación 2:
Transceptor para un bus de datos secuencial,
estando acoplado el transceptor por un lado mediante una línea
transmisora y una línea receptora con un controlador de protocolo,
que gestiona un protocolo de bus de datos, y por otro lado con las
líneas del bus de datos, y disponiendo el transceptor de elementos
para la gestión de faltas que presentan un circuito temporizador
que cuando la línea transmisora está activa durante más tiempo que
uno predeterminado activa una señal de falta, que provoca que el
transceptor ya no pueda actuar activamente sobre el bus de datos y
que sólo se elimina cuando la línea transmisora señaliza un bus
inactivo y la línea receptora un bus activo.
Otra posible causa de falta del tipo antes
descrito puede consistir en que la línea receptora esté bloqueada
sobre la línea transmisora, existiendo por lo tanto entre ambas un
cortocircuito. Además existe la posibilidad de que la línea
transmisora esté bloqueada permanentemente en el estado activo.
En ambos caso la línea transmisora está
permanentemente activa, con lo que el bus está perturbado. Si la
línea trasmisora está bloqueada en el estado activo, entonces esta
secuencia se presenta inmediatamente. Si la línea trasmisora y la
receptora están acopladas entre sí (cortocircuito) tiene lugar
entonces una realimentación tan pronto comienza a enviar cualquier
abonado, puesto que el estado actual de bus está reacoplado a la
línea receptora y mediante esta realimentación de la línea receptora
sobre la línea transmisora se sigue manteniendo activo el estado
del bus.
Según la segunda forma constructiva de la
invención, se resuelve este problema disponiendo el transceptor
correspondiente a la invención de elementos para la gestión de
faltas, que cuando la línea transmisora está activa durante un
tiempo superior a uno predeterminado activan mediante un circuito
temporizador una señal de falta, que da lugar a que el transceptor
ya no actúe activamente sobre el bus de datos. A diferencia del
estado actual de la técnica, esta señal de falta no se elimina en
función del tiempo, sino que permanece hasta que la línea
transmisora señala un bus inactivo y la línea receptora un bus
activo.
Esta condición de supresión para el estado de
falta es esencial, puesto que en la solución según el estado de la
técnica tras detectar el estado de falta se libera de nuevo el bus.
Pero en esta solución se pone a cero también el temporizador, puesto
que el problema se ha eliminado ya. El siguiente intento de
transmisión que tenga lugar sobre el bus de datos activa, después
de la solución, según el estado de la técnica, este ciclo de nuevo.
Pero no obstante la problemática propiamente dicha, es decir, la
perturbación del bus de datos, no ha quedado eliminada.
Según la solución correspondiente a la invención
queda asegurado no obstante que la señal de falta sólo se elimina
de nuevo cuando el estado de falta se ha eliminado ya con
seguridad. Este es el caso cuando por una lado la línea receptora
señaliza un bus activo y por otro lado la línea transmisora está
inactiva.
Según un perfeccionamiento de la invención se
prevé para la primera forma constructiva según la reivindicación 3
que se desconecte la señal de falta cuando la línea receptora RXD
señaliza un bus activo. En este caso queda asegurado que el bloqueo
de la línea receptora en el estado inactivo ha quedado eliminado y
la avería también.
Para asegurar de una manera sencilla y no
obstante segura que en caso de falta queda excluida una transmisión
por parte del transmisor de forma controlada por el controlador de
protocolo, se prevé conjuntamente para ambas formas constructivas
de la invención, según otro perfeccionamiento correspondiente a la
reivindicación 4, que cuando se presenta una señal de falta se
conecte a inactiva una etapa transmisora del bus prevista en el
transceptor. De esta manera queda excluida una influencia activa
sobre el bus.
Igualmente es común para ambas formas
constructivas, según otro perfeccionamiento de la invención
correspondiente a la reivindicación 5, que la señal de falta se
señalice al exterior mediante una línea de faltas. Esto es
especialmente ventajoso para señalizar al controlador de protocolo
el estado de falta, para que éste no emprenda nuevos intentos de
transmisión y para informar al usuario sobre el estado de falta del
bus.
El estado de falta sólo puede eliminarse cuando
al menos un abonado del bus transmite de nuevo de forma activa y
con ello se presentan las señales esperadas sobre la línea de
transmisión y de recepción. Si en el momento de la eliminación de la
falta no existe sobre el sistema otro abonado activo, permanece el
nudo perturbado hasta ahora en el estado de falta pese a la
eliminación de la falta. Para salir de este estado, se prevé
conjuntamente para ambas formas constructivas de la invención, según
la reivindicación 6, una línea de mando, cuya activación pone a
cero los elementos para la gestión de faltas en el transceptor y
así conecta a inactiva la señal de la falta. Así, de manera
controlada mediante esta línea transmisora, puede generarse también
en caso de falta una puesta a cero de la condición de falta a
través de la línea transmisora.
A continuación se describe más en detalle un
ejemplo de ejecución de la invención en base al esquema.
La única figura del esquema muestra a grandes
rasgos en forma de un esquema de conexión de bloques un transceptor
correspondiente a la invención para un bus de datos secuencial con
elementos 1 para la gestión de faltas.
En el ejemplo de ejecución correspondiente a la
figura se trata en el bus de datos del llamado bus CAN, que se
utiliza a menudo en vehículos y que es un bus de dos hilos, sobre
el que pueden enviarse bits dominantes de manera diferencial.
Para ello se prevé una primera línea de bus de
datos 2, que se denomina CAN H, así como una segunda línea de bus
de datos 3 que se denomina CAN L. Al enviar un bit sobre las líneas
de bus de datos, se eleva el potencial de la primera línea de bus
de datos 2 y desciende el de la segunda línea de bus de datos 3.
El transceptor representado en la figura presenta
un transmisor 4, que controla una primera etapa transmisora de bus
5, así como una segunda etapa transmisora de bus 6. La primera
etapa transmisora de bus 5 está acoplada con un potencial de
referencia positivo; por el contrario la segunda etapa transmisora
de bus 6 está acoplada con el potencial de referencia. Si sucede
que ha de transmitirse un bit activo, controla el transmisor 4 ambas
etapas de transmisión 5 y 6 de tal manera que se realizan los
correspondientes desplazamientos de potencial sobre ambas líneas de
bus 2 y 3. Para ello un controlador de protocolo, no representado
en la figura, controla correspondientemente el transmisor 4
mediante una línea transmisora TXD.
Este controlador de protocolo, no representado en
la figura, realiza el control de la transmisión y también de la
recepción sobre el bus de datos en función del protocolo del bus de
datos. El transceptor representado en la figura es controlado en
definitiva por este controlador de protocolo.
El diagrama de bloques de circuitos según la
figura, muestra un amplificador diferencial 7, cuya salida
invertida señaliza en el estado 0 que el bus de datos, y por tanto
ambas líneas de bus de datos 2 y 3, es recesivo. Si por el
contrario, el amplificador diferencial 7 aporta una señal de alto
nivel, con ello se señaliza que sobre el bus de datos se transmite
un bit dominante. Esta señal se señaliza sobre una línea receptora
RXD mediante una etapa de transmisión push-pull
constituida por dos transistores 8 y 9. Esta línea receptora es
evaluada ante todo mediante el controlador de protocolo no
representado en la figura. Así a través de la señal recibida a
través de la línea receptora RXD, el controlador de protocolo
conoce en cada momento qué procesos tienen lugar sobre el bus de
datos o bien sobre las líneas de bus de datos 2 y 3.
Un sistema de bus de datos de este tipo puede
estar previsto por ejemplo en un vehículo automotor. En un entorno
de este tipo se da especial importancia a que las faltas
consistentes en especial en cortocircuitos de las líneas perturben
lo menos posible el tráfico del bus de datos. Para faltas sobre
las propias líneas del bus de datos 2 y 3, se conocen según el
estado de la técnica múltiples soluciones. En la solución
correspondiente a la figura, en la que el transceptor que está
representado en la figura y el controlador de protocolo están
configurados separadamente, puede presentarse adicionalmente una
perturbación del funcionamiento debido a que una de ambas líneas
entre las mismas, es decir, bien la línea receptora o la línea
transmisora, estén perturbadas, por ejemplo por presentarse un
cortocircuito entre ellas, o bien esté una de ambas líneas
bloqueada en un estado fijo.
Una falta de este tipo puede consistir por
ejemplo en que la línea receptora RXD esté bloqueada
permanentemente en inactivo. En este caso el controlador de
protocolo supondría que el bus de datos está libre e intentaría
transmitir. Pero cuando simultáneamente ya tiene lugar un tráfico
de datos sobre el bus de datos, el mismo se vería perturbado
masivamente, hasta la completa interrupción del tráfico de datos.
Para reconocer precisamente este caso de falta, se prevé según la
primera forma constructiva de la invención que se genere una señal
de falta cuando los elementos 1 para la gestión de faltas detectan
que las líneas de bus de datos están activas, pero que
simultáneamente la línea receptora RXD señaliza un bus inactivo.
Este caso se presentaría por ejemplo cuando la línea receptora esté
bloqueada en inactivo.
Los elementos para la gestión de faltas 1
presentan, para captar esta condición de falta, una primera puerta
"Y" 11, a cuya primera entrada no invertida está acoplada la
salida del amplificador diferencial 7. A una segunda entrada
invertida de la primera puerta "Y" 11 está acoplada la señal
de la línea receptora RXD, que está desacoplada mediante una etapa
de transistor 10 de la línea receptora y está invertida.
La primera puerta "Y" 11 lleva posconectado
un filtro, que es un filtro temporizador y que tiene en cuenta los
tiempos de recorrido o bien de transferencia hasta el pín RXD.
Mediante este filtro temporizador se suprime por lo tanto la señal
de salida de la puerta "Y" 11 durante determinados intervalos
de tiempo, en los que ha de contarse con que, debido a los
diferentes tiempos de recorrido de ambas señales llevadas a la
puerta "Y" 11, se presenta una señal de salida errónea de la
puerta "Y" 11.
La señal de salida del filtro temporizador está
acoplada mediante una puerta "O" 13 a un
flip-flop D 14. Esta señal se lleva a una entrada de
activación S del flip-flop D. Una salida del
flip-flop D, F, aporta una señal de falta F. Esta
señal de falta está acoplada por un lado al transmisor 4 y se
señaliza por otro lado mediante una línea de faltas ERR a elementos
externos, por ejemplo al antes mencionado controlador de protocolo
no representado en la figura.
El flip-flop D 14 presenta además
una entrada de pulsos CLK, a la que está acoplada la señal de salida
de una tercera puerta "Y" 15, que es controlada mediante dos
señales STB y EN. Si ambas señales presentan este nivel alto, se
controla mediante la correspondiente señal de salida de la tercera
puerta "Y" 15 la entrada de pulsos del
flip-flop 14, de manera que de esta forma puede
tener lugar una puesta a cero del flip-flop 14. Esto
puede servir por ejemplo, incluso en caso de falta, cuando esté
activado el flip-flop D, para realizar una puesta a
cero. Esto puede ser ventajoso para fines de prueba o de
funcionamiento en emergencia.
La entrada del flip-flop 14 está
acoplada con el potencial de referencia.
Este circuito de los elementos 1 para la gestión
de faltas cubre el caso de que las líneas de datos estén activas,
pero simultáneamente la línea de recepción señaliza un bus de datos
inactivo. Este caso puede presentarse por ejemplo debido a que la
línea de recepción esté bloqueada en inactivo. En este caso de
falta aportaría la primera puerta "Y" 11 la correspondiente
señal de salida, que se llevaría a través del filtro 12 y de la
puerta "O" 13 hasta dar lugar a una activación del
flip-flop D. Si el flip-flop D 14
está activado, suministra una señal de falta, que por un lado da
lugar a que se señalice al transmisor 4 que existe un caso de
falta. En este caso, el transmisor 4 conecta las etapas
transmisoras 5 y 6 a inactivo, de manera que un tráfico de datos que
dado el caso pueda tener lugar entonces sobre las líneas del bus de
datos 2 y 3 debido a otros abonados no se vea perturbado. Además,
esta señal de falta se señaliza a través de la línea de faltas ERR
al controlador de protocolo no representado en la figura, de forma
que el mismo no emprende intentos adicionales de transmisión.
Otro posible caso de falta consiste en que la
línea transmisora TXD esté bloqueada permanentemente en activo, o
que la línea transmisora TXD esté bloqueada con la línea de
recepción RXD, es decir, que tenga lugar entre ambas un
cortocircuito.
Para cubrir este caso de falta, se prevé según la
segunda forma constructiva de la invención un circuito temporizador
16, que cuando la línea de transmisión TXD está activa durante un
tiempo mayor que uno predeterminado, genera una señal de salida, que
a través de la puerta "O" 13, igualmente da lugar a una
activación del flip-flop D. Se detecta por lo tanto
de esta manera un estado permanentemente activo durante un periodo
de tiempo predeterminado de la línea de transmisión TXD y bajo esta
condición se genera la señal de falta F. Un estado así,
permanentemente activo durante un periodo de tiempo predeterminado
de la línea transmisora TXD, no debe presentarse según el protocolo
del bus de datos, ya que según este protocolo se prevé a
determinados intervalos de tiempo mínimos un estado de inactivo del
bus de datos. Por lo tanto, según esta condición, debe tratarse de
una falta, en la que mediante los elementos 1 para la gestión de
faltas se activa la señal de falta F.
El ejemplo de ejecución representado en la figura
correspondiente a la invención combina así de forma ventajosa ambas
formas constructivas de la invención, previéndose para ambas formas
constructivas un flip-flop D común, que es
controlado bajo las correspondientes condiciones de falta. También
se realiza conjuntamente la eliminación de la señal de falta F en el
ejemplo de ejecución mostrado en la figura para ambas formas
constructivas de la invención.
Como condición para la eliminación se supone que
para todas las faltas antes citadas puede suponerse que se han
eliminado cuando la línea emisora RXD está inactiva y la línea
receptora activa. En un caso así debe por ejemplo quedar de nuevo
libre una línea receptora que está eventualmente bloqueada en
inactivo. Además, debe estar eliminado el cortocircuito entre línea
transmisora y línea receptora. También puede estar bloqueada la
línea transmisora de manera no permanente en activo.
Para eliminar la señal de la falta se prevé una
segunda puerta "Y" 17, a cuya primera entrada está acoplada la
señal de salida de la etapa del transistor 10. Por lo tanto, a esta
entrada está acoplada la señal invertida de la línea receptora RXD.
A una segunda entrada de la puerta "Y" 17 está acoplada la
señal de la línea transmisora TXD.
La segunda puerta "Y" 17 aporta precisamente
una señal de salida cuando la línea transmisora está inactiva y la
línea receptora está activa. En este caso la señal se acopla a su
vez mediante un filtro 18 para compensar tiempos de recorrido a una
entrada de reset del flip-flop D 14. Así se pone a
cero el flip-flop D 14 bajo la condición citada, de
manera que la señal de falta F es conectada de nuevo a inactivo.
Esto se señaliza al controlador de protocolo mediante la línea de
faltas ERR. Simultáneamente el transmisor 4 es conectado, en
función de las etapas transmisoras 5 y 6 a activo de nuevo, siempre
que tenga lugar la correspondiente solicitud de envío a través de
la línea TXD.
El transceptor representado en la figura presenta
así elementos 1 para la gestión de faltas que cumplen tres
condiciones esenciales para la falta. El circuito según el ejemplo
de ejecución cubre ambas formas constructivas de la invención, lo
cual se realiza con una inversión relativamente baja en circuitos,
puesto que para ambas formas constructivas de la invención se prevé
un flip-flop D 14 común para generar la señal de
falta. También el proceso de puesta a cero de la señal de falta se
genera mediante elementos de circuito previstos conjuntamente para
ambas formas constructivas.
En relación con las soluciones correspondientes
al estado de la técnica, se logra así una detección de faltas más
segura y amplia sobre ambas líneas entre transceptor y controlador
de protocolo. De esta manera, con una inversión relativamente baja
en circuitos, aumenta considerablemente la seguridad del
funcionamiento del bus de datos, ya que se cubren las condiciones de
falta posibles que pueden presentarse en la realidad y además puede
realizarse un tráfico de datos sobre el bus de datos debido a otros
abonados sin perturbaciones sobre las líneas de bus de datos 2 y 3,
incluso cuando la línea transmisora y/o receptora están
perturbadas.
Claims (10)
1. Transceptor para un bus de datos secuencial,
estando acoplado el transceptor por un lado mediante una línea
transmisora (TXD) y una línea receptora (RXD) con un controlador de
protocolo, que gestiona un protocolo de bus de datos, y por otro
lado con las líneas (2, 3) del bus de datos, y disponiendo el
transceptor de elementos (1) para la gestión de faltas, que cuando
detectan que las líneas del bus de datos (2, 3) están activas y
simultáneamente la línea receptora (RXD) señaliza un bus inactivo,
emiten una señal de falta (F) que provoca que el transceptor ya no
actúe de manera activa sobre el bus de datos.
2. Transceptor para un bus de datos secuencial,
estando acoplado el transceptor por un lado mediante una línea
transmisora (TXD) y una línea receptora (RXD) con un controlador de
protocolo, que gestiona un protocolo del bus de datos, y por otro
lado con las líneas (2, 3) del bus de datos, y disponiendo el
transceptor de elementos (1) para la gestión de faltas, que
presentan un circuito temporizador (16) que cuando la línea
transmisora (TXD) está activa durante más tiempo que un intervalo
de tiempo predeterminado, activa una señal de falta (F), que da
lugar a que el transceptor ya no actúe de manera activa sobre el
bus de datos y que sólo se elimina cuando la línea transmisora
(TXD) señaliza un bus inactivo y la línea receptora (RXD) un bus
activo.
3. Transceptor según la reivindicación 1,
caracterizado porque los elementos (1)
para la gestión de faltas desconectan la señal de falta (F) cuando
la línea transmisora (TXD) señaliza un estado inactivo de bus y la
línea receptora (RXD) un estado activo de bus.
4. Transceptor según la reivindicación 1 ó 2,
caracterizado porque la señal de falta (F) conecta a
inactiva una etapa transmisora de bus (5, 6) prevista en el
transceptor.
5. Transceptor según la reivindicación 1 ó 2,
caracterizado porque la señal de falta
(F) se señaliza hacia el exterior mediante una línea de faltas
(ERR), en particular a una aplicación superpuesta a un controlador
de protocolo.
6. Transceptor según la reivindicación 1 ó 2,
caracterizado porque se prevé una línea
de control, cuya activación pone a 0 los elementos (1) para la
gestión de faltas y de esta manera conecta a inactiva la señal de
falta (F).
7. Transceptor según la reivindicación 1 ó 2,
caracterizado porque los elementos (1)
para la gestión de faltas presentan un flip-flop
(14) que en estado activado emite la señal de falta (F).
8. Transceptor según una de las reivindicaciones
1 a 7,
caracterizado porque los elementos (1)
para la gestión de faltas presentan una primera puerta "Y"
(11), cuya señal de salida está acoplada al
flip-flop (14) y que activa el mismo cuando las
líneas de bus de datos (2, 3) están activas y a la vez la línea
receptora (RXD) señaliza un bus inactivo.
9. Transceptor según las reivindicaciones 2 y
7,
caracterizado porque el circuito
temporizador (16) en los elementos (1) para la gestión de faltas
activan el flip-flop (14) cuando la línea
transmisora (TXD) está activa durante más tiempo que un intervalo
de tiempo predeterminado.
10. Transceptor según las reivindicaciones 1, 2 y
7,
caracterizado porque se prevé una segunda
puerta "Y" (17) a cuyas entradas están acopladas la señal de
recepción (RXD) y la señal de transmisión (TXD) y que pone a cero
el flip-flop (14) y con ello conecta a inactiva la
señal de falta (F) cuando la línea transmisora (TXD) señaliza un
bus activo y la línea receptora (RXD) un bus inactivo.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103092 | 2001-01-24 | ||
DE10103092A DE10103092A1 (de) | 2001-01-24 | 2001-01-24 | Transceiver mit Mitteln zum Fehlermanagement |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2210216T3 true ES2210216T3 (es) | 2004-07-01 |
Family
ID=7671570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES02100048T Expired - Lifetime ES2210216T3 (es) | 2001-01-24 | 2002-01-22 | Transceptor con elementos para la gestion de faltas. |
Country Status (7)
Country | Link |
---|---|
US (1) | US7046722B2 (es) |
EP (1) | EP1227406B1 (es) |
JP (1) | JP4011348B2 (es) |
KR (1) | KR100852085B1 (es) |
AT (1) | ATE256312T1 (es) |
DE (2) | DE10103092A1 (es) |
ES (1) | ES2210216T3 (es) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7649987B1 (en) * | 2001-06-19 | 2010-01-19 | At&T Intellectual Property I, L.P. | System and method for forwarding selective calls |
KR100539249B1 (ko) * | 2004-02-06 | 2005-12-27 | 삼성전자주식회사 | 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터 |
JP4451712B2 (ja) * | 2004-05-18 | 2010-04-14 | 富士通マイクロエレクトロニクス株式会社 | データ転送装置、および転送異常状態検出方法。 |
JP2012235427A (ja) * | 2011-05-09 | 2012-11-29 | Denso Corp | バスコントローラの接続方法および通信システム |
DE102017212544A1 (de) * | 2017-07-21 | 2019-01-24 | Robert Bosch Gmbh | Sende-/Empfangseinrichtung für ein CAN Bussystem und Verfahren zur Erkennung eines Kurzschlusses mit einer CAN Sende-/Empfangseinrichtung |
US20210406138A1 (en) * | 2020-06-26 | 2021-12-30 | Nxp B.V. | Can transceiver |
DE102020123202A1 (de) | 2020-09-04 | 2022-03-10 | Krauss-Maffei Wegmann Gmbh & Co. Kg | CAN-Bus-Netzwerk |
EP4099640A1 (en) * | 2021-06-03 | 2022-12-07 | Nxp B.V. | Transceiver device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539677A (en) * | 1983-07-28 | 1985-09-03 | International Business Machines Corp. | Multiple access data communication system |
US4639933A (en) * | 1983-12-14 | 1987-01-27 | General Electric Company | Steering logic circuit for a digital data transceiver |
US4837788A (en) * | 1985-11-08 | 1989-06-06 | Ford Aerospace & Communications Corporation | Repeater for extending local area networks |
KR920009156B1 (ko) * | 1989-12-16 | 1992-10-13 | 한국전기통신공사 | 공통선 시스템의 신호 단말 제어장치 |
DE19509133C2 (de) | 1994-04-11 | 2003-07-17 | Daimler Chrysler Ag | Anordnung zur Überwachung von Zweidraht-Busleitungen |
DE19611942C2 (de) * | 1996-03-26 | 2003-02-20 | Daimler Chrysler Ag | Halbleiterschaltkreis für ein elektronisches Steuergerät |
DE19611944C2 (de) * | 1996-03-26 | 2003-03-27 | Daimler Chrysler Ag | Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus |
-
2001
- 2001-01-24 DE DE10103092A patent/DE10103092A1/de not_active Withdrawn
-
2002
- 2002-01-21 KR KR1020020003242A patent/KR100852085B1/ko not_active IP Right Cessation
- 2002-01-22 ES ES02100048T patent/ES2210216T3/es not_active Expired - Lifetime
- 2002-01-22 DE DE50200126T patent/DE50200126D1/de not_active Expired - Lifetime
- 2002-01-22 EP EP02100048A patent/EP1227406B1/de not_active Expired - Lifetime
- 2002-01-22 AT AT02100048T patent/ATE256312T1/de not_active IP Right Cessation
- 2002-01-23 US US10/055,387 patent/US7046722B2/en not_active Expired - Lifetime
- 2002-01-24 JP JP2002015566A patent/JP4011348B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20020062816A (ko) | 2002-07-31 |
JP4011348B2 (ja) | 2007-11-21 |
KR100852085B1 (ko) | 2008-08-13 |
ATE256312T1 (de) | 2003-12-15 |
EP1227406B1 (de) | 2003-12-10 |
EP1227406A1 (de) | 2002-07-31 |
DE10103092A1 (de) | 2002-07-25 |
US7046722B2 (en) | 2006-05-16 |
JP2002271347A (ja) | 2002-09-20 |
US20020097789A1 (en) | 2002-07-25 |
DE50200126D1 (de) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59500159A (ja) | 衝突検出を行う多点デ−タ通信システム | |
ES2210216T3 (es) | Transceptor con elementos para la gestion de faltas. | |
US20070079045A1 (en) | Simplified universal serial bus (USB) hub architecture | |
ES2908606T3 (es) | Tecnología de comunicación en serie para ascensores relacionados con la seguridad | |
JPS63279635A (ja) | 電気的及び光学的なローカル・エリア・ネットワークのためのインタフェース・モジュール | |
JP2017069941A (ja) | 不正検知電子制御ユニット、車載ネットワークシステム及び通信方法 | |
JPS63242044A (ja) | 光化デ−タ伝送方法及び装置 | |
JPH0638601B2 (ja) | 光複合トランシーバー | |
US6996649B2 (en) | Decoupling unit for bus systems that blocks abnormal dominant signals from passing between connected bus systems | |
CN102323774A (zh) | 具有光学链路的模块化安全转换装置系统 | |
US9154285B2 (en) | Communications apparatus, system and method with error mitigation | |
EP3965375B1 (en) | Can transceiver | |
US5784404A (en) | Intelligent repeater functionality | |
KR20130140743A (ko) | 재구성 가능한 멀티유닛 차량의 제어 시스템을 보호하기 위한 방법 및 보안 제어 시스템 | |
KR102502497B1 (ko) | 마이크로 컨트롤러와 트랜시버 모듈 간의 통신 방법 | |
US20210014199A1 (en) | System and method for the protected transmission of data | |
ES2267503T3 (es) | Equipo de transmision de datos. | |
KR101791373B1 (ko) | 장애 적응형 송수신기 | |
ES2289513T3 (es) | Deteccion y supresion de errores en un nodo de red basado en tdma. | |
JPS60107944A (ja) | 自動車の集約配線システム | |
US20050105548A1 (en) | One-way connection device suitable for use in an ethernet network | |
ES2275171T3 (es) | Sistema de bus de datos. | |
EP1535425A2 (en) | Control circuit | |
JP3014602B2 (ja) | 光伝送システムの伝送路監視方法 | |
ES2981907T3 (es) | Sistema informático y procedimiento para operar un sistema informático |