JP4011348B2 - エラー管理手段を備えたトランシーバ - Google Patents

エラー管理手段を備えたトランシーバ Download PDF

Info

Publication number
JP4011348B2
JP4011348B2 JP2002015566A JP2002015566A JP4011348B2 JP 4011348 B2 JP4011348 B2 JP 4011348B2 JP 2002015566 A JP2002015566 A JP 2002015566A JP 2002015566 A JP2002015566 A JP 2002015566A JP 4011348 B2 JP4011348 B2 JP 4011348B2
Authority
JP
Japan
Prior art keywords
line
error
bus
data bus
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002015566A
Other languages
English (en)
Other versions
JP2002271347A (ja
Inventor
マティアス、ムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2002271347A publication Critical patent/JP2002271347A/ja
Application granted granted Critical
Publication of JP4011348B2 publication Critical patent/JP4011348B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Radio Transmission System (AREA)
  • Radar Systems Or Details Thereof (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、本発明は、シリアルデータバス用のトランシーバに関するものである。
【0002】
【従来の技術】
多くのシリアスバス方式では、プロトコル処理用の要素、すなわち、プロトコルコントローラとトランシーバに設けられて結局必要とされるラインドライバは、別々に実現されている。この利点は、たとえば、銅ケーブルまたは光ラインのような他のメディアを選択する時に、同一のプロトコルコントローラを使用できるということである。トランシーバのみは、しかるべく適応されなければならない.
プロトコルコントローラとトランシーバの分離の結果として、これら2つの装置間の情報は、インターフェースを介して交換しなければならない。このために、伝送線が設けられ、この伝送線によって、プロトコルコントローラは、書き込み処理がデータバスで行われるべきであるということをトランシーバに知らせる。逆に、受信線のトランシーバは、データバスでデータを受信したということを知らせる。このような構成は、例えば、多くのトランシーバ及び車両で特に使用されるCANバス用のプロトコルコントローラに設けられている。
【0003】
バスシステムの利用可能性が重要であることは、まさにこれらの使用のためである。バスシステムの信頼性を改善する種々の方法は、公知である。
【0004】
物理的な面では、すなわち、プロトコルコントローラとトランシーバとの間の上記の接続については、送信線及び(または)受信線は、妨害を受ける可能性がある。これら2つの要素間でまたはバスシステムにおいてさえ行われる通信は、バスシステムが麻痺される程妨害を受ける。
【0005】
集積回路で実現されて型番TJA1050とTJA1054を有する一部のフィリップトランシーバでは、例えば、伝送線が活きた状態にクランプされるので、トランシーバの永久的な活性動作を防止するよう用心がなされている。実際、主要な伝送時間は、エッジが生じるように通常制限し得るだけであるから、永久的に活性の伝送線が、エラーにより生じ得るだけである。しかし、伝送線が永久的に活性状態の時は、結果として短絡が生じるであろう。この場合、タイマは、上記のIC型で開始されて、送信線の活性状態を監視し、所定時間期間の後トランシーバの駆動出力をオフにする。送信線が再度「非活性」状態となるや否や、この解決策では駆動出力が再度活性化し、タイマはリセットされる。
【0006】
この従来技術の解決策は、送信線が永久的に活性状態にクランプされる時の誤り状態についてはかろうじて充分というところであろう。しかし、受信線及び(または)送信線では更なるエラーが発生する可能性がある。このエラーは、そのような解決策では取り扱われない。
【0007】
【発明が解決しようとする課題】
それ故、本発明の目的は、特にトランシーバとプロトコルコントローラとの間の受信線の他の誤り状態をも取り扱うことができると共に、このような誤り状態でデータバスの阻止を防止することができるトランシーバを提供することである。
【0008】
【課題を解決するための手段】
本発明の第1の実施例の場合、この目的は、請求項1の次の特徴により解決される。
【0009】
シリアルデータバス用のトランシーバであって、送信線と受信線を介してプロトコルコントローラに接続され、このプロトコルコントローラは、データバスプロトコルを管理するとともに前記データバスの線に結合され、前記データバスの線が活性であることが認識され且つ前記受信線が不活性バスを表示する時にエラー信号を供給するエラー管理手段が設けられ、そのエラー信号により本トランシーバが前記シリアルデータバスに対しもはや積極的には作用しないようにするした、トランシーバ。
【0010】
本発明のこの第1の実施例は、受信線(RXD)が不活性状態に永久的にクランプされる誤り状態の解決策を提供する。このような場合、プロトコルコントローラは、バスが開放されていると、任意の瞬間にデータバスへの送信を開始するであろう。データバスで起こり得る送信は、それにより除去され、バスシステムの利用の可能性は、その完全な除去が行われるまで制限される。これを避けるために、エラー管理手段が本発明の第1の実施例によるトランシーバに設けられている。エラー管理手段は、データバスラインが同時に活性状態であるか否か、及び受信線が不活性バスを表示するか否かをチェックする。このことは、まさに、データ線が不活性状態にクランプされているが、実際にはデータバスが活性状態にある上記の誤り状態であろう。この場合、本発明によるエラー管理手段は、プロトコルコントローラまたはトランシーバによってデータバスが使用されるのを防止する。それは、このエラー管理手段は、トランシーバにデータバスに対してもはや積極的な作用を行わせず、従ってデータバスに対しドミナントビットを送らせないようにするエラー信号を供給するからである。それにより、受信線の不活性状態へのクランピングのため、トランシーバまたはプロトコルコントローラは、もはやバスにデータを送ることができず、従って、バスで生じるデータ通信を破壊しないということが上記の誤り状態の場合に確保される。バスでの通信が影響を受ける前に、誤り状態が既に認識されているということは特に好都合である。
【0011】
上記の目的は、請求項2の次の特徴により本発明の第2の実施例で解決される。
【0012】
シリアルデータバス用のトランシーバであって、送信線と受信線を介してデータバスプロトコルを管理するプロトコルコントローラに接続されるとともに、前記データバスの線に結合され、本トランシーバは、エラー管理手段を有し、このエラー管理手段は、前記送信線が所定時間期間より長い期間活性である時にエラー信号を発生するタイマ回路を有し、そのエラー信号により、本トランシーバはもはや前記データバスに対し積極的には作用しないようにされ、前記送信線が不活性バスを表示するとともに前記受信線が活性バスを表示する時にのみ前記エラー信号が除去される、トランシーバ。
【0013】
上記の種類のエラーの更なる存在し得る原因は、受信線が送信線にクランプされること、すなわち、これら2本線の間に短絡があるということであろう。更に、恐らく、送信線は、永久的に活性状態にクランプされる可能性がある。
【0014】
これら両方の場合、送信線は、バスが妨害を受けるように永久的に活性状態である。送信線が活性状態の場合、この影響は、直ちに生じる。受信線と送信線が共に結合される(短絡される)と、任意の関係者が送信を開始するやいなやフィードバックが起こる。これは、現在のバス状態は、受信線にフィードバックされて、受信線から送信線へのこのフィードバックにより更に活性状態に保持されるからである。
【0015】
本発明の第2の実施例によれば、この問題は解決される。それは、本発明によるトランシーバが、エラー管理手段を有しており、このエラー管理手段は、所定時間期間よりも長い期間送信線が活性状態の時に、エラー信号を発生し、このエラー信号は、トランシーバにもはやデータバスに対し積極的には作用させないという効果をもたらす。しかし、従来技術状態とは対照的に、このエラー信号は、時間が経っても打ち消されず、送信線が不活性バスを表示し、受信線が活性バスを表示するまで続く。
【0016】
誤り状態を除去するためのこの条件は、最も重要なものである。それは、現在の技術状態によれば、バスは、誤り状態が認識された後は再度開放されるからである。しかし、この解決策では、タイマはリセットもされる。それは、問題が再度除去されたからである。従来技術の解決策では、データバスで続いて起こる次の送信の試みによりこのサイクルは再度開始される。しかし、実際の問題、すなわち、データバスの妨害は、それによっては除去されない。
【0017】
本発明による解決策では、確かに誤り状態が除去された後までエラー信号の除去は行われないということが保証される。このことは、受信線が活性バスを表示するとともに送信線が不活性状態の時に、そうなる。
【0018】
請求項3に定義した第1の実施例についての本発明の実施例によれば、エラー信号は、受信線が不活性バスを表示する時にオフにされる。この場合、不活性状態への受信線のクランプは打ち消され、妨害は除去されるということが保証される。
【0019】
プロトコルコントローラにより制御されるトランシーバによる送信が、誤りの場合に除外されるということを簡単ではあるが信頼性のある方法で確保するために、請求項4に定義した本発明の両実施例に共通な別の実施例は、エラー信号が発生する時にトランシーバのバス送信状態が不活性状態に切り替えられるという点に特徴を有する。バスへの積極的な影響は、それにより除外される。
【0020】
両方の実施例に同様に共通するが、請求項5に定義した本発明の他の実施例は、エラー信号がエラー線を介して外部に送られるという点に特徴を有する。プロトコルコントローラが更なる送信を試みないようにするとともに誤りのバス状態を装置(application)に通知するために、その特徴は、誤り状態をプロトコルコントローラに知らせるには特に好都合である。
【0021】
誤り状態は、期待した信号が送信線および受信線で発生するように、少なくとも1人のバス関係者が再度積極的に送信を行う時に、除去することができるだけである。エラー除去の瞬間にシステムに更に別の関係者が存在しないと、今まで妨害されたノードは、エラーの除去にかかわらず誤り状態のままとなる。この誤り状態を除去するために、本発明の両実施例は、請求項6に定義した制御線を提供し、その活性化により、トランシーバのエラー管理手段をリセットし、エラー信号を不活性状態に切り替える。かくして、また誤り状態においても、この誤り状態は、かくして、送信線の制御により、及び、この送信線の制御の下で、リセットすることもできる。
【0022】
【発明の実施の形態】
本発明の以上の及び他の態様は、後記の実施例から明らかとなろう。
【0023】
唯一の図の大部分は、エラー管理手段1を備えたシリアルデータバス用の本発明によるトランシーバのブロック線図である。
【0024】
この図に示した実施例は、車両でしばしば使用されるCANデータバスであって、ドミナント(高レベル)ビットを区別して送信する2本のワイヤバスである。
【0025】
このためには、CANHにより示された第1のデータバスライン2と、CANLにより示された第2のデータバスライン3とが設けられている。ビットがこれらのデータバスラインで送信されるとき、第1のデータバスライン2の電位は増大され、第2のデータバスライン3の電位は減少される。
【0026】
図示のトランシーバは、第1のバス送信段5と第2のバス送信段6を制御する送信器4を有している。第1のバス送信段5は、正の基準電位に結合され、第2のバス送信段6は、基準電位に結合されている。活性ビットを送信すべき場合、送信器4は、2本のバスライン2と3で対応の電位シフトが行われるように2本の送信段5と6を制御する。このために、送信器4は、送信線TXDを介してプロトコルコントローラ(図示せず)により対応する方法で制御される。
【0027】
このプロトコルコントローラ(図示せず)は、データバスプロトコルに従って、データバスで送信及び受信を制御する。従って、図示のトランシーバは、結局このプロトコルコントローラにより制御される。
【0028】
図示のブロック線図は、更に、差動増幅器7を示す。状態0でのこの差動増幅器の反転出力は、データバス、すなわち、2本のデータバスライン2と3がリセッシブ(低レベル)にあるときを示す。しかし、差動増幅器7が高レベルの信号を供給する時、この差動増幅器7は、支配的なビットがデータバスで送信されるということを信号で示す。この信号は、2つのトランジスタ8と9を有するプッシュプル駆動段を介して受信線RXDで送られる。この受信線は、特にプロトコルコントローラ(図示せず)により評価される。従って、プロトコルコントローラは、受信線RXDで受信した信号により、いつもどんな処理がデータバス及びデータバスライン2と3で起こるかを知る。
【0029】
このようなデータバスシステムは、例えば、車両に設けてもよい。このような環境では、特に、データバスラインの短絡時に存在するエラーが、いつデータバス通信の妨害を最小限にするかが理解される。データバスライン2と3自体のエラーについては、従来技術から多くの解決策が知られている。図示の解決策では、図のトランシーバとプロトコルコントローラが別々に構成されているが、動作の妨害は、それら2本のラインの一方、すなわち、受信線または送信線が妨害されるので、たとえば、これら2本のデータラインの間に短絡が存在するので、または、これら2本のデータラインの一方が固定状態にクランプされるので、追加的に起こる可能性がある。
【0030】
受信線RXDが不活性状態に永久的にクランプされるということは、このようなエラーであろう。この場合、プロトコルコントローラは、データバスが開放されていると思って送信しようとするであろう。しかし、データ通信がデータバスで同時に既に起こっていると、このデータ通信はひどく妨害されてデータ通信が完全に遮断される可能性がある。この誤りの場合を認識するために、本発明の第1の実施例の特徴は、データバスラインが活性ではあるが、受信線RXDが同時に不活性バスを表示するということをエラー管理手段1が認識する時に、エラー信号が発生されるということである。この場合は、例えば、受信線が不活性状態にクランプされる時に発生する。
【0031】
この誤り状態を除去するために、エラー管理手段1は、第1のANDゲート11を有し、その第1の非反転入力点は、差動増幅器7の出力点に結合されている。受信線RXDの信号は、第1のANDゲート11の別の反転入力点に与えられる。その信号は、トランジスタ段10によって受信線から結合され、そして反転される。
【0032】
第1のANDゲート11は、時間フィルタであるフィルタ12の前段にあって、RXDのピンまでの遅延時間と再充電時間を考慮している。この時間フィルタは、与えられた時間期間第1のANDゲート11の出力信号を抑圧する。この与えられた時間期間には、第1のANDゲート11の誤り出力信号がこのANDゲート11に加えられる2つの信号の異なる遅延時間のために発生するということが考慮されるべきである。
【0033】
時間フィルタ12の出力信号は、ORゲート13を介してDフリップフロップ14に加えられる。すなわち、その出力信号は、Dフリップフロップ14のセット入力点Sに加えられる。Dフリップフロップ14の出力点は、エラー信号Fを供給する。このエラー信号Fは、送信器4に加えられエラーラインERRを介して外部要素、例えば上記のプロトコルコントローラ(図示せず)に送られる。
【0034】
Dフリップフロップ14は、更にクロック入力CLKを有しており、このクロック入力CLKは、2つの信号STBとENによって制御される第3のANDゲート15から出力信号を受信する。それら2つの信号がドミナントを有する時、フリップフロップ14のクロック入力は、第3のANDゲート15の対応出力信号により制御されてフリップフロップ14をこの方法でリセットすることができるようにする。これは、誤り状態においても、すわなち、Dフリップフロップ自体がセットされている時にリセットを行うためにしてもよい。このことは、試験的または緊急事態のためには好都合であろう。
【0035】
フリップフロップ14のD入力点は、基準電位に結合されている。
【0036】
エラー管理手段1のこの回路は、データバスラインが活性であるが、受信線が同時に不活性なデータバスを表示する場合を取り扱う。この場合は、例えば、受信線が不活性状態にクランプされているので起こる可能性がある。この誤りの場合に、第1のANDゲート11は、対応する出力信号を供給し、この出力信号により、フィルタ12とORゲート13を介して、Dフリップフロップ14をセットすることになる。Dフリップフロップ14がセットされると、このDフリップフロップ14は、エラー信号を供給して誤りの場合を送信機4に知らせる。この場合、送信機4は、データバスライン2と3の他の関係者の間で起こっている可能性あるデータ通信が妨害されないように送信段5と6を不活性状態に切り替える。更に、このエラー信号は、エラーラインERRを介してプロトコルコントローラ(図示せず)に送られるので、このプロトコルコントローラは、更なる送信の試みは開始しない。
【0037】
送信線TXDが永久的に活性状態にクランプされている時、または送信線TXDが受信線RXDにクランプされている時には、他の考えられる誤りの場合が発生する可能性がある。従って、これら2つの線の間には短絡が生じる。
【0038】
この誤りの場合を取り扱うために、本発明は、所定時間期間よりも長い期間送信線TXDが活性状態である時に出力信号を発生するタイマ回路16を有し、この出力信号は、ORゲート13を介してDフリップフロップをセットもする。従って、所定の時間期間中の送信線TXDの永久的な活性状態は、このようにして認識され、エラー信号Fがこの状態の下で発生される。所定時間期間中の送信線TXDのこのような永久的な活性状態は、データバスプロトコルに従っては生じるはずがない。その理由は、特定の最小時間期間内のデータバスの不活性状態がこのプロトコルにより確保されるからである。従って、この状態の下では、それは、エラー管理手段1が発生するエラー信号Fに係わるエラーであるに違いない。
【0039】
従って、図示の本発明の実施例は、本発明の2つの実施例を好都合に組み合わせている。それは、共通のDフリップフロップが2つの実施例に設けられ、このフリップフロップは、それぞれのエラー状態の下で制御されるからである。図示の実施例で、エラー信号Fは、本発明の2つの実施例のために共同で打ち消される。
【0040】
除去条件として、送信線TXDが不活性であって受信線が活性である時に、上記のエラーの全てが除去されると仮定する。このような場合、例えば、不活性状態にクランプの可能性ある受信線は、再度開放されるものとする。更に、送信線と受信線との短絡は、除去されるものとする。送信線は、活性状態に永久的にクランプはされないであろう。
【0041】
エラー信号除去のために、第2のANDゲート17が設けられ、この第2のANDゲート17の第1の入力点は、トランジスタ段10の出力信号を受信する。従って、受信線RXDの反転信号は、この入力点に加えられる。送信線TXDの信号は、ANDゲート17の第2の入力点に加えられる。
【0042】
第2のANDゲート17は、送信線TXDが不活性で受信線RXDが活性の時に出力信号を供給する。この場合、出力信号は、遅延時間を補償するためにフィルタ18を介して、Dフリップフロップ14のリセット入力に再度加えられる。従って、Dフリップフロップ14は、エラー信号Fが不活性状態に再度切り替えられるように、上記の状態の下で再度リセットされる。このことは、エラー線ERRを介してプロトコルコントローラに知らされる。同時に、送信器4は、対応する送信が送信線TXDを介して行われる限り、駆動段5と6を再度活性状態に切り替える。
【0043】
かくして、図示のトランシーバは、3つの重要な誤り状態を取り扱うエラー管理手段1を有している。実施例に示した回路は、比較的少数の要素で実施される本発明の2つの実施例を取り扱う。それは、エラー信号を発生するための共通のDフリップフロップ14が本発明の両実施例に設けられているからである。また、エラー信号のリセットは、両実施例に共通に設けられた回路要素により行われる。
【0044】
従来技術の解決策とは対照的に、送信器とプロトコルコントローラとの間の2本の線に関する信頼性あるより広範なエラー認識は、かくして達成される。比較的少数の要素で、データバスの動作の信頼性はそれにより実質的に改善される。それは、実際に起こると考えられるエラー状態が取り扱われ、データバス線2と3の他の関係者との妨害のないデータ通信が、受信線及び(または)送信線が妨害される時でも、データバスで行われ得るからである。
【図面の簡単な説明】
【図1】エラー管理手段1を備えたシリアルデータバス用の本発明によるトランシーバのブロック線図である。
【符号の説明】
1 エラー管理手段
2 第1のデータバスライン
3 第2のデータバスライン
4 送信器
5 第1のバス送信段
6 第2のバス送信段
7 差動増幅器
8 トランジスタ
9 トランジスタ
10 トランジスタ段
11 第1のANDゲート
12 フィルタ
13 ORゲート
14 フリップフロップ
15 第3のANDゲート
16 タイマ回路
17 第2のANDゲート
F エラー信号
RXD 受信線
TXD 送信線
ERR エラー線

Claims (10)

  1. データバスの線に結合されたデータバスプロトコルを管理するプロトコルコントローラに対し、送信線と受信線を介して接続された、シリアルデータバス用のトランシーバであって、
    前記データバスの線が活性であることが認識され且つ受信線が不活性バスを表示する時にエラー信号を供給するエラー管理手段を備え、前記エラー信号により前記シリアルデータバスに対しもはや積極的には作用しないようにしたトランシーバ。
  2. データバスの線に結合されたデータバスプロトコルを管理するプロトコルコントローラに対し、送信線と受信線を介して接続された、シリアルデータバス用のトランシーバであって、
    前記送信線が所定時間期間より長い期間活性である時にエラー信号を発生するタイマ回路を有するエラー管理手段を備え、
    前記エラー信号により、もはや前記データバスに対し積極的には作用しないようにされ、前記送信線が不活性バスを表示するとともに前記受信線が活性バスを表示する時にのみ前記エラー信号が除去される、トランシーバ。
  3. 前記エラー管理手段は、前記送信線が不活性バスを表示するとともに前記受信線が活性バスを表示する時に、前記エラー信号をオフにすることを特徴とする請求項1記載のトランシーバ。
  4. 前記エラー信号が、前記トランシーバのバス送信段を不活性状態に切り替えることを特徴とする請求項1または2記載のトランシーバ。
  5. 前記エラー信号が、エラー線によって、外部に、特に、プロトコルコントローラよりも高い優先順位を持つ装置に送られることを特徴とする請求項1または2記載のトランシーバ。
  6. 制御線が設けられ、その活性化により前記エラー管理手段がリセットされ、それによりエラー信号が不活性状態に切り替えられることを特徴とする請求項1または2記載のトランシーバ。
  7. 前記エラー管理手段が、フリップフロップを有し、このフリップフロップは、セット状態でエラー信号を供給することを特徴とする請求項1または2記載のトランシーバ。
  8. 前記エラー管理手段は、第1のANDゲートを有し、この第1のANDゲートの出力信号は、前記データバス線が活性であって、且つ前記受信線が不活性バスを表示する時に、前記フリップフロップに加えられてこのフリップフロップをセットすることを特徴とする請求項1または7記載のトランシーバ。
  9. 前記エラー管理手段の前記タイマ回路は、前記送信線が所定時間期間より長い期間活性状態である時に、前記フリップフロップをセットすることを特徴とする請求項2または7記載のトランシーバ。
  10. 第2のANDゲートが設けられ、この第2のANDゲートの入力点は、受信信号と送信信号を受けて前記フリップフロップをリセットし、それにより、前記送信線が活性バスを表示し、前記受信線が不活性バスを表示する時に、前記エラー信号を不活性状態に切り替えることを特徴とする請求項1、2または7記載のトランシーバ。
JP2002015566A 2001-01-24 2002-01-24 エラー管理手段を備えたトランシーバ Expired - Fee Related JP4011348B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10103092A DE10103092A1 (de) 2001-01-24 2001-01-24 Transceiver mit Mitteln zum Fehlermanagement
DE10103092.4 2001-01-24

Publications (2)

Publication Number Publication Date
JP2002271347A JP2002271347A (ja) 2002-09-20
JP4011348B2 true JP4011348B2 (ja) 2007-11-21

Family

ID=7671570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015566A Expired - Fee Related JP4011348B2 (ja) 2001-01-24 2002-01-24 エラー管理手段を備えたトランシーバ

Country Status (7)

Country Link
US (1) US7046722B2 (ja)
EP (1) EP1227406B1 (ja)
JP (1) JP4011348B2 (ja)
KR (1) KR100852085B1 (ja)
AT (1) ATE256312T1 (ja)
DE (2) DE10103092A1 (ja)
ES (1) ES2210216T3 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649987B1 (en) 2001-06-19 2010-01-19 At&T Intellectual Property I, L.P. System and method for forwarding selective calls
KR100539249B1 (ko) * 2004-02-06 2005-12-27 삼성전자주식회사 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터
JP4451712B2 (ja) * 2004-05-18 2010-04-14 富士通マイクロエレクトロニクス株式会社 データ転送装置、および転送異常状態検出方法。
JP2012235427A (ja) * 2011-05-09 2012-11-29 Denso Corp バスコントローラの接続方法および通信システム
DE102017212544A1 (de) * 2017-07-21 2019-01-24 Robert Bosch Gmbh Sende-/Empfangseinrichtung für ein CAN Bussystem und Verfahren zur Erkennung eines Kurzschlusses mit einer CAN Sende-/Empfangseinrichtung
US20210406138A1 (en) * 2020-06-26 2021-12-30 Nxp B.V. Can transceiver
DE102020123202A1 (de) 2020-09-04 2022-03-10 Krauss-Maffei Wegmann Gmbh & Co. Kg CAN-Bus-Netzwerk
EP4099640A1 (en) * 2021-06-03 2022-12-07 Nxp B.V. Transceiver device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539677A (en) * 1983-07-28 1985-09-03 International Business Machines Corp. Multiple access data communication system
US4639933A (en) * 1983-12-14 1987-01-27 General Electric Company Steering logic circuit for a digital data transceiver
US4837788A (en) * 1985-11-08 1989-06-06 Ford Aerospace & Communications Corporation Repeater for extending local area networks
KR920009156B1 (ko) * 1989-12-16 1992-10-13 한국전기통신공사 공통선 시스템의 신호 단말 제어장치
DE19509133C2 (de) 1994-04-11 2003-07-17 Daimler Chrysler Ag Anordnung zur Überwachung von Zweidraht-Busleitungen
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
DE19611944C2 (de) * 1996-03-26 2003-03-27 Daimler Chrysler Ag Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus

Also Published As

Publication number Publication date
DE10103092A1 (de) 2002-07-25
US7046722B2 (en) 2006-05-16
EP1227406A1 (de) 2002-07-31
KR100852085B1 (ko) 2008-08-13
JP2002271347A (ja) 2002-09-20
KR20020062816A (ko) 2002-07-31
EP1227406B1 (de) 2003-12-10
US20020097789A1 (en) 2002-07-25
DE50200126D1 (de) 2004-01-22
ES2210216T3 (es) 2004-07-01
ATE256312T1 (de) 2003-12-15

Similar Documents

Publication Publication Date Title
EP2800313B1 (en) Devices and methods for an enhanced driver mode for a shared bus
CN112019413B (zh) 控制器局域网收发器
CN107181655B (zh) 推挽式振铃抑制电路
US9740655B2 (en) Data transmission using a protocol exception state
CN107154885B (zh) 前馈振铃抑制电路
JP5223421B2 (ja) 通信装置
EP3544239B1 (en) Controller area network (can) device and method for operating a can device
EP3275130B1 (en) Method for transmitting messages in a data bus system, transceiver and electronic control unit for a motor vehicle
KR102423667B1 (ko) 버스 시스템의 가입자국용 통신 제어 장치, 프로그래밍 툴, 그리고 상이한 프로토콜에 따라 통신하는 가입자국들을 포함하는 버스 시스템에서 가입자국들의 프로그래밍 방법
CN110113070B (zh) 一种适用于usb的信号发送及接收方法
JP4011348B2 (ja) エラー管理手段を備えたトランシーバ
CN112859663A (zh) 具有可切换的转换速率的现场总线系统
CN114930774B (zh) 用于串行总线系统的用户站的发送/接收装置和通信控制装置及用于在串行总线系统中通信的方法
US11588663B1 (en) Controller area network transceiver
US11115236B2 (en) Subscriber station for a bus system and method for transmitting data in a bus system
EP1989630B1 (en) Interface between busses of different physical layers
JP6617091B2 (ja) 自動車用電子制御装置
CN114930775B (en) Transmitting/receiving device and communication control device for a user station of a serial bus system and method for communicating in a serial bus system
NL2026452B1 (nl) Inrichting voor een deelnemerstation van een serieel bussysteem en werkwijze voor communicatie in een serieel bussysteem
EP4164185A2 (en) Controller area network transceiver
CN114762298B (zh) 用于总线系统的发送/接收装置和用于在耦合输入了干扰时减少总线差分电压的振荡的方法
CN114930775A (zh) 用于串行总线系统的用户站的发送/接收装置和通信控制装置以及用于在串行总线系统中进行通信的方法
JPH0570348B2 (ja)
CN115811447A (zh) 控制器局域网收发器
JP2005159728A (ja) データ伝送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees