KR100539249B1 - 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터 - Google Patents

채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터 Download PDF

Info

Publication number
KR100539249B1
KR100539249B1 KR10-2004-0007829A KR20040007829A KR100539249B1 KR 100539249 B1 KR100539249 B1 KR 100539249B1 KR 20040007829 A KR20040007829 A KR 20040007829A KR 100539249 B1 KR100539249 B1 KR 100539249B1
Authority
KR
South Korea
Prior art keywords
current
input signal
mos transistor
transistor
gate
Prior art date
Application number
KR10-2004-0007829A
Other languages
English (en)
Other versions
KR20050079732A (ko
Inventor
장일권
전용원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0007829A priority Critical patent/KR100539249B1/ko
Priority to TW094102118A priority patent/TWI263414B/zh
Priority to US11/047,763 priority patent/US7183809B2/en
Priority to JP2005030944A priority patent/JP4708043B2/ja
Publication of KR20050079732A publication Critical patent/KR20050079732A/ko
Application granted granted Critical
Publication of KR100539249B1 publication Critical patent/KR100539249B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Transmitters (AREA)

Abstract

전류 신호를 이용한 통신에 사용되는 전류 모드 트랜스미터(current mode transmitter)를 개시한다. 상기 전류 모드 트랜스미터는, 출력단자로부터 전류를 싱크(sink)하는 트랜지스터에 존재하는 기생 커패시터(parasitic capacitor)의 한 쪽 단자에서의 전하변동에 의한 출력전류의 변동 및 상기 트랜지스터의 하나의 노드 전압의 응답속도의 감소를 상쇄시키기 위하여 상기 노드에 전하를 공급하는 전하에러 제거회로를 구비한다. 상기 전하에러 제거회로에는 트랜스미터의 입력신호 및 상기 입력신호의 위상을 반전시킨 반전입력신호를 사용하는데, 상기 두 신호는 동작되는 트랜지스터의 타입(type)에 따라, 논리하이 또는 논리로우 상태가 겹쳐지지 않는 2 상(two phase) 신호이다.

Description

채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터{A current mode transmitter with channel charge error cancellation.}
본 발명은 데이터 통신에 관한 것으로서, 특히, 전류신호를 이용한 통신에 관한 것이다.
도 1은 종래의 전류 모드 트랜스미터(current mode transmitter)의 일 예를 나타내는 회로도이다.
도 1을 참조하면, 상기 전류 모드 트랜스미터는, 소스(source) 및 싱크 전류(sink current)구조를 가지는 2개의 극성(bi-polar)을 이용하여 신호처리 한다. 즉, 출력신호(lout)의 논리 값이, 높은 전압전원(Vcc) 및 낮은 전압전원(GND) 사이의 값 중 어느 값을 가지는 가에 따라 상기 출력신호(lout)의 논리상태를 결정한다. 2개의 극성(Vcc 및 GND)을 이용한 트랜스미터를 구현하기 위해서는, 트랜스미터 회로의 동작을 제어하기 위하여 공급되는 2개의 바이어스 전압(Pbias 및 Nbias)을 생성시키기 위한 회로가 추가로 요구된다. 따라서 시스템 전체가 복잡하게 되고, 출력신호(lout)의 상태에 관계없이 높은 전압전원(Vcc) 또는 낮은 전압전원(GND)으로부터 항상 전류가 공급되거나 싱크(sink)기 때문에 전력 소비가 큰 단점이 있다.
도 2는 종래의 전류 모드 트랜스미터의 다른 일 예를 나타내는 회로도이다.
도 2를 참조하면, 상기 전류 모드 트랜스미터는, 모스(MOS, Metal Oxide Silicon) 트랜지스터의 드레인(drain)이 오픈 되었다고 하여 오픈 드레인(open drain)구조라 하며, 출력단자(lout)로부터 공급되는 싱크 전류(sink current)의 양에 의하여 전달되는 출력신호의 값이 결정된다. 도 2의 구조를 가지는 트랜스미터는, 도 1의 구조를 가지는 트랜스미터의 큰 전력 소비를 감소시키기 위하여 고안되었다.
반전입력신호(Vinb)에 의하여 트랜지스터 M3을 흐르는 전류가 차단되고 결국 트랜지스터 M2를 통하여 흐르는 전류가 차단되었을 때, 출력단자(lout)에서는 트랜지스터 M1을 통하여 흐르는 전류만()을 공급하게 된다. 반면에, 반전입력신호(Vinb)에 의하여 트랜지스터 M3을 통하여 전류가 흐르게 되고 결국 트랜지스터 M2를 통하여 흐르는 전류가 일 때, 출력단자(lout)에서는 상기 추가되는 전류를 합한 전류()를 공급하게 된다. 상기 출력단자로부터 흐르는 전류의 양으로 논리상태를 결정하는 것의 예로서, 상기 출력단자로부터 흐르는 전류가 ()일 때는 논리하이라고 정의하고, 전류가 ()일 때는 논리로우라고 정의하는 경우를 들 수 있다.
도 2에 도시된 구조는, 도 1의 구조에 비하여 바이어스 전압이 하나만 공급하면 되므로 상기 바이어스 전압(Bias)을 생성시킬 회로가 상대적으로 간단하고, 하나의 공급전원(GND)만을 이용한다는 점에서 전력소모가 상대적으로 작다는 장점이 있다.
트랜지스터 M2는, 반전입력신호(Vinb)의 전압에 따라, 포화 영역(saturation region) 또는 컷오프 영역(cut off region)에서 동작하게 된다. 트랜지스터 M2의 동작이 포화영역 및 컷오프 영역사이를 천이(transit)하면서 생성되거나 소멸되는 채널의 전하가, 트랜지스터 M2의 게이트(gate)와 소스(source) 사이에 존재하는 기생 커패시터(parasitic capacitor) 에 강하(drop)되는 전압을 변화시킨다. 상기 기생 커패시터 에 강하되는 전압의 변화는 트랜지스터 M2에 흐르는 전류의 양을 변화시키고 궁극적으로는 전송오류를 유발시킨다. 상기 기생 커패시터 는 모스 트랜지스터를 생성시킬 때 생성되는 것으로, 트랜지스터 게이트의 폭(width)과 길이(length)에 따라 커패시턴스(capacitance)가 결정된다.
도 3은 도 2에 도시된 종래의 트랜스미터의 출력 전류 파형을 나타내는 다이어그램이다.
종래의 전류 모드 트랜스미터는, 반전입력신호(Vinb)의 전압 값에 따라 2개의 출력 전류 상태( 및 )가 발생하는데, 도 3을 참조하면, 상기 2개의 출력전류 상태를 출력시키기 위하여 트랜지스터는 포화영역(saturation region) 및 컷오프 영역(cut off region)을 번갈아 가면서 동작한다.
도 3을 참조하면, 상기 두 동작영역을 번갈아 가면서 천이(transit)하는 동안 변동되는 트랜지스터의 채널전하에 의하여, 출력전류(lout)의 라이징 에지(rising edge) 및 폴링 에지(falling edge)가 붕괴되는 현상을 파악할 수 있다.
도 2 및 도 3을 참조하면, 반전입력신호(Vinb)가 "하이상태(high state)"에서 "로우상태(low state)"로 천이(transit)할 때, 노드 X의 전압이 늦게 상승하고, 결국 트랜지스터 M2의 컷오프 지연이 나타나는 것을 알 수 있다. 이는 출력전류의 오프(off) 지연을 발생시켜 전송하는 전류신호(current signal)의 듀티 비(duty ratio)를 나쁘게 한다.
본 발명이 이루고자 하는 기술적 과제는, 트랜지스터의 동작영역이 천이(transit)되는 과정에서 발생하는 채널전하의 변동에 의한 전송 전류에러를 상쇄시켜 제거하는 전하에러 제거회로(charge error cancellation circuit)를 구비하는 전류 모드 트랜스미터를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 전류 모드 트랜스미터는, 제1싱크 전류경로, 전하에러 제거회로 및 제2싱크 전류경로를 구비한다.
상기 제1싱크 전류경로는, 소정의 제1바이어스 전압에 따라 출력 단자로부터 일정한 전류가 흐르게 한다.
상기 전하에러 제거회로는, 입력신호에 응답하여 높은 전원 전압으로부터 전류제어단자에 소정의 전류를 공급하며, 상기 입력신호, 상기 입력신호의 위상과 반대되는 반전입력신호 및 소정의 제2바이어스 전압에 응답하여 상기 제2바이어스 전압의 변동을 상쇄한다.
상기 제2싱크 전류 경로는, 상기 제2바이어스 전압 및 상기 반전입력신호에 대응하여 상기 출력 단자로부터 임의의 전류를 싱크(sink)하며, 싱크되는 전류는 상기 전류제어단자에 의하여 제어된다.
상기 입력신호 및 상기 반전입력신호는, 상기 두 신호에 의하여 동작되는 트랜지스터의 타입(type)에 따라, 논리하이 또는 논리로우 상태가 겹쳐지지 않는 2 상(two phase) 신호인 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일 실시 예에 따른 전류 모드 트랜스미터의 구성을 나타내는 회로도이다.
도 4를 참조하면, 상기 전류 모드 트랜스미터는 제1싱크 전류경로(400), 제2싱크 전류경로(410) 및 전하에러 제거회로(420)를 구비한다.
제1싱크 전류경로(400)는, 공급되는 제1바이어스전압(Bias1)에 의하여 결정된 일정한 양()의 전류를 흐르게 하는 두 개의 모스트랜지스터(Ms1 및 Ms2)를 구비한다. 제1싱크 전류경로(400)를 구성하는 두 개의 모스트랜지스터(Ms1 및 Ms2)는 종래에 사용 중인 회로와 동일하므로 설명을 생략한다.
제2싱크 전류경로(410)는, 의 전류를 흐르게 하는 두 개의 모스트랜지스터 (M1 및 M2)를 구비한다. 제1모스트랜지스터(M1)는, 일단이 출력단자(lout)에 연결되고, 다른 일단이 마디 X에 연결되며, 게이트에 제2바이어스전압(Bias2)이 인가된다. 제2모스트랜지스터(M2)는, 일단이 마디 X에 연결되고, 다른 일단이 낮은 전원전압(GND)에 연결되며, 게이트에 반전입력신호(Vinb)가 인가된다.
전하에러 제거회로(420)는, 마디(X)의 전류경도를 빠르게 개선하는 전류경도 개선회로(420-1) 및 전하에러를 상쇄시키는 전하상쇄회로(420-2)를 구비한다.
전류경도 개선회로(420-1)는, 일단이 높은 전원전압(Vcc)에 연결되고 다른 일단이 전류보상단자(cc)에 연결되며 게이트에 입력신호(Vin)가 인가되는 제3모스트랜지스터(M3)로 이루어진다.
전하상쇄회로(420-2)는, 3개의 모스트랜지스터(M4 내지 M6)를 구비한다.
제4모스트랜지스터(M4)는, 드레인과 소스가 서로 결합되어 마디 Xc에 연결되고 게이트에는 제2바이어스전압(Bias2)이 인가된다. 제5모스트랜지스터(M5)는, 일단이 높은 전원전압(Vcc)에 연결되고 다른 일단이 마디 Xc에 연결되며 게이트에 반전입력신호(Vinb)가 인가된다. 제6모스트랜지스터(M6)는 일단이 마디 Xc에 연결되고 다른 일단이 낮은 전원전압(GND)에 연결되며 게이트에 입력신호(Vin)가 인가된다.
본 발명의 핵심은 마디 X에서의 전류경도를 빠르게 개선하는 것과, 마디 X와 제2바이어스전압(Bias2) 사이에 존재하는 기생 커패시터()에 의한 에러를 보상하는 것이다.
먼저 전류경도를 빠르게 개선시키는 방법을 설명한다.
이하에서 도 4의 트랜지스터는 모두 엔 모스트랜지스터(N type MOS transistor)라고 가정하고 설명한다.
제2모스트랜지스터(M2)의 게이트에 인가되는 반전입력신호(Vinb)가 논리하이 상태에서 논리로우 상태로 천이하면, 제2모스트랜지스터(M2)는 오프(off)되어 전류가 흐르지 않게 된다. 이와 동시에 게이트에 입력신호(Vin)가 인가되는 제3모스트랜지스터(M3)는 턴온(turn on)되어 마디(X)에 전하를 공급한다. 제3모스트랜지스터(M3)에 의하여 공급되는 전하는 마디(X)의 전압을 상승시키므로, 제1모스트랜지스터(M1)의 게이트 및 소스 사이의 전압이 급격하게 줄어들게 한다. 이러한 과정을 통하여 제1모스트랜지스터(M1)는 종래의 회로에 비하여 상당히 빠른 시간 안에 턴 오프(turn off)된다. 또한 마디(X)의 전압은 Vcc-Vth 까지만 상승하기 때문에, 다음에 Vinb가 논리하이 상태가 되어 제2모스트랜지스터(M2)가 턴온(turn on) 될 때 마디(X) 전압을 GND로 하강시키는 시간을 감소시킬 수 있다.
이하에서는 전하상쇄회로에 대하여 설명한다.
제4모스트랜지스터(M4)의 드레인 및 소스가 서로 연결되어 있는 구조는, 제4모스트랜지스터(M4)의 채널 면적 크기의 표면적을 가지는 커패시터()와 동일하게 해석될 수 있다. 이 경우 상기 커패시터의 한 쪽 극(electrode)은 제2바이어스전압(Bias2)이 되고 다른 한 쪽 극은 드레인(또는 소스)이 된다.
제1모스트랜지스터(M1)의 동작이 포화영역에서 컷오프 영역 사이를 천이(transit)하게 됨에 따라, 채널에 있던 전하가 소스(source) 또는 드레인(drain)으로 유입된다. 이렇게 유입되는 전하가, 제1모스트랜지스터(M1)의 게이트 및 소스사이에 존재하는 기생 커패시터()에 강하(drop)되는 전압을 일정한 양만큼() 변화시킨다고 가정한다. 제4모스트랜지스터(M4)는 트랜스미터가 동작하고 있는 한 항상 턴 온(turn on) 되어 선형영역에 있으며, 입력신호(Vin)가 논리하이 상태라 하면 제6모스트랜지스터(M6)도 턴 온(turn on) 된 상태가 된다. 턴 온 되어 있는 제4모스트랜지스터(M4)의 소스(또는 드레인)에 있던 전하는, 제6모스트랜지스터(M6)의 동작 형태에 따라, 자신의 채널로 유입되면서 제4모스트랜지스터(M4)의 게이트 및 소스 사이의 기생 커패시터()에 강하되는 전압을 변화시킨다.
제2싱크 전류경로(410)를 구성하는 제1모스트랜지스터(M1), 제2모스트랜지스터(M2) 및 전류경도개선회로(420-1)를 구성하는 제3모스트랜지스터(M3)가 이루는 구조와 전하제거회로(420-2)를 구성하는 제4모스트랜지스터(M4) 내지 제6모스트랜지스터(M6)는 서로 대칭구조를 이룬다. 제2모스트랜지스터(M2)의 게이트에 인가되는 반전입력신호(Vinb)와 제6모스트랜지스터(M6)의 게이트에 인가되는 입력신호(Vin)의 위상이 서로 반대이므로, 하나의 트랜지스터가 턴 온 될 때 다른 트랜지스터는 턴 오프 된다. 따라서 마디 X의 전압에 영향을 미치는 전하들의 동작과 마디XC의 전압에 영향을 주는 전하들의 동작은 서로 반대 특성을 가지게 된다.
다시 말하면, 트랜지스터 M2의 기생 커패시터 에 의하여 변화되는 마디 X의 전압이 라고 하자. 이때, 트랜지스터 M4가 생성시키는 커패시터 에 의하여 변화되는 마디 Xc의 전압을 상기 와 크기는 같고 극성은 반대되도록( -) 조절하면, 상기 마디 X 및 마디 Xc의 전압변동은 서로 상쇄될 수 있다. 결국, 전하의 이동 및 두 개의 커패시터( 및 )에 의하여 발생되는 제2바이어스전압(Bias2)의 변동은 서로 상쇄되는 효과를 가져올 수 있다.
상기 두 개의 커패시터( 및 )의 커패시턴스(capacitance)는 공정 및 채널의 면적에 의하여 정해지고, 설계자는 상기 커패시턴스를 임의로 조절할 수 있음은 물론이다.
도 5는 종래의 기술에 따른 트랜스미터 및 본 발명에 따른 트랜스미터의 출력 파형을 비교한 그래프이다.
도 5를 참조하면, 종래에 사용 중인 트랜스미터의 출력(점선) 특성에 비하여 본 발명에 따른 트랜스미터의 출력(실선) 특성이 상당히 개선된 것을 알 수 있다. 도 5는 컴퓨터 시뮬레이션에 의한 데이터이지만, 실제로 반도체 칩을 생산하여 이를 테스트하여도 동일한 결과를 얻을 것이 분명하다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전류 모드 트랜스미터는, 출력단자로부터 전류가 싱크 될 때 발생할 수 있는 전하에 의한 전류 전송 에러를 방지할 수 있을 뿐만 아니라, 컷오프(cut off) 시 발생하는 응답지연을 개선함으로써, 빠르고 정확한 전류 전송이 가능하다. 또한 본 발명을 구현하기 위하여 종래의 트랜스미터에 추가되어야 하는 회로의 구성이 간단하기 때문에, 레이아웃(layout)에서 추가되는 면적에 대한 단점도 그 효과에 비하여 무시할 만 하다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 전류 모드 트랜스미터(current mode transmitter)의 일 예를 나타내는 회로도이다.
도 2는 종래의 전류 모드 트랜스미터의 다른 일 예를 나타내는 회로도이다.
도 3은 도 2에 도시된 종래의 트랜스미터의 출력 전류 파형을 나타내는 다이어그램이다.
도 4는 본 발명에 따른 전류 모드 트랜스미터의 구성을 나타내는 회로도이다.
도 5는 종래의 기술에 따른 트랜스미터 및 본 발명에 따른 트랜스미터의 출력 파형을 비교한 그래프이다.

Claims (5)

  1. 전류신호를 이용한 통신에 사용되는 전류 모드 트랜스미터에 있어서,
    소정의 제1바이어스 전압에 따라 출력 단자로부터 일정한 전류가 흐르는 제1싱크 전류경로;
    입력신호에 응답하여 높은 전원 전압으로부터 전류제어단자에 소정의 전류를 공급하고, 상기 입력신호, 상기 입력신호의 위상과 반대되는 반전입력신호 및 소정의 제2바이어스 전압에 응답하여 상기 제2바이어스 전압의 변동을 상쇄하는 전하에러 제거회로; 및
    상기 제2바이어스 전압 및 상기 반전 입력신호에 대응하여 상기 출력 단자로부터 임의의 전류를 싱크(sink)하며, 싱크되는 전류는 상기 전류제어단자에 의하여 제어되는 제2싱크 전류경로를 구비하며,
    상기 입력신호 및 상기 반전입력신호는,
    상기 두 신호에 의하여 동작되는 트랜지스터의 타입에 따라, 논리하이 또는 논리로우 상태가 겹쳐지지 않는 2 상(two phase) 신호인 것을 특징으로 하는 전류 모드 트랜스미터.
  2. 제1항에 있어서, 상기 제2싱크 전류경로는,
    일단이 상기 출력단자에 연결되고, 다른 일단이 상기 전류제어단자에 연결되며, 게이트에 상기 제2바이어스전압이 인가되는 제1모스트랜지스터; 및
    일단이 상기 제1모스트랜지스터의 다른 일단 및 상기 전류제어단자에 공통으로 연결되고, 다른 일단이 낮은 전원전압에 연결되며, 게이트에 상기 반전입력신호가 인가되는 제2모스트랜지스터를 구비하는 것을 특징으로 하는 전류 모드 트랜스미터.
  3. 제2항에 있어서, 상기 전하에러 제거회로는,
    상기 제1모스트랜지스터 및 상기 제2모스트랜지스터가 연결된 마디의 전류경도를 빠르게 변화시키는 전류경도 개선회로 및
    상기 제1모스트랜지스터 및 상기 제2모스트랜지스터가 연결된 마디에서의 전하에러를 보상하는 전하상쇄회로를 구비하는 것을 특징으로 하는 전류 모드 트랜스미터.
  4. 제3항에 있어서, 상기 전류경도 개선회로는,
    일단이 높은 전원전압에 연결되고, 다른 일단이 상기 전류제어단자에 연결되며, 게이트에 상기 입력신호가 인가되는 제3모스트랜지스터를 구비하는 것을 특징으로 하는 전류 모드 트랜스미터.
  5. 제3항에 있어서, 상기 전하상쇄회로는,
    드레인 및 소스가 서로 연결되고 게이트에 상기 제2바이어스전압이 인가되는 제4모스트랜지스터;
    일단이 높은 전원전압에 연결되고, 다른 일단이 상기 제4모스트랜지스터의 드레인(또는 소스)과 공통으로 연결되며, 게이트에 상기 반전입력신호가 인가되는 제5모스트랜지스터; 및
    일단이 상기 제4모스트랜지스터의 드레인(또는 소스) 및 상기 제5모스트랜지스터의 다른 일단과 공통으로 연결되고, 다른 일단이 낮은 전원전압에 연결되며, 게이트에 상기 입력신호가 인가되는 것을 특징으로 하는 제6모스트랜지스터를 구비하는 것을 특징으로 하는 전류 모드 트랜스미터.
KR10-2004-0007829A 2004-02-06 2004-02-06 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터 KR100539249B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2004-0007829A KR100539249B1 (ko) 2004-02-06 2004-02-06 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터
TW094102118A TWI263414B (en) 2004-02-06 2005-01-25 Current mode transmitter capable of canceling channel charge error
US11/047,763 US7183809B2 (en) 2004-02-06 2005-02-02 Current mode transmitter capable of canceling channel charge error
JP2005030944A JP4708043B2 (ja) 2004-02-06 2005-02-07 チャンネル電荷によるエラーを除去する電流モードトランスミッタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0007829A KR100539249B1 (ko) 2004-02-06 2004-02-06 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터

Publications (2)

Publication Number Publication Date
KR20050079732A KR20050079732A (ko) 2005-08-11
KR100539249B1 true KR100539249B1 (ko) 2005-12-27

Family

ID=34825089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0007829A KR100539249B1 (ko) 2004-02-06 2004-02-06 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터

Country Status (4)

Country Link
US (1) US7183809B2 (ko)
JP (1) JP4708043B2 (ko)
KR (1) KR100539249B1 (ko)
TW (1) TWI263414B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187909B2 (en) * 2004-03-29 2007-03-06 Texas Instruments Incorporated Current mode transmitter
JP4885633B2 (ja) * 2006-07-19 2012-02-29 ローム株式会社 送信装置およびそれを利用した伝送装置ならびに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170108A (ja) * 1990-11-01 1992-06-17 Fujitsu Ltd Ｆｅｔ駆動回路
US5504782A (en) * 1994-07-29 1996-04-02 Motorola Inc. Current mode transmitter and receiver for reduced RFI
US5832370A (en) * 1996-09-26 1998-11-03 Motorola, Inc. Current mode transceiver circuit and method
US6184714B1 (en) * 1998-02-25 2001-02-06 Vanguard International Semiconductor Corporation Multiple-bit, current mode data bus
US6348817B2 (en) * 1999-05-10 2002-02-19 Jinghui Lu Complementary current mode driver for high speed data communications
US6169445B1 (en) * 1999-05-17 2001-01-02 Maxim Integrated Products, Inc. Current mode transmitter
JP2001326562A (ja) * 2000-05-15 2001-11-22 Nec Corp 可変遅延回路
JP3654149B2 (ja) * 2000-07-04 2005-06-02 株式会社デンソー データ通信装置
JP3688572B2 (ja) * 2000-09-28 2005-08-31 株式会社東芝 半導体集積回路
DE10103092A1 (de) * 2001-01-24 2002-07-25 Philips Corp Intellectual Pty Transceiver mit Mitteln zum Fehlermanagement
US6597198B2 (en) * 2001-10-05 2003-07-22 Intel Corporation Current mode bidirectional port with data channel used for synchronization
JP2003298368A (ja) * 2002-04-03 2003-10-17 Mitsubishi Electric Corp 増幅回路
US7075360B1 (en) * 2004-01-05 2006-07-11 National Semiconductor Corporation Super-PTAT current source
US7187909B2 (en) * 2004-03-29 2007-03-06 Texas Instruments Incorporated Current mode transmitter

Also Published As

Publication number Publication date
JP2005223930A (ja) 2005-08-18
US20050174147A1 (en) 2005-08-11
JP4708043B2 (ja) 2011-06-22
KR20050079732A (ko) 2005-08-11
TWI263414B (en) 2006-10-01
TW200527841A (en) 2005-08-16
US7183809B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
KR100373671B1 (ko) 반도체 장치
US7471111B2 (en) Slew-rate controlled pad driver in digital CMOS process using parasitic device cap
JP5008367B2 (ja) 電圧発生装置
US8044687B2 (en) Wide input common mode voltage comparator
US7176752B2 (en) Plate voltage generation circuit capable controlling dead band
JP4477705B2 (ja) 差動増幅回路
US7518424B2 (en) Slew rate controlled output circuit
US20070046337A1 (en) Comparator circuit and semiconductor apparatus
US20070046354A1 (en) Delay adjustment circuit and synchronous semiconductor device having the delay adjustment circuit
US6563351B2 (en) Semiconductor integrated circuit having output buffer
JP3415508B2 (ja) ドライバ回路及びその出力安定化方法
KR100539249B1 (ko) 채널 전하에 의한 에러를 제거하는 전류 모드 트랜스미터
US7199613B2 (en) Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals
CN114545809B (zh) 控制电路和延时电路
CN114545807B (zh) 控制电路和延时电路
JP4983562B2 (ja) シュミット回路
KR100382718B1 (ko) 출력전류 보상회로를 구비하는 출력드라이버
CN114553216B (zh) 电位产生电路、反相器、延时电路和逻辑门电路
JPH04315895A (ja) 基準電圧発生回路
KR100324329B1 (ko) 저전압 프리챠지 다이나믹 회로
CN116032218A (zh) 放大电路
CN115314040A (zh) 放大器以及lpddr3输入缓冲器
TW202318792A (zh) 放大電路
TW202243392A (zh) 放大器以及lpddr3輸入緩衝器
CN115309231A (zh) 比较电路与负电压生成系统

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040206

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee