EP4031486A1 - Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz - Google Patents

Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz

Info

Publication number
EP4031486A1
EP4031486A1 EP20775572.9A EP20775572A EP4031486A1 EP 4031486 A1 EP4031486 A1 EP 4031486A1 EP 20775572 A EP20775572 A EP 20775572A EP 4031486 A1 EP4031486 A1 EP 4031486A1
Authority
EP
European Patent Office
Prior art keywords
gate electrode
electronic component
substrate
electrode arrangement
potential well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20775572.9A
Other languages
English (en)
French (fr)
Inventor
Inga SEIDLER
Hendrik BLUHM
Lars SCHREIBER
Matthias KÜNNE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH, Rheinisch Westlische Technische Hochschuke RWTH filed Critical Forschungszentrum Juelich GmbH
Publication of EP4031486A1 publication Critical patent/EP4031486A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single electron tunnelling devices

Definitions

  • the invention relates to an electronic component which is designed as a semiconductor or with a semiconductor-like structure for moving a quantum dot over a distance, comprising a) a substrate with a two-dimensional electron gas or electron hole gas; b) a gate electrode arrangement with gate electrodes, which is arranged on a surface of the electronic component, for generating a potential well in the substrate; c) electrical connections for connecting the gate electrode arrangement to voltage sources.
  • the invention also relates to a method for such an electronic component. description
  • These semiconductor components often consist of doped silicon elements in order to realize the circuits.
  • transistor circuits can be arranged in such semiconductor components and linked to form a logic circuit.
  • these semiconductor components can now be produced with ever more extreme compactness.
  • This compactness has reached its physical limits.
  • Both the density of the circuits and the temperature often lead to problems in such semiconductor components.
  • optimizations can be achieved through several layer models, higher switching clocks or the choice of semiconductor material.
  • the computing power is often insufficient for many applications, e.g. in cryptographic technology or when calculating weather or climate models due to the enormous amount of data.
  • a quantum mechanical system with two states as the smallest unit for storing information is referred to as a “qubit”.
  • a qubit is defined, for example, by the quantum mechanical state spin “up” and spin “down”.
  • the principle of electron spin qubits is always the same, regardless of the material system chosen.
  • a semiconductor heterostructure serves as the substrate.
  • the semiconductor heterostructure contains a two-dimensional electron gas (2DEG).
  • Semiconductor heterostructures are monocrystalline layers of semiconductors with different compositions grown on top of one another.
  • Semiconductor heterostructures form so-called quantum films at the interfaces between different materials. These arise in particular because of the different energy ratios in the two materials.
  • the predetermined energy distribution has the consequence that charge carriers from the environment collect in the quantum film. There they are largely restricted in their freedom of movement to the layer and form the two-dimensional electron gas (2DEG).
  • a nanoscopic material structure is called a quantum dot.
  • Semiconductor materials are particularly suitable for this.
  • Charge carriers, both electrons and holes, are so limited in their mobility in a quantum dot that their energy can no longer assume continuous, but only discrete values.
  • 2DEG two-dimensional electron gas
  • a quantum dot device which comprises at least three conductive layers and at least two insulating layers.
  • the three conductive layers are electrically isolated from one another. It is described there that a conductive layer consists of a different material than the other two conductive layers.
  • the conductive layers can for example consist entirely and / or partially of aluminum, gold, copper or polysilicon.
  • the insulating layers consist, for example, of silicon oxide, silicon nitride and / or aluminum oxide. The connections between the conductive layers and the insulating layers have the effect, among other things, that individual electrons are channeled through quantum dots of the device using voltage pulses.
  • quantum dot device an electron is quasi trapped in a potential well. Through quantum mechanical tunneling, an electron is moved from quantum dot to quantum dot. This can lead to inaccuracies or falsifications of the information content about the quantum mechanical state when an electron moves over longer distances.
  • the qubits must be coupled over distances of at least a few micrometers, in particular to create space for local control electronics.
  • the qubits must be coupled over distances of at least a few micrometers, in particular to create space for local control electronics.
  • one or two-dimensional arrays were built from separate quantum dots through which electrons can then be transported. Due to the very large number of gate electrodes required and the voltages to be set with them, a coupling over several micrometers cannot be implemented without considerable effort or even not at all by means of this approach.
  • the object of the invention is therefore to eliminate the disadvantages of the prior art and to create a coupling, in particular between qubits, which enables a distance which is greater than 100 nm.
  • the object is achieved in that in an electronic component which is designed as a semiconductor or with a semiconductor-like structure for moving a quantum dot over a distance of the type mentioned above d) the gate electrodes have parallel electrode fingers, e) the electrode fingers periodically alternating are interconnected, which causes an almost continuous movement of the potential well through the substrate, a quantum dot being translated with this potential well.
  • the object is also achieved by a method for such an electronic component in which the interconnected gate electrodes are subjected to a phase-shifted voltage, which causes an almost continuous movement of the potential well through the substrate, a quantum point being translated with this potential well.
  • the invention is based on the principle that a quantum mechanical state is set at a quantum dot which can be translated through the substrate over a longer distance.
  • the quantum dot is quasi trapped in the potential well, which is generated in a suitable manner by the gate electrode arrangement.
  • the potential well then moves continuously and directed through the substrate and takes the quantum dot with its quantum mechanical state over the distance.
  • the electrode fingers of the gate electrodes are connected accordingly.
  • a gate electrode arrangement consists of two parallel gate electrodes which form a channel-like structure. This measure serves to ensure that the potential well can only move on a certain path in the substrate.
  • the substrate contains gallium arsenide (GaAs) and / or silicon germanium (SiGe). These materials are able to generate a two-dimensional electron gas in which quantum dots can be generated and moved. In the case of gallium arsenide, the quantum dots are occupied with electrons. In the case of silicon germanium, the quantum dots are filled with holes that are missing an electron.
  • GaAs gallium arsenide
  • SiGe silicon germanium
  • a further preferred embodiment of the electronic component can be achieved in that the gate electrodes connected in each case are configured to be able to have voltage applied to them periodically and / or out of phase. This measure enables the potential well to be guided continuously through the substrate. A quantum dot located in the potential well can thus be translated with the potential well through the substrate. In doing so, it does not lose its original quantum mechanical state.
  • a preferred embodiment of the electronic component consists in that at least every third electrode finger of a gate electrode is connected together. This is to ensure that the potential well is always guaranteed over at least one period over which the potential well moves becomes. This is the only way to enable continuous movement of the potential well with the quantum dot. In principle, other combinations are also possible when interconnecting gate electrodes, as long as the potential well can be moved with the quantum dot.
  • an advantageous embodiment for the method according to the invention for an electronic component results from the fact that in each case at least every third gate electrode is connected together and a voltage is periodically applied.
  • a further advantageous embodiment of the electronic component according to the invention is that means are provided for connecting two qubits of a quantum computer. Translating the states of quantum dots over a greater distance is particularly suitable for quantum computers. Here it is necessary to interconnect qubits with one another. The electronic component must therefore have contact options in order to interconnect at least two qubits in order to transfer the quantum states of the quantum dots from one qubit to the other qubit.
  • Fig. 1 shows the schematic top view of an electronic device according to the invention
  • Component made of GaAs which is arranged between two qubits.
  • FIG. 2 shows a top view of a first layer of the gate electrode arrangement according to FIG.
  • FIG. 3 shows a top view of a second layer of the gate electrode arrangement according to FIG.
  • FIG. 4 shows a top view of a third layer of the gate electrode arrangement according to FIG.
  • Fig. 5 shows a schematic diagram of a cross section through the second layer of
  • Fig. 6 shows a schematic diagram of a cross section through the third layer of
  • Fig. 7 shows in a schematic diagram as a plan view of the structure of the electronic
  • FIG. 10 shows a top view of a first layer of the gate electrode arrangement according to FIG. 9.
  • FIG. 11 shows a top view of a second layer of the gate electrode arrangement according to FIG. 9.
  • FIG. 12 shows a top view of a third layer of the gate electrode arrangement according to FIG. 9.
  • FIG. 13 shows a schematic diagram of a cross section through the second layer of the gate electrode arrangement according to FIG. 9.
  • FIG. 14 shows a schematic diagram of a cross section through the third layer of the gate electrode arrangement according to FIG. 9.
  • FIG. 15 shows a longitudinal section through the electronic component according to the invention according to FIG. 9.
  • the electronic component 10 is shown schematically as a top view.
  • the structures of the component are preferably in a nanoscale dimension.
  • the electronic component 10 couples two qubits 12, 14 to one another.
  • the electronic component 10 contains three layers of gate electrode arrangements 16, 18, 20, which are separated from one another by insulating layers 22, 24.
  • the gate electrode arrangements 16, 18, 20 are supplied with a suitable voltage via electrical connections 26, 28, 30.
  • the first and lowermost gate electrode arrangement 16 rests on a flat outer surface 31 of a substrate 32.
  • the substrate 32 consists of doped gallium arsenide (GaAs).
  • the position of the first gate electrode arrangement 16 is followed by the insulating layer 22 on which the second gate electrode arrangement 18 is provided.
  • FIG. 2 the arrangement of the first gate electrode arrangement 16, which connects the qubits 12, 14 to one another, is shown schematically.
  • This gate electrode arrangement 16 consists of two parallel gate electrodes 33, 34, which have the first electrical connections 26 for the voltage supply.
  • the gate electrodes 33, 34 form a channel-like structure 36.
  • FIG. 3 and 4 show, according to FIG. 1, schematically the second and third gate electrode arrangements 18, 20, which each consist of two gate electrodes 38, 40 and 42, 44, respectively, arranged in parallel.
  • Each of these gate electrodes 38, 40, 42, 44 each has an electrical connection 28, 30 for the voltage supply.
  • These gate electrodes 38, 40, 42, 44 are finger-shaped with electrode fingers 46, 48, 50, 52.
  • the electrode fingers 46, 48, 50, 52 spaced apart, engage one another in a plane 54, 56 of the gate electrode arrangements 18, 20 without touching one another.
  • the gate electrode arrangements 18, 20 are arranged offset to one another in a suitable manner, so that the electrode fingers 46, 48, 50, 52 are shifted to one another in an alternating manner in plan view.
  • FIGS. 5 and 6, a cross section of the electronic component 10 is shown schematically.
  • 5 shows a section AA according to FIG. 7 through the second layer
  • FIG. 6 shows a section BB according to FIG. 7 through the third layer.
  • the gate electrode assemblies 16, 18, 20 and the insulating layers 22, 24 are arranged above the substrate 32.
  • the channel-like structure 36 of the first gate electrode arrangement 16, which rests directly on the substrate 32, is initially clear in FIG. 5.
  • the two gate electrodes 33, 34 are arranged in parallel with a channel-like structure 36.
  • the first insulating layer 22 is provided over the gate electrodes 33, 34.
  • the second gate electrode arrangement 18 is located on this insulating layer 22.
  • An electrode finger 46 of the gate electrode 38 of the second gate electrode arrangement 18 is visible in this illustration of the sectional area on the first insulating layer 22.
  • a connection 58 for the electrode fingers is shown in section 48 (Fig. 3) visible.
  • the second insulating layer 24, on which the third gate electrode arrangement 20 is arranged, is provided over the second gate electrode arrangement 18.
  • only one connection 60, 62 of the gate electrodes 42, 44 between the electrode fingers 50, 52 (FIG. 4) is visible in each case.
  • the channel-like structure 36 of the first gate electrode arrangement 16 is likewise visible in section BB in FIG. 6, which extends unchanged along the entire electronic component 10 (see FIG. 1).
  • the first gate electrode arrangement 16 lies on the substrate 32.
  • the first insulating layer 22 On the first insulating layer 22 is the second gate electrode arrangement 18 Only the connection 58 or 64 of the gate electrodes 38, 40 between the electrode fingers 46, 48 (FIG. 3) is visible.
  • the second insulating layer 24, on which the third gate electrode arrangement 20 is arranged, is again provided over the second gate electrode arrangement 18.
  • FIG. 7 is shown in a schematic top view of the electronic component 10 as an enlarged section for a single period.
  • the channel-like structure 36 of the first gate electrode arrangement 16 is shown as the lowest layer.
  • the second and third gate electrode arrangements 18, 20 are located above them, insulated from one another.
  • the electrode fingers 46, 48 of the gate electrodes 38, 40 of the second gate electrode arrangement 18 engage in one another without contact in the plane 54.
  • the electrode fingers 50, 52 of the gate electrodes 42, 44 of the third gate electrode arrangement 20 interlock in the plane 56 without contact.
  • the gate electrodes 38, 40 and 42, 44 are arranged such that the electrode fingers 46, 48, 50, 52 alternate.
  • FIG. 8 shows, as a detail of the electronic component 10, a longitudinal section CC according to FIG. 7.
  • the two-dimensional electron gas (2DEG) is formed in the substrate 32 of the electronic component 10.
  • the gate electrode 33 of the first gate electrode arrangement 16 is visible.
  • the gate electrode 33 extends longitudinally directly on the outer surface 31 of the substrate 32 and is delimited from the second gate electrode arrangement 18 by the first insulating layer 22.
  • the transverse electrode fingers 46 and 48 of the second gate electrodes 38, 40 can be seen in section.
  • the second gate electrode arrangement 18 is delimited from the third gate electrode arrangement 20 with the second insulating layer 24. Of the third gate electrode arrangement 20, only the electrode fingers 50, 52 of the gate electrodes 42, 44 can be seen.
  • the electrode fingers 46, 48, 50, 52 alternate.
  • a potential well 66 is generated.
  • a quantum dot 68 caught in this potential well 66 can be translated through the substrate.
  • the potential well 66 is translated longitudinally through the substrate by suitable control of the electrode fingers 46, 48, 50, 52 with sinusoidal voltages, without the quantum dot 68 changing its quantum mechanical properties.
  • the movement of the quantum dot 68 in the direction of the arrow 70 is indicated by a dashed line Lines 72 indicated.
  • the quantum mechanical state is symbolically represented by the small arrow 74 of the quantum dot 68.
  • the gate electrode arrangements 16, 18, 20 are applied to the gate electrode arrangements 16, 18, 20 such that the electrode fingers 46, 48, 50, 52 of the gate electrodes 38, 40 and 42, 44 form the movable potential well 66 in the substrate 32 of the electronic component 10.
  • the potential well 66 can be directed along the channel-like structure 36 through the substrate 32.
  • the gate electrodes 38, 40 and 42, 44 of the second and third gate electrode arrangements 18, 20 have a sinusoidal voltage profile applied to them, which is suitably phase-shifted between the gate electrodes 38, 40, 42, 44.
  • the quantum dot 68 which is quasi trapped in this potential well 66, can be translated with this potential well 66 over a distance in the two-dimensional electron gas of the substrate 32 made of GaAs from one qubit 12 to the other qubit 14 without experiencing a quantum mechanical change of state.
  • FIG. 9 shows a second exemplary embodiment for an electronic component 110 according to the invention based on undoped silicon germanium (SiGe). Due to the opposite polarity required for this to the previous exemplary embodiment with doped GaAs, the structure of the electronic component is slightly different.
  • the electronic component 110 is shown schematically as a top view.
  • the electronic component 110 couples two qubits 112, 114 to one another.
  • the electronic component 110 contains three layers of gate electrode arrangements 116, 118, 120, which are separated from one another by insulating layers 122, 124.
  • the gate electrode arrangements 116, 118, 120 are supplied with a suitable voltage via electrical connections 126, 128, 130.
  • the first and lowermost gate electrode arrangement 116 rests on a flat surface 131 of a substrate 132.
  • the substrate 132 consists of silicon germanium (SiGe).
  • the position of the first gate electrode arrangement 116 is followed by the insulating layer 122, on which the second gate electrode arrangement 118 is provided.
  • the insulating layer 124 which electrically separates the second gate electrode arrangement 118 from the third and topmost gate electrode arrangement 120, lies on the second gate electrode arrangement 118.
  • the arrangement of the first gate electrode arrangement 116, which connects the qubits 112, 114 to one another, is shown schematically in FIG. 10.
  • Gate electrode arrangement 116 consists of two parallel gate electrodes 133, 134, which have the first electrical connections 126 for the voltage supply.
  • the gate electrodes 133, 134 form a channel-like structure 136.
  • FIG. 11 and 12 schematically show the second and third gate electrode arrangements 118, 120, which each consist of two gate electrodes 138, 140 and 142, 144, respectively, arranged in parallel.
  • Each of these gate electrodes 138, 140, 142, 144 each has an electrical connection 128, 130 for the voltage supply.
  • These gate electrodes 138, 140, 142, 144 are finger-shaped with electrode fingers 146, 148, 150, 152.
  • the electrode fingers 146, 148, 150, 152 engage with one another at a distance in a plane 154, 156 of the gate electrode arrangements 118, 120 without touching one another.
  • the gate electrode arrangements 118, 120 are arranged offset from one another in a suitable manner, so that the electrode fingers 146, 148, 150, 152 are shifted from one another in an alternating manner in the plan view.
  • FIGS. 13 and 14 show a section through the electrode finger 146 of the second layer and FIG. 14 shows a section through the electrode finger 150 of the third layer.
  • the gate electrode assemblies 116, 118, 120 and the insulating layers 122, 124 are arranged above the substrate 132.
  • the channel-like structure 136 of the first gate electrode arrangement 116 which rests directly on the substrate 132, is initially clear.
  • the channel-like structure 136 is made significantly narrower than in the first exemplary embodiment according to FIGS. 1-8. This is what the two of them are
  • Gate electrodes 133, 134 arranged in parallel with a channel-like structure 136.
  • the first insulating layer 122 is provided over the gate electrodes 133, 134.
  • the second gate electrode arrangement 118 is located on this insulating layer 122.
  • An electrode finger 146 of the gate electrode 138 of the second gate electrode arrangement 118 is visible in this illustration of the sectional area on the first insulating layer 122.
  • From the gate electrode 140 of the second gate electrode arrangement 118 is a connection 158 for the electrode fingers in section 148 visible.
  • the second insulating layer 124, on which the third gate electrode arrangement 120 is arranged, is provided over the second gate electrode arrangement 118. From the third
  • connection 160, 162 of the gate electrodes 142, 144 between the electrode fingers 150, 152 is visible in each case in section.
  • the channel-like structure 136 of the first gate electrode arrangement 116 is likewise visible in the section of FIG. 14, which extends unchanged along the entire electronic component 110 (see FIG. 9).
  • the first gate electrode arrangement 116 lies on the substrate 132.
  • the first insulating layer 122 is located above the gate electrodes 133, 134 of the gate electrode arrangement 116.
  • the second gate electrode arrangement 118 lies on the first insulating layer 122 Only the connection 158 or 164 of the gate electrodes 138, 140 between the electrode fingers 146, 148 is visible.
  • the second insulating layer 124, on which the third gate electrode arrangement 120 is arranged, is again provided over the second gate electrode arrangement 118.
  • An electrode finger 150 of the gate electrode 142 of the third gate electrode arrangement 120 lies visibly on the second insulating layer 124 in this illustration of the sectional area. Only the connection 162 of the gate electrode 144 of the third gate electrode arrangement 120 is visible here. 15 shows, as a detail of the electronic component 110, a longitudinal section which is placed between the channel-like structure 136. The two-dimensional electron gas (2DEG) forms in the substrate 132 of the electronic component 110. In this sectional illustration, the gate electrode 133 of the first gate electrode arrangement 116 is visible. The gate electrode 133 extends longitudinally directly on the outer surface 131 of the substrate 132 and is delimited from the second gate electrode arrangement 118 by the first insulating layer 122.
  • 2DEG two-dimensional electron gas
  • the transverse electrode fingers 146 and 148 of the second gate electrodes 138, 140 can be seen in section.
  • the second gate electrode arrangement 118 is delimited from the third gate electrode arrangement 120 with the second insulating layer 124.
  • the third gate electrode arrangement 120 only the electrode fingers 150, 152 of the gate electrodes 142, 144 can be seen. In this section it becomes clear how the electrode fingers 146, 148, 150, 152 alternate.
  • a potential well 166 is generated.
  • a quantum dot 168 trapped in this potential well 166 can be translated through the substrate.
  • the potential well 166 is translated longitudinally through the substrate by suitable control of the electrode fingers 146, 148, 150, 152 with voltage, without the quantum dot 168 changing its quantum mechanical properties.
  • the gate electrode arrangements 116, 118, 120 are subjected to voltage in such a way that the electrode fingers 146, 148, 150, 152 of the gate electrodes 138, 140 and 142, 144 form the movable potential well 166 in the substrate 132 of the electronic component 110.
  • the potential well 166 can be directed along the channel-like structure 136 through the substrate 132.
  • the gate electrodes 138, 140 and 142, 144 of the second and third gate electrode arrangements 118, 120 have a sinusoidal voltage profile applied to them, which is suitably out of phase between the gate electrodes 138, 140, 142, 144.
  • the quantum dot 168 which is in this Potential well 166 is quasi trapped can be translated with this potential well 166 over a distance in the two-dimensional electron gas of the substrate 1S2 made of SiGe from one qubit 112 to the other qubit 114 without experiencing a quantum mechanical change of state.
  • the movement of the quantum dot 168 in the direction of the arrow 170 is indicated with dashed lines 172.
  • the quantum mechanical state is symbolically represented by the small arrow 174 of the quantum dot 168.
  • holes can also be regarded as quantum dots in which an electron is correspondingly missing.
  • First gate electrode arrangement 18
  • Second gate electrode arrangement 20
  • Third gate electrode arrangement 22
  • First insulating layer 24
  • Second gate electrode arrangement Third gate electrode arrangement First insulating layer Second insulating layer, 128, 130 Electrical connections Outer surface of the substrate Substrate (SiGe), 134 Gate electrode (1st layer)

Abstract

Die Erfindung betrifft ein elektronisches Bauelement (10, 110), welches als Halbleiter oder mit einer halbleiterähnlichen Struktur zum Bewegen eines Quantenpunkts (68, 168) über eine Distanz ausgebildet ist. Das elektronische Bauelement (10, 110) umfasst ein Substrat (32, 132) mit einem zweidimensionalen Elektronengas oder Elektronenlochgas. An einer Fläche (31, 131) des elektronischen Bauelements (10, 110) ist eine Gatterelektrodenanordnung (16, 18, 20, 116, 118, 120) mit Gatterelektroden (38, 40, 42, 44, 138, 140, 142, 144) angeordnet sind. Die Gatterelektrodenanordnung (16, 18, 20, 116, 118, 120) erzeugen eine Potentialmulde (66, 166) in dem Substrat (32, 132). Dabei sind elektrische Anschlüsse zum Verbinden der Gatterelektrodenanordnung (16, 18, 20, 116, 118, 120) mit Spannungsquellen vorgesehen. Ferner betrifft die Erfindung ein Verfahren für ein solches elektronisches Bauelement (10, 110).

Description

Patentanmeldung
Bauteil mit Bandanordnung für Einzelelektronenbewegung über eine längere Distanz
Technisches Gebiet
Die Erfindung betrifft ein elektronisches Bauelement, welches als Halbleiter oder mit einer halbleiterähnlichen Struktur zum Bewegen eines Quantenpunkts über eine Distanz ausgebildet ist, umfassend a) ein Substrat mit einem zweidimensionalen Elektronengas oder Elektronenlochgas; b) eine Gatterelektrodenanordnung mit Gatterelektroden, welche an einer Fläche des elektronischen Bauelements angeordnet ist, zur Erzeugung einer Potentialmulde in dem Substrat; c) elektrische Anschlüsse zum Verbinden der Gatterelektrodenanordnung mit Spannungsquellen.
Weiterhin betrifft die Erfindung ein Verfahren für ein solches elektronisches Bauelement. Beschreibung
Herkömmliche Computer arbeiten mit Halbleiterbauteilen mit integrierten Schaltkreisen. Diese Schaltkreise arbeiten immer mit Systemen welche auf einer logischen „0" oder „1" basieren - also Schalter „an" oder „aus". Bei Halbleiterspeichern wird dies dadurch realisiert, dass das Potential entweder oberhalb oder unterhalb eines Schwellwerts liegt. Diese zwei Zustände bilden die kleinste Einheit bei Computern und werden als „Bit" bezeichnet.
Diese Halbleiterbauteile bestehen oft aus dotierten Siliziumelementen, um die Schaltungen zu realisieren. So lassen sich beispielsweise Transistorschaltungen in solchen Halbleiterbauteilen anordnen und zu einem logischen Schaltkreis verknüpfen. Durch immer besser werdende chemische und physikalische Herstellungsverfahren können diese Halbleiterbauteile mittlerweile in immer extremerer Kompaktheit produziert werden. Diese Kompaktheit stößt aber an ihre physikalischen Grenzen. Sowohl die Dichte der Schaltungen, als auch die Temperatur führen häufig zu Problemen in solchen Halbleiterbauteilen. So können insbesondere noch Optimierungen durch mehrere Schichtmodelle, höhere Schalttaktung oder auch bei der Wahl des Halbleitermaterials erzielt werden. Trotzdem reichen die Rechenleistungen für viele Anwendungen, wie z.B. in der kryptographischen Technologie oder bei Berechnung von Wetter- bzw. Klimamodellen wegen der enormen Datenmengen oft nicht aus.
Um Rechenleistung erheblich zu erhöhen, sind seit langem Modelle für sogenannte Quantencomputer bekannt. Technisch ließen sie sich aus unterschiedlichen Gründen bislang jedoch noch nicht realisieren. Die Modelle von Quantencomputern sehen vor, dass quantenmechanische Zustände von Teilchen, wie z.B. Elektronen, ausgenutzt werden. Dabei wird ein quantenmechanisches System mit zwei Zuständen als kleinste Einheit zum Speichern von Informationen als „Qubit" bezeichnet. Ein Qubit wird beispielsweise durch den quantenmechanischen Zustand Spin „Up" und Spin „Down" definiert. Das Prinzip von Elektronen-Spin-Qubits gleicht sich immer, unabhängig vom jeweils gewählten Materialsystem. Als Substrat dient dabei eine Halbleiter-Heterostruktur. Die Halbleiter-Heterostruktur beinhaltet ein zweidimensionales Elektronengas (2DEG). Halbleiter-Heterostrukturen sind monokristallin aufeinander gewachsene Schichten von Halbleitern mit unterschiedlicher Zusammensetzung. Diese Schichtstrukturen liefern zahlreiche technisch relevante Quantisierungseffekte bezüglich ihrer elektronischen und optischen Eigenschaften. Daher sind sie für die Herstellung mikroelektronischer Bauelemente besonders geeignet. Derzeit wichtigste Materialkombination für die Herstellung von Halbleiter-Heterostrukturen ist das System GaAs/AIGaAs.
Halbleiter-Heterostrukturen bilden dabei sogenannte Quantenfilme an Grenzflächen verschiedener Materialien aus. Diese entstehen insbesondere wegen unterschiedlicher Energieverhältnisse in den beiden Materialien. Die so vorgegebene Energieverteilung hat zur Folge, dass sich Ladungsträger aus der Umgebung im Quantenfilm sammeln. Dort sind sie dann in ihrer Bewegungsfreiheit weitgehend auf die Schicht eingeschränkt und bilden das zweidimensionales Elektronengas (2DEG).
Als Quantenpunkt wird eine nanoskopische Materialstruktur bezeichnet. Halbleitermaterialien sind hierfür besonders geeignet. Ladungsträger, sowohl Elektronen, als auch Löcher, werden in einem Quantenpunkt in ihrer Beweglichkeit so weit eingeschränkt, dass ihre Energie nicht mehr kontinuierliche, sondern immer nur noch diskrete Werte annehmen kann. Mittels nanoskaliger Gatterelektroden (sog. gates), die auf die Oberfläche des Bauelements aufgebracht werden, wird die Potentiallandschaft innerhalb des zweidimensionalen Elektronengas (2DEG) derart geformt, das einzelne Elektronen in den Quantenpunkten eingefangen werden können. Anschließend dient der Spin dieser Elektronen als Basis, um ein logisches Qubit zu formen. Stand der Technik
Aus der US 2017/0317203 Al ist eine Quantenpunktvorrichtung bekannt, die mindestens drei leitende Schichten und mindestens zwei isolierende Schichten umfasst. Dabei sind die drei leitenden Schichten voneinander elektrisch isoliert. Es wird dort beschrieben, dass eine leitende Schicht aus einem anderen Material besteht, als die jeweils beiden anderen leitenden Schichten. Die leitenden Schichten können z.B. vollständig und/oder teilweise aus Aluminium, Gold, Kupfer oder Polysilicium bestehen. Die Isolierschichten bestehen hingegen z.B. aus Siliziumoxid, Siliziumnitrid und/oder Aluminiumoxid. Dabei bewirken die Verbindungen zwischen den leitenden Schichten und den isolierenden Schichten u.a., dass einzelne Elektronen unter Verwendung von Spannungsimpulsen durch Quantenpunkte der Vorrichtung geschleust werden.
In dieser Quantenpunktvorrichtung ist ein Elektron in einer Potentialmulde quasi gefangen. Durch quantenmechanisches Tunneln wird dabei ein Elektron hier von Quantenpunkt zu Quantenpunkt bewegt. Dies kann zu Ungenauigkeiten bzw. Verfälschungen des Informationsgehalts über den quantenmechanischen Zustand bei der Bewegung eines Elektrons über längere Distanzen führen.
Zur Realisierung eines universellen Quantencomputers muss eine Kopplung der Qubits über Distanzen von mindestens einigen Mikrometern ermöglicht werden, um insbesondere Platz für lokale Kontrollelektronik zu schaffen. Es gibt bereits Ansätze im Stand der Technik, bei denen ein- oder zweidimensionale Arrays aus separaten Quantenpunken gebaut wurden, durch die dann Elektronen transportiert werden können. Aufgrund der sehr großen Anzahl an benötigten Gatterelektroden und damit einzustellenden Spannungen ist mittels dieses Ansatzes eine Kopplung über mehrere Mikrometer nicht ohne bedeutenden Aufwand oder sogar gar nicht zu realisieren.
Während die Operationen an einzelnen Qubits bereits in zufriedenstellendem Maße kontrolliert und ausgewertet werden können, ist die Kopplung von Qubits das möglicherweise zentrale ungelöste Problem, um einen universellen Quantencomputer verwirklichen zu können.
Offenbarung der Erfindung
Aufgabe der Erfindung ist es daher, die Nachteile des Standes der Technik zu beseitigen und eine Kopplung insbesondere zwischen Qubits zu schaffen, die eine Distanz, welche größer als lOOnm ist, ermöglicht.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass bei einem elektronischen Bauelement, welches als Halbleiter oder mit einer halbleiterähnlichen Struktur zum Bewegen eines Quantenpunkts über eine Distanz ausgebildet ist der eingangs genannten Art d) die Gatterelektroden parallel verlaufende Elektrodenfinger aufweisen, wobei e) die Elektrodenfinger periodisch alternierend zusammengeschaltet sind, welche eine nahezu kontinuierliche Bewegung der Potentialmulde durch das Substrat bewirkt, wobei ein Quantenpunkt mit dieser Potentialmulde translatiert wird.
Die Aufgabe wird ferner durch ein Verfahren für ein solches elektronisches Bauelement gelöst, bei dem die zusammengeschalteten Gatterelektroden phasenverschoben mit Spannung beaufschlagt werden, welche eine nahezu kontinuierliche Bewegung der Potentialmulde durch das Substrat bewirkt, wobei ein Quantenpunk mit dieser Potentialmulde translatiert wird.
Die Erfindung beruht auf dem Prinzip, dass ein quantenmechanischer Zustand bei einem Quantenpunkt eingestellt wird, der durch das Substrat über eine längere Distanz translatiert werden kann. Dazu wird der Quantenpunkt in der Potentialmulde, die durch die Gatterelektrodenanordnung in geeigneter Weise erzeugt wird, quasi gefangen. Die Potentialmulde bewegt sich dann kontinuierlich und gerichtet durch das Substrat hindurch und nimmt den Quantenpunkt mit seinem quantenmechanischen Zustand über die Distanz mit. Für die kontinuierliche Bewegung der Potentialmulde werden die Elektrodenfinger der Gatterelektroden entsprechend verschaltet. Mit der vorliegenden Erfindung lässt sich somit ein quantenmechanischer Zustand eines Quantenpunktes über eine größere Distanz bewegen.
In einer bevorzugten Ausgestaltung des elektronischen Bauelements besteht eine Gatterelektrodenanordnung aus zwei parallelen Gatterelektroden, welche eine kanalartige Struktur bilden. Diese Maßnahme dient dazu, dass die Potentialmulde sich nur auf einer bestimmten Bahn in dem Substrat bewegen kann.
In einer vorteilhaften Ausgestaltung eines solchen elektronischen Bauelements enthält das Substrat Galliumarsenid (GaAs) und/oder Silizumgermanium (SiGe). Diese Materialien sind in der Lage ein zweidimensionales Elektronengas zu erzeugen, in welchem sich Quantenpunkte erzeugen und bewegen lassen. Bei Galliumarsinid werden die Quantenpunkte mit Elektronen besetzt. Bei Siliziumgermanium werden die Quantenpunkte mit Löchern, bei denen ein Elektron fehlt, besetzt.
Eine weitere bevorzugte Ausbildung des elektronischen Bauelements lässt sich damit erreichen, dass die jeweils zusammengeschalteten Gatterelektroden periodisch und/oder phasenverschoben mit Spannung beaufschlagbar ausgebildet sind. Diese Maßnahme ermöglicht es die Potentialmulde kontinuierlich durch das Substrat zu führen. Damit kann ein Quantenpunkt, der sich in der Potentialmulde befindet, mit der Potentialmulde durch das Substrat translatiert werden. Dabei verliert er nicht seinen ursprünglichen quantenmechanischen Zustand.
Eine bevorzugte Ausgestaltung des elektronischen Bauelements besteht darin, dass jeweils mindestens jeder dritte Elektrodenfinger einer Gatterelektrode zusammengeschaltet ist. Damit soll gewährleistet sein, dass die Potentialmulde immer über wenigstens eine Periode gewährleistet ist, über welche die Potentialmulde bewegt wird. Nur so wird eine kontinuierliche Bewegung der Potentialmulde mit dem Quantenpunkt ermöglicht. Grundsätzlich sind auch andere Kombinationen bei der Zusammenschaltung von Gatterelektroden möglich, solange eine Bewegung der Potentialmulde mit dem Quantenpunkt durchgeführt werden kann. Entsprechend ergibt sich eine vorteilhafte Ausgestaltung für das erfindungsgemäße Verfahren für ein elektronisches Bauteil dadurch, dass jeweils zumindest jede dritte Gatterelektrode zusammengeschaltet und periodisch mit Spannung beaufschlagt wird.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen elektronischen Bauelements besteht darin, dass Mittel zum Verbinden zwei Qubits eines Quantencomputers vorgesehen sind. Die Zustände von Quantenpunkten über eine größere Distanz zu translatieren eignet sich besonders bei Quantencomputern. Hier gilt es Qubits miteinander zu verschalten. Daher muss das elektronische Bauelement Kontaktmöglichkeiten haben um wenigstens zwei Qubits zu verschalten, um die Quantenzustände der Quantenpunkte von einem Qubit zum anderen Qubit zu übergeben.
Weitere Ausgestaltungen und Vorteile ergeben sich aus dem Gegenstand der Unteransprüche sowie den Zeichnungen mit den dazugehörigen Beschreibungen. Ausführungsbeispiele sind nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Die Erfindung soll nicht alleine auf diese aufgeführten Ausführungsbeispiele beschränkt werden. Die vorliegende Erfindung soll sich auf alle Gegenstände beziehen, die jetzt und zukünftig der Fachmann als naheliegend zur Realisierung der Erfindung heranziehen würde. Die folgende ausführliche Beschreibung bezieht sich auf die derzeit besten möglichen Ausführungsarten der Offenbarung. Sie dienen lediglich zur näheren Erläuterung der Erfindung. Die Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen, sondern dient lediglich der Veranschaulichung der allgemeinen Prinzipien der Erfindung, da der Umfang der Erfindung am besten durch die beigefügten Ansprüche definiert wird. Dabei gilt der zitierte Stand der Technik als Teil der zur Erfindung gehörigen Offenbarung. Kurze Beschreibung der Zeichnung
Fig. 1 zeigt die schematische Draufsicht eines erfindungsgemäßen elektronischen
Bauelements aus Basis von GaAs, welches zwischen zwei Qubits angeordnet ist.
Fig. 2 zeigt in Draufsicht eine erste Lage der Gatterelektrodenanordnung gemäß
Fig. 1.
Fig. 3 zeigt in Draufsicht eine zweite Lage der Gatterelektrodenanordnung gemäß
Fig. 1.
Fig. 4 zeigt in Draufsicht eine dritte Lage der Gatterelektrodenanordnung gemäß
Fig. 1.
Fig. 5 zeigt in einer Prinzipskizze einen Querschnitt durch die zweite Lage der
Gatterelektrodenanordnung gemäß Fig. 1.
Fig. 6 zeigt in einer Prinzipskizze einen Querschnitt durch die dritte Lage der
Gatterelektrodenanordnung gemäß Fig. 1.
Fig. 7 zeigt in einer Prinzipskizze als Draufsicht den Aufbau des elektronischen
Bauteils gemäß Fig. 1 für eine Einzelperiode.
Fig. 8 zeigt einen Längsschnitt durch das erfindungsgemäße elektronische
Bauelement gemäß Fig. 1.
Fig. 9 zeigt die schematische Draufsicht eines erfindungsgemäßen elektronischen
Bauelements aus Basis von SiGe, welches zwischen zwei Qubits angeordnet ist. Fig. 10 zeigt in Draufsicht eine erste Lage der Gatterelektrodenanordnung gemäß Fig. 9.
Fig. 11 zeigt in Draufsicht eine zweite Lage der Gatterelektrodenanordnung gemäß Fig. 9.
Fig. 12 zeigt in Draufsicht eine dritte Lage der Gatterelektrodenanordnung gemäß Fig. 9.
Fig. 13 zeigt in einer Prinzipskizze einen Querschnitt durch die zweite Lage der Gatterelektrodenanordnung gemäß Fig. 9.
Fig. 14 zeigt in einer Prinzipskizze einen Querschnitt durch die dritte Lage der Gatterelektrodenanordnung gemäß Fig. 9.
Fig. 15 zeigt einen Längsschnitt durch das erfindungsgemäße elektronische Bauelement gemäß Fig. 9.
Bevorzugtes Ausführungsbeispiel
In Fig. 1 wird ein erstes Ausführungsbeispiel für ein erfindungsgemäßes elektronisches Bauelement 10 bzw. Bauteil auf Basis von Galliumarsinid (GaAS) gezeigt. Das elektronische Bauelement 10 ist schematisch als Draufsicht dargestellt. Die Strukturen des Bauelements liegen vorzugsweise in einer nanoskaligen Dimension. Das elektronische Bauelement 10 koppelt zwei Qubits 12, 14 miteinander. Das elektronische Bauelement 10 enthält im vorliegenden Ausführungsbeispiel drei Lagen Gatterelektrodenanordnungen 16, 18, 20, die mit Isolierschichten 22, 24 voneinander getrennt sind. Die Gatterelektrodenanordnungen 16, 18, 20 werden über elektrische Anschlüsse 26, 28, 30 mit geeigneter Spannung versorgt. Die erste und unterste Gatterelektrodenanordnung 16 liegt auf einer ebenen Außenfläche 31 eines Substrats 32 auf. Das Substrat 32 besteht im vorliegenden Ausführungsbeispiel aus dotiertem Galliumarsinid (GaAs). Auf die Lage der ersten Gatterelektrodenanordnung 16 folgt die Isolierschicht 22, auf welcher die zweite Gatterelektrodenanordnung 18 vorgesehen ist. Auf der zweiten Gatterelektrodenanordnung 18 liegt die Isolierschicht 24, welche die zweite Gatterelektrodenanordnung 18 von der dritten und obersten Gatterelektrodenanordnung 20 elektrisch trennt.
In Fig. 2 wird gemäß Fig. 1 die Anordnung der ersten Gatterelektrodenanordnung 16 schematisch dargestellt, welche die Qubits 12, 14 miteinander verbindet. Diese Gatterelektrodenanordnung 16 besteht aus zwei parallelen Gatterelektroden 33, 34, welche die ersten elektrischen Anschlüsse 26 zur Spannungsversorgung aufweisen. Die Gatterelektroden 33, 34 bilden eine kanalartige Struktur 36.
Fig. 3 und 4 zeigen gemäß Fig. 1 schematisch die zweite und dritte Gatterelektrodenanordnung 18, 20, welche jeweils aus zwei parallel angeordneten Gatterelektroden 38, 40, bzw. 42, 44 bestehen. Jede dieser Gatterelektroden 38, 40, 42, 44 verfügt jeweils über einen elektrischen Anschluss 28, 30 für die Spannungsversorgung. Diese Gatterelektroden 38, 40, 42, 44 sind mit Elektrodenfingern 46, 48, 50, 52 fingerförmig ausgebildet. Die Elektrodenfinger 46, 48, 50, 52 greifen beabstandet in einer Ebene 54, 56 der Gatterelektrodenanordnungen 18, 20 ineinander, ohne sich zu berühren. Die Gatterelektrodenanordnungen 18, 20 sind in geeigneter Weise zueinander versetzt angeordnet, so dass die Elektrodenfinger 46, 48, 50, 52 in der Draufsicht in alternierender Weise zueinander verschoben sind.
In den Fig. 5 und 6 wird gemäß Fig. 1 jeweils ein Querschnitt des elektronischen Bauelements 10 schematisch gezeigt. Dabei zeigt die Fig. 5 einen Schnitt A-A gemäß Fig. 7 durch die zweite Lage und die Fig. 6 einen Schnitt B-B gemäß Fig. 7 durch die dritte Lage. Die Gatterelektrodenanordnungen 16, 18, 20 und die Isolierschichten 22, 24 sind oberhalb des Substrats 32 angeordnet. Im Schnitt A-A wird in Fig. 5 zunächst die kanalartige Struktur 36 der ersten Gatterelektrodenanordnung 16 deutlich, welche unmittelbar auf dem Substrat 32 aufliegt. Dazu sind die beiden Gatterelektroden 33, 34 parallel mit kanalartiger Struktur 36 angeordnet. Über den Gatterelektroden 33, 34 ist die erste Isolierschicht 22 vorgesehen. Auf dieser Isolierschicht 22 befindet die zweite Gatterelektrodenanordnung 18. Ein Elektrodenfinger 46 der Gatterelektrode 38 der zweiten Gatterelektrodenanordnung 18 liegt in dieser Darstellung des Schnittbereichs sichtbar auf der ersten Isolierschicht 22. Von der Gatterelektrode 40 der zweiten Gatterelektrodenanordnung 18 ist im Schnitt eine Verbindung 58 für die Elektrodenfinger 48 (Fig. 3) sichtbar. Über der zweiten Gatterelektrodenanordnung 18 ist die zweite Isolierschicht 24 vorgesehen, auf der die dritte Gatterelektrodenanordnung 20 angeordnet ist. Von der dritten Gatterelektrodenanordnung 20 ist jeweils im Schnitt nur eine Verbindung 60, 62 der Gatterelektroden 42, 44 zwischen den Elektrodenfingern 50, 52 (Fig. 4) sichtbar.
Analog zu Fig. 5 wird im Schnitt B-B bei der Fig. 6 die kanalartige Struktur 36 der ersten Gatterelektrodenanordnung 16 ebenfalls sichtbar, die sich unverändert längs des gesamten elektronischen Bauelements 10 (siehe Fig. 1) hinzieht. In Fig. 6 liegt die erste Gatterelektrodenanordnung 16 auf dem Substrat 32. Über den Gatterelektroden 33, 34 der Gatterelektrodenanordnung 16 befindet sich die erste Isolierschicht 22. Auf der ersten Isolierschicht 22 liegt die zweite Gatterelektrodenanordnung 18. Von der zweiten Gatterelektrodenanordnung 18 ist im Schnitt dieser Darstellung jeweils nur die Verbindung 58 bzw. 64 der Gatterelektroden 38, 40 zwischen den Elektrodenfingern 46, 48 (Fig. 3) sichtbar. Über der zweiten Gatterelektrodenanordnung 18 ist wiederum die zweite Isolierschicht 24 vorgesehen, auf der die dritte Gatterelektrodenanordnung 20 angeordnet ist. Ein Elektrodenfinger 50 der Gatterelektrode 42 der dritten Gatterelektrodenanordnung 20 liegt in dieser Darstellung des Schnittbereichs sichtbar auf der zweiten Isolierschicht 24. Von der Gatterelektrode 44 der dritten Gatterelektrodenanordnung 20 ist hier nur die Verbindung 62 sichtbar. Die Fig. 7 ist gemäß Fig. 1 in einer schematischen Draufsicht des elektronischen Bauelements 10 als ein vergrößerter Ausschnitt für eine einzelne Periode dargestellt. Als unterste Lage ist die kanalartige Struktur 36 der ersten Gatterelektrodenanordnung 16 dargestellt. Darüber befinden sich, wie zuvor beschrieben, isoliert voneinander die zweite und dritte Gatterelektrodenanordnung 18, 20. Die Elektrodenfinger 46, 48 der Gatterelektroden 38, 40 der zweiten Gatterelektrodenanordnung 18 greifen berührungsfrei in der Ebene 54 ineinander. Die Elektrodenfinger 50, 52 der Gatterelektroden 42, 44 der dritten Gatterelektrodenanordnung 20 greifen in der Ebene 56 berührungsfrei ineinander. Die Gatterelektroden 38, 40 und 42, 44 sind so angeordnet, dass sich die Elektrodenfinger 46, 48, 50, 52 alternierend abwechseln.
Die Fig. 8 zeigt als Ausschnitt des elektronischen Bauelements 10 einen Längsschnitt C-C gemäß Fig. 7. In dem Substrat 32 des elektronischen Bauelements 10 bildet sich das zweidimensionale Elektronengas (2DEG). In dieser Schnittdarstellung ist die Gatterelektrode 33 der ersten Gatterelektrodenanordnung 16 sichtbar. Die Gatterelektrode 33 erstreckt sich längs unmittelbar auf der Außenfläche 31 des Substrats 32 und wird von der ersten Isolierschicht 22 gegenüber der zweiten Gatterelektrodenanordnung 18 abgegrenzt. Von den zweiten Gatterelektroden 38, 40 sind die querliegenden Elektrodenfinger 46, und 48 im Schnitt zu sehen. Die zweite Gatterelektrodenanordnung 18 wird mit der zweiten Isolierschicht 24 von der dritten Gatterelektrodenanordnung 20 abgegrenzt. Von der dritten Gatterelektrodenanordnung 20 sind auch nur die Elektrodenfinger 50, 52 der Gatterelektroden 42, 44 zu sehen. In diesem Schnitt wird deutlich, wie sich die Elektrodenfinger 46, 48, 50, 52 alternierend abwechseln. Durch geeignetes Anlegen von sinusförmig verlaufenden Spannungen an die Gatterelektrodenanordnungen 16, 18, 20 wird eine Potentialmulde 66 erzeugt. Ein in dieser Potentialmulde 66 gefangener Quantenpunkt 68 lässt sich durch das Substrat translatieren. Die Potentialmulde 66 wird durch die geeignete Ansteuerung der Elektrodenfinger 46, 48, 50, 52 mit Sinusspannungen längs durch das Substrat translatiert, ohne dass der Quantenpunkt 68 seine quantenmechanischen Eigenschaften verändert. Die Bewegung des Quantenpunkts 68 in Pfeilrichtung 70 wird mit gestrichelten Linien 72 angedeutet. Der quantenmechanische Zustand wird durch den kleinen Pfeil 74 des Quantenpunkts 68 symbolisch dargestellt.
Die Gatterelektrodenanordnungen 16, 18, 20 werden derart mit Spannung beaufschlagt, dass die Elektrodenfinger 46, 48, 50, 52 der Gatterelektroden 38, 40 und 42, 44 die bewegliche Potentialmulde 66 in dem Substrat 32 des elektronischen Bauelements 10 bilden. Durch geeignete Ansteuerung der Gatterelektrodenanordnungen 16, 18, 20 lässt sich die Potentialmulde 66 gerichtet entlang der kanalartigen Struktur 36 durch das Substrat 32 leiten. Im vorliegenden Ausführungsbeispiel werden die Gatterelektroden 38, 40 und 42, 44 der zweiten bzw. dritten Gatterelektrodenanordnungen 18, 20 mit einem sinusförmigen Spannungsverlauf beaufschlagt, welcher zwischen den Gatterelektroden 38, 40, 42, 44 geeignet phasenverschoben ausgeprägt ist. Der Quantenpunkt 68, der in dieser Potentialmulde 66 quasi gefangen ist lässt sich mit dieser Potentialmulde 66 über eine Distanz in dem zweidimensionalen Elektronengas des Substrats 32 aus GaAs von einem Qubit 12 zum anderen Qubit 14 translatieren, ohne eine quantenmechanische Zustandsänderung zu erfahren.
In Fig. 9 wird ein zweites Ausführungsbeispiel für ein erfindungsgemäßes elektronisches Bauelement 110 auf Basis von undotiertem Siliziumgermanium (SiGe) gezeigt. Aufgrund der hierfür erforderlichen entgegengesetzten Polung zum vorherigen Ausführungsbeispiel mit dotiertem GaAs stellt sich der Aufbau des elektronischen Bauteils ein wenig geändert dar.
Das elektronische Bauelement 110 ist schematisch als Draufsicht dargestellt. Das elektronische Bauelement 110 koppelt zwei Qubits 112, 114 miteinander. Das elektronische Bauelement 110 enthält im vorliegenden Ausführungsbeispiel drei Lagen Gatterelektrodenanordnungen 116, 118, 120, die mit Isolierschichten 122, 124 voneinander getrennt sind. Die Gatterelektrodenanordnungen 116, 118, 120 werden über elektrische Anschlüsse 126, 128, 130 mit geeigneter Spannung versorgt. Die erste und unterste Gatterelektrodenanordnung 116 liegt auf einer ebenen Fläche 131 eines Substrats 132 auf. Das Substrat 132 besteht im vorliegenden Ausführungsbeispiel aus Siliziumgermanium (SiGe). Auf die Lage der ersten Gatterelektrodenanordnung 116 folgt die Isolierschicht 122, auf welcher die zweite Gatterelektrodenanordnung 118 vorgesehen ist. Auf der zweiten Gatterelektrodenanordnung 118 liegt die Isolierschicht 124, welche die zweite Gatterelektrodenanordnung 118 von der dritten und obersten Gatterelektrodenanordnung 120 elektrisch trennt.
In Fig. 10 wird die Anordnung der ersten Gatterelektrodenanordnung 116 schematisch dargestellt, welche die Qubits 112, 114 miteinander verbindet. Diese
Gatterelektrodenanordnung 116 besteht aus zwei parallelen Gatterelektroden 133, 134, welche die ersten elektrischen Anschlüsse 126 zur Spannungsversorgung aufweisen. Die Gatterelektroden 133, 134 bilden eine kanalartige Struktur 136.
Fig. 11 und 12 zeigen schematisch die zweite und dritte Gatterelektrodenanordnung 118, 120, welche jeweils aus zwei parallel angeordneten Gatterelektroden 138, 140, bzw. 142, 144 bestehen. Jede dieser Gatterelektroden 138, 140, 142, 144 verfügt jeweils über einen elektrischen Anschluss 128, 130 für die Spannungsversorgung. Diese Gatterelektroden 138, 140, 142, 144 sind mit Elektrodenfingern 146, 148, 150, 152 fingerförmig ausgebildet. Die Elektrodenfinger 146, 148, 150, 152 greifen beabstandet in einer Ebene 154, 156 der Gatterelektrodenanordnungen 118, 120 ineinander, ohne sich zu berühren. Die Gatterelektrodenanordnungen 118, 120 sind in geeigneter Weise zueinander versetzt angeordnet, so dass die Elektrodenfinger 146, 148, 150, 152 in der Draufsicht in alternierender Weise zueinander verschoben sind.
In den Fig. 13 und 14 wird jeweils ein Querschnitt des elektronischen Bauelements 110 schematisch gezeigt. Dabei zeigt die Fig. 13 einen Schnitt durch den Elektrodenfinger 146 der zweiten Lage und die Fig. 14 einen Schnitt durch den Elektrodenfinger 150 der dritten Lage. Die Gatterelektrodenanordnungen 116, 118, 120 und die Isolierschichten 122, 124 sind oberhalb des Substrats 132 angeordnet. In Fig. 13 wird zunächst die kanalartige Struktur 136 der ersten Gatterelektrodenanordnung 116 deutlich, welche unmittelbar auf dem Substrat 132 aufliegt. Die kanalartige Struktur 136 ist dabei deutlich schmaler ausgebildet, als bei dem ersten Ausführungsbeispiel gemäß den Figuren 1-8. Dazu sind die beiden
Gatterelektroden 133, 134 parallel mit kanalartiger Struktur 136 angeordnet. Über den Gatterelektroden 133, 134 ist die erste Isolierschicht 122 vorgesehen. Auf dieser Isolierschicht 122 befindet die zweite Gatterelektrodenanordnung 118. Ein Elektrodenfinger 146 der Gatterelektrode 138 der zweiten Gatterelektrodenanordnung 118 liegt in dieser Darstellung des Schnittbereichs sichtbar auf der ersten Isolierschicht 122. Von der Gatterelektrode 140 der zweiten Gatterelektrodenanordnung 118 ist im Schnitt eine Verbindung 158 für die Elektrodenfinger 148 sichtbar. Über der zweiten Gatterelektrodenanordnung 118 ist die zweite Isolierschicht 124 vorgesehen, auf der die dritte Gatterelektrodenanordnung 120 angeordnet ist. Von der dritten
Gatterelektrodenanordnung 120 ist jeweils im Schnitt nur eine Verbindung 160, 162 der Gatterelektroden 142, 144 zwischen den Elektrodenfingern 150, 152 sichtbar.
Entsprechend zu Fig. 13 wird im Schnitt der Fig. 14 die kanalartige Struktur 136 der ersten Gatterelektrodenanordnung 116 ebenfalls sichtbar, die sich unverändert längs des gesamten elektronischen Bauelements 110 (siehe Fig. 9) hinzieht. In Fig. 13 liegt die erste Gatterelektrodenanordnung 116 auf dem Substrat 132. Über den Gatterelektroden 133, 134 der Gatterelektrodenanordnung 116 befindet sich die erste Isolierschicht 122. Auf der ersten Isolierschicht 122 liegt die zweite Gatterelektrodenanordnung 118. Von der zweiten Gatterelektrodenanordnung 118 ist im Schnitt dieser Darstellung jeweils nur die Verbindung 158 bzw. 164 der Gatterelektroden 138, 140 zwischen den Elektrodenfingern 146, 148 sichtbar. Über der zweiten Gatterelektrodenanordnung 118 ist wiederum die zweite Isolierschicht 124 vorgesehen, auf der die dritte Gatterelektrodenanordnung 120 angeordnet ist. Ein Elektrodenfinger 150 der Gatterelektrode 142 der dritten Gatterelektrodenanordnung 120 liegt in dieser Darstellung des Schnittbereichs sichtbar auf der zweiten Isolierschicht 124. Von der Gatterelektrode 144 der dritten Gatterelektrodenanordnung 120 ist hier nur die Verbindung 162 sichtbar. Die Fig. 15 zeigt als Ausschnitt des elektronischen Bauelements 110 einen Längsschnitt, der zwischen die kanalartige Struktur 136 gesetzt ist. In dem Substrat 132 des elektronischen Bauelements 110 bildet sich das zweidimensionale Elektronengas (2DEG). In dieser Schnittdarstellung ist die Gatterelektrode 133 der ersten Gatterelektrodenanordnung 116 sichtbar. Die Gatterelektrode 133 erstreckt sich längs unmittelbar auf der Außenfläche 131 des Substrats 132 und wird von der ersten Isolierschicht 122 gegenüber der zweiten Gatterelektrodenanordnung 118 abgegrenzt.
Von den zweiten Gatterelektroden 138, 140 sind die querliegenden Elektrodenfinger 146, und 148 im Schnitt zu sehen. Die zweite Gatterelektrodenanordnung 118 wird mit der zweiten Isolierschicht 124 von der dritten Gatterelektrodenanordnung 120 abgegrenzt. Von der dritten Gatterelektrodenanordnung 120 sind auch nur die Elektrodenfinger 150, 152 der Gatterelektroden 142, 144 zu sehen. In diesem Schnitt wird deutlich, wie sich die Elektrodenfinger 146, 148, 150, 152 alternierend abwechseln. Durch geeignetes Anlegen von Spannung an die Gatterelektrodenanordnungen 116, 118, 120 wird eine Potentialmulde 166 erzeugt. Ein in dieser Potentialmulde 166 gefangener Quantenpunkt 168 lässt sich durch das Substrat translatieren. Die Potentialmulde 166 wird durch geeignete Ansteuerung der Elektrodenfinger 146, 148, 150, 152 mit Spannung längs durch das Substrat translatiert, ohne dass der Quantenpunkt 168 seine quantenmechanischen Eigenschaften verändert.
Die Gatterelektrodenanordnungen 116, 118, 120 werden derart mit Spannung beaufschlagt, dass die Elektrodenfinger 146, 148, 150, 152 der Gatterelektroden 138, 140 und 142, 144 die bewegliche Potentialmulde 166 in dem Substrat 132 des elektronischen Bauelements 110 bilden. Durch geeignete Ansteuerung der Gatterelektrodenanordnungen 116, 118, 120 lässt sich die Potentialmulde 166 gerichtet entlang der kanalartigen Struktur 136 durch das Substrat 132 leiten. Im vorliegenden Ausführungsbeispiel werden die Gatterelektroden 138, 140 und 142, 144 der zweiten bzw. dritte Gatterelektrodenanordnungen 118, 120 mit einem sinusförmigen Spannungsverlauf beaufschlagt, welcher zwischen den Gatterelektroden 138, 140, 142, 144 geeignet phasenverschoben ausgeprägt ist. Der Quantenpunkt 168, der in dieser Potentialmulde 166 quasi gefangen ist lässt sich mit dieser Potentialmulde 166 über eine Distanz in dem zweidimensionalen Elektronengas des Substrats 1S2 aus SiGe von einem Qubit 112 zum anderen Qubit 114 translatieren, ohne eine quantenmechanische Zustandsänderung zu erfahren. Die Bewegung des Quantenpunkts 168 in Pfeilrichtung 170 wird mit gestrichelten Linien 172 angedeutet. Der quantenmechanische Zustand wird durch den kleinen Pfeil 174 des Quantenpunkts 168 symbolisch dargestellt.
Es sei angemerkt, dass anstelle eines Elektrons, wie z.B. bei den vorherigen Ausführungsbeispielen, welches den Quantenpunkt 68 mit einem definierten quantenmechanischen Zustand bildet, können auch Löcher als Quantenpunkt betrachtet werden, bei denen entsprechend ein Elektron fehlt.
Bezugszeichenliste
10 Elektronisches Bauelement
12, 14 Qubit 16 Erste Gatterelektrodenanordnung 18 Zweite Gatterelektrodenanordnung 20 Dritte Gatterelektrodenanordnung 22 Erste Isolierschicht 24 Zweite Isolierschicht
26, 28, 30 Elektrische Anschlüsse
31 Außenfläche des Substrats
32 Substrat (GaAS)
33, 34 Gatterelektrode (1. Lage) 36 Kanalartige Struktur
38, 40 Gatterelektrode (2. Lage) 42, 44 Gatterelektrode (S. Lage) 46, 48 Elektrodenfinger (2. Lage) 50, 52 Elektrodenfinger (S. Lage) 54, 56 Ebene (Gatterelektrodenanordnungen) 58, Verbindung (2. Lage)
60, 62 Verbindung (S. Lage) 64 Verbindung (2. Lage) 66 Potentialmulde 68 Quantenpunkt (Elektron) 70 Pfeilrichtung 72 gestrichelte Linien (Potentialmulde) 74 Pfeil 110 Elektronisches Bauelement
112, 114 Qubit 116 Erste Gatterelektrodenanordnung
118 Zweite Gatterelektrodenanordnung Dritte Gatterelektrodenanordnung Erste Isolierschicht Zweite Isolierschicht , 128, 130 Elektrische Anschlüsse Außenfläche des Substrats Substrat (SiGe) , 134 Gatterelektrode (1. Lage)
Kanalartige Struktur , 140 Gatterelektrode (2. Lage) , 144 Gatterelektrode (S. Lage) , 148 Elektrodenfinger (2. Lage) , 152 Elektrodenfinger (S. Lage) , 156 Ebene (Gatterelektrodenanordnungen) Verbindung (2. Lage) , 162 Verbindung (S. Lage)
Verbindung (2. Lage)
Potentialmulde Quantenpunkt (Loch)
Pfeilrichtung gestrichelte Linien (Potentialmulde) Pfeil

Claims

Patentansprüche
1. Elektronisches Bauelement (10, 110), welches als Halbleiter oder mit einer halbleiterähnlichen Struktur zum Bewegen eines Quantenpunkts (68, 168) über eine Distanz ausgebildet ist, umfassend a) Substrat (32, 132) mit einem zweidimensionalen Elektronengas oder Elektronenlochgas; b) eine Gatterelektrodenanordnung (16, 18, 20, 116, 118, 120) mit Gatterelektroden (38, 40, 42, 44, 138, 140, 142, 144), welche an einer Fläche (31, 131) des elektronischen Bauelements (10, 110) angeordnet ist, zur Erzeugung einer Potentialmulde (66, 166) in dem Substrat (32, 132); c) elektrische Anschlüsse zum Verbinden der Gatterelektrodenanordnung (16, 18, 20, 116, 118, 120) mit Spannungsquellen, dadurch gekennzeichnet, dass d) die Gatterelektroden (38, 40, 42, 44, 138, 140, 142, 144,) parallel verlaufende Elektrodenfinger (46, 48, 50, 52, 146, 148, 150, 152) aufweisen, wobei e) die Elektrodenfinger (46, 48, 50, 52, 146, 148, 150, 152) periodisch alternierend zusammengeschaltet sind, welche eine nahezu kontinuierliche Bewegung der Potentialmulde (66, 166) durch das Substrat (32, 132) bewirkt, wobei ein Quantenpunkt (68, 168) mit dieser Potentialmulde (66, 166) translatiert wird.
2. Elektronisches Bauelement (10, 110) nach Anspruch 1, dadurch gekennzeichnet, dass eine Gatterelektrodenanordnung (16, 116) aus zwei parallelen
Gatterelektroden (33, 34, 133, 134) besteht, welche eine kanalartige Struktur (36, 136) bilden.
3. Elektronisches Bauelement (10, 110) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Substrat (32, 132) des elektronischen Bauelements (10, 110) Galliumarsinid (GaAs) und/oder Silizumgermanium (SiGe) enthält.
4. Elektronisches Bauelement (10, 110) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die jeweils zusammengeschalteten Gatterelektroden (38, 40, 42, 44, 138, 140, 142, 144) periodisch und/oder phasenverschoben mit Spannung beaufschlagbar ausgebildet sind.
5. Elektronisches Bauelement (10, 110) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass jeweils jeder dritte Elektrodenfinger (46, 48, 50, 52, 146, 148, 150, 152) eine Gatterelektrode (38, 40, 42, 44, 138, 140, 142, 144) zusammengeschaltet ist.
6. Elektronisches Bauelement (10, 110) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass Mittel zum Verbinden zweier Qubits (12, 14, 112, 114) eines Quantencomputers vorgesehen sind.
7. Verfahren für ein elektronisches Bauelement (10, 110) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die zusammengeschalteten Gatterelektroden (38, 40, 42, 44, 138, 140, 142, 144) phasenverschoben mit Spannung beaufschlagt werden, welche eine nahezu kontinuierliche Bewegung der Potentialmulde (66, 166) durch das Substrat (32, 132) bewirkt, wobei ein Quantenpunk (68, 168) mit dieser Potentialmulde (66, 166) translatiert wird.
8. Verfahren für ein elektronisches Bauelement (10, 110) nach Anspruch 7, dadurch gekennzeichnet, dass jeweils jede vierte Gatterelektrode (38, 40, 42, 44, 138, 140, 142, 144) zusammengeschaltet und periodisch mit Spannung beaufschlagt wird.
EP20775572.9A 2019-09-20 2020-09-01 Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz Pending EP4031486A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019125351 2019-09-20
PCT/DE2020/100766 WO2021052531A1 (de) 2019-09-20 2020-09-01 Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz

Publications (1)

Publication Number Publication Date
EP4031486A1 true EP4031486A1 (de) 2022-07-27

Family

ID=72603291

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20775572.9A Pending EP4031486A1 (de) 2019-09-20 2020-09-01 Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz

Country Status (5)

Country Link
US (1) US20220293846A1 (de)
EP (1) EP4031486A1 (de)
CN (1) CN114424346A (de)
DE (1) DE112020004511A5 (de)
WO (1) WO2021052531A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023117063A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Quantum computer design
WO2023117065A1 (en) 2021-12-21 2023-06-29 Forschungszentrum Jülich GmbH Operation of a quantum computing element
WO2023117064A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Operation of a quantum computing element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007200501B2 (en) * 2007-02-06 2011-11-17 Newsouth Innovations Pty Limited Error Corrected Quantum Computer
EP2075745A1 (de) * 2007-12-28 2009-07-01 Hitachi Ltd. Quanteninformationsverarbeitungsvorrichtung
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US10192976B2 (en) 2016-04-28 2019-01-29 The Trustees Of Princeton University Semiconductor quantum dot device and method for forming a scalable linear array of quantum dots
WO2017213651A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with top gates
WO2018236403A1 (en) * 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES

Also Published As

Publication number Publication date
US20220293846A1 (en) 2022-09-15
CN114424346A (zh) 2022-04-29
WO2021052531A1 (de) 2021-03-25
DE112020004511A5 (de) 2022-08-18

Similar Documents

Publication Publication Date Title
EP4031486A1 (de) Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz
DE112011100438B4 (de) Invertereinheit und Verfahren
DE10250830B4 (de) Verfahren zum Herstellung eines Schaltkreis-Arrays
WO2021052536A1 (de) Bauelement zum auslesen der zustände von qubits in quantenpunkten
DE60034328T2 (de) Elektrostatisch gesteuerter tunneleffekt-transistor
DE112019001709T5 (de) Halbleitervorrichtung und multiply-accumulate-operations-vorrichtung
DE102018118440A1 (de) Einmalig programmierbarer Speicher unter Verwendung einer Ruptur der Gate-Isolierung
DE19621994C1 (de) Einzelelektron-Speicherzellenanordnung
DE102018122529A1 (de) Halbleiterbauelement
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
EP0664569B1 (de) Mikroelektronisches Bauelement
DE19858759C1 (de) Schaltungsanordnung mit mindestens einem nanoelektronischen Bauelement und Verfahren zu deren Herstellung
DE2124635A1 (de) Verfahren zur Steuerung eines Bereiches hoher elektrischer Feldstarke in Halblei tem
DE112011101117T5 (de) Integrierter elektromechanischer Aktuator
DE102016116090B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2007065953A1 (de) Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite
DE102014222185B4 (de) Quanteninterferenzbasierte Logikvorrichtungen, die einen Elektronen-Monochromator umfassen
WO2022262934A1 (de) Qubit-element
EP4356431A1 (de) Qubit-element
DE102011003213A1 (de) Halbleiterbauelement mit einer Vielzahl von FET-Zellen
DE3737572C2 (de)
DE102020200311A1 (de) Verfahren, vorrichtung und system zur verbesserung der skalierung von isolationsstrukturen für gate-, source- und/oder drain-kontakte
DE102021106356A1 (de) Halbleitervorrichtung
DE102019008601A1 (de) Bauelementstruktureinheit

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220228

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)