EP3976853A1 - Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens - Google Patents

Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens

Info

Publication number
EP3976853A1
EP3976853A1 EP20722575.6A EP20722575A EP3976853A1 EP 3976853 A1 EP3976853 A1 EP 3976853A1 EP 20722575 A EP20722575 A EP 20722575A EP 3976853 A1 EP3976853 A1 EP 3976853A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor wafer
susceptor
ring
epitaxial layer
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20722575.6A
Other languages
English (en)
French (fr)
Inventor
Jörg HABERECHT
Stephan Heinrich
Reinhard Schauer
Rene Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of EP3976853A1 publication Critical patent/EP3976853A1/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Definitions

  • the invention relates to a method for depositing an epitaxial layer on the front side of a semiconductor wafer made of monocrystalline material, in the course of which a provided semiconductor wafer is arranged on a susceptor and heated to a deposition temperature by means of thermal radiation, and a separating gas is passed over a front side of the semiconductor wafer .
  • the invention also relates to a device for depositing an epitaxial layer on a front side of a semiconductor wafer made of monocrystalline material.
  • a single-disk reactor provides a reaction space between an upper and a lower cover (mandrel), in which a susceptor is held by susceptor support arms of a susceptor support shaft on susceptor support pins.
  • the susceptor and a semiconductor wafer placed on it is heated by means of thermal radiation by rows of lamps (arrays) arranged above and below the covers, while a deposition gas is passed over the front side of the semiconductor wafer facing the upper cover.
  • US 2008/01 18712 A1 describes a susceptor comprising a susceptor ring and a susceptor base.
  • the susceptor ring has a ledge for storing a semiconductor wafer in the edge area of the rear side of the semiconductor wafer.
  • the susceptor ring is placed on the susceptor base.
  • US 2007/0227441 A1 reference is made to periodic fluctuations in the thickness in the edge region of epitaxially coated semiconductor wafers made of silicon. The reason are different growth rates with which the epitaxial layer grows. The different growth rates are related to the crystal orientation of the front side of the semiconductor disc.
  • the front side of the semiconductor wafer is that side surface of the semiconductor wafer on which the epitaxial layer is deposited. In order to even out the thickness of the epitaxial layer in the edge region, it is proposed in US 2007/0227441 A1 to change the structure of the susceptor with the period of the thickness fluctuations.
  • orientation notch in the edge area.
  • the orientation notch is usually located at one of the four points at which an epitaxial layer grows comparatively quickly and marks one of four ⁇ 1 10> crystal directions. Occasionally the orientation notch is also located 45 ° away from such a point and marks one of four ⁇ 100> crystal directions.
  • the object of the present invention is to improve the flatness of semiconductor wafers with a deposited epitaxial layer in the edge area, especially in the area of the notch, and at the same time to reduce periodic fluctuations in thickness in the edge area without having to change the susceptor or the shape of the edge area of the semiconductor wafer .
  • FIG. 1 shows a semiconductor wafer (101) with an orientation notch (102).
  • the semiconductor wafer (101) has a ⁇ 100> orientation.
  • the upper side surface of the semiconductor wafer (101) is, for example, the (100) plane.
  • the orientation notch 102 marks one of four ⁇ 1 10> crystal directions which, distributed around the circumference of the semiconductor wafer at a distance of 90 °, point to corresponding levels in the area of the edge of the semiconductor wafer, on which an epitaxial layer grows at a comparatively higher speed, than on planes in the area of the edge, to which four ⁇ 100> crystal directions indicate.
  • FIG. 2 shows a semiconductor wafer in a plan view of a semiconductor wafer (201) with a ⁇ 1 10> orientation with an orientation notch (202).
  • a device according to the invention comprises, in addition to a susceptor (301), a device for holding and rotating the susceptor (301) with a susceptor support shaft (302) and susceptor support arms (303). Furthermore, the means for holding and rotating the susceptor (301) can comprise a disk lifting shaft (304) and disk lifting pins (305).
  • An essential feature of the device is a ring (306) which is held by the susceptor support arms (303) and is arranged under the susceptor (301) without having direct contact with the susceptor (301). The ring (306) is held by the susceptor support arms (303) in such a way that it cannot be displaced along its circumferential direction.
  • the susceptor support arms (303) are preferably provided with susceptor support pins (307) which are inserted through bores (402, 502, 602) in the ring (306).
  • the distance between an upper surface of the ring (306) and a lower surface of the susceptor (301) is preferably not less than 5 mm and not more than 10 mm.
  • Fig. 4 shows a plan view of a ring (401), which in the embodiment shown Boh ments (402) and four, inwardly facing projections (403), which stood at 90 ° over the circumference are arranged.
  • This embodiment is suitable for use in a device according to FIG. 3 in order to deposit therein an epitaxial layer according to the invention on the front side of a semiconductor wafer, which has a ⁇ 100> orientation.
  • the ring (401) is preferably made of quartz glass and the projections (403) of a material with low transmittance in the IR range of the spectrum.
  • the transmittance of the projections (403) is in this sem area, based on a material thickness of 10 mm, preferably not more than 20%, particularly preferably not more than 5%.
  • the projections (403) are preferably made of opaque quartz glass.
  • Fig. 5 shows a plan view of a ring (501), which in the embodiment shown Boh ments (502) and two, inwardly facing projections (503), which stood in from 180 ° are arranged distributed over the circumference.
  • This embodiment is suitable for use in a device according to FIG. 3 in order to deposit therein an epitaxial layer on the front side of a semiconductor wafer according to the invention, which layer has a ⁇ 110> orientation.
  • an inner edge (404, 504) of the projection (403, 503) of the ring (401, 501) is located at a radial position, the distance from a center Z of the ring (401, 501) not less than 140 mm, preferably is not less than 145 mm, particularly preferably 148 mm to 150 mm.
  • FIG. 6 shows a plan view of a ring (601), which in the embodiment shown Boh ments 602 and four, inwardly pointing projections (603), which are arranged at a distance of 90 ° over the circumference.
  • This embodiment is suitable for use in a device according to FIG. 3 in order to deposit therein an epitaxial layer according to the invention on the front side of a semiconductor wafer, which has a ⁇ 100> orientation.
  • the projections (603) are T-shaped and each comprise a web (604) and a ring segment (605).
  • the ring segment (605) has a radial length and a width in the circumferential direction.
  • the radial length is preferably not less than 3 mm and not more than 8 mm.
  • the width, expressed as the opening angle ⁇ , is preferably not less than 15 ° and not more than 25 °, particularly preferably 20 °.
  • the ring (601) and / or the webs (604) are preferably made of quartz glass and the ring segments are made of a material with a low transmittance in the IR range of the spectrum.
  • the transmittance of the ring segments (605) in this area, based on a material thickness of 10 mm, is preferably not more than 20%, particularly preferably not more than 5%.
  • the ring segments (605) are preferably made of opaque quartz glass.
  • FIGS. 7 and 8 show a susceptor ring (701, 801) with a storage surface (703, 805) and the step-shaped boundary (702, 806) adjoining it.
  • a susceptor ring (701, 801) according to the invention provides that the support surface has an inwardly pointing projection. This means that the radial width Wi of the support surface (703, 805) of the susceptor ring (701, 801) at an azimuthal position is greater than the radial width W2 at the opposite position.
  • a semiconductor wafer (704, 804) can preferably be positioned in the susceptor ring (701, 801) such that the position with the greatest width of the storage area W1 (802) corresponds to the position of the orientation notch (803).
  • the stepped delimitation (FIG. 9, 901) adjoining the shelf can preferably be designed in such a way that it has an inwardly pointing bulge (FIG. 9, 902).
  • the azimuthal position of an inwardly pointing bulge of the step-shaped delimitation (902) adjoining the shelf is preferably identical to the azimuthal position of the inwardly pointing projection of the shelf surface (403, 503).
  • the semiconductor wafer is preferably arranged in the device described so that the orientation notch of the semiconductor wafer has the same azimuthal position as a projection of the ring. Thereafter, the semiconductor wafer is brought to a deposition temperature by means of thermal radiation, which is directed to a front side and to a rear side of the semiconductor wafer and deposition gases are conducted over the front side of the semiconductor wafer.
  • Deposition gases preferably contain silanes, chlorosilanes or mixtures thereof diluted in a carrier gas (preferably hydrogen).
  • the deposition temperature is understood to be the temperature at which a layer is deposited on the semiconductor wafer under the given boundary conditions.
  • the means of the device described ensure that the selective reduction of the intensity of a portion of the thermal radiation that is directed to the rear side of the semiconductor wafer, creating partial areas at the edge of the semiconductor wafer in which a growth rate of the epitaxial layer at a uniform temperature of the semiconductor wafer because of the Orientation of the monocrystalline material is greater than in adjacent second partial areas, are heated less.
  • FIG. 10 illustrates the effect that is achieved by applying the inventive method in epitaxy.
  • the azimuthal coordinates in degrees [°] are plotted on the abscissa D x .
  • the ordinate D y shows the layer thickness in dimensionless coordinates that are measured along a perimeter of the semiconductor wafer.
  • the dashed line A stands for the height curve that can be achieved using the prior art methods.
  • the solid line B is achieved by applying the inventive method.
  • the orientation notch was at the position 0 ° or 360 °.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Vorrichtung zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe mit Orientierungskerbe, umfassend eine Einrichtung zum Halten und Drehen eines Suszeptors mit einer Suszeptor-Tragwelle und Suszeptor-Tragarmen; und einen Ring, der von den Suszeptor-Tragarmen gehalten wird und nach innen weisende Vorsprünge aufweist, und den Suszeptor, umfassend einen Suszeptoring mit einer Ablagefläche zum Ablegen der Halbleiterscheibe im Randbereich einer Rückseite der Halbleiterscheibe und eine an die Ablagefläche angrenzende stufenförmigen äußere Begrenzung des Suszeptorrings, wobei die Ablagefläche einen nach innen weisenden Vorsprung aufweist.

Description

Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
Gegenstand der Erfindung ist ein Verfahren zum Abscheiden einer epitaktischen Schicht auf der Vorderseite einer Halbleiterscheibe aus einkristallinem Material, im Zuge dessen eine bereitgestellte Halbleiterscheibe auf einem Suszeptor angeordnet und mittels Wärmestrahlung auf eine Abscheidetemperatur erhitzt wird, und ein Ab scheidegas über eine Vorderseite der Halbleiterscheibe geleitet wird. Gegenstand der Erfindung ist des Weiteren eine Vorrichtung zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe aus einkristallinem Material.
Stand der Technik / Probleme
Das Abscheiden einer epitaktischen Schicht auf der Vorderseite einer Halbleiterschei be geschieht üblicherweise mittels CVD (Chemical vapor deposition) in einem CVD- Reaktor, häufig in einem Einzelscheiben-Reaktor. Beispielsweise sei die US 2014/0 251 208 A1 erwähnt, in der ein solcher CVD-Reaktor beschrieben ist. Ein Einzel scheiben-Reaktor stellt zwischen einem oberen und einem unteren Deckel (dorne) einen Reaktionsraum bereit, in dem ein Suszeptor von Suszeptor-Tragarmen einer Suszeptor-Tragwelle auf Suszeptor-Stützstiften gehalten wird. Der Suszeptor und ei ne darauf abgelegte Halbleiterscheibe wird durch Lampenreihen (arrays), die über und unter den Deckeln angeordnet sind, mittels Wärmestrahlung erhitzt, während ein Abscheidegas über die, zum oberen Deckel weisende Vorderseite der Halbleiter scheibe geleitet wird.
In US 2008/01 18712 A1 ist ein Suszeptor beschrieben, umfassend einen Suszeptor- ring und einen Suszeptorboden. Der Suszeptorring hat einen Sims (ledge) zum Able gen einer Halbleiterscheibe im Randbereich der Rückseite der Halbleiterscheibe. Zum Abscheiden einer Schicht auf der Vorderseite der Halbleiterscheibe wird der Suszep torring auf dem Suszeptorboden abgelegt.
In US 2007/0227441 A1 wird auf periodische Schwankungen der Dicke im Randbe reich von epitaktisch beschichteten Halbleiterscheiben aus Silizium hingewiesen. Grund sind unterschiedliche Wachstumsgeschwindigkeiten, mit denen die epitakti sche Schicht wächst. Die unterschiedlichen Wachstumsgeschwindigkeiten stehen in einem Zusammenhang mit der Kristallorientierung der Vorderseite der Halbleiter- scheibe. Die Vorderseite der Halbleiterscheibe ist diejenige Seitenfläche der Halb leiterscheibe, auf der die epitaktische Schicht abgeschieden wird. Um die Dicke der epitaktischen Schicht im Randbereich zu vergleichmäßigen, wird in US 2007/0227441 A1 vorgeschlagen, die Struktur des Suszeptors mit der Periode der Dickenschwan kungen zu verändern.
Mit derselben Zielsetzung wird in US 2015/0184314 A1 vorgeschlagen, die Breite des Randbereichs der Halbleiterscheibe zu beschränken.
Diese Lehre lässt unberücksichtigt, dass Halbleiterscheiben, bei denen die erwähnten Dickenschwankungen als problematisch betrachtet werden, mit einer Orientierungs kerbe (notch) im Randbereich versehen sind. Bei Halbleiterscheiben aus Silizium mit <100>-Orientierung der Vorderseite befindet sich die Orientierungskerbe meistens an einer der vier Stellen, an denen eine epitaktische Schicht vergleichsweise schnell wächst und markiert eine von vier <1 10>-Kristallrichtungen. Gelegentlich befindet sich die Orientierungsskerbe auch 45° entfernt von einer solchen Stelle und markiert eine von vier <100>-Kristallrichtungen.
Aufgabe der vorliegenden Erfindung ist es, die Ebenheit von Halbleiterscheiben mit abgeschiedener epitaktischer Schicht im Randbereich insbesondere im Bereich des Notch zu verbessern und gleichzeitig periodische Schwankungen der Dicke im Rand bereich zu reduzieren, ohne dafür den Suszeptor oder die Form des Randbereichs der Halbleiterscheibe verändern zu müssen.
Die Aufgabe der Erfindung wird gelöst durch die in den Ansprüchen beschriebenen Verfahren und Vorrichtungen.
Die bezüglich der vorstehend aufgeführten Ausführungsformen des erfindungsgemä ßen Verfahrens angegebenen Merkmale können entsprechend auf die erfindungsge mäße Vorrichtung übertragen werden. Umgekehrt können die bezüglich der vorste hend ausgeführten Ausführungsformen der erfindungsgemäßen Vorrichtung angege benen Merkmale entsprechend auf das erfindungsgemäße Verfahren übertragen werden. Diese und andere Merkmale der erfindungsgemäßen Ausführungsformen werden in der Figurenbeschreibung und in den Ansprüchen erläutert. Die einzelnen Merkmale können entweder separat oder in Kombination als Ausführungsformen der Erfindung verwirklicht werden. Weiterhin können sie vorteilhafte Ausführungen be schreiben, die selbstständig schutzfähig sind.
Kurzbeschreibung der Figuren
Figur 1 zeigt eine Halbleiterscheibe (101 ) mit einer Orientierungskerbe (102). Die Halbleiterscheibe (101 ) weist eine <100>-Orientierung auf. Die obere Seitenfläche der Halbleiterscheibe (101 ) ist beispielsweise die (100)-Ebene. Die Orientierungskerbe 102 markiert eine von vier <1 10>-Kristallrichtungen, die um den Umfang der Halb leiterscheibe im Abstand von 90° verteilt auf entsprechende Ebenen im Bereich der Kante der Halbleiterscheibe hinweisen, auf denen eine epitaktische Schicht mit ver gleichsweise höherer Geschwindigkeit aufwächst, als auf Ebenen im Bereich der Kan te, auf welche vier <100>-Kristallrichtungen hinweisen.
Figur 2 zeigt entsprechend Figur 1 eine Halbleiterscheibe in Draufsicht eine Halb leiterscheibe (201 ) mit <1 10>-Orientierung mit einer Orientierungskerbe (202).
Detaillierte Beschreibung erfindungsgemäßer Ausführungsbeispiele
Eine erfindungsgemäße Vorrichtung (Fig.3) umfasst neben einem Suszeptor (301 ) eine Einrichtung zum Halten und Drehen des Suszeptors (301 ) mit einer Suszeptor- Tragwelle (302) und Suszeptor-Tragarmen (303). Des Weiteren kann die Einrichtung zum Halten und Drehen des Suszeptors (301 ) eine Scheiben-Hebewelle (304) umfas sen sowie Scheiben-Hebestifte (305). Wesentliches Merkmal der Vorrichtung ist ein Ring (306), der von den Suszeptor-Tragarmen (303) gehalten wird und unter dem Suszeptor (301 ) angeordnet ist, ohne direkten Kontakt mit dem Suszeptor (301 ) zu haben. Der Ring (306) wird von den Suszeptor-Tragarmen (303) derart gehalten, dass er entlang seiner Umfangsrichtung nicht verschoben werden kann. Vorzugsweise be finden sich auf den Suszeptor-Tragarmen (303) Suszeptor-Stützstifte (307), die durch Bohrungen (402, 502, 602) des Rings (306) gesteckt sind. Der Abstand zwischen ei ner oberen Fläche des Rings (306) und einer unteren Fläche des Suszeptors (301 ) beträgt vorzugsweise nicht weniger als 5 mm und nicht mehr als 10 mm. Fig.4 zeigt in Draufsicht einen Ring (401 ), der in der gezeigten Ausführungsform Boh rungen (402) und vier, nach innen weisende Vorsprünge (403) aufweist, die im Ab stand von 90° über den Umfang verteilt angeordnet sind. Diese Ausführungsform eig net sich zur Verwendung in einer Vorrichtung gemäß Fig.3, um darin eine epitaktische Schicht auf der Vorderseite einer Halbleiterscheibe erfindungsgemäß abzuscheiden, die eine <100>-Orientierung hat. Der Ring (401 ) besteht vorzugsweise aus Quarzglas und die Vorsprünge (403) aus einem Material mit niedrigem Transmissionsgrad im IR- Bereich des Spektrums. Der Transmissionsgrad der Vorsprünge (403) beträgt in die sem Bereich, bezogen auf eine Materialdicke von 10 mm, vorzugsweise nicht mehr als 20 %, besonders bevorzugt nicht mehr als 5 %. Die Vorsprünge (403) bestehen vorzugsweise aus opakem Quarzglas.
Fig.5 zeigt in Draufsicht einen Ring (501 ), der in der gezeigten Ausführungsform Boh rungen (502) und zwei, nach innen weisende Vorsprünge (503) aufweist, die im Ab stand von 180° über den Umfang verteilt angeordnet sind. Diese Ausführungsform eignet sich zur Verwendung in einer Vorrichtung gemäß Fig.3, um darin eine epitakti sche Schicht auf der Vorderseite einer Halbleiterscheibe erfindungsgemäß abzu scheiden, die eine <110>-Orientierung hat.
Vorzugsweise befindet sich ein innerer Rand (404, 504) des Vorsprungs (403, 503) des Rings (401 , 501 ) an einer radialen Position, deren Abstand zu einem Zentrum Z des Rings (401 , 501 ) nicht weniger als 140 mm, vorzugsweise nicht weniger als 145 mm, besonders bevorzugt 148 mm bis 150 mm beträgt.
Fig.6 zeigt in Draufsicht einen Ring (601 ), der in der gezeigten Ausführungsform Boh rungen 602 und vier, nach innen weisende Vorsprünge (603) aufweist, die im Abstand von 90° über den Umfang verteilt angeordnet sind. Diese Ausführungsform eignet sich zur Verwendung in einer Vorrichtung gemäß Fig.3, um darin eine epitaktische Schicht auf der Vorderseite einer Halbleiterscheibe erfindungsgemäß abzuscheiden, die eine <100>-Orientierung hat. Die Vorsprünge (603) sind in der dargestellten Ausführungs form T-förmig und umfassen jeweils einen Steg (604) und ein Ringsegment (605).
Das Ringsegment (605) hat eine radiale Länge und eine Breite in Umfangsrichtung. Die radiale Länge beträgt vorzugsweise nicht weniger als 3 mm und nicht mehr als 8 mm. Die Breite beträgt, ausgedrückt als Öffnungswinkel a, vorzugsweise nicht weni ger als 15° und nicht mehr als 25°, besonders bevorzugt 20°. Der Ring (601 ) und/oder die Stege (604) bestehen vorzugsweise aus Quarzglas und die Ringsegmente aus einem Material mit niedrigem Transmissionsgrad im IR-Bereich des Spektrums. Der Transmissionsgrad der Ringsegmente (605) beträgt in diesem Bereich, bezogen auf eine Materialdicke von 10 mm, vorzugsweise nicht mehr als 20 %, besonders bevor zugt nicht mehr als 5 %. Die Ringsegmente (605) bestehen vorzugsweise aus opa kem Quarzglas.
Die Figuren 7 und 8 zeigen einen Suszeptorring (701 , 801 ) mit einer Ablagefläche (703, 805) und der daran angrenzenden stufenförmigen Begrenzung (702, 806). Eine Ausführungsform eines erfindungsgemäßen Suszeptorrings (701 , 801 ) sieht vor, dass die Ablagefläche einen nach innen weisenden Vorsprung aufweist. Damit ist gemeint, dass die radiale Breite Wi der Ablagefläche (703, 805) des Suszeptorrings (701 , 801 ) an einer azimutalen Position größer ist, als die radiale Breite W2 an der gegenüberlie genden Position.
Eine Halbleiterscheibe (704, 804) kann dabei bevorzugt so in dem Suszeptorring (701 , 801 ) positioniert werden, dass die Position mit der größten Breite der Ablageflä che W1 (802) mit der Position der Orientierungskerbe (803) übereinstimmt.
Die an die Ablage angrenzende stufenförmige Begrenzung (Fig. 9, 901 ) kann dabei bevorzugt so ausgeführt werden, dass sie eine nach innen weisende Ausbuchtung (Fig. 9, 902) aufweist.
Bevorzugt ist die azimutale Position einer nach innen weisenden Ausbuchtung der an die Ablage angrenzende stufenförmige Begrenzung (902) mit der azimutalen Position des nach innen weisenden Vorsprungs der Ablagefläche (403, 503) identisch.
Zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiter scheibe aus einkristallinem Material, wird bevorzugt die Halbleiterscheibe in der be schriebenen Vorrichtung angeordnet, dass die Orientierungskerbe der Halbleiter scheibe dieselbe azimutale Position hat wie ein Vorsprung des Rings. Danach wird die Halbleiterscheibe auf eine Abscheidetemperatur mittels Wärmestrahlung gebracht, die zu einer Vorderseite und zu einer Rückseite der Halbleiterscheibe gerichtet ist und Abscheidegase über die Vorderseite der Halbleiterscheibe geleitet. Abscheidegase enthalten dabei bevorzugt Silane, Chlorsilane oder Mischungen dar aus verdünnt in einem Trägergas (bevorzugt Wasserstoff).
Als Abscheidetemperatur wird dabei die Temperatur verstanden, bei der unter den gegebenen Randbedingungen sich eine Schicht auf der Halbleiterscheibe abscheidet.
Mit den Mitteln der beschriebenen Vorrichtung wird dafür gesorgt, dass das selektive Reduzieren der Intensität eines Anteils der Wärmestrahlung, die zur Rückseite der Halbleiterscheibe gerichtet ist, wodurch Teilbereiche am Rand der Halbleiterscheibe, in denen eine Wachstumsgeschwindigkeit der epitaktischen Schicht bei einheitlicher Temperatur der Halbleiterscheibe wegen der Orientierung des einkristallinen Materials größer ist, als in benachbarten zweiten Teilbereichen, schwächer erhitzt werden.
Die vorstehende Beschreibung beispielhafter Ausführungsformen ist exemplarisch zu verstehen. Die damit erfolgte Offenbarung ermöglicht es dem Fachmann einerseits, die vorliegende Erfindung und die damit verbundenen Vorteile zu verstehen, und um fasst andererseits im Verständnis des Fachmanns auch offensichtliche Abänderungen und Modifikationen der beschriebenen Strukturen und Verfahren. Daher sollen alle derartigen Abänderungen und Modifikationen sowie Äquivalente durch den Schutzbe reich der Ansprüche abgedeckt sein.
In Figur 10 wird der Effekt verdeutlicht, der durch das Anwenden des erfinderischen Verfahrens bei der Epitaxie erreicht wird. An der Abszisse Dx sind hierbei die azimuta len Koordinaten in Grad [°] aufgetragen. Die Ordinate Dy zeigt die Schichtdicke in di mensionslosen Koordinaten, die entlang eines Perimeters der Halbleiterscheibe ge messen werden. Die gestrichelte Linie A steht dabei für die Höhenkurve, die mit Me thoden des Standes der Technik erreicht werden kann. Die durchgezogene Linie B wird durch Anwendung des erfinderischen Verfahrens erreicht. Die Orientierungsker be befand sich an der Position 0°, bzw. 360°.

Claims

Patentansprüche
1. Vorrichtung zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite ei ner Halbleiterscheibe mit Orientierungskerbe, umfassend
eine Einrichtung zum Halten und Drehen eines Suszeptors mit einer Suszeptor- Tragwelle und Suszeptor-Tragarmen; und
einen Ring, der von den Suszeptor-Tragarmen gehalten wird und nach innen wei sende Vorsprünge aufweist, und
den Suszeptor, umfassend einen Suszeptorring mit einer Ablagefläche zum Able gen der Halbleiterscheibe im Randbereich einer Rückseite der Halbleiterscheibe und eine an die Ablagefläche angrenzende stufenförmigen äußere Begrenzung des Suszeptorrings
wobei die Ablagefläche einen nach innen weisenden Vorsprung aufweist.
2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, dass
die an der Ablagefläche angrenzende stufenförmige äußere Begrenzung eine nach innen weisende Ausbuchtung aufweist.
3. Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass sich ein Vorsprung des Rings an gleicher azimutaler Position wie ein Vorsprung der Ablagefläche befindet.
4. Vorrichtung den Ansprüche 1 oder 2, dadurch gekennzeichnet, dass
sich ein Vorsprung des Rings an gleicher azimutaler Position wie eine nach innen weisende Ausbuchtung an der stufenförmigen Begrenzung befindet.
5. Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der Ring aus Quarzglas besteht.
6. Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass ein Vorsprung des Rings aus einem Material gefertigt ist, das Intensität von durch ihn durchtretender Wärmestrahlung selektiv reduzieren,
wodurch erste Teilbereiche am Rand einer auf dem Suszeptor abgelegten Halb leiterscheibe, in denen eine Wachstumsgeschwindigkeit der epitaktischen Schicht bei einheitlicher Temperatur der Halbleiterscheibe wegen der Orientierung des einkristallinen Materials größer ist, als in benachbarten zweiten Teilbereichen, schwächer erhitzt werden.
7. Vorrichtung nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der Ring zwei oder vier Vorsprünge aufweist.
8. Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe aus einkristallinem Material, umfassend
das Bereitstellen der Halbleiterscheibe mit Orientierungskerbe;
das Anordnen der Halbleiterscheibe auf einer Vorrichtung gemäß Ansprüche 1 bis 7, so dass die Orientierungskerbe der Halbleiterscheibe dieselbe azimutale Positi on hat wie ein Vorsprung des Rings ;
das Erhitzen der Halbleiterscheibe auf eine Abscheidetemperatur mittels Wärme strahlung, die zu einer Vorderseite und zu einer Rückseite der Halbleiterscheibe gerichtet ist;
das Leiten eines Abscheidegases über die Vorderseite der Halbleiterscheibe; und das selektive Reduzieren der Intensität eines Anteils der Wärmestrahlung, die zur Rückseite der Halbleiterscheibe gerichtet ist, wodurch erste Teilbereiche am Rand der Halbleiterscheibe, in denen eine Wachstumsgeschwindigkeit der epitaktischen Schicht bei einheitlicher Temperatur der Halbleiterscheibe wegen der Orientierung des einkristallinen Materials größer ist, als in benachbarten zweiten Teilbereichen, schwächer erhitzt werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass
die Intensität des Anteils der Wärmestrahlung selektiv reduziert wird, indem Mate rial mit niedrigem Transmissionsgrad im IR-Bereich des Spektrums im Strahlen gang der Wärmestrahlung angeordnet wird.
EP20722575.6A 2019-05-28 2020-04-29 Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens Pending EP3976853A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019207772.2A DE102019207772A1 (de) 2019-05-28 2019-05-28 Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
PCT/EP2020/061882 WO2020239347A1 (de) 2019-05-28 2020-04-29 Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens

Publications (1)

Publication Number Publication Date
EP3976853A1 true EP3976853A1 (de) 2022-04-06

Family

ID=70476237

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20722575.6A Pending EP3976853A1 (de) 2019-05-28 2020-04-29 Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens

Country Status (10)

Country Link
US (1) US11982015B2 (de)
EP (1) EP3976853A1 (de)
JP (1) JP7532417B2 (de)
KR (1) KR20220006604A (de)
CN (3) CN113950541B (de)
DE (1) DE102019207772A1 (de)
IL (1) IL288289A (de)
SG (1) SG11202112702XA (de)
TW (1) TWI751564B (de)
WO (1) WO2020239347A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019207772A1 (de) 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050211385A1 (en) 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
JP2003007806A (ja) * 2001-06-21 2003-01-10 Tokyo Electron Ltd ウェハ支持方法及びウェハ載置機構、並びに半導体製造装置
JP2004217809A (ja) 2003-01-16 2004-08-05 Mitsubishi Chemicals Corp 活性エネルギー線硬化樹脂シート
JP2005207997A (ja) 2004-01-26 2005-08-04 Dainippon Screen Mfg Co Ltd 基板処理装置
TWI327339B (en) 2005-07-29 2010-07-11 Nuflare Technology Inc Vapor phase growing apparatus and vapor phase growing method
JP4377396B2 (ja) * 2005-07-29 2009-12-02 株式会社ニューフレアテクノロジー 気相成長装置
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2009088088A (ja) 2007-09-28 2009-04-23 Sharp Corp 基板処理装置および基板処理方法
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
JP5834632B2 (ja) * 2011-08-30 2015-12-24 株式会社Sumco サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
CN202230996U (zh) * 2011-09-01 2012-05-23 中微半导体设备(上海)有限公司 温度可分区调控的静电吸盘
JP2013138114A (ja) * 2011-12-28 2013-07-11 Applied Materials Inc 半導体製造装置及びサセプタ支持部材
US9401271B2 (en) 2012-04-19 2016-07-26 Sunedison Semiconductor Limited (Uen201334164H) Susceptor assemblies for supporting wafers in a reactor apparatus
JP6035982B2 (ja) 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
US9123765B2 (en) 2013-03-11 2015-09-01 Applied Materials, Inc. Susceptor support shaft for improved wafer temperature uniformity and process repeatability
CN104064490A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体制造装置以及半导体晶片支架
JP2014212244A (ja) * 2013-04-19 2014-11-13 住友電気工業株式会社 基板固定冶具およびエピタキシャル基板
TWI734668B (zh) * 2014-06-23 2021-08-01 美商應用材料股份有限公司 在ｅｐｉ腔室中的基材熱控制
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6536463B2 (ja) 2016-04-21 2019-07-03 株式会社Sumco エピタキシャル成長装置
DE102016211614A1 (de) * 2016-06-28 2017-12-28 Siltronic Ag Verfahren und Vorrichtung zur Herstellung von beschichteten Halbleiterscheiben
TWI671429B (zh) 2016-07-02 2019-09-11 美商應用材料股份有限公司 在空間ald處理腔室中用以增加沉積均勻性的裝置
CN205821452U (zh) * 2016-07-11 2016-12-21 中山德华芯片技术有限公司 一种分区段晶圆片载体
DE102017206671A1 (de) 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
CN107227448B (zh) 2017-06-30 2023-10-13 北京北方华创微电子装备有限公司 基座以及物理气相沉积装置
DE102017222279A1 (de) 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
DE102019207772A1 (de) 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens

Also Published As

Publication number Publication date
IL288289A (en) 2022-01-01
CN113950541B (zh) 2024-06-11
SG11202112702XA (en) 2021-12-30
CN112011826A (zh) 2020-12-01
TW202044354A (zh) 2020-12-01
CN112011826B (zh) 2023-10-13
JP7532417B2 (ja) 2024-08-13
KR20220006604A (ko) 2022-01-17
TWI751564B (zh) 2022-01-01
US20220267926A1 (en) 2022-08-25
WO2020239347A1 (de) 2020-12-03
CN213538160U (zh) 2021-06-25
US11982015B2 (en) 2024-05-14
DE102019207772A1 (de) 2020-12-03
JP2022534935A (ja) 2022-08-04
CN113950541A (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
DE68921501T2 (de) Verfahren zur Herstellung einer Waferhalteeinrichtung für Anlagen zur schnellen thermischen Behandlung.
DE4404110A1 (de) Substrathalter für MOCVD und MOCVD-Vorrichtung
WO2019110386A1 (de) Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens
DE102012106796A1 (de) Thermische Behandlungsvorrichtung mit einem auf einem Substratträgersockel aufsetzbaren Substratträgerring
DE112013005951T5 (de) Suszeptor für epitaktisches Wachstum und Verfahren für epitaktisches Wachstum
EP3469624B1 (de) Suszeptor zum halten einer halbleiterscheibe, halbleiterscheibe und herstellungsverfahren
DE60006095T2 (de) Reaktorkammer für einen epitaxiereaktor
DE112016005920T5 (de) Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
DE102015220924B4 (de) Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102010026987A1 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement
EP3475472B1 (de) Verfahren und vorrichtung zur herstellung von beschichteten halbleiterscheiben
EP3976853A1 (de) Verfahren zum abscheiden einer epitaktischen schicht auf einer vorderseite einer halbleiterscheibe und vorrichtung zur durchführung des verfahrens
EP3613072B1 (de) Suszeptor zum halten einer halbleiterscheibe mit orientierungskerbe sowie abscheideverfahren
DE3541962C2 (de) Dampfabscheidungsvorrichtung und deren Verwendung zur Herstellung epitaktischer Schichten
DE3540628A1 (de) Dampfniederschlagsverfahren und vorrichtung zu seiner durchfuehrung
DE102014114947A1 (de) Vorrichtung zum Abscheiden von Halbleiterschichten sowie einen Suszeptor zur Verwendung in einer derartigen Vorrichtung
WO2019238930A1 (de) Abdeckplatte zur abdeckung der zur prozesskammer weisenden seite eines suszeptors einer vorrichtung zum abscheiden von sic-schichten
DE4427715C1 (de) Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
WO2007131547A1 (de) Halbleiterbehandlungsvorrichtung für ein cvd- oder rtp-verfahren
DE102019133704A1 (de) Anlage zur chemischen sic-gasphasenabscheidung
DE102016103530A1 (de) Substrathaltevorrichtung mit aus einer Ringnut entspringenden Tragvorsprüngen
DE3620223A1 (de) Einrichtung zum herstellen einer halbleitervorrichtung
DE102017203976A1 (de) Substratbefestigungsteil, Wafer-Platte und SiC-Epitaxialsubstrat-Fertigungsverfahren
EP4074861A1 (de) Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer
EP4335951A1 (de) Suszeptor mit austauschbaren auflageelementen

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20211117

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)