EP3915156A1 - Organischer dünnschicht-transistor und verfahren zur herstellung desselben - Google Patents

Organischer dünnschicht-transistor und verfahren zur herstellung desselben

Info

Publication number
EP3915156A1
EP3915156A1 EP20701710.4A EP20701710A EP3915156A1 EP 3915156 A1 EP3915156 A1 EP 3915156A1 EP 20701710 A EP20701710 A EP 20701710A EP 3915156 A1 EP3915156 A1 EP 3915156A1
Authority
EP
European Patent Office
Prior art keywords
layer
electrode
film transistor
organic thin
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP20701710.4A
Other languages
English (en)
French (fr)
Inventor
Hans KLEEMANN
Seongae Park
Jörn Vahland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Dresden
Original Assignee
Technische Universitaet Dresden
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Dresden filed Critical Technische Universitaet Dresden
Publication of EP3915156A1 publication Critical patent/EP3915156A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Definitions

  • the present invention is based on an organic thin-film transistor (OTFT), in particular a thin-film field-effect transistor (OFET), comprising a source electrode, a drain electrode, a gate electrode arranged in a top-gate arrangement and an organic semiconductor functional layer, the source electrode, the drain electrode and the gate electrode being arranged in a coplanar layer structure.
  • OFT organic thin-film transistor
  • OFET thin-film field-effect transistor
  • the gate electrode is separated from the semiconductor layers by a suitable insulator.
  • BGBC bottom-gate / bottom-contact
  • BGTC bottom-gate / top-contact
  • TGTC top-gate / top-contact
  • TGBC staggered BG
  • top-gate / top-contact (TGTC or coplanar TG) i.e. a coplanar layer structure with an overhead gate electrode, in which the semiconducting layer between the substrate and the gate -Electrode lies because so-called self-structured electrodes (also referred to as self-aligning electrodes) can be realized.
  • TGTC top-gate / top-contact
  • self-structured electrodes also referred to as self-aligning electrodes
  • a-IGZO amorphous indium gallium tin oxides
  • Gain cutoff frequency f is mainly determined by the parasitic overlap length and less by the channel length itself. The consequence of this is that the amplification cut-off frequencies for organic thin-film transistors have not improved in recent years, although through further developments the
  • the gate electrode is structured by photolithography.
  • source and drain electrode serve as an exposure mask.
  • the photolithography must be carried out from behind through the substrate (back exposure or through-substrate exposure method).
  • back exposure or through-substrate exposure method leads to severe restrictions regarding the lithographic resolution and the electrode geometry to be realized.
  • Further self-structured organic transistors are, for example, from “Self-Aligned Organic Field-Effect Transistors Using Back-Surface Exposure Method”, T. Hyodo et al., Japanese Journal of Applied Physics, Vol. 43, No. 4B pp.
  • Thin-film transistors is the well-known "voltage kick-back" that occurs there
  • OTFT organic thin-film transistor
  • an organic thin-film transistor in particular thin-film field-effect transistor (OFET), comprising a source electrode, a drain electrode, a gate electrode arranged in a top-gate arrangement and an organic semiconductor functional layer, wherein the source electrode, the drain electrode and the gate electrode are arranged in a coplanar layer structure, the organic thin-film transistor having an intermediate layer for capacitive decoupling of the gate electrode from the source electrode and / or from the source electrode .
  • the thin-film transistor according to the invention has the advantage over the prior art that, owing to the use of the implemented intermediate layer, significantly lower parasitic capacitances between gate and source and between gate and drain are achieved.
  • the gain cutoff frequency f can advantageously be increased and the “voltage kick-back” (VKB) effect reduced, as a result of which the organic thin-film transistor according to the invention is faster and more energy-efficient and can be used, for example, in high-resolution active matrix displays.
  • the technology of self-structured electrodes can be used in the production of the thin-film transistor according to the invention, because metals on top of organic semiconductors, that is to say in the coplanar top-gate arrangement used here, can be structured by wet etching without the organic semiconductor is damaged.
  • the top gate arrangement in the sense of the present invention means in particular that the organic semiconductor functional layer is arranged between the substrate and the gate electrode.
  • the self-structured electrodes lead to only a small and well-defined overlap between the gate and the respective edge region of the source and drain, as a result of which only small parasitic capacitances occur.
  • the intermediate layer acts as a spacer to additionally achieve capacitive decoupling between the gate and source and between the gate and drain.
  • the intermediate layer is arranged in particular below or above the gate electrode.
  • the intermediate layer is preferably arranged between the gate electrode and the source electrode and / or between the gate electrode and the drain electrode.
  • the organic semiconductor functional layer is arranged in particular between the gate electrode and the substrate.
  • the intermediate layer at least partially overlaps both the drain electrode and the source electrode perpendicular to a main extension plane of the substrate.
  • the capacitive decoupling can thus advantageously be maximized. It is also conceivable that the extension of the intermediate layer in the main extension plane extends beyond the extension of the drain electrode or the source electrode.
  • the intermediate layer has an interruption in the region of the gate electrode.
  • the interlayer has this interruption in particular when the interlayer is arranged below the gate electrode (cf. exemplary embodiment according to FIG. 1).
  • the intermediate layer is thus designed as a continuous layer that has an interruption, ie only in a partial area of the gate electrode
  • Main extension level corresponds.
  • the intermediate layer can also be without
  • the intermediate layer in particular perpendicular to the main extension plane, is a middle one Thickness between 500 nm and 5 pm.
  • the intermediate layer is particularly in the
  • the intermediate layer preferably comprises a polymer-based spacer layer and / or a photoresist which originates from a previous photolithographic structuring step, in particular for structuring the drain and source electrode or the gate electrode and subsequently in the region of the drain and source electrode or the gate - The electrode was not removed.
  • Another object of the present invention is a display with a plurality of pixels, at least one pixel having the organic thin-film transistor according to the invention.
  • OFT organic thin-film transistor
  • Another object of the present invention is the use of a
  • Organic thin film transistor according to the invention in a display, in particular in a high-resolution active matrix display.
  • Another object of the present invention is a method for producing the organic thin film transistor according to the invention, wherein
  • organic semiconductor material is arranged
  • the first metal layer is structured to form at least one first electrode
  • a second metal layer is deposited in a fourth production step
  • Metal layer for forming at least one second electrode is carried out, - Wherein in an additional step that between the first and the second manufacturing step or between the third and the fourth
  • an intermediate layer (9) for capacitive decoupling is applied to the at least one first electrode or to the at least second electrode in an intermediate step.
  • the manufacturing method according to the invention enables simple and inexpensive manufacture of the thin-film transistor according to the invention, which has significantly lower parasitic capacitances between gate and source and between gate and drain compared to the prior art and can therefore be used, for example, in high-resolution active matrix displays.
  • the method makes use of the fact that metals arranged on top of organic semiconductors, that is to say in the coplanar top gate arrangement used here, can be structured by wet etching without the organic semiconductor being damaged in the process.
  • the source, drain and gate electrodes can be formed in a classic lithographic structuring process with wet etching, although the transistor is based on an organic semiconductor.
  • the gate insulation layer can then be formed in particular by wet chemical anodization.
  • the gate insulation layer in this case comprises in particular an aluminum oxide layer.
  • an insulating polymer layer to be applied, in particular printed or spun, in the fourth production step as a gate insulation layer.
  • the structuring described above either produces the gate electrode from the first metal layer and later the drain and source electrodes from the second metal layer, or alternatively generates the drain and source electrodes or alternatively the drain is generated from the first metal layer and source electrodes and later the gain electrode is produced from the second metal layer.
  • the intermediate layer is arranged between the gate and drain electrodes and between the gate and source electrodes.
  • the additional step for forming the gate insulation layer is carried out before or after the intermediate step for forming the intermediate layer.
  • the intermediate step is also preferably between the second and the fourth production step and in particular between the third and the fourth
  • a planarization step is carried out before the first production step, in which an auxiliary layer is deposited as a planarization layer on the substrate for planarization of the substrate.
  • an organic functional layer preferably completely covering the semiconductor functional layer, is arranged between the first step and the second step, the functional layer being partially removed between the third step and the fourth step. The functional layer ensures that the metal electrode deposited in the second manufacturing step covers the surface of the
  • the metal film is deposited very homogeneously on the semiconductor material in the second step and local accumulations of metal atoms at crystal boundaries of the semiconductor material are suppressed.
  • the metal electrode can be structured better, for example by wet chemical etching. The etching behavior on the surface is homogeneous over time and the metal can even be removed from the crystal boundaries of the semiconductor material without residue.
  • Removed functional layer which is freely accessible in the direction orthogonal to the main extension plane of the functional layer after the third step.
  • the areas of the functional layer covered by the first metal layer are preferably not removed.
  • the functional layer is preferably applied with a layer thickness of 1 nm to 100 nm.
  • the functional layer is preferably soluble in a fluorinated solvent, for example hydrofluoroether. It is conceivable that the functional layer comprises or consists of C60F36, C60F48, F4-TCNQ and / or F6-TNNCQ molecules.
  • An additional advantage of the functional layer with C60F36, C60F48, F4-TCNQ and / or F6 TNNCQ molecules is that the charge carrier injection and extraction at the source or drain contact is improved. This reduces the contact resistance.
  • the thermal treatment preferably being carried out between the partial removal of the functional layer and the fourth step.
  • the intermediate step comprises the application of a polymer-based spacer layer. It is conceivable that the intermediate step involves applying photoresist in the third Manufacturing step includes and the photoresist remains in the region of at least a first electrode as an intermediate layer for capacitive decoupling in the layer structure.
  • a double layer of aluminum and gold is arranged as the first metal layer on the organic semiconductor material in the second production step, the gold layer of the double layer being structured photolithographically in the third production step and the aluminum layer of the double layer in the additional step Formation of the gate insulation layer is anodized.
  • the use of the double layer made of aluminum and gold has advantages in particular for n-doped semiconductors, since the drain and source electrodes are made of aluminum.
  • the organic semiconductor material is doped in the region of the source and drain electrodes, in particular by means of molecular dopants, such as F4-TCNQ, F6-TCNNQ, C60F36, W2 (hpp) 4, or inorganic Dopants such as Wo03, Mo03.
  • molecular dopants such as F4-TCNQ, F6-TCNNQ, C60F36, W2 (hpp) 4, or inorganic Dopants such as Wo03, Mo03.
  • FIG. 1 shows a schematic sectional view of an organic thin-film transistor according to an exemplary first embodiment of the present invention.
  • Figure 2 shows a schematic sectional view of an organic compound
  • Thin film transistor according to an exemplary second embodiment of the present invention.
  • Figure 3 shows a schematic sectional view of an organic compound
  • Thin film transistor according to an exemplary third embodiment of the present invention.
  • FIG. 4 shows a manufacturing step for manufacturing the organic
  • FIGS. 5a, 5b show a test setup of an organic thin-film transistor together with an associated series of measurements for determining the
  • FIGS 6 a - i schematically shows a method for producing an organic
  • Thin film transistor according to an exemplary further embodiment of the present invention.
  • FIG. 1 shows a schematic sectional view of a thin-film transistor 1 according to an exemplary first embodiment of the present invention.
  • the organic thin-film transistor (OTFT) 1 has a substrate 2, on which an organic semiconductor material for forming an organic semiconductor functional layer 4 is arranged.
  • An auxiliary layer 3 for planarizing the substrate 2 is optionally provided between the organic semiconductor functional layer 4 and the substrate 2.
  • the substrate 2, the auxiliary layer 3 and the layer of organic semiconductor material 4 extend parallel to a main extension plane 10.
  • a source electrode 5 and a drain electrode 6 made of metal are spatially separated from one another on the organic semiconductor material 4.
  • a gate insulation layer 7 is formed between the source electrode 5 and the drain electrode 6 in order to electrically isolate the organic semiconductor functional layer 4 from a gate electrode 8.
  • the organic thin-film transistor 1 has an intermediate layer 9, which serves to achieve capacitive decoupling between the source electrode 5 and the gate electrode 8.
  • Intermediate layer 9 completely completes the source electrode 5 along a direction perpendicular to the main extension plane 10.
  • the intermediate layer 9 and the source electrode 5 completely overlap one another.
  • an intermediate layer 9 is also arranged in the region of the drain electrode 6, which completely overlaps the drain electrode 6 and serves to achieve capacitive decoupling between the drain electrode 6 and the gate electrode 8.
  • the gate insulation layer 7 extends laterally across the intermediate layer 9.
  • the gate electrode 8 is also arranged, which is also both over the active region of the
  • the transistor also extends slightly laterally beyond the source and drain electrodes 5, 6. This overlap inevitably creates unwanted parasitic capacitances between the source electrode 5 and the gate electrode 8 or between the drain electrode 6 and the gate electrode 8.
  • the intermediate layer 9 comprises a preferably polymer-based spacer layer (alternatively, oxides, nitrides or small molecular layers would also be conceivable as a spacer layer), which can be, for example, a non-removed photoresist from a previous photolithographic structuring method for structuring the source and drain electrodes 5, 6.
  • the intermediate layer 9 functions as a spacer and preferably has a thickness between 500 nm and 5 pm for this purpose. In comparison to the typical thickness of the gate insulation layer 7 between 50 nm and 500 nm
  • Intermediate layer 9 is therefore comparatively thick, so that the parasitic capacitances between the source electrode 5 and the gate electrode 8 or between the drain electrode 6 and the gate electrode 8 in comparison to the capacitance of the active gate region
  • the gain cutoff frequency f can thus be increased and the “voltage kick-back” (VKB) effect can be reduced, as a result of which the organic thin-film transistor 1 according to the invention becomes faster and more energy-efficient and can be used, for example, in high-resolution active matrix displays.
  • VKB voltage kick-back
  • Another advantage of the organic thin-film transistor 1 according to the invention is that the electrodes can be formed by conventional photolithographic structuring with subsequent wet-chemical anodization, without the organic semiconductor material being damaged in the process.
  • the organic thin-film transistor 1 according to the invention can thus be produced in the manner of self-structured electrodes, as a result of which low parasitic capacitances and inexpensive production are made possible.
  • the organic thin-film transistor 1 shown in FIG. 1 is produced by first providing a substrate 2 (zero manufacturing step), which is optionally coated with the auxiliary layer 3 for planarization of the substrate 2. In the first
  • the organic semiconductor material is then deposited to form the organic functional layer 4 on the substrate 2 or the auxiliary layer 3.
  • PVD physical vapor deposition
  • the metal layer is structured by conventional photolithographic structuring, as a result of which the source electrode 5 and the drain electrode 6 are formed.
  • the metal layer is first covered with a photoresist
  • etching step can be carried out using Kl / 12 solution or aqua regia.
  • metal-chloride salt solutions made of, for example, NaCI, CuCI2, MgCI2 or similar are suitable. These salt solutions preferably contain hydrogen chloride (HCl).
  • Base metals such as Al can be etched with basic solutions such as NaOH or tetramethylammonium hydroxides. The concentrations of the respective substances in aqueous solution determine the etching rate.
  • diluted etching solutions eg Kl / 12 diluted with H20 (ratio 1:10), or
  • the gate insulation layer 7 is formed in a subsequent additional step by applying a thin insulating polymer layer, which is printed or spun on, for example.
  • insulation layers made of aluminum, titanium or hafnium oxide are also conceivable.
  • the photoresist in the region of the source and drain electrodes 5, 6 is not removed after the third manufacturing step, so that the photoresist then functions as an intermediate layer 9 for capacitive decoupling.
  • the intermediate step thus comprises that sub-step from the third manufacturing step in which the photoresist is applied.
  • an intermediate step for applying a polymeric spacer layer, which represents the intermediate layer 9 is carried out after the third production step. The intermediate step is carried out either before or after the additional step.
  • a second metal layer is then applied in a fourth manufacturing step, which is used to form the gate electrode 8 in a fifth manufacturing step
  • the organic semiconductor material is additionally doped in the region of the source and drain electrodes 5, 6, in particular by means of molecular ones
  • Dopants such as F4-TCNQ, F6-TCNNQ, C60F36, W2 (hpp) 4, or inorganic
  • Dopants such as Wo03, Mo03.
  • FIG. 2 is a schematic sectional view of an organic thin-film transistor 1 according to an exemplary second embodiment of the present
  • the second embodiment essentially corresponds to the first embodiment explained with reference to FIG. 1, with the difference being that the intermediate layer 9 is arranged on the gate electrode 8 and is thus located between the gate electrode 8 and the part that is partly over the intermediate layer 9 or gate Electrode 8 guided drain and source electrodes 5, 6 extends.
  • This second embodiment is produced analogously to the first embodiment, with the additional step being carried out before the second production step in order to have the gate insulation layer 7 below the gate electrode 8 to be subsequently produced
  • Manufacturing step for forming the gate electrode 8 is carried out.
  • the structuring of the second metal layer in the fifth method step then serves to form the drain and source electrodes (5, 6).
  • wet chemical etching processes are used as described in the first embodiment.
  • the process of wet chemical oxidation is used to produce the gate insulation layer 7.
  • the gate electrode 8 consists of a wet-chemically oxidizable metal, or of a layer sequence of an oxidizable and a noble metal (e.g. aluminum and gold, see third embodiment).
  • FIG. 3 is a schematic sectional view of an organic thin-film transistor 1 according to an exemplary third embodiment of the present
  • the third embodiment essentially corresponds to the first embodiment explained with reference to FIG. 1, wherein in the second production step not a simple metal layer but a double layer made of aluminum and gold was deposited on the organic semiconductor material. A thin chrome layer is preferably deposited between the aluminum and gold layers. This prevents the formation of unwanted alloys between AI and Au.
  • the anodization takes place in an aqueous solution of citric acid (2-hydroxypropane-1, 2,3-tricarboxylic acid) with a concentration of 1 mM / l.
  • the gate insulation layer 7 is formed in the form of an aluminum oxide layer (Al2O3).
  • the thickness of the gate insulation layer 7 is checked again by the electrical voltage applied during the anodization.
  • a schematic detailed picture of the wet chemical anodization of the aluminum layer is illustrated in FIG. 4. The anodization takes place in an aqueous solution of citric acid (2-hydroxypropane-1, 2,3-tricarboxylic acid) with a concentration of 1mM / l.
  • a metal layer is then applied in a fifth production step, which is structured photolithographically in a sixth production step in order to form the gate electrode 8.
  • the use of the double layer made of aluminum and gold has advantages in particular for n-doped semiconductors, since the drain and source electrodes 5, 6 are formed from aluminum.
  • the organic semiconductor material is additionally doped in the region of the source and drain electrodes 5, 6, in particular by means of molecular ones
  • Dopants such as F4-TCNQ, F6-TCNNQ, C60F36, W2 (hpp) 4, or inorganic
  • Dopants such as Wo03, Mo03.
  • FIGS. 5a and 5b show a test setup of an organic thin-film transistor 1 together with an associated measurement series 11 for determining the
  • the organic thin-film transistor 1 illustrated in FIG. 5a was therefore used as a
  • Realized test structure which essentially corresponds to the structure of the organic thin-film transistor 1 illustrated in Figure 1 according to the first embodiment of the present invention, wherein between the organic
  • a further gate electrode 12 is implemented directly on the substrate 2 and a further gate insulation layer 13 between the further gate electrode 12 and the organic semiconductor function layer 4.
  • the measurement results are illustrated as a series of measurements 11 in FIG. 5b for various gate-source voltages (see legend).
  • the source-drain voltage is plotted in volts on the abscissa axis, while the source-drain current is plotted in amperes on the ordinate axis.
  • FIGS. 6 (a) - (i) schematically show a method for producing an organic thin-film transistor 1 according to an exemplary further embodiment of the present invention.
  • FIG. 6 (a) shows the provision of the substrate 2.
  • the organic semiconductor functional layer 4 and then a functional layer 14 are deposited on the substrate 2.
  • the functional layer 14 is an organic functional layer 14 and between 1 nm and 100 nm thick.
  • the functional layer 14 is detachable with a solvent.
  • the deposition is the first
  • Metal layer (here designated 5, 6) shown in the second step, from which the source electrode 5 and the drain electrode 6 are manufactured in a later step. After deposition of the first metal layer 5, 6, as shown in FIG. 6 (d), in
  • FIG. 6 (f) shows the third step, in which the first metal layer 5, 6 is structured into the source electrode 5 and the drain electrode 6. Then the
  • the gate electrode 8 is then deposited and structured, as shown in FIG. 6 (i). Reference list

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Es wird ein Organischer Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), vorgeschlagen, aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind, wobei der organische Dünnschicht-Transistor eine Zwischenschicht zur kapazitiven Entkopplung der Gate-Elektrode von der Source-Elektrode und/oder von der Source-Elektrode aufweist.

Description

BESCHREIBUNG
Titel
Organischer Dünnschicht-Transistor und Verfahren zur Herstellung desselben
Stand der Technik
Die vorliegende Erfindung geht aus von einem organischen Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind. Die Gate-Elektrode ist dabei von den Halbleiterschichten durch einen geeigneten Isolator getrennt.
Grundsätzlich existieren vier verschiedene Dünnschicht Transistor-Architekturen: 1. bottom- gate / bottom-contact (BGBC or coplanar BG), 2. bottom-gate / top-contact (BGTC or staggered BG), 3. top-gate / top-contact (TGTC or coplanar TG) und 4. top-gate / bottom- contact (TGBC or staggered BG).
Heutige Silizium-basierte Halbleitertechnologie wird durch die 3. Architektur (top-gate / top- contact (TGTC or coplanar TG), also einem koplanaren Schichtaufbau mit einer oben liegenden Gate-Elektrode dominiert, bei welcher die halbleitende Schicht zwischen dem Substrat und der Gate-Elektrode liegt, weil hierbei sogenannte selbststrukturierte Elektroden (auch als selbstausrichtende Elektroden bezeichnet) realisiert werden können. Dies bedeutet, dass die Gate-Elektrode als Maske bei der Dotierung der Source- und Drain- Bereiche verwendet wird, wodurch ein nur leichter Überlapp zwischen dem Gate und dem jeweiligen Randbereich von Source und Drain sichergestellt wird. Solche selbststrukturierten Elektroden reduzieren signifikant die parasitären Kapazitäten des Transistors und ermöglichen somit schnelle und energieeffiziente Halbleiterbauelemente.
Aus„High Reliable a-IGZO TFTs with Self-Aligned Coplanar Structure for Large-Sized Ultrahigh-Definition OLED TV“, C. Ha et al., SID’s Digest 69.2, p.1022 (2015) ist die
Anwendung solcher selbststrukturierten Elektroden im Zusammenhang mit einem transparenten leitenden Oxid, wie amorphen Indium-Gallium-Tin-Oxide (a-IGZO) zur Verwendung in ultradünnen, hochauflösenden Displays bekannt. Die große Mehrheit heutiger Dünnschicht-Transistoren verwendet keine selbststrukturierten Elektroden, so dass der Gate-Drain-Überlapp und der Gate-Source-Überlapp einen signifikanten Anteil an der Gesamtkapazität beitragen. Der Einfluss dieser parasitären Überlappkapazitäten wird anhand der Verstärkungsgrenzfrequenz f (unity-gain cut-off frequency) deutlich: mit gm als Transkonduktanz, Cch als Kanalkapazität, Cov als parasitäre Überlappkapazität, Co als spezifische Oxidkapazität, Wals Kanalbreite, L als Kanallänge und Lov als
Überlappungslänge.
In der Praxis sind Fehlertoleranzen von Lov^ 3,5 pm notwendig, wodurch die
Verstärkungsgrenzfrequenz f hauptsächlich durch die parasitäre Überlappungslänge und weniger durch die Kanallänge selbst bestimmt wird. Die Folge hiervon ist, dass sich die Verstärkungsgrenzfrequenzen fr von organischen Dünnschicht-Transistoren in den letzten Jahren nicht verbessert haben, obwohl durch Weiterentwicklungen die
Ladungsträgerbeweglichkeit kontinuierlich steigt.
Um diesen Nachteil konventioneller organischer Transistoren zu umgehen, wurden verschiedene Konzepte für OTFTs mit selbststrukturierten Elektroden untersucht. Aus „Downscaling of self-aligned, all-printed polymer thin-film transistors“, Y. Noh et al. , Vol. 2, p. 784, Nature Nanotechnology (2007) ist ein selbststrukturierter organischer Transistor in einer staggered Top-Gate Geometrie bekannt. Dabei wird durch ein Druckverfahren eine
Kanallänge (Abstand zwischen Source und Drain-Elektrode) von <1 pm realisiert. Die Gate- Elektrode wird in einem zweiten Strukturierungsschritt durch Photolithographie strukturiert. Hier bei dienen Source und Drain-Elektrode als Belichtungsmaske. Um diese Strukturierung zu ermöglichen muss die Photolithographie von hinten durch das Substrat erfolgen (back exposure oder through-substrate exposure Methode). Diese Methode führt jedoch zu starken Einschränkungen bezüglich der lithographischen Auflösung und der zu realisierenden Elektroden-Geometrie. Weitere selbststrukturierte organische Transistoren sind z.B. aus „Self-Aligned Organic Field-Effect Transistors Using Back-Surface Exposure Method“, T. Hyodo et al., Japanese Journal of Applied Physics, Vol. 43, No. 4B pp. 2323-232 (2004) und „Self-Aligned Megahertz Organic Transistors Solution-Processed on Plastic“, S. Higgins et al., Adv. Electronic Materials, Vol. 1 , p. 1500024 (2015). bekannt. In beiden Schritten werden Bottom-Gate Transistoren in einer coplanaren (Hyodo) und staggered (Higgins) Geometrie vorgestellt. Auch diese beiden Methoden beruhen auf einem Photolithographie-Schritt bei dem durch das Substrate belichtet werden muss. Weiterhin müssen für die Strukturierung von Source und Drain sogenannte Lift-off Prozesse genutzt werden, welche nicht für die industrielle Produktion geeignet sind. Von selbststrukturierten organischen Transistoren in einer coplanaren Top-Gate Geometrie wurde bisher nicht berichtet.
Ein weiterer Nachteil an den aus dem Stand der Technik bekannten organischen
Dünnschicht-Transistoren (OTFT) ist der dort auftretende bekannte„voltage-kick-back“
(VKB) Effekt, der dazu führt, dass beim Abschalten des Transistors eine Entladung der Speicherkapazität über die Gate-Drain Kapazität erfolgt und so die gespeicherte
Spannungsinformation verloren geht. Dieser Effekt stellt die größte Limitierung für die Verwendung von organischen Dünnschicht-Transistoren (OTFT) in Aktiv-Matrix-Displays dar.
Offenbarung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen organischen Dünnschicht- Transistor (OTFT) zur Verfügung zu stellen, welcher eine höhere Verstärkungsgrenzfrequenz fr erreicht und bei welchem der„voltage-kick-back“ Effekt unterdrückt ist.
Diese Aufgabe wird gelöst durch einen Organischer Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind, wobei der organische Dünnschicht-Transistor eine Zwischenschicht zur kapazitiven Entkopplung der Gate-Elektrode von der Source-Elektrode und/oder von der Source-Elektrode aufweist.
Der erfindungsgemäße Dünnschicht-Transistor hat gegenüber dem Stand der Technik den Vorteil, dass aufgrund der Verwendung der implementierten Zwischenschicht deutlich geringere parasitäre Kapazitäten zwischen Gate und Source sowie zwischen Gate und Drain erreicht werden. Hierdurch kann vorteilhafterweise die Verstärkungsgrenzfrequenz f gesteigert und der„voltage-kick-back“ (VKB) Effekt reduziert werden, wodurch der erfindungsgemäße organische Dünnschicht-Transistor schneller und energieeffizienter wird und beispielsweise in hochauflösenden Aktiv-Matrix-Displays Anwendung finden kann.
Zudem kann bei der der Herstellung des erfindungsgemäßen Dünnschicht-Transistors die Technik der selbststrukturierten Elektroden angewendet werden, weil Metalle oben auf organischen Halbleitern, also in der hier angewendeten koplanaren Top-Gate-Anordnung, durch Nassätzen strukturiert werden können, ohne dass dabei der organische Halbleiter geschädigt wird. Die Top-Gate-Anordnung im Sinne der vorliegenden Erfindung bedeutet insbesondere, dass die organische Halbleiterfunktionsschicht zwischen dem Substrat und der Gate- Elektrode angeordnet ist. Die selbststrukturierten Elektroden führen zu einem nur geringen und wohldefinierten Überlapp zwischen dem Gate und dem jeweiligen Randbereich von Source und Drain, wodurch nur geringe parasitäre Kapazitäten auftreten. Zudem fungiert die Zwischenschicht als Abstandshalter, um zusätzlich eine kapazitive Entkopplung zwischen Gate und Source sowie zwischen Gate und Drain zu erzielen. Die Zwischenschicht ist insbesondere unterhalb oder oberhalb der Gate-Elektrode angeordnet. Vorzugsweise ist die Zwischenschicht zwischen der Gate-Elektrode und der Source-Elektrode und/oder zwischen der Gate-Elektrode und der Drain-Elektrode angeordnet.
Die organische Halbleiterfunktionsschicht ist insbesondere zwischen der Gate-Elektrode und dem Substrat angeordnet.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen, sowie der Beschreibung unter Bezugnahme auf die Zeichnungen entnehmbar.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht senkrecht zu einer Haupterstreckungsebene des Substrats sowohl mit der Drain-Elektrode als auch mit der Source-Elektrode zumindest teilweise überlappt. In vorteilhafter Weise kann somit die kapazitive Entkopplung maximiert werden. Denkbar ist auch, dass die Erstreckung der Zwischenschicht in der Haupterstreckungsebene über die Erstreckung der Drain-Elektrode bzw. der Source-Elektrode hinausgeht.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht im Bereich der Gate-Elektrode eine Unterbrechung aufweist. Diese Unterbrechung weist die Zwischenschicht insbesondere dann auf, wenn die Zwischenschicht unterhalb der Gate-Elektrode angeordnet ist (Vgl. Ausführungsbeispiel nach Figur 1).
Vorteilhafterweise wird die Zwischenschicht somit als durchgehende Schicht ausgeführt, die lediglich in einem Teilbereich der Gate-Elektrode eine Unterbrechung, also
Durchgangsöffnung aufweist, um die Funktionalität des Transistors nicht zu beeinträchtigen. Denkbar ist auch, dass die Erstreckung der Unterbrechung in der Haupterstreckungsebene der Erstreckung des Gate-Isolators des organischen Dünnschicht-Transistors in der
Haupterstreckungsebene entspricht. Alternativ kann die Zwischenschicht auch ohne
Unterbrechung ausgeführt sein, wenn die Zwischenschicht oberhalb der Gate-Elektrode angeordnet ist (Vgl. Ausführungsbeispiel nach Figur 2)
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht senkrecht zur Haupterstreckungsebene eine insbesondere mittlere Dicke zwischen 500 nm und 5 pm aufweist. Die Zwischenschicht ist insbesondere im
Vergleich zum Gate-Isolator somit vergleichsweise dick ausgebildet, wodurch die parasitäre Kapazität der Zwischenschicht klein gegenüber der Kapazität des aktiven Gate-Bereichs ist, wenn beispielsweise die Dicke des Gate-Isolators zwischen 50 nm und 500 nm liegt. Die Zwischenschicht umfasst vorzugsweise eine polymerbasierte Abstandsschicht und/oder einen Fotolack, der aus einem vorangegangenen fotolithographischen Strukturierungsschritt, insbesondere zur Strukturierung der Drain- und Source-Elektrode oder der Gate-Elektrode stammt und anschließend im Bereich der Drain- und Source-Elektrode oder der Gate- Elektrode nicht beseitig wurde.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Display mit einer Mehrzahl von Pixeln, wobei wenigstens ein Pixel den erfindungsgemäßen organischen Dünnschicht- Transistor aufweist. Vorteilhafterweise können mit Hilfe des erfindungsgemäßen organischen Dünnschicht-Transistors (OTFT) ultradünne und hochauflösende Aktiv-Matrix-Displays realisiert werden.
Ein weiterer Gegenstand der vorliegenden Erfindung ist die Verwendung eines
erfindungsgemäßen organischen Dünnschicht-Transistors in einem Display, insbesondere in einem hochauflösenden Aktiv-Matrix-Display.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung des erfindungsgemäßen organischen Dünnschicht-Transistors, wobei
- in einem ersten Herstellungsschritt ein organisches Halbleitermaterial zur
Bildung der organischen Halbleiterfunktionsschicht (4) auf einem Substrat (2) abgeschieden wird,
- in einem zweiten Herstellungsschritt eine erste Metallschicht auf dem
organischen Halbleitermaterial angeordnet wird,
- in einem dritten Herstellungsschritt eine Strukturierung der ersten Metallschicht zur Ausbildung wenigstens einer ersten Elektrode durchgeführt wird,
- in einem vierten Herstellungsschritt eine zweite Metallschicht abgeschieden wird,
- in einem fünften Herstellungsschritt eine Strukturierung der zweiten
Metallschicht zur Ausbildung wenigstens einer zweiten Elektrode durchgeführt wird, - wobei in einem Zusatzschritt, der zwischen dem ersten und dem zweiten Herstellungsschritt oder zwischen dem dritten und dem vierten
Herstellungsschritt durchgeführt wird, eine Gate-Isolationsschicht (7) hergestellt wird,
- dadurch gekennzeichnet, dass in einem Zwischenschritt eine Zwischenschicht (9) zur kapazitiven Entkopplung auf die wenigstens eine erste Elektrode oder auf die wenigstens zweite Elektrode aufgebracht wird.
Das erfindungsgemäße Herstellungsverfahren ermöglicht eine einfach und kostengünstige Herstellung des erfindungsgemäßen Dünnschicht-Transistors, welcher im Vergleich zum Stand der Technik deutlich geringere parasitäre Kapazitäten zwischen Gate und Source sowie zwischen Gate und Drain aufweist und somit beispielsweise in hochauflösenden Aktiv- Matrix- Displays Anwendung finden kann. Das Verfahren nutzt dabei aus, dass oben auf organischen Halbleitern, also in der hier angewendeten koplanaren Top-Gate-Anordnung, angeordnete Metalle durch Nassätzen strukturiert werden können, ohne dass dabei der organische Halbleiter geschädigt wird. Mit anderen Worten: Die Source-, Drain- und Gate- Elektroden können in einem klassischen lithographischen Strukturierungsverfahren mit Nassätzen ausgebildet werden, obwohl der Transistor auf einem organischen Halbleiter basiert. Die Ausbildung der Gate-Isolationsschicht kann sodann insbesondere durch nasschemische Anodisierung erfolgen. Die Gate-Isolationsschicht umfasst hierbei insbesondere eine Aluminiumoxidschicht. Alternativ wäre aber auch denkbar, dass im vierten Herstellungsschritt eine isolierende Polymerschicht als Gate-Isolationsschicht, aufgebracht, insbesondere aufgedruckt oder aufgeschleudert wird. Durch die vorstehend beschriebene Strukturierung wird entweder aus der ersten Metallschicht die Gate-Elektrode und später aus der zweiten Metallschicht die Drain- und Source-Elektroden erzeugt, oder alternativ die Drain- und Source-Elektroden erzeugt oder alternativ wird aus der ersten Metallschicht die Drain- und Source-Elektroden und später aus der zweiten Metallschicht die Gain -Elektrode erzeugt. In beiden Fällen ist zwischen der Gate- und Drain-Elektrode sowie zwischen der Gate- und Source-Elektrode jeweils die Zwischenschicht angeordnet. Je nachdem, welcher Schichtaufbau Anwendung findet, wird der Zusatzschritt zur Ausbildung der Gate- Isolationsschicht vor oder nach dem Zwischenschritt zur Ausbildung der Zwischenschicht ausgeführt. Der Zwischenschritt wird ferner vorzugsweise zwischen dem zweiten und dem vierten Herstellungsschritt und insbesondere zwischen dem dritten und dem vierten
Herstellungsschritt durchgeführt. Optional wird vor dem ersten Herstellungsschritt noch ein Planarisierungsschritt durchgeführt, in welchem eine Hilfsschicht als Planarisierungsschicht auf dem Substrat zur Planarisierung des Substrats abgeschieden wird. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass zwischen dem ersten Schritt und dem zweiten Schritt eine organische Funktionsschicht auf der Halbleiterfunktionsschicht, die Halbleiterfunktionsschicht vorzugsweise vollständig bedeckend, angeordnet wird, wobei die Funktionsschicht zwischen dem dritten Schritt und dem vierten Schritt teilweise entfernt wird. Die Funktionsschicht sorgt dafür, dass die im zweiten Herstellungsschritt abgeschiedene Metallelektrode die Oberfläche der
Halbleiterfunktionsschicht besser benetzt, der Metallfilm im zweiten Schritt also sehr homogen auf dem Halbleitermaterial abgeschieden wird und lokale Anreicherungen von Metallatomen an Kristallgrenzen des Halbleitermaterials unterdrückt werden. Dadurch kann im dritten Schritt die Metallelektrode besser, beispielsweise durch nasschemisches Ätzen, strukturiert werden. Es ergibt sich ein zeitlich homogenes Ätzverhalten auf der Fläche und das Metall kann rückstandsfrei selbst von den Kristallgrenzen des Halbleitermaterials entfernt werden.
Beim teilweisen Entfernen der Funktionsschicht wird insbesondere der Teil der
Funktionsschicht entfernt, welcher in zur Haupterstreckungsebene der Funktionsschicht orthogonaler Richtung nach dem dritten Schritt frei zugänglich ist. Die von der ersten Metallschicht bedeckten Bereiche der Funktionsschicht werden vorzugsweise nicht entfernt.
Die Funktionsschicht wird vorzugsweise mit einer Schichtdicke von 1 nm bis 100 nm aufgetragen. Vorzugsweise ist die Funktionsschicht in einem fluoriertem Lösemittel, beispielsweise Hydrofluorether, löslich. Denkbar ist, dass die Funktionsschicht C60F36-, C60F48-, F4-TCNQ-, und/oder F6-TNNCQ- Moleküle umfasst bzw. aus diesen besteht. Ein zusätzlicher Vorteil der Funktionsschicht mit C60F36-, C60F48-, F4-TCNQ-, und/oder F6- TNNCQ-Molekülen ist, dass die Ladungsträgerinjektion und -extraktion am Source- bzw. Drain-Kontakt verbessert wird. Damit wird der Kontaktwiderstand reduziert.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass nach dem teilweisen Entfernen der Funktionsschicht Defekte durch eine thermische Behandlung ausgeheilt werden, wobei die thermische Behandlung vorzugsweise zwischen der teilweisen Entfernung der Funktionsschicht und dem vierten Schritt durchgeführt wird.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Zwischenschritt das Aufbringen einer polymerbasierten Abstandsschicht umfasst. Denkbar ist, dass der Zwischenschritt ein Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich wenigstens einer ersten Elektrode als Zwischenschicht zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass im zweiten Herstellungsschritt eine Doppelschicht aus Aluminium und Gold als erste Metallschicht auf dem organischen Halbleitermaterial angeordnet wird, wobei im dritten Herstellungsschritt die Goldschicht der Doppelschicht fotolithografisch strukturiert wird und wobei im Zusatzschritt die Aluminiumschicht der Doppelschicht zur Ausbildung der Gate- Isolationsschicht anodisiert wird. Die Verwendung der Doppelschicht aus Aluminium und Gold hat insbesondere für n-dotierte Halbleiter Vorteile, da die Drain- und Source-Elektrode aus Aluminium gebildet wird.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das organische Halbleitermaterial im Bereich der Source- und Drain-Elektroden dotiert wird, insbesondere mittels molekularer Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen Dotierstoffen, wie Wo03, Mo03.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus den
Zeichnungen, sowie aus der nachfolgenden Beschreibung von bevorzugten
Ausführungsformen anhand der Zeichnungen. Die Zeichnungen illustrieren dabei lediglich beispielhafte Ausführungsformen der Erfindung, welche den wesentlichen
Erfindungsgedanken nicht einschränken.
Kurze Beschreibung der Zeichnungen Figur 1 zeigt eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors gemäß einer beispielhaften ersten Ausführungsform der vorliegenden Erfindung.
Figur 2 zeigt eine schematische Schnittbildansicht eines Organischen
Dünnschicht-Transistors gemäß einer beispielhaften zweiten Ausführungsform der vorliegenden Erfindung.
Figur 3 zeigt eine schematische Schnittbildansicht eines Organischen
Dünnschicht-Transistors gemäß einer beispielhaften dritten Ausführungsform der vorliegenden Erfindung.
Figur 4 zeigt einen Herstellungsschritt zur Herstellung des Organischen
Dünnschicht-Transistors gemäß der beispielhaften dritten
Ausführungsform der vorliegenden Erfindung.
Figuren 5a, 5b zeigt einen Testaufbau eines Organischen Dünnschicht-Transistors nebst einer zugehörigen Messreihe zur Bestimmung der
Ladungsträgerbeweglichkeit.
Figuren 6 a - i zeigt schematisch ein Verfahren zur Herstellung eines Organischen
Dünnschicht-Transistors gemäß einer beispielhaften weiteren Ausführungsform der vorliegenden Erfindung.
Ausführungsformen der Erfindung
In den verschiedenen Figuren sind gleiche Teile stets mit den gleichen Bezugszeichen versehen und werden daher in der Regel auch jeweils nur einmal benannt bzw. erwähnt.
In Figur 1 ist eine schematische Schnittbildansicht eines Dünnschicht-Transistors 1 gemäß einer beispielhaften ersten Ausführungsform der vorliegenden Erfindung dargestellt.
Der Organische Dünnschicht-Transistor (OTFT) 1 weist ein Substrat 2, auf welchem ein organisches Halbleitermaterial zur Ausbildung einer organischen Halbleiterfunktionsschicht 4 angeordnet ist. Optional ist zwischen der organischen Halbleiterfunktionsschicht 4 und dem Substrat 2 eine Hilfsschicht 3 zur Planarisierung des Substrats 2 vorgesehen. Das Substrat 2, die Hilfsschicht 3 und die Schicht aus organischem Halbleitermaterial 4 erstrecken sich dabei parallel zu einer Haupterstreckungsebene 10.
Auf dem organischen Halbleitermaterial 4 sind eine Source-Elektrode 5 und eine Drain- Elektrode 6 aus Metall räumliche getrennt voneinander ausgebildet. In der
Haupterstreckungsebene 10 ist zwischen der Source-Elektrode 5 und der Drain-Elektrode 6 eine Gate-Isolationsschicht 7 ausgebildet, um die organische Halbleiterfunktionsschicht 4 von einer Gate-Elektrode 8 elektrisch zu isolieren.
Im Bereich der Source-Elektrode 5 weist der Organische Dünnschicht-Transistor 1 eine Zwischenschicht 9 auf, welche dazu dient, eine kapazitive Entkopplung zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 zu erzielen. Hierfür bedeckt die
Zwischenschicht 9 die Source-Elektrode 5 entlang einer zur Haupterstreckungsebene 10 senkrechten Richtung vollständig. Mit anderen Worten: Die Zwischenschicht 9 und die Source-Elektrode 5 überlappen einander vollständig. Analog ist auch im Bereich der Drain- Elektrode 6 eine Zwischenschicht 9 angeordnet, welche die Drain-Elektrode 6 vollständig überlappt und dazu dient, eine kapazitive Entkopplung zwischen der Drain-Elektrode 6 und der Gate-Elektrode 8 zu erzielen. Die Gate-Isolationsschicht 7 erstreckt sich seitlich jeweils über die Zwischenschicht 9 hinweg. Auf der Gate-Isolationsschicht 7 ist ferner die Gate- Elektrode 8 angeordnet, welche sich ebenfalls sowohl über den aktiven Bereich des
Transistors erstreckt als auch seitlich leicht über die Source- und Drain-Elektroden 5, 6 übersteht. Durch diesen Überlapp entstehen zwangsläufig ungewollte parasitäre Kapazitäten zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 bzw. zwischen der Drain- Elektrode 6 und der Gate-Elektrode 8. Die Zwischenschicht 9 umfasst eine vorzugsweise polymerbasierte Abstandsschicht (alternativ wären als Abstandsschicht auch Oxide, Nitride oder kleine Molekülschichten denkbar), welche beispielsweise ein nicht-entfernter Fotolack aus einem vorangegangenen fotolithografischen Strukturierungsverfahren zur Strukturierung der Source- und Drain- Elektroden 5, 6 sein kann. Die Zwischenschicht 9 fungiert als Abstandshalter und weist hierfür vorzugsweise eine Dicke zwischen 500 nm und 5 pm auf. Im Vergleich zu der typischen Dicke der Gate-Isolationsschicht 7 zwischen 50 nm und 500 nm ist die
Zwischenschicht 9 also vergleichsweise dick, so dass die parasitären Kapazitäten zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 bzw. zwischen der Drain-Elektrode 6 und der Gate-Elektrode 8 im Vergleich zur Kapazität des aktiven Gate-Bereichs
vorteilhafterweise sehr klein werden. Somit kann die Verstärkungsgrenzfrequenz f gesteigert und der„voltage-kick-back“ (VKB) Effekt reduziert werden, wodurch der erfindungsgemäße organische Dünnschicht-Transistor 1 schneller und energieeffizienter wird und beispielsweise in hochauflösenden Aktiv-Matrix-Displays Anwendung finden kann.
Ein weiterer Vorteil des erfindungsgemäßen Organischen Dünnschicht-Transistors 1 besteht darin, dass die Elektroden durch eine herkömmliche fotolithografische Strukturierung mit anschließender nasschemischer Anodisierung ausgebildet werden können, ohne dass dabei das organische Halbleitermaterial Schaden nimmt. Die Herstellung des erfindungsgemäßen Organischen Dünnschicht-Transistors 1 kann somit in der Art von selbststrukturierten Elektroden erfolgen, wodurch geringe parasitäre Kapazitäten und eine kostengünstige Herstellung ermöglicht wird.
Der in Figur 1 gezeigte Organische Dünnschicht-Transistor 1 wird hergestellt, indem zunächst ein Substrat 2 bereitgestellt wird (nullter Herstellungsschritt), welches optional mit der Hilfsschicht 3 zur Planarisierung des Substrats 2 beschichtet ist. Im ersten
Herstellungsschritt wird sodann das organische Halbleitermaterial zur Bildung der organischen Funktionsschicht 4 auf dem Substrat 2 bzw. der Hilfsschicht 3 abgeschieden.
In einem zweiten Herstellungsschritt wird anschließend eine erste Metallschicht,
beispielsweise aus Gold, auf die organische Funktionsschicht 4 aufgebracht, beispielsweise durch Physikalische Gasphasenabscheidung (PVD) bzw. bedampfen. Diese erste
Metallschicht wird im dritten Herstellungsschritt durch herkömmliche fotolithografische Strukturierung strukturiert, wodurch die Source-Elektrode 5 sowie die Drain-Elektrode 6 ausgebildet wird. Hierfür wird die Metallschicht zunächst mit einem Fotolack als
Maskierungsschicht beschichtet, anschließend belichtet und sodann in einer Weise nass chemisch geätzt(wässrige Lösung), dass der unterliegende Halbleiter keinen Schaden nimmt. Für edle Metalle wie z.B. Gold oder Silber, kann dieser Ätzschritt mittels Kl/12 Lösung oder Königswasser durchgeführt werden. Für Kupfer bietet sich Metall-Chlorid Salzlösungen aus z.B. NaCI, CuCI2, MgCI2 oder ähnlich an. Vorzugsweise enthalten diese Salzlösungen Chlorwasserstoff (HCl). Unedle Metalle wie z.B. AI können mit basischen Lösungen wie NaOH oder Tetramethylammoniumhydroxide geätzt werden. Die Konzentrationen der jeweiligen Substanzen in wässriger Lösung bestimmen die Ätzgeschwindigkeit. Um eine strukturtreue Übetragung der lithographischen Strukturen zu erreichen, empfiehlt es sich verdünnt Ätzlösungen zu nutzen: z.B. Kl/12 verdünnt mit H20 (Verhältnis 1 :10), oder
Königswasser verdünnt mit H20 (Verhältnis 1 :10).
Die Gate-Isolationsschicht 7 wird durch in einem darauffolgenden Zusatzschritt durch Aufbringen einer dünnen isolierenden Polymerschicht ausgebildet, welche beispielsweise aufgedruckt oder aufgeschleudert wird. Alternativ sind auch Isolationsschichten etwas aus Aluminium-, Titan- oder Hafniumoxid denkbar.
Zur Ausbildung der Zwischenschicht 9 wird entweder der Fotolack im Bereich der Source- und Drain-Elektroden 5, 6 nach dem dritten Herstellungsschritt nicht entfernt, so dass der Fotolack anschließend als Zwischenschicht 9 zur kapazitiven Entkopplung fungiert. Der Zwischenschritt umfasst somit denjenigen Teilschritt vom dritten Herstellungsschritt, in welchem der Fotolack aufgebracht wird. Alternativ wird nach dem dritten Herstellungsschritt ein Zwischenschritt zum Aufbringen einer polymeren Abstandsschicht durchgeführt, welche die Zwischenschicht 9 darstellt. Der Zwischenschritt wird entweder vor oder nach dem Zusatzschritt durchgeführt.
Anschließend wird in einem vierten Herstellungsschritt eine zweite Metallschicht aufgebracht, welche zur Ausbildung der Gate-Elektrode 8 in einem fünften Herstellungsschritt
fotolithografisch strukturiert wird.
Optional ist denkbar, dass das organische Halbleitermaterial zusätzlich im Bereich der Source- und Drain-Elektroden 5, 6 dotiert wird, insbesondere mittels molekularer
Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen
Dotierstoffen, wie Wo03, Mo03.
In Figur 2 ist eine schematische Schnittbildansicht eines Organischen Dünnschicht- Transistors 1 gemäß einer beispielhaften zweiten Ausführungsform der vorliegenden
Erfindung dargestellt. Die zweite Ausführungsform entspricht im Wesentlichen der anhand von Figur 1 erläuterten ersten Ausführungsform, wobei im Unterschied die Zwischenschicht 9 auf der Gate- Elektrode 8 angeordnet ist und sich somit zwischen der Gate-Elektrode 8 und den sich teilweise über die Zwischenschicht 9 bzw. Gate-Elektrode 8 geführten Drain- und Source- Elektroden 5, 6 erstreckt.
Die Herstellung dieser zweiten Ausführungsform erfolgt analog zur ersten Ausführungsform, wobei der Zusatzschritt vor dem zweiten Herstellungsschritt durchgeführt wird, um die Gate- Isolationsschicht 7 unterhalb der anschließend herzustellenden Gate-Elektrode 8
herzustellen. Ferner wird die Strukturierung der ersten Metallschicht im dritten
Herstellungsschritt zur Ausbildung der Gate-Elektrode 8 durchgeführt. Die Strukturierung der zweiten Metallschicht im fünften Verfahrensschritt dient sodann zur Ausbildung der Drain- und Source-Elektroden (5, 6). Für die Strukturierung der Gate-Elektrode (8), als auch von Source und Drain, wird auf nasschemische Ätzprozesse wie in der ersten Ausführungsform beschrieben, zurückgegriffen. Für die Herstellung der Gate-Isolationsschicht 7 wird der Prozess der nasschemischen Oxidierung genutzt. Dabei besteht die Gate-Elektrode 8 aus einem nass-chemisch oxidierbaren Metall, oder aus einer Schichtfolge eines oxidierbaren und eines edlen Metalls (z.B. Aluminium und Gold, vgl. dritte Ausführungsform).
In Figur 3 ist eine schematische Schnittbildansicht eines Organischen Dünnschicht- Transistors 1 gemäß einer beispielhaften dritten Ausführungsform der vorliegenden
Erfindung dargestellt.
Die dritte Ausführungsform entspricht im Wesentlichen der anhand von Figur 1 erläuterten ersten Ausführungsform, wobei im zweiten Herstellungsschritt keine einfache Metallschicht , sondern eine Doppelschicht aus Aluminium und Gold auf dem organischen Halbleitermaterial abgeschieden wurde. Dabei wird vorzugsweise zwischen der Aluminium- und der Gold- Schicht eine dünne Chrom-Schicht abgeschieden. Diese verhindert die Ausbildung ungewünschter Legierungen zwischen AI und Au. Die Anodisierung erfolgt in einer wässrigen Lösung aus citric acid (2-hydroxypropane-1 ,2,3-tricarboxylic acid) mit einer Konzentration von 1 mM/l.
Im dritten Herstellungsschritt wird sodann eine fotolithografische Strukturierung der Gold- Schicht zur Ausbildung der Source- und Drain-Elektroden 5, 6 durchgeführt. Der Fotolack im Bereich der Source- und Drain-Elektroden 5, 6 wird nicht entfernt und fungiert somit als Zwischenschicht 9 in Form der polymerbasierten Abstandsschicht. Im darauffolgenden vierten Herstellungsschritt wird durch nasschemische Anodisierung der im dritten Herstellungsschritt freigelegten Aluminiumschicht die Gate-Isolationsschicht 7 in Form einer Aluminiumoxidschicht (AI2O3) gebildet. Die Dicke der Gate-Isolationsschicht 7 wird erneut durch die während der Anodisierung angelegte elektrische Spannung kontrolliert. Ein schematisches Detailbild der nasschemischen Anodisierung der Aluminiumschicht ist in Figur 4 illustriert. Die Anodisierung erfolgt in einer wässrigen Lösung aus citric acid (2- hydroxypropane-1 ,2,3-tricarboxylic acid) mit einer Konzentration von 1mM/l.
Anschließend wird in einem fünften Herstellungsschritt eine Metallschicht aufgebracht, welche zur Ausbildung der Gate-Elektrode 8 in einem sechsten Herstellungsschritt fotolithografisch Strukturiert wird.
Die Verwendung der Doppelschicht aus Aluminium und Gold hat insbesondere für n-dotierte Halbleiter Vorteile, da die Drain- und Source-Elektrode 5, 6 aus Aluminium gebildet wird.
Optional ist denkbar, dass das organische Halbleitermaterial zusätzlich im Bereich der Source- und Drain-Elektroden 5, 6 dotiert wird, insbesondere mittels molekularer
Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen
Dotierstoffen, wie Wo03, Mo03.
Die Figuren 5a und 5b zeigen einen Testaufbau eines Organischen Dünnschicht- Transistors 1 nebst einer zugehörigen Messreihe 11 zur Bestimmung der
Ladungsträgerbeweglichkeit.
Grundsätzlich ist man in der Vergangenheit davon ausgegangen, dass organisches Halbleitermaterial bein Strukturieren mittels lithographischer Verfahren geschädigt wird.
Es wurde daher der in Figur 5a illustrierte Organische Dünnschicht-Transistor 1 als
Testaufbau realisiert, welcher im Wesentlichen dem Aufbau des in Figur 1 illustrierten Organischen Dünnschicht-Transistors 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung entspricht, wobei zwischen der organischen
Halbleiterfunktionsschicht 4 und dem Substrat 1 zusätzlich eine weitere Gate-Elektrode 12 unmittelbar auf dem Substrat 2 und eine weitere Gate-Isolationsschicht 13 zwischen der weiteren Gate-Elektrode 12 und der organischen Halbleiterfunktionsschicht 4 implementiert sind.
Um zu prüfen, ob das organische Halbleitermaterial durch die lithographische Strukturierung der Metallschichten tatsächlich geschädigt wird, wurden bei dem Testaufbau sodann die Ladungsträgerbeweglichkeit im Bereich der Gate-Elektrode 8 mit der
Ladungsträgerbeweglichkeit im Bereich der weiteren Gate-Elektrode 12 verglichen. Die Messergebnisse sind als Messreihe 11 in Figur 5b für verschiedene Gate-Source- Spannungen (siehe Legende) illustriert. Auf der Abszissenachse ist die Source-Drain Spannung in Volt aufgetragen, während auf der Ordinatenachse die Source-Drain- Stromstärke in Ampere aufgetragen.
Das Ergebnis ist, dass die Ladungsträgerbeweglichkeit durch die lithographische
Strukturierung nicht beeinträchtigt wurden. Es wurde also herausgefunden, dass manche Metalle direkt auf dem organischen Halbleiter durch Nassätzen strukturiert werden können, ohne dass hierdurch das organische Halbleitermaterial beeinträchtigt wird.
In den Figuren 6 (a) - (i) ist schematisch ein Verfahren zur Herstellung eines organischen Dünnschicht-Transistors 1 gemäß einer beispielhaften weiteren Ausführungsform der vorliegenden Erfindung dargestellt. Figur 6 (a) zeigt das Bereitstellen des Substrats 2. Auf das Substrat 2 werden im ersten Schritt die organische Halbleiterfunktionsschicht 4 und anschließend eine Funktionsschicht 14 abgeschieden. Die Funktionsschicht 14 ist eine organische Funktionsschicht 14 und zwischen 1 nm und 100 nm dick. Die Funktionsschicht 14 ist mit einem Lösungsmittel lösbar. In Figur 6 (c) ist das Abscheiden der ersten
Metallschicht (hier mit 5, 6 bezeichnet) im zweiten Schritt dargestellt, aus der in einem späteren Schritt die Source-Elektrode 5 und die Drain-Elektrode 6 gefertigt werden. Nach dem Abscheiden der ersten Metallschicht 5, 6 wird, wie in Figur 6 (d) gezeigt, im
Zwischenschritt die Zwischenschicht 9 aufgebracht und wie in Figur 6 (e) gezeigt strukturiert. Figur 6 (f) zeigt den dritten Schritt, in welchem die erste Metallschicht 5, 6 zur Source- Elektrode 5 und zur Drain-Elektrode 6 strukturiert wird. Anschließend wird die
Funktionsschicht 14 wie in Figur 6 (g) gezeigt teilweise gelöst. Dies geschieht dort, wo die Funktionsschicht 14 nach der Strukturierung der ersten Metallschicht 5, 6 im dritten Schritt nicht bedeckt ist. Figur 6 (h) zeigt die Herstellung der Gate-Isolationsschicht 7 im
Zusatzschritt. Anschließend wird die Gate-Elektrode 8 abgeschieden und strukturiert, wie es in Figur 6 (i) gezeigt ist. Bezugszeichenliste
1 Organischer Dünnschicht-Transistor
2 Substrat
3 Hilfsschicht zur Planarisierung
4 Organische Halbleiterfunktionsschicht 5 Source-Elektrode
6 Drain-Elektrode
7 Gate-Isolationsschicht
8 Gate-Elektrode
9 Zwischenschicht
10 Haupterstreckungsebene
11 Messreihe
12 Weitere Gate-Elektrode
13 Weitere Gate-Isolationsschicht
14 Funktionsschicht

Claims

PATENTANSPRÜCHE
1. Organischer Dünnschicht-Transistor (OTFT) (1), insbesondere Dünnschicht- Feldeffekt-Transistor (OFET), aufweisend ein Substrat (2), eine Source-Elektrode (5), eine Drain-Elektrode (5), eine in Top-Gate-Anordnung angeordnete Gate-Elektrode
(8) und eine organische Halbleiterfunktionsschicht (4), wobei die Source-Elektrode (5), die Drain-Elektrode (6) und die Gate-Elektrode (8) in einem koplanaren
Schichtaufbau angeordnet sind, dadurch gekennzeichnet, dass der organische Dünnschicht-Transistor (1) eine Zwischenschicht (9) zur kapazitiven Entkopplung der Gate-Elektrode (8) von der Source-Elektrode (5) und/oder von der Drain-Elektrode (6) aufweist.
2. Organischer Dünnschicht-Transistor (1) nach Anspruch 1 , wobei die organische
Halbleiterfunktionsschicht (4) zwischen der Gate-Elektrode (8) und dem Substrat (2) angeordnet ist.
3. Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) unterhalb oder oberhalb der Gate-Elektrode (8) angeordnet ist.
4. Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) senkrecht zu einer Haupterstreckungsebene (10) des Substrats (2) sowohl mit der Drain-Elektrode (5) als auch mit der Source-Elektrode (5) zumindest teilweise überlappt.
5. Organischer Dünnschicht-Transistor (1) nach Anspruch 4, wobei die Zwischenschicht
(9) im Bereich der Gate-Elektrode (8) eine Unterbrechung aufweist.
6. Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) eine Dicke zwischen 500 nm und 5 pm aufweist.
7. Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) eine polymerbasierte Abstandsschicht umfasst.
8. Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) ein Fotolack aus einem insbesondere
fotolithografischen Strukturierungsverfahren ist.
9. Display aufweisend eine Vielzahl von Pixeln, wobei wenigstens ein Pixel einen organischen Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche aufweist.
10. Verwendung eines organischen Dünnschicht-Transistors (1) nach einem der
Ansprüche 1 bis 9 in einem Display.
11. Verfahren zur Herstellung eines organischen Dünnschicht-Transistors (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass
- in einem ersten Herstellungsschritt ein organisches Halbleitermaterial zur Bildung der organischen Halbleiterfunktionsschicht (4) auf einem Substrat (2) abgeschieden wird,
- in einem zweiten Herstellungsschritt eine erste Metallschicht auf dem
organischen Halbleitermaterial angeordnet wird,
- in einem dritten Herstellungsschritt eine Strukturierung der ersten
Metallschicht zur Ausbildung wenigstens einer ersten Elektrode durchgeführt wird,
- in einem vierten Herstellungsschritt eine zweite Metallschicht abgeschieden wird,
- in einem fünften Herstellungsschritt eine Strukturierung der zweiten
Metallschicht zur Ausbildung wenigstens einer zweiten Elektrode durchgeführt wird,
- wobei in einem Zusatzschritt, der zwischen dem ersten und dem zweiten
Herstellungsschritt oder zwischen dem dritten und dem vierten
Herstellungsschritt durchgeführt wird, eine Gate-Isolationsschicht (7) hergestellt wird,
- dadurch gekennzeichnet, dass in einem Zwischenschritt eine Zwischenschicht (9) zur kapazitiven Entkopplung auf die wenigstens eine erste Elektrode oder auf die wenigstens zweite Elektrode aufgebracht wird.
12. Verfahren nach Anspruch 11 , wobei zwischen dem ersten Schritt und dem zweiten Schritt eine organische Funktionsschicht (14) auf der Halbleiterfunktionsschicht (4), die Halbleiterfunktionsschicht (4) vorzugsweise vollständig bedeckend, angeordnet wird, wobei die Funktionsschicht (14) zwischen dem dritten Schritt und dem vierten Schritt teilweise entfernt wird.
13. Verfahren nach Anspruch 12, wobei nach dem teilweisen Entfernen der
Funktionsschicht (14) Defekte durch eine thermische Behandlung ausgeheilt werden, wobei die thermische Behandlung vorzugsweise zwischen der teilweisen Entfernung der Funktionsschicht (14) nund dem vierten Schritt durchgeführt wird.
14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der Zwischenschritt zwischen dem zweiten und dem vierten Herstellungsschritt und insbesondere zwischen dem dritten und dem vierten Herstellungsschritt durchgeführt wird.
15. Verfahren nach einem der Ansprüche 11 oder 14, wobei der Zwischenschritt vor oder nach dem Zusatzschritt durchgeführt wird und vorzugsweise das Aufbringen einer polymerbasierten Abstandsschicht umfasst.
16. Verfahren nach Anspruch 15, wobei der Zwischenschritt ein Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich der wenigstens einen ersten Elektrode als Zwischenschicht (9) zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
17. Verfahren nach einem der Ansprüche 11 bis 16, wobei im Zusatzschritt eine
insbesondere nasschemische Anodisierung der ersten Metallschicht zur Ausbildung der Gate-Isolationsschicht (7), insbesondere in Form einer Aluminiumoxidschicht, durchgeführt wird.
18. Verfahren nach Anspruch 17, wobei im Zusatzschritt eine isolierende Polymerschicht als Gate-Isolationsschicht (7), aufgebracht, insbesondere aufgedruckt oder aufgeschleudert wird.
19. Verfahren nach einem der Ansprüche 11 bis 18, wobei der Zwischenschritt ein
Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich der Source- und Drain-Elektrode (5, 6) als Zwischenschicht (9) zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
20. Verfahren nach einem der Ansprüche 11 bis 19, wobei im zweiten Herstellungsschritt eine Doppelschicht aus Aluminium und Gold als erste Metallschicht auf dem organischen Halbleitermaterial angeordnet, wobei im dritten Herstellungsschritt die Goldschicht der Doppelschicht insbesondere fotolithografisch strukturiert wird und wobei im Zusatzschritt die Aluminiumschicht der Doppelschicht zur Ausbildung der Gate-Isolationsschicht (7) anodisiert wird.
21. Verfahren nach einem der Ansprüche 11 bis 20, wobei die wenigstens eine erste Elektrode die Source-Elektrode (5) und die Drain-elektrode (6) und die wenigstens eine zweite Elektrode die Gate-Elektrode (8) umfassen.
22. Verfahren nach einem der Ansprüche 11 bis 21 , wobei die wenigstens eine erste Elektrode die Gate-Elektrode (8) und die wenigstens eine zweite Elektrode die Source-Elektrode (5) und die Drain-elektrode (6) umfassen.
EP20701710.4A 2019-01-23 2020-01-17 Organischer dünnschicht-transistor und verfahren zur herstellung desselben Withdrawn EP3915156A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019200810.0A DE102019200810B4 (de) 2019-01-23 2019-01-23 Organischer dünnschicht-transistor und verfahren zur herstellung desselben
PCT/EP2020/051185 WO2020152061A1 (de) 2019-01-23 2020-01-17 Organischer dünnschicht-transistor und verfahren zur herstellung desselben

Publications (1)

Publication Number Publication Date
EP3915156A1 true EP3915156A1 (de) 2021-12-01

Family

ID=69190763

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20701710.4A Withdrawn EP3915156A1 (de) 2019-01-23 2020-01-17 Organischer dünnschicht-transistor und verfahren zur herstellung desselben

Country Status (7)

Country Link
US (1) US12317665B2 (de)
EP (1) EP3915156A1 (de)
JP (1) JP2022516272A (de)
KR (1) KR20210105973A (de)
CA (1) CA3127002A1 (de)
DE (1) DE102019200810B4 (de)
WO (1) WO2020152061A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161486B (zh) * 2021-04-07 2023-02-17 华东师范大学 基于三氧化钼接触掺杂的p型有机薄膜晶体管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127268A1 (en) * 2008-11-26 2010-05-27 Palo Alto Research Center Incorporated Thin film transistors and high fill factor pixel circuits and methods for forming same
US8450142B2 (en) * 2007-04-04 2013-05-28 Cambridge Display Technology Limited Organic thin film transistors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3426531B2 (ja) * 1998-10-30 2003-07-14 日立化成デュポンマイクロシステムズ株式会社 感光性重合体組成物、レリーフパターンの製造法及び電子部品
DE10153656A1 (de) 2001-10-31 2003-05-22 Infineon Technologies Ag Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
EP1459392B1 (de) * 2001-12-19 2011-09-21 Merck Patent GmbH Organischer feldeffekttransistor mit organischem dielektrikum
EP1367659B1 (de) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organischer Feldeffekt-Transistor
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
WO2006098416A1 (ja) * 2005-03-15 2006-09-21 Pioneer Corporation 有機薄膜トランジスタ及びその製造方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP2007035742A (ja) * 2005-07-25 2007-02-08 Seiko Epson Corp 薄膜トランジスタの形成方法
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
JP5230597B2 (ja) * 2006-03-29 2013-07-10 プラスティック ロジック リミテッド 自己整合電極を有する電子デバイス
US8242542B2 (en) * 2009-02-24 2012-08-14 International Business Machines Corporation Semiconductor switching device employing a quantum dot structure
JP5677306B2 (ja) * 2009-09-25 2015-02-25 出光興産株式会社 有機薄膜トランジスタ
US8411489B2 (en) * 2010-04-30 2013-04-02 Eastman Kodak Company Semiconducting devices and methods of preparing
US10167362B2 (en) * 2011-06-17 2019-01-01 The Regents Of The University Of California Doping-induced carrier density modulation in polymer field-effect transistors
US10367144B2 (en) * 2011-06-17 2019-07-30 The Regents Of The University Of California Stable organic field-effect transistors by incorporating an electron-accepting molecule
ES2717633T3 (es) * 2011-08-03 2019-06-24 Univ Degli Studi Cagliari Procedimiento de fabricación de transistor orgánico de baja tensión
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9541829B2 (en) * 2013-07-24 2017-01-10 Orthogonal, Inc. Cross-linkable fluorinated photopolymer
US9217926B2 (en) * 2013-11-19 2015-12-22 Orthogonal, Inc. Method of patterning a base layer
CN104218151A (zh) * 2014-08-20 2014-12-17 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板和显示装置
CN107360720B (zh) * 2015-03-23 2019-08-02 日本化药株式会社 有机化合物、有机半导体材料、有机薄膜及制造方法、有机半导体组合物、有机半导体装置
US20170092865A1 (en) * 2015-09-30 2017-03-30 LI Yuning N-type organic semiconductor formulations and devices
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018029160A1 (en) * 2016-08-11 2018-02-15 Merck Patent Gmbh Method to achieve efficient charge injection for electron and/or hole transport in semiconducting layers
GB2554362B (en) * 2016-09-21 2020-11-11 Pragmatic Printing Ltd Transistor and its method of manufacture
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450142B2 (en) * 2007-04-04 2013-05-28 Cambridge Display Technology Limited Organic thin film transistors
US20100127268A1 (en) * 2008-11-26 2010-05-27 Palo Alto Research Center Incorporated Thin film transistors and high fill factor pixel circuits and methods for forming same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2020152061A1 *

Also Published As

Publication number Publication date
KR20210105973A (ko) 2021-08-27
WO2020152061A1 (de) 2020-07-30
JP2022516272A (ja) 2022-02-25
US12317665B2 (en) 2025-05-27
CA3127002A1 (en) 2020-07-30
US20210391549A1 (en) 2021-12-16
WO2020152061A9 (de) 2020-11-12
DE102019200810B4 (de) 2023-12-07
DE102019200810A1 (de) 2020-07-23

Similar Documents

Publication Publication Date Title
DE112009000736B4 (de) Organische dünnfilm-transistoren und verfahren zu deren herstellung
DE69902441T2 (de) Feldeffekttransistor
DE112013005369B4 (de) Gate-All-Around-Kohlenstoff-Nanoröhrentransistor mit dotierten Abstandselementen
EP2828892B1 (de) Elektrisch leitfähige dünnschicht, beschichtungsflüssigkeit zur bildung der elektrisch leitfähigen dünnschicht, feldeffekttransistor und verfahren zur herstellung des feldeffekttransistors
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE112010004367T5 (de) Selbstausgerichteter Graphentransistor
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE10228772A1 (de) Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
DE69114906T2 (de) Dünnfilmtransistor mit einer Drainversatzzone.
DE102019200810B4 (de) Organischer dünnschicht-transistor und verfahren zur herstellung desselben
DE69218501T2 (de) Dünnfilm-Transistoren und Verfahren zur Herstellung
DE3226097C2 (de)
DE102007056741A1 (de) Spannungsmodulierter Transistor
DE102010031979B4 (de) Halbleiterbauelement, Verfahren zu dessen Herstellung, Verwendung des Halbleiterbauelementes und Inverter mit zwei Halbleiterbauelementen
DE4219342A1 (de) Verfahren zur herstellung eines metalloxidhalbleiter-feldeffekttransistors
EP1577964A1 (de) Verfahren zur Herstellung eines organischen, vertikalen Feldeffekttransistors
DE19621244A1 (de) Vertikale Transistoren, bei denen das Gate durch Planarisierung und Rückätzen quasi selbstjustierend strukturiert wird
DE112016006619T5 (de) Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
EP4653858A1 (de) Biosensor und herstellungsverfahren
DE3888672T2 (de) Gaas-halbleiterschaltungsanordnungen mit isolierender langmuir-blodgett-schicht.
EP1422519B1 (de) Sensor zum Messen einer Gaskonzentration oder Ionenkonzentration
DE102005028837B4 (de) Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
DE102004043902B9 (de) Feldeffekttransistor mit einem Anschlussdielektrikum und DRAM-Speicherzelle

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20210823

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20220817

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20240801