EP2668715A1 - Verfahren zur regelung eines tief-hochsetzstellers - Google Patents

Verfahren zur regelung eines tief-hochsetzstellers

Info

Publication number
EP2668715A1
EP2668715A1 EP11785629.4A EP11785629A EP2668715A1 EP 2668715 A1 EP2668715 A1 EP 2668715A1 EP 11785629 A EP11785629 A EP 11785629A EP 2668715 A1 EP2668715 A1 EP 2668715A1
Authority
EP
European Patent Office
Prior art keywords
signal
pulse width
sig
switching
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11785629.4A
Other languages
English (en)
French (fr)
Inventor
Jalal Hallak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to EP11785629.4A priority Critical patent/EP2668715A1/de
Publication of EP2668715A1 publication Critical patent/EP2668715A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the invention relates to a method for controlling a clocked low-boost converter, wherein a buck clock switching element is driven with a common clock frequency with a first pulse width modulated switching signal and a boost converter switching element with a second
  • pulse width modulated switching signal is driven, for converting an input voltage into a regulated
  • pulse width modulated switching signals is used. Furthermore, the invention relates to a switching converter for
  • So-called low-boost converter have been known for a long time. These are essentially to switching converter, which alternately or in a transition region at the same time in the manner of a boost converter and in the manner of a
  • Circuitry a common throttle and a common input filter and a common output filter are provided.
  • the buck converter switching element is connected between the input voltage and the first terminal of the throttle.
  • the reference potential of the input voltage is connected on the one hand to the reference potential of the output voltage and on the other hand also connected via a first diode to the first terminal of the throttle.
  • the boost converter switching element switches the reference potential to the second terminal of the reactor. This second connection of the throttle is also connected via a second diode with the connection of
  • the diodes can also be designed as a synchronous switch. If the input voltage exceeds the output voltage,
  • the switching converter works as a buck converter. As soon as the input voltage drops below the output voltage, a change takes place into the boost converter mode (FIG. 2).
  • the two switching elements are usually by means of
  • pulse width modulated switching signals controlled usually a control signal of an output voltage regulator is superimposed on a sawtooth or triangular signal.
  • a control signal of an output voltage regulator is superimposed on a sawtooth or triangular signal.
  • DE 43 06 070 C1 discloses a low boost converter, wherein two pulse width modulated signals are generated with only one regulator signal.
  • a sawtooth signal is offset from the second sawtooth signal by a value equal to the amplitude.
  • Buck converter is known from US 6 166 527 A.
  • Pulse width modulated switching signal generated, which dictates an early clocking in the transition.
  • Oscillating circuits lead to faults. Such disturbances affect, for example, increased losses, because no quasi-resonant switching can take place. In addition, occurring disturbances can lead to unwanted noise emissions.
  • the invention has for its object to provide an improvement over the prior art for a method of the type mentioned.
  • a should have for its object to provide an improvement over the prior art for a method of the type mentioned.
  • Another object is to describe a buck-boost converter for carrying out the method.
  • this object is achieved by a method according to claim 1 and a buck-boost converter according to
  • Pulse width modulated switching signal occurs and wherein by means of the amplified control signal, the second
  • pulse width modulated switching signal is generated.
  • the non-amplified regulator signal is further used to generate the first pulse width modulated switching signal for the buck converter switching signal.
  • parasitic capacitor of this buck converter switching element continues to charge.
  • the parasitic capacitor forms together with the reactor inductance and a parasitic capacitor of the boost converter switching element a
  • Decrement switching element just shuts off during a switching cycle or already remains on continuously, the state of charge of the parasitic
  • Comparative signal is formed, which is a
  • Comparison pulse has when the inductor current or the current through the buck converter switching element, the value of the
  • Such a signal can be generated by means of a simple circuit structure.
  • a phase difference signal is formed, that while the Phase difference signal is equal to zero, if within a switching cycle, the comparison pulse of the comparison signal in time after the turn-off pulse of the first
  • pulse width modulated switching signal occurs and that the phase difference signal proportional to the temporal
  • Difference between comparison pulse of the comparison signal and turn-off pulse of the first pulse-width modulated switching signal increases when within a switching cycle of the
  • Regulator signal are added to generate a boosted controller signal.
  • Input voltage approximates. This is done independently of the course of the second pulse width modulated switching signal, which is usually generated by superposition of a sawtooth or triangular signal with the controller signal. This measure results in that the profile of the current in the inductor of the step-up converter runs continuously in the transition phases from the step-down converter to the step-up converter mode.
  • the inventive step-up converter for carrying out one of the methods described above provides that a control signal of an output voltage regulator together with a sawtooth or triangular signal a first
  • Pulse width modulator is supplied, at the output of the first pulse width modulated switching signal for driving the Wegsetz switching element is applied and wherein a order in the
  • Comparator and the first pulse width modulated switching signal are supplied to a phase evaluation module, wherein the
  • Phase difference signal applied to the output of the phase evaluation module and wherein the with the phase difference signal
  • amplified control signal is supplied to the second pulse width modulator.
  • phase evaluation module is as
  • phase difference signal and the regulator signal are fed to an adder and if the amplified applied to the output of the adder
  • Control signal is supplied to the second pulse width modulator.
  • a third pulse width modulator is provided, the sawtooth or triangular signal and an output signal of a
  • Transition controller are supplied and which is connected together with the second pulse width modulator via an OR circuit with the boost converter switching element.
  • the third pulse width modulator generates independently of the controller signal
  • Pulse width modulated signal which can clock the Hochsetzer- switching element earlier in the transition region from the buck converter to the boost converter operation, as would happen as a result of the second pulse width modulated switching signal.
  • FIG. 3 block diagram of an exemplary Tief- Hochsetzstellers without transition controller
  • FIG. 7 block diagram of an exemplary Tief- Hochsetzstellers with transition controller
  • Fig. 8 waveforms of a low boost converter after
  • a known power section of a low boost converter comprises a throttle L, which is connected via a buck converter switching element Sl to an input voltage U I.
  • An output voltage U 0UT and the input voltage U I are related to the same reference potential.
  • Reference potential and a connection between inductor L and buck converter switching element Sl is a first diode Dl
  • the inductor L is connected to the positive output of the low boost converter via a second diode D2
  • a connection between the inductor L and the second diode D2 is connected.
  • a connection between the inductor L and the second diode D2 is connected via a boost converter switching element S2 to the
  • the two switching elements Sl, S2 each have a parasitic capacitor C s i, C S2 and are controlled by means of a pulse width modulator PWM control.
  • the pulse width modulator PWM control is supplied with both the output voltage U OUT and the input voltage U IN (FIG. 1).
  • FIG. 3 exemplary embodiment is shown in Fig. 3.
  • Input capacitor Ci is charged.
  • Inductor current i L the current through the buck converter switching element Sl can be used to the appropriate
  • Step-up operation increases the inductor current i L , as long as the buck converter switching element Sl and the boost converter switching element S2 are turned on. After the boost converter switching element S2 switches off, the inductor current i L drops. In this case, the time is detected at which the inductor current i L reaches the value of the reference current I Re f. This detection takes place by means of a at the output of the comparator Komp
  • this comparison signal Sig K om P is for example equal to one when the inductor current is i L to the reference current I re f, and equal to zero when the inductor current i L becomes lower than the
  • Reference current I Re f is (Fig. 4, Fig. 5). A change from one to zero thus signals the achievement of the reference current
  • An output voltage regulator REG compares the
  • Output voltage U 0 UT with a nominal value SOLL The regulation will be described below by way of example for the case that a falling input voltage UI drops below the output voltage UOU. Without control intervention also sinks
  • the output voltage regulator REG provides a higher regulator signal U RE G (FIG. 8).
  • the regulator signal U RE G is in a first pulse width modulator PWM1 a first Sawtooth signal U Saw of a signal generator GEN superimposed.
  • the resulting pulse width modulated switching signal Sig s i is used to control the buck converter switching element Sl.
  • the sawtooth signal U stake gl is also a peak detector PD for detecting a peak signal of the sawtooth signal U stake gl supplied.
  • the ramp signal U stake gl and the peak signal is added to an offset sawtooth signal U stakeg 2, which is supplied to a second pulse width modulator PWM2 for generating the second pulse width modulated switching signal Sig S2.
  • the offset sawtooth signal U stake g2 is the amplified signal controller U superimposed v.
  • the signal generator GEN outputs a triangular signal instead of a sawtooth signal.
  • the extent of the control signal amplification depends on how long the period between the time at which the
  • the amplified control signal U v by adding the control signal U RE G with a
  • Phase difference signal U P h aS e formed.
  • FIGS. 4 and 5 show the formation of the
  • Phase difference signal U PhaS e ⁇ In diagrams are the
  • Throttle current i L the first pulse width modulated switching signal Sig s i, the second pulse width modulated switching signal Sig S 2, the comparison signal Sig K om P and the phase difference signal U P h aS e shown over the time t.
  • Throttling current i L with the reference current I Re f is the
  • Comparison signal Sig K om P formed, as described above. Occurs during a switching cycle a falling edge of the
  • Phase difference signal U P h aS e is equal to zero (FIG. 4).
  • phase difference signal U P h aS e is not equal to zero when, during a switching cycle, a falling edge of the comparison signal Sig K om P occurs before the switch-off pulse of the first pulse-width-modulated switching signal Sig s i. The longer the time span between the falling edge of the
  • phase difference signal U P h aS e indicates how much later the buck converter switching element Sl shuts off, based on the instant at which the inductor current i L reaches the value of the reference current I Re f.
  • the formation of the phase difference signal is realized in a simple manner by means of a flip-flop circuit and a downstream smoothing stage.
  • phase difference signal U P h ase can be done by means of a program which is implemented in a microcontroller.
  • pulse width modulated switching signal Sig S 2 formed.
  • the boosted regulator signal U v causes the boost converter switching element S2 to clock sooner and with a longer duty cycle than unboosted
  • Output voltage U 0 UT and the output voltage regulator REG provides a lower control signal U RE G to the
  • the described intervention in the regulation causes the transition from the buck converter operation T to
  • Input voltage U I drops below a voltage U T / H , which is above the output voltage U 0UT (Fig. 6).
  • switching off of the buck converter switching element S1 continues.
  • a circuit construction is indicated, which during a transition from the buck converter operation T for
  • Boost converter operation H additionally causes a forced early clocking of the boost converter switching element S2, independently of the output signal of the second pulse width modulator PWM2.
  • the corresponding signal curves are shown in FIG. 8.
  • Output signal PWM2 0UT is no longer directly available as a second pulse width modulated switching signal Sig S2 .
  • Switch signal Sig s i remains unchanged.
  • a third pulse width modulator PWM3 the sawtooth signal U prese gl and an output signal U UK of a transition controller UK are supplied.
  • the transitional controller UK is, for example, one
  • Analog circuit or a digital signal processor the one Function of the output signal U UK over the difference between input voltage U I and output voltage U 0UT maps.
  • an output signal U UK is generated when the input voltage U I approaches a lower output voltage U OUT and the difference between the input voltage U I and the output voltage U 0UT drops below a limit value.
  • the third pulse width modulator PWM gives a third
  • Input voltage U IN of the output voltage U approaches 0UT and the second pulse width modulated output PWM2 0 U T still has no pulses.
  • Pulse width modulated switching signal Sig S2 for driving the Hochsetzer switching element S2 formed.
  • This switching signal Sig S2 corresponds to the third pulse-width-modulated output signal PWM3 0 uiv until the duration of the switching pulses are shorter than ene of the second pulse-width-modulated output signal PWM2 0UT running synchronously. From this time, the second corresponds
  • the third pulse width modulated output signal PWM3 0UT is therefore only used to drive the Hochsetzer switching element S2 when the difference between the input voltage U IN and output voltage U 0UT below the limit of
  • Output signal PWM2 0UT still provides no turn-on times , which ene the third pulse width modulated output signal PWM3 0 U T exceed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

Verfahren zur Regelung eines Tief-Hochsetzstellers
Beschreibung Die Erfindung betrifft ein Verfahren zur Regelung eines getakteten Tief-Hochsetzstellers, wobei mit einer gemeinsamen Taktfrequenz ein Tiefsetzer-Schaltelement mit einem ersten pulsweitenmodulierten Schaltsignal angesteuert wird und ein Hochsetzer-Schaltelement mit einem zweiten
pulsweitenmodulierten Schaltsignal angesteuert wird, zur Umwandlung einer Eingangsspannung in eine geregelte
Ausgangsspannung, wobei ein Reglersignal eines
Ausgangsspannungsreglers zur Erzeugung der
pulsweitenmodulierten Schaltsignale verwendet wird. Des Weiteren betrifft die Erfindung einen Schaltwandler zur
Durchführung des Verfahrens.
Sogenannte Tief-Hochsetzsteller sind seit langem bekannt. Dabei handelt es sich im Wesentlichen um Schaltwandler, die abwechselnd oder in einem Übergangsbereich gleichzeitig nach der Art eines Hochsetzstellers und nach der Art eines
Tiefsetzstellers arbeiten. In einer entsprechenden
Schaltungsanordnung sind eine gemeinsame Drossel sowie ein gemeinsamer Eingangsfilter und ein gemeinsamer Ausgangsfilter vorgesehen. In der Regel ist das Tiefsetzer-Schaltelement zwischen die Eingangsspannung und den ersten Anschluss der Drossel geschaltet. Das Bezugspotenzial der Eingangsspannung ist einerseits mit dem Bezugspotenzial der Ausgangsspannung verbunden und andererseits über eine erste Diode ebenfalls an den ersten Anschluss der Drossel geschaltet. Das Hochsetzer- Schaltelement schaltet das Bezugspotenzial an den zweiten Anschluss der Drossel. Dieser zweite Anschluss der Drossel ist zudem über eine zweite Diode mit dem Anschluss der
Ausgangsspannung verbunden (Fig. 1) . Die Dioden können dabei auch als Synchronschalter ausgebildet sein. Übersteigt die Eingangsspannung die Ausgangsspannung,
arbeitet der Schaltwandler als Tiefsetzsteller. Sobald die Eingangsspannung unter die Ausgangsspannung abfällt, erfolgt ein Wechsel in den Hochsetzstellerbetrieb (Fig. 2) .
Die beiden Schaltelemente werden in der Regel mittels
pulsweitenmodulierter Schaltsignale angesteuert. Zur Bildung dieser Schaltsignale wird zumeist ein Reglersignal eines Ausgangsspannungsreglers einem Sägezahn- oder Dreieckssignal überlagert. Beispielsweise ist in der Patentschrift DE 43 06 070 Cl ein Tief-Hochsetzsteller offenbart, wobei mit nur einem Reglersignal zwei pulsweitenmodulierte Signale erzeugt werden. Ein Sägezahnsignal ist dabei gegenüber dem zweiten Sägezahnsignal um einen Wert gleich der Amplitude verschoben. Damit beträgt bei steigendem Reglerausgangssignal das
Tastverhältnis des ersten pulsweitenmodulierten Schaltsignals zur Ansteuerung des Tiefsetzstellers 100% Prozent, bevor das zweite Schaltsignal dem Hochsetzsteller erste Schaltimpulse liefert .
Um Spannungsabfälle in den Bauelementen des Schaltwandlers zu kompensieren, kennt man auch Verfahren, bei welchen die beiden Sägezahnsignale um einen Wert gleich der Amplitude abzüglich eines Korrekturwertes verschoben sind. Eine
derartige Überlagerung der Sägezahnsignale zur Realisierung eines überschneidenden Betriebs des Hoch- und
Tiefsetzstellers ist aus der US 6 166 527 A bekannt.
Aus der WO 2009/033924 A2 ist bekannt, während eines
Übergangs vom Tiefsetzstellerbetrieb zum
Hochsetzstellerbetrieb dem Hochsetzer-Schaltelement ein früheres Takten aufzuzwingen. Dabei wird ein weiteres
pulsweitenmoduliertes Schaltsignal erzeugt, welches beim Übergang ein frühres Takten vorgibt.
Ein störungsfreier Übergang zwischen den beiden Betriebsarten ist in der Regel nur möglich, wenn die Schaltelemente des Tief-Hochsetzstellers in einem kontinuierlichen Modus geschaltet werden. Die gemeinsame Drossel bleibt dabei immer magnetisch aufgeladen und es kommt zu keinen
Resonanzschwingungen, welche gewöhnlich nach einer erfolgten Entmagnetisierung der Drossel auftreten.
In einem diskontinuierlichen Modus wird das jeweilige
Schaltelement eingeschaltet, nachdem die Drossel
entmagnetisiert ist. Es tritt also eine Totzeit auf. Nach dem Stand der Technik wird in einem diskontinuierllichem Modus sogenanntes quasiresonantes Schalten (Valley-Switching) angestrebt. Dabei wird das Schaltelement eingeschaltet, wenn die mit einer Resonanzfrequenz schwingende Spannung am abgeschalteten Schaltelement ein Minimum aufweist. Auf diese Weise werden Einschaltverluste niedrig gehalten.
Bei einem gattungsgemäßen Tief-Hochsetzsteller können
unbestimmte Resonanzereignisse innerhalb vorhandener
Schwingkreise zu Störungen führen. Solche Störungen betreffen beispielsweise erhöhte Verluste, weil kein quasiresonantes Schalten erfolgen kann. Zudem können auftretende Störungen zu unerwünschten Geräuschemissionen führen.
Der Erfindung liegt die Aufgabe zugrunde, für ein Verfahren der eingangs genannten Art eine Verbesserung gegenüber dem Stand der Technik anzugeben. Insbesondere soll ein
störungsfreier Betrieb in einem diskontinuierlichen Modus realisiert werden. Eine weitere Aufgabe besteht darin, einen Tief-Hochsetzsteller zur Durchführung des Verfahrens zu beschreiben .
Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren gemäß Anspruch 1 und einen Tief-Hochsetzsteller gemäß
Anspruch 7. Verbesserungen sind den abhängigen Ansprüchen zu entnehmen . Dabei wird der Tief-Hochsetzsteller in einem
diskontinuierlichen Modus mit quasiresonantem Schalten betrieben, wobei der Drosselstrom oder der Strom durch das Tiefsetzer-Schaltelement erfasst und mit einem Referenzstrom verglichen wird, wobei das Reglersignal in dem Ausmaß
verstärkt wird, in dem die Erreichung des Referenzstromes zeitlich vor einem Abschaltimpuls des ersten
pulsweitenmodulierten Schaltsignals auftritt und wobei mittels des verstärkten Reglersignals das zweite
pulsweitenmodulierte Schaltsignal erzeugt wird.
Die beschriebenen Eingriffe in die Regelung haben zur Folge, dass nach einer Drosselentmagnetisierung immer ein
eindeutiger Resonanzzustand besteht, welcher ein problemloses quasiresonantes Schalten ermöglicht. Eine abfallende
Eingangsspannung führt zunächst zu einem Ansteigen des
Reglersignals. Eine Verstärkung des Reglersignals bewirkt in weiterer Folge, dass das Hochsetzer-Schaltelement früher zu takten beginnt, wenn sich die Eingangsspannung der
Ausgangsspannung annähert. Bei der Überlagerung mit einem gleichbleibendem Sägezahn- oder Dreieckssignal erfolgen
Überschneidungen, welche die Ein- und Ausschaltzeiten
bestimmen. Die Überschneidungen treten früher als mit dem nicht verstärkten Reglersignal auf. Das nicht verstärkte Reglersignal wird dabei weiterhin zur Erzeugung des ersten pulsweitenmodulierten Schaltsignals für das Tiefsetzer- Schaltsignal herangezogen.
Die frühere Aktivierung des Hochsetzstellers führt dazu, dass der Ausgangsspannungsregler ein niedrigeres Reglersignal vorgibt, um die Ausgangsspannung einem gewünschten Sollwert nachzuregeln . Das Tiefsetzer-Schaltelement taktet weiter, während die Eingangsspannung unter die Ausgangsspannung abfällt. Dieses weiterhin erzwungene Abschalten des
Tiefsetzsteller-Schaltelements bewirkt, dass sich ein
parasitärer Kondensator dieses Tiefsetzsteller-Schaltelements weiterhin auflädt. Der parasitäre Kondensator bildet gemeinsam mit der Drosselinduktivität und einem parasitären Kondensator des Hochsetzer-Schaltelements einen
Resonanzschwingkreis. Die dabei auftretenden Spannungsminima an den Schaltelementen werden genutzt, um den Tief- Hochsetzsteller quasiresonant zu schalten.
Ohne die angegebene Maßnahme würde beim Übergang vom
Tiefsetzstellerbetrieb zum Hochsetzstellerbetrieb ein
Undefinierter Zustand entstehen. Je nachdem, ob das
Tiefsetzer-Schaltelement während eines Schaltzyklus gerade noch abschaltet oder bereits durchgehend eingeschaltet bleibt, würde sich der Ladezustand des parasitären
Kondensators des Tiefsetzsteller-Schaltelements laufend ändern. Das hätte ein von Taktzyklus zu Taktzyklus
unterschiedliches Resonanzverhalten des Schwingkreises zur
Folge. Ein quesiräsonantes Schalten wäre nicht mehr möglich.
Vorteilhaft ist es, wenn als Referenzstrom jener Strom vorgegeben wird, welcher gerade erforderlich ist, um einen parasitären Kondensator des Tiefsetzer-Schaltelements auf den Wert der Eingangsspannung aufzuladen. Der Eingriff in die Regelung bleibt auf ein Mindestmaß beschränkt, ohne die angestrebte Wirkung zu beeinträchtigen. Des Weiteren ist es von Vorteil, wenn mittels eines
Vergleichs des Drosselstromes oder des Stromes durch das Tiefsetzer-Schaltelement mit dem Referenzstrom ein
Vergleichssignal gebildet wird, welches einen
Vergleichsimpuls aufweist, wenn der Drosselstrom bzw. der Strom durch das Tiefsetzer-Schaltelement den Wert des
Referenzstromes erreicht. Ein solches Signal ist mittels eines einfachen Schaltungsaufbaus generierbar.
Dabei sieht eine vorteilhafte Weiterbildung des Verfahrens vor, dass mittels einer Phasenbewertung des ersten
pulsweitenmodulierten Schaltsignals und des Vergleichssignals ein Phasendifferenzsignal gebildet wird, dass dabei das Phasendifferenzsignal gleich Null ist, wenn innerhalb eines Schaltzyklus der Vergleichsimpuls des Vergleichssignals zeitlich nach dem Abschaltimpuls des ersten
pulsweitenmodulierten Schaltsignals auftritt und dass das Phasendifferenzsignal proportional mit der zeitlichen
Differenz zwischen Vergleichsimpuls des Vergleichssignals und Abschaltimpuls des ersten pulsweitenmodulierten Schaltsignals zunimmt, wenn innerhalb eines Schaltzyklus der
Vergleichsimpuls des Vergleichssignals zeitlich vor dem
Abschaltimpuls des ersten pulsweitenmodulierten Schaltsignals auftritt. Das Phasendifferenzsignal ist unmittelbar zur
Verstärkung des Reglersignals nutzbar.
Insbesondere ist es günstig, die Verstärkung in der Weise zu realisieren, dass das Phasendifferenzsignal und das
Reglersignal zur Erzeugung eines verstärkten Reglersignals addiert werden.
Eine weitere Verbesserung beim Übergang vom Tiefsetzsteller- zum Hochsetzstellerbetrieb ist gegeben, wenn das Hochsetzer- Schaltelement in der Weise angesteuert wird, dass bei einer Annäherung der fallenden Eingangsspannung an eine kleinere Ausgangsspannung das Hochsetzer-Schaltelement mit
ansteigendem Tastverhältnis zu takten beginnt, bevor die Eingangsspannung gleich der Ausgangsspannung ist. Auf diese Weise wird bei jedem Übergang vom Tiefsetzsteller- zum
Hochsetzstellerbetrieb sichergestellt, dass das Hochsetzer- Schaltelement bereits mit sehr kurzen Einschaltzeiten zu takten beginnt, wenn sich die Ausgangsspannung an die
Eingangsspannung annähert. Dies geschieht unabhängig vom Verlauf des zweiten pulsweitenmodulierten Schaltsignals, welches in der Regel durch Überlagerung eines Sägezahn- oder Dreieckssignals mit dem Reglersignal erzeugt wird. Diese Maßnahme führt dazu, dass der Verlauf des Stromes in der Drossel des Tief-Hochsetzstellers in den Übergangsphasen vom Tiefsetzsteller- zum Hochsetzstellerbetrieb kontinuierlich verläuft . Der erfindungsgemäße Tief-Hochsetzsteller zur Durchführung eines der oben beschriebenen Verfahren sieht vor, dass ein Reglersignal eines Ausgangsspannungsreglers gemeinsam mit einem Sägezahn- oder Dreieckssignal einem ersten
Pulsweitenmodulator zugeführt ist, an dessen Ausgang das erste pulsweitenmodulierte Schaltsignal zur Ansteuerung des Tiefsetz-Schaltelements anliegt und wobei ein um im
Wesentlichen eine Amplitude des Sägezahn- oder Dreiecksignals versetztes weiteres Sägezahn- oder Dreiecksignal einem zweiten Pulsweitenmodulator zugeführt ist, an dessen Ausgang das zweite pulsweitenmodulierte Schaltsignal zur Ansteuerung des Hochsetzer-Schaltelements anliegt. Dabei sind der
Drosselstrom oder der Strom durch das Tiefsetzer- Schaltelement und ein Referenzstrom einem Komparator
zugeführt, wobei das Vergleichssignal am Ausgang des
Komparators und das erste pulsweitenmodulierte Schaltsignal einem Phasenbewertungsmodul zugeführt sind, wobei das
Phasendifferenzsignal am Ausgang des Phasenbewertungsmoduls anliegt und wobei das mit dem Phasendifferenzsignal
verstärkte Reglersignal dem zweiten Pulsbreitenmodulator zugeführt ist. Somit ist ein einfacher Aufbau gegen, der sowohl mit diskreten Bauelementen als auch mittels einer integrierten Schaltung realisierbar ist.
Vorteilhafterweise ist das Phasenbewertungsmodul als
Funktionsmodul eines Mikrokontrollers ausgebildet. Alternativ dazu ist eine Flip-Flop-Schaltung mit nachgeschalteter
Glättungsstufe vorzusehen.
Zur Erzeugung des zweiten pulsweitenmodulierten Schaltsignals ist es vorteilhaft, wenn das Phasendifferenzsignal und das Reglersignal einem Additionsglied zugeführt sind und wenn das am Ausgang des Additionsglied anliegende verstärkte
Reglersignal dem zweiten Pulsweitenmodulator zugeführt ist. Für einen störungsfreien Übergang vom Tiefsetzsteller- zum Hochsetzstellerbetrieb ist es zudem von Vorteil, wenn ein dritter Pulsweitenmodulator vorgesehen ist, dem das Sägezahnoder Dreieckssignal und ein Ausgangssignal eines
Übergangskontrollers zugeführt sind und welcher gemeinsam mit dem zweiten Pulsweitenmodulator über eine Oder-Schaltung mit dem Hochsetzer-Schaltelement verbunden ist. Mittels des Ausgangssignals des Übergangskontrollers generiert der dritte Pulsweitenmodulator unabhängig vom Reglersignal ein
pulsweitenmoduliertes Signal, welches im Übergangsbereich vom Tiefsetzsteller- zum Hochsetzstellerbetrieb das Hochsetzer- Schaltelement früher takten lässt, als dies infolge des zweiten pulsweitenmodulierten Schaltsignals geschehen würde.
Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen in schematischer Darstellung:
Fig. 1 Tief-Hochsetzsteller nach dem Stand der Technik Fig. 2 Spannungsverlauf eines bekannten Tief- Hochsetzstellers
Fig. 3 Blockschaltbild eines beispielhaften Tief- Hochsetzstellers ohne Übergangskontroller
Fig. 4 Verlauf der Schaltsignale über der Zeit ohne
Eingriff in die Regelung
Fig. 5 Verlauf der Schaltsignale über der Zeit mit Eingriff in die Regelung
Fig. 6 Spannungsverlauf eines erfindungsgemäßen Tief- Hochsetzstellers
Fig. 7 Blockschaltbild eines beispielhaften Tief- Hochsetzstellers mit Übergangskontroller
Fig. 8 Signalverläufe eines Tief-Hochsetzstellers nach
Fig. 7 Ein bekannter Leistungsteil eines Tief-Hochsetzstellers umfasst eine Drossel L, welche über ein Tiefsetzer- Schaltelement Sl an eine Eingangsspannung UI angeschlossen ist. Eine Ausgangsspannung U0UT und die Eingangsspannung UI sind auf dasselbe Bezugspotenzial bezogen. Dabei sind
gewöhnlich ein Eingangskondensator Ci und ein
Ausgangskondensator Co vorgesehen. Zwischen dem
Bezugspotenzial und einer Verbindung zwischen Drossel L und Tiefsetzer-Schaltelement Sl ist eine erste Diode Dl
geschaltet. Diese wird im Tiefsetzstellerbetrieb leitend, wenn das Tiefsetzer-Schaltelement Sl abschaltet.
Ausgangsseitig ist die Drossel L über eine zweite Diode D2 mit dem positiven Ausgang des Tief-Hochsetzstellers
verbunden. Eine Verbindung zwischen Drossel L und zweiter Diode D2 ist über ein Hochsetzer-Schaltelement S2 an das
Bezugspotenzial geschaltet. Die beiden Schaltelemente Sl, S2 weisen jeweils einen parasitären Kondensator Csi , CS2 auf und werden mittels einer Pulsweitenmodulator-Steuerung PWM angesteuert. Zur Regelung der Ausgangsspannung U0UT sind der Pulsweitenmodulator-Steuerung PWM sowohl die Ausgangsspannung UOUT als auch die Eingangsspannung UiN zugeführt (Fig. 1) .
Sobald die Eingangsspannung UI unter die Ausgangsspannung UOU abfällt, erfolgt ein Übergang vom Tiefsetzstellerbetrieb T zum Hochsetzstellerbetrieb H (Fig. 2) .
In einem diskontinuierlichen Betrieb bilden die parasitären Kondensatoren Csi , CS2 mit der Induktivität der Drossel L einen Resonanzschwingkreis. Um zu vermeiden, dass während des Übergangs vom Tiefsetzstellerbetrieb T zum
Hochsetzstellerbetrieb H ein Undefiniertes
Resonanzschwingverhalten auftritt, erfolgt ein
erfindungsgemäßer Eingriff in die Steuerung. Eine
beispielhafte Ausführung ist in Fig. 3 dargestellt. Der
Leistungsteil des Tief-Hochsetzstellers bleibt unverändert. Neben der Ausgangsspannung U0UT wird einem Steuerungsteil der Strom durch die Drossel L, nachfolgend Drosselstrom iL genannt, zugeführt. Konkret wird dieser Drosselstrom iL in einem Komparator Komp mit einem Referenzstrom IRef verglichen. Mittels einfacher Messungen wird der Wert des Referenzstromes IRef in der Weise festgelegt, dass der parasitäre Kondensator Csi des Tiefsetzer-Schaltelements Sl nach jedem Abschalten des Tiefsetzer-Schaltelements Sl auf die Spannung des
Eingangskondensators Ci aufgeladen wird. Alternativ zum
Drosselstrom iL kann auch der Strom durch das Tiefsetzer- Schaltelements Sl herangezogen werden, um den passenden
AbschaltZeitpunkt des Tiefsetzer-Schaltelements Sl zu
bestimmen .
In einem Übergangsbereich zwischen Tiefsetzsteller- und
Hochsetzstellerbetrieb steigt der Drosselstrom iL an, solange das Tiefsetzer-Schaltelement Sl und das Hochsetzer- Schaltelement S2 eingeschaltet sind. Nachdem das Hochsetzer- Schaltelement S2 abschaltet, fällt der Drosselstrom iL ab. Dabei wird der Zeitpunkt erfasst, an dem der Drosselstrom iL den Wert des Referenzstromes IRef erreicht. Diese Erfassung erfolgt mittels eines am Ausgang des Komparators Komp
anliegenden Vergleichsignals SigKomP- Der Signalzustand dieses Vergleichsignals SigKomP ist beispielsweise gleich Eins, wenn der Drosselstrom iL über dem Referenzstrom IRef liegt, und gleich Null, wenn der Drosselstrom iL niedriger als der
Referenzstrom IRef ist (Fig. 4, Fig. 5) . Ein Wechsel von Eins auf Null signalisiert somit das Erreichen des Referenzstromes
Ein Ausgangsspannungsregler REG vergleicht die
Ausgangsspannung U0UT mit einem Sollwert SOLL. Die Regelung wird nachfolgend beispielhaft für den Fall beschrieben, dass eine sinkende Eingangsspannung UI unter die Ausgangsspannung UOU abfällt. Ohne Reglereingriff sinkt auch die
Ausgangsspannung U0UT ab. Um diesem Ausgangsspannungsabfall entgegenzuwirken, gibt der Ausgangsspannungsregler REG ein höheres Reglersignal UREG vor (Fig. 8) . Das Reglersignal UREG wird in einem ersten Pulsweitenmodulator PWM1 einem ersten Sägezahnsignal USägl eines Signalgenerators GEN überlagert. Das resultierende pulsweitenmodulierte Schaltsignal Sigsi dient der Ansteuerung des Tiefsetzer-Schaltelements Sl. Das Sägezahnsignal USägl ist zudem einem Spitzendetektor PD zur Erfassung eins Spitzenwertsignals des Sägezahnsignals USägl zugeführt. In einem Addierer werden das Sägezahnsignal USägl und das Spitzenwertsignal zu einem versetzten Sägezahnsignal USäg2 addiert, welches einem zweiten Pulsbreitenmodulator PWM2 zur Erzeugung des zweiten pulsweitenmodulierten Schaltsignals SigS2 zugeführt ist. Dabei wird dem versetzten Sägezahnsignal USäg2 das verstärkte Reglersignal Uv überlagert. Die gleiche Funktionalität wird erreicht, wenn der Signalgenerator GEN anstelle eines Sägezahnsignals ein Dreiecksignal ausgibt. Das Ausmaß der Reglersignalverstärkung hängt davon ab, wie lange die Zeitspanne zwischen dem Zeitpunkt, an dem der
Drosselstrom iL den Wert des Referenzstromes IRef erreicht, und dem AbschaltZeitpunkt des Tiefsetzer-Schaltelements Sl ist. Falls der AbschaltZeitpunkt vor dem Erreichen des
Referenzstromes IRef liegt, erfolgt keine Verstärkung des Reglersignals UREG -
Günstigerweise wird das verstärkte Reglersignal Uv durch Addition des Reglersignals UREG mit einem
Phasendifferenzsignal UPhaSe gebildet.
Die Figuren 4 und 5 zeigen die Bildung des
Phasendifferenzsignals UPhaSe · In Diagrammen sind der
Drosselstrom iL, das erste pulsweitenmodulierte Schaltsignal Sigsi, das zweite pulsweitenmodulierte Schaltsignal SigS2, das Vergleichsignal SigKomP und das Phasendifferenzsignal UPhaSe über der Zeit t dargestellt. Durch Vergleich des
Drosselstromes iL mit dem Referenzstrom IRef wird das
Vergleichssignal SigKomP gebildet, wie oben beschrieben. Tritt während eines Schaltzyklus eine abfallende Flanke des
Vergleichssignals SigKomP nach dem Abschaltimpuls des ersten pulsweitenmodulierte Schaltsignal Sigsi auf, bleibt das
Phasendifferenzsignals UPhaSe gleich Null (Fig. 4) .
Das Phasendifferenzsignal UPhaSe ist hingegen ungleich Null, wenn während eines Schaltzyklus eine abfallende Flanke des Vergleichssignals SigKomP vor dem Abschaltimpuls des ersten pulsweitenmodulierte Schaltsignal Sigsi auftritt. Je länger die Zeitspanne zwischen der abfallenden Flanke des
Vergleichsignals SigKomP und dem Abschaltimpuls ist, desto größer ist das Phasendifferenzsignal UPhaSe (Fig. 5) . Das Phasendifferenzsignal UPhaSe gibt demnach an, um wie viel später das Tiefsetzer-Schaltelement Sl abschaltet, bezogen auf den Zeitpunkt, an dem der Drosselstrom iL den Wert des Referenzstromes IRef erreicht. Realisiert wird die Bildung des Phasendifferenzsignals in einfacher Weise mittels einer Flip- Flop-Schaltung und einer nachgeschalteten Glättungsstufe .
Alternativ dazu kann die Bildung des Phasendifferenzsignals UPhase mittels eines Programms erfolgen, welches in einem Mikrokontroller implementiert ist.
Der im Weiteren beschriebene Eingriff in die Regelung
verhindert ein zu spätes Abschalten des Tiefsetzer- Schaltelements Sl, sodass immer genügend Reststrom vorhanden ist, um den parasitären Kondensator Csi aufzuladen. Sobald ein Phasendifferenzsignal UPhase ungleich Null auftritt, erfolgt eine Verstärkung des Reglersignals UREG- Mittels des verstärkten Reglersignals Uv wird das zweite
pulsweitenmodulierte Schaltsignal SigS2 gebildet. Während des Übergangs vom Tiefsetzsteller- zum Hochsetzstellerbetrieb bewirkt das verstärkte Reglersignal Uv, dass das Hochsetzer- Schaltelement S2 früher und mit längerer Einschaltdauer zu takten beginnt, als dies mittels nicht verstärktem
Reglersignal UREG der Fall wäre. Dadurch steigt die
Ausgangsspannung U0UT an und der Ausgangsspannungsregler REG gibt ein niedrigeres Reglersignal UREG vor, um die
Ausgangsspannung U0UT wieder dem Sollwert SOLL anzugleichen. Infolge des niedrigeren Reglersignals UREG verkürzt sich die Einschaltdauer des Tiefsetzer-Schaltelements Sl. Pro
Schaltzyklus erfolgt der Abschaltimpuls früher und der
Zeitabstand zur abfallenden Flanke des Vergleichsignals
SigK0mp verkürzt sich, bis beide Impulse synchronisiert sind. Diese Regelschleife bewirkt, dass das Phasendifferenzsignal Uphase wieder gegen Null geht.
Der beschriebene Eingriff in die Regelung führt dazu, dass der Übergang vom Tiefsetzstellerbetrieb T zum
Hochsetzstellerbetrieb H bereits beginnt, wenn die
Eingangsspannung UI unter eine Spannung UT/H abfällt, die über der Ausgangsspannung U0UT liegt (Fig. 6) . Zudem erfolgt auch während des Hochsetzstellerbetriebs H weiterhin ein Abschalten des Tiefsetzer-Schaltelements Sl.
In Fig. 7 ist ein Schaltungsaufbau angegeben, welcher während eines Übergangs vom Tiefsetzstellerbetrieb T zum
Hochsetzstellerbetrieb H zusätzlich ein erzwungenes frühres Takten des Hochsetzer-Schaltelements S2 bewirkt, unabhängig vom Ausgangssignal des zweiten Pulsweitenmodulators PWM2. Die entsprechenden Signalverläufe sind in Fig. 8 dargestellt.
Am zweiten Pulsweitenmodulator PWM2 liegt unverändert ein zweites pulsweitenmoduliertes Ausgangssignal PWM2 OUT an, welches aus dem weiteren, versetzten Sägezahnsignal USäg2 und dem verstärkten Reglersignal Uv gebildet wird. Dieses
Ausgangssignal PWM20UT steht allerdings nicht mehr unmittelbar als zweites pulsweitenmoduliertes Schaltsignal SigS2 zur Verfügung. Die Bildung des ersten pulsweitenmodulierten
Schaltsignals Sigsi bleibt unverändert. Hinzu kommt ein dritter Pulsweitenmodulator PWM3, dem das Sägezahnsignal USägl und ein Ausgangssignal UUK eines Übergangskontrollers UK zugeführt sind.
Der Übergangskontroller UK ist zum Beispiel eine
Analogschaltung oder ein digitaler Signalprozessor, der eine Funktion des Ausgangssignals UUK über der Differenz zwischen Eingangspannung UI und Ausgangsspannung U0UT abbildet.
Beispielsweise wird ein Ausgangssignal UUK erzeugt, wenn sich die Eingangspannung UI einer niedrigeren Ausgangsspannung UOUT annähert und die Differenz zwischen Eingangsspannung UI und Ausgangsspannung U0UT unter einen Grenzwert abfällt. Der dritte Pulsweitenmodulator PWM gibt ein drittes
pulsweitenmoduliertes Ausgangssignal PWM30UT aus, welches synchron zum zweiten pulsweitenmodulierten Ausgangssignal PWM20UT verläuft. Allerdings treten die Einschaltimpulse mit ansteigender Einschaltdauer bereits auf, wenn sich die
Eingangspannung UIN der Ausgangsspannung U0UT annähert und das zweite pulsweitenmodulierte Ausgangssignal PWM20UT noch keine Impulse aufweist.
Aus dem zweiten pulsweitenmodulierten Ausgangssignal PWM20UT und dem dritten pulsweitenmodulierten Ausgangssignal PWM30UT wird mittels einer Oder-Schaltung OR das zweite
pulsweitenmodulierte Schaltsignal SigS2 zur Ansteuerung des Hochsetzer-Schaltelements S2 gebildet.
Dieses Schaltsignal SigS2 entspricht so lange dem dritten pulsweitenmodulierten Ausgangssignal PWM30uiv bis die Dauer der Schaltimpulse kürzer als ene des synchron verlaufenden zweiten pulsweitenmodulierten Ausgangssignal PWM20UT werden. Ab diesem Zeitpunkt entspricht das zweite
pulsweitenmodulierte Schaltsignal SigS2 dem zweiten
pulsweitenmodulierten Ausgangssignal PWM20UT-
Das dritte pulsweitenmodulierten Ausgangssignal PWM30UT wird also nur dann zur Ansteuerung des Hochsetzer-Schaltelements S2 herangezogen, wenn die Differenz zwischen Eingangsspannung UIN und Ausgangsspannung U0UT unter den Grenzwert der
Differenz abfällt und das zweite pulsweitenmodulierte
Ausgangssignal PWM20UT noch keine EinschaltZeiten liefert, welche ene des dritten pulsweitenmodulierten Ausgangssignals PWM30UT übersteigen. Die Ansteuerung des Hochsetzer-Schaltelements S2 unter
Einbeziehung des Übergangskontrollers UK erfolgt somit nur in den kurzen Phasen des Übergangs vom Tiefsetzsteller- zum Hochsetzstellerbetrieb, ohne die Regelung weiter zu
beeinflussen .

Claims

Patentansprüche
1. Verfahren zur Regelung eines getakteten Tief- Hochsetzstellers, wobei mit einer gemeinsamen Taktfrequenz ein Tiefsetzer-Schaltelement (Sl) mit einem ersten
pulsweitenmodulierten Schaltsignal (Sigsi) angesteuert wird und ein Hochsetzer-Schaltelement (S2) mit einem zweiten pulsweitenmodulierten Schaltsignal (SigS2) angesteuert wird, zur Umwandlung einer Eingangsspannung (UiN) in eine geregelte Ausgangsspannung (U0UT) I wobei ein Reglersignal (UREG) eines Ausgangsspannungsreglers (REG) zur Erzeugung der
pulsweitenmodulierten Schaltsignale (Sigsi, SigS2) verwendet wird, dadurch gekennzeichnet, dass der Tief- Hochsetzsteller in einem diskontinuierlichen Modus mit quasiresonatem Schalten betrieben wird, dass der Drosselstrom (iL) oder der Strom durch das Tiefsetzer-Schaltelement (Sl) erfasst und mit einem Referenzstrom (IRef) verglichen wird, dass das Reglersignal (UREG) in dem Ausmaß verstärkt wird, in dem die Erreichung des Referenzstromes (IRef) zeitlich vor einem Abschaltimpuls des ersten pulsweitenmodulierten
Schaltsignals (Sigsi) auftritt und dass mittels des
verstärkten Reglersignals (Uv) das zweite
pulsweitenmodulierte Schaltsignal (SigS2) erzeugt wird. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Referenzstrom (IRef) jener Strom vorgegeben wird, welcher erforderlich ist, um einen parasitären Kondensator des Tiefsetzer-Schaltelements (Sl) auf den Wert der
Eingangsspannung (UiN) aufzuladen.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass mittels eines Vergleichs des
Drosselstromes (iL) oder des Stromes durch das Tiefsetzer- Schaltelement (Sl) mit dem Referenzstrom (IRef ) ein
Vergleichssignal (SigK0mp) gebildet wird, welches einen
Vergleichsimpuls aufweist, wenn der Drosselstrom (iL) bzw. der Strom durch das Tiefsetzer-Schaltelement (Sl) den Wert des Referenzstromes (IRef) erreicht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass mittels einer Phasenbewertung (PhB) des ersten
pulsweitenmodulierten Schaltsignals (Sigsi) und des
Vergleichssignals (SigKomP) ein Phasendifferenzsignal (UPhaSe) gebildet wird, dass dabei das Phasendifferenzsignal (UPhaSe) gleich Null ist, wenn innerhalb eines Schaltzyklus der
Vergleichsimpuls des Vergleichssignals (SigKomP) zeitlich nach dem Abschaltimpuls des ersten pulsweitenmodulierten
Schaltsignals (Sigsi) auftritt und dass das
Phasendifferenzsignal (UPhaSe) proportional mit der zeitlichen Differenz zwischen Vergleichsimpuls des Vergleichssignals (SigK0mp) und Abschaltimpuls des ersten pulsweitenmodulierten Schaltsignals (Sigsi) zunimmt, wenn innerhalb eines
Schaltzyklus der Vergleichsimpuls des Vergleichssignals (SigKomP) zeitlich vor dem Abschaltimpuls des ersten
pulsweitenmodulierten Schaltsignals (Sigsi) auftritt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Phasendifferenzsignal (UPhaSe) und das Reglersignal (UREG) zur Erzeugung eines verstärkten Reglersignals (UV) addiert werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Hochsetzer-Schaltelement (S2) in der Weise angesteuert wird, dass bei einer Annäherung der fallenden Eingangsspannung (Um) an eine kleinere
Ausgangsspannung (U0UT) das Hochsetzer-Schaltelement (S2) mit ansteigendem Tastverhältnis zu takten beginnt, bevor die Eingangsspannung (UiN) gleich der Ausgangsspannung (U0UT) ist.
7. Tief-Hochsetzsteller zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6, wobei ein Reglersignal
(UREG) eines Ausgangsspannungsreglers (REG) gemeinsam mit einem Sägezahn- oder Dreieckssignal (USagl) einem ersten Pulsweitenmodulator ( PWM1 ) zugeführt ist, an dessen Ausgang ein erstes pulsweitenmoduliertes Schaltsignal (Sigsi) zur Ansteuerung eines Tiefsetz-Schaltelements (Sl) anliegt und wobei ein um im Wesentlichen eine Amplitude des Sägezahn- oder Dreiecksignals (USägl) versetztes weiteres Sägezahn- oder Dreiecksignal (USäg2) einem zweiten Pulsweitenmodulator (PWM2) zugeführt ist, an dessen Ausgang ein zweites
pulsweitenmoduliertes Schaltsignal (SigS2) zur Ansteuerung eines Hochsetzer-Schaltelements (S2) anliegt, dadurch gekennzeichnet, dass der Drosselstrom (iL) oder der Strom durch das Tiefsetzer-Schaltelement (Sl) und ein Referenzstrom (IRef) einem Komparator (Komp) zugeführt sind, dass ein
Vergleichssignal (SigKomp) am Ausgang des Komparators (Komp) und das erste pulsweitenmodulierte Schaltsignal (Sigsi) einem Phasenbewertungsmodul (PhB) zugeführt sind, dass ein
Phasendifferenzsignal (UPhaSe) am Ausgang des
Phasenbewertungsmoduls (PhB) anliegt und dass das mit dem Phasendifferenzsignal (UPhaSe) verstärkte Reglersignal (UREG) dem zweiten Pulsbreitenmodulator (PWM2) zugeführt ist.
8. Tief-Hochsetzsteller nach Anspruch 7, dadurch
gekennzeichnet, dass das Phasenbewertungsmodul (PhB) als Funktionsmodul eines Mikrokontrollers ausgebildet ist. 9. Tief-Hochsetzsteller nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass das Phasendifferenzsignal (Uphase) und das Reglersignal (UREG) einem Additionsglied zugeführt sind und dass das am Ausgang des Additionsglied anliegende
verstärkte Reglersignal (Uv) dem zweiten Pulsweitenmodulator (PWM2) zugeführt ist.
10. Tief-Hochsetzsteller nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass ein dritter
Pulsweitenmodulator (PWM3) vorgesehen ist, dem das Sägezahn- oder Dreieckssignal (USägl) und ein Ausgangssignal (UKont) eines Übergangskontrollers (UK) zugeführt sind und welcher
gemeinsam mit dem zweiten Pulsweitenmodulator (PWM2) über eine Oder-Schaltung (OR) mit dem Hochsetzer-Schaltelement (S2) verbunden ist.
EP11785629.4A 2011-01-25 2011-11-09 Verfahren zur regelung eines tief-hochsetzstellers Withdrawn EP2668715A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP11785629.4A EP2668715A1 (de) 2011-01-25 2011-11-09 Verfahren zur regelung eines tief-hochsetzstellers

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11152043.3A EP2479878B1 (de) 2011-01-25 2011-01-25 Verfahren zur Regelung eines Tief-Hochsetzstellers
PCT/EP2011/069741 WO2012100853A1 (de) 2011-01-25 2011-11-09 Verfahren zur regelung eines tief-hochsetzstellers
EP11785629.4A EP2668715A1 (de) 2011-01-25 2011-11-09 Verfahren zur regelung eines tief-hochsetzstellers

Publications (1)

Publication Number Publication Date
EP2668715A1 true EP2668715A1 (de) 2013-12-04

Family

ID=44541485

Family Applications (2)

Application Number Title Priority Date Filing Date
EP11152043.3A Not-in-force EP2479878B1 (de) 2011-01-25 2011-01-25 Verfahren zur Regelung eines Tief-Hochsetzstellers
EP11785629.4A Withdrawn EP2668715A1 (de) 2011-01-25 2011-11-09 Verfahren zur regelung eines tief-hochsetzstellers

Family Applications Before (1)

Application Number Title Priority Date Filing Date
EP11152043.3A Not-in-force EP2479878B1 (de) 2011-01-25 2011-01-25 Verfahren zur Regelung eines Tief-Hochsetzstellers

Country Status (5)

Country Link
US (1) US9112403B2 (de)
EP (2) EP2479878B1 (de)
CN (1) CN103314515B (de)
RU (1) RU2013139169A (de)
WO (1) WO2012100853A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966503B2 (ja) * 2012-03-28 2016-08-10 富士通株式会社 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器
US9748858B2 (en) * 2012-09-28 2017-08-29 Osram Sylvania Inc. Solid state light source driver establishing buck or boost operation
JP2015177613A (ja) * 2014-03-14 2015-10-05 株式会社日立情報通信エンジニアリング 昇降圧コンバータ装置
CN104466913B (zh) * 2014-12-02 2017-07-18 成都芯源系统有限公司 开关变换电路及其方法
US9621041B2 (en) * 2015-02-05 2017-04-11 Allegro Microsystems, Llc Buck-boost converter control circuits and techniques
US10454371B1 (en) * 2015-05-08 2019-10-22 Maxim Integrated Products, Inc. High efficiency buck-boost systems and methods
US9735677B2 (en) 2015-06-05 2017-08-15 Endura IP Holdings Ltd. DC-DC converter having digital control and reference PWM generators
US9564801B1 (en) * 2015-07-24 2017-02-07 Semiconductor Components Industries, Llc Inductive-energy-based auto-tuning DC-to-DC controller
KR20170049177A (ko) * 2015-10-28 2017-05-10 엘에스오토모티브 주식회사 프리차지 회로를 포함한 비절연 양방향 dc-dc 컨버터
US10110128B2 (en) 2017-03-08 2018-10-23 Allegro Microsystems, Llc DC-DC converter having feedforward for enhanced output voltage regulation
CN106877754A (zh) * 2017-04-12 2017-06-20 上海航天控制技术研究所 适应宽范围输入电压的飞轮电机母线控制电路及控制方法
US10958173B2 (en) * 2018-12-26 2021-03-23 Texas Instruments Incorporated Fixed frequency buck-boost power converter control
IT201900014715A1 (it) * 2019-08-13 2021-02-13 St Microelectronics Srl Dispositivo di controllo per regolatore di tensione a commutazione e metodo di controllo
EP3905498A1 (de) 2020-04-28 2021-11-03 Siemens Aktiengesellschaft Verfahren zum regeln eines tief-hochsetzstellers
EP3905499A1 (de) 2020-04-28 2021-11-03 Siemens Aktiengesellschaft Verfahren zum ansteuern eines tief-hochsetzstellers
EP3920397A1 (de) 2020-06-03 2021-12-08 Siemens Aktiengesellschaft Verfahren zur regelung eines gleichspannungswandler
EP3968506B1 (de) * 2020-09-14 2023-07-26 Siemens Aktiengesellschaft System und verfahren zur regelung eines schaltwandlers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4306070C1 (de) 1993-02-26 1994-10-06 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Ansteuern der Schaltglieder eines Auf-Abwärts-Spannungswandlers
US6166527A (en) * 2000-03-27 2000-12-26 Linear Technology Corporation Control circuit and method for maintaining high efficiency in a buck-boost switching regulator
US6788033B2 (en) * 2002-08-08 2004-09-07 Vlt, Inc. Buck-boost DC-DC switching power conversion
CN1877480A (zh) * 2005-06-08 2006-12-13 圆创科技股份有限公司 升降式电压转换器的轻负载控制电路
DE102005030599A1 (de) * 2005-06-30 2007-01-11 Siemens Ag Österreich Steuerungsverfahren für zweistufige Konverter
AT505734A1 (de) * 2007-09-11 2009-03-15 Siemens Ag Oesterreich Verfahren zur regelung eines schaltwandlers
US7652453B2 (en) * 2007-10-26 2010-01-26 Broadcom Corporation Topology for a positive buck-boost switching regulator
TWI392989B (zh) * 2008-06-03 2013-04-11 Richtek Technology Corp 切換式昇降壓電源供應器及其控制方法
US8330435B2 (en) * 2009-10-15 2012-12-11 Intersil Americas Inc. Hysteretic controlled buck-boost converter
US8415937B2 (en) * 2010-08-31 2013-04-09 Texas Instruments Incorporated Switching method to improve the efficiency of switched-mode power converters employing a bridge topology
US9041363B2 (en) * 2012-09-21 2015-05-26 Analog Devices Global Windowless H-bridge buck-boost switching converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2012100853A1 *

Also Published As

Publication number Publication date
US20130307508A1 (en) 2013-11-21
RU2013139169A (ru) 2015-03-10
EP2479878B1 (de) 2016-07-20
WO2012100853A1 (de) 2012-08-02
US9112403B2 (en) 2015-08-18
EP2479878A1 (de) 2012-07-25
CN103314515B (zh) 2015-11-25
CN103314515A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
EP2479878B1 (de) Verfahren zur Regelung eines Tief-Hochsetzstellers
DE102017127263B4 (de) Schaltwandler, der pulsweitenmodulation und currentmode-steuerung verwendet
DE102016109657B4 (de) Verfahren zur Erholung von Stromregelkreisinstabilität nach Zyklus-für-Zyklus-Stromgrenzeninvervention bei Spitzenstrommodussteuerung
DE102015211864B4 (de) Verfahren zur Voreinstellung einer Kompensationskondensatorspannung
EP2188886B1 (de) Verfahren zur regelung eines schaltwandlers
DE102010009039B4 (de) Verfahren und Steuerschaltungen zum Steuern von Gleichstromstellerschaltungen zum Erzeugen einer geregelten Ausgangsspannung bei verringertem durchschnittlichem Induktorstrom
DE112018005174T5 (de) Verbesserte schaltreglertopologie mit adaptiver arbeitszyklussteuerung und nahtlosem übergang der betriebsmodi
DE102016111403A1 (de) System und Verfahren zum Starten eines Schaltnetzteils
DE102016105469B4 (de) Verfahren zum Verwalten einer Mehrzahl von Hysterese-Gleichstrom-Gleichstrom-Abwärtswandlern und entsprechender Gleichstrom-Gleichstrom-Abwärtswandler
DE10160671B4 (de) Verfahren zur Steuerung eines Gleichstromwandlers
DE10309189B4 (de) Gleichspannungswandlerschaltung
DE102009008580A1 (de) Strom-Gegenkopplungsschaltung und Gleichspannungswandler unter deren Verwendung
DE102005051087A1 (de) Stromrichtervorrichtung
DE102016214446B4 (de) Hybrider Abwärtsregler
DE102012107148A1 (de) Digitalsteuerung für DC/DC-Spannungswandler
DE112006001948T5 (de) DC/DC-Umrichtervorrichtung und Entladelampen-Leuchtvorrichtung
DE102004053144B4 (de) Hochsetzsteller mit verbessertem dynamischem Verhalten
DE102009047876B4 (de) System und Verfahren zum Anpassen von Taktimpulsbreiten für Gleichstrom-/Gleichstrom-Wandler
DE60101694T2 (de) Rückkopplungsschleife für Leistungsumwandler
DE102014201615A1 (de) Multiphasen-Gleichspannungswandler und Verfahren zum Betreiben eines Multiphasen-Gleichspannungswandlers
WO2007003474A2 (de) Steuerungsverfahren für zweistufige konverter
DE102016119523A1 (de) Leistungswandlungsverfahren und Leistungswandler
EP1901592B1 (de) Elektronisches Vorschaltgerät mit asymmetrischer Wechselrichter-Ansteuerung
DE102012108456A1 (de) Leistungskonverter, der die Unterdrückung eines Bias des magnetischen Flusses in einem Wandler des Konverters ermöglicht
DE10310360A1 (de) Entladungsleuchtenzündschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130517

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20160128

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160608